CN109767985B - 一种绝缘体上硅射频开关器件及其制造方法 - Google Patents
一种绝缘体上硅射频开关器件及其制造方法 Download PDFInfo
- Publication number
- CN109767985B CN109767985B CN201910059096.1A CN201910059096A CN109767985B CN 109767985 B CN109767985 B CN 109767985B CN 201910059096 A CN201910059096 A CN 201910059096A CN 109767985 B CN109767985 B CN 109767985B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- silicon layer
- single crystal
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种绝缘体上硅射频开关器件及其制造方法，包括：在衬底上形成第一氧化物层、第一单晶硅层、第二氧化物层、第二单晶硅层、第三氧化物层和掩膜层；刻蚀掩膜层、第三氧化物层、第二单晶硅层和第二氧化物层形成第一开口和第二开口；在第一开口和第二开口内通过外延生长使其和第二单晶硅层的表面一致；刻蚀掩膜层、第三氧化物层、第二单晶硅层、第二氧化物层和第一单晶硅层形成第一沟槽、第二沟槽和第三沟槽；向三个沟槽内沉积等离子体氧化物形成浅沟槽隔离结构；去除所述第三氧化物层和所述掩膜层；在第二单晶硅层上形成体区接触器件。相比现有技术，可以减少寄生电容和正电子的集合，抑制了浮体效应，同时提高了击穿电压。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种绝缘体上硅射频开关器件及其制造方法。
背景技术
硅材料是半导体行业应用最广泛的主要原材料，大多数芯片都是用硅片制造的。绝缘体上硅(SOI)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层(掩埋氧化物层)来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。
现有技术中，如图1至图3，图1是现有技术的绝缘体上硅射频开关器件结构的俯视图，图2是现有技术的绝缘体上硅射频开关器件结构沿图1的线A-A’的截面示意图，形成的绝缘体上硅射频开关器件的结构包括：衬底110、氧化物层120，氧化物层120上的单晶硅层，器件区和体区，单晶硅层有形成沟道区150、源极区160和漏极区140，源极区160和漏极区140被隔离区130包围；而且，沟道区上依次形成有栅极氧化层180、栅极单晶硅190和栅极单晶硅190内的体区接触器件连接区170、器件区和体区。俯视图中，单晶硅呈“T”字的形状，源漏极分别位于“T”字的竖的两边，体区接触器件连接区位于“T”字的横的上方，图3是现有技术的绝缘体上硅射频开关器件结构沿图1的线B-B’的截面示意图，PW是晶体管的体区，整个体区到体接触节点P+的距离较长，大约为10微米，因此，存在寄生电阻，当MOSFET开启时，在漏端碰撞离化产生的空穴不能及时到处导出PW，导致寄生NPN的基极的电位升高，寄生的NPN开启，MOSFET更易发生击穿。
发明内容
本发明的目的在于提供一种绝缘体上硅射频开关器件及其制造方法，使得形成的绝缘体上硅射频开关器件能减少源极、漏极到体区器件的寄生电容，抑制浮体效应，提高击穿电压。
为了达到上述目的，本发明提供了一种绝缘体上硅射频开关器件的制造方法，包括：
提供衬底；
在所述衬底上依次形成第一氧化物层、第一单晶硅层、第二氧化物层、第二单晶硅层、第三氧化物层和掩膜层；
依次刻蚀所述掩膜层、所述第三氧化物层、所述第二单晶硅层和所述第二氧化物层形成第一开口和第二开口；
在所述第一开口和所述第二开口内通过外延生长一单晶硅使得单晶硅层的表面和所述第二单晶硅层的表面一致；
依次刻蚀所述掩膜层、所述第三氧化物层、所述第二单晶硅层、所述第二氧化物层和所述第一单晶硅层形成第一沟槽和第二沟槽；
去除所述第三氧化物层和所述掩膜层，刻蚀所述第二单晶硅层形成第三沟槽；
向所述第一沟槽、所述第二沟槽和所述第三沟槽沉积等离子体氧化物形成第一浅沟槽隔离结构、第二浅沟槽隔离结构和第三浅沟槽隔离结构；
在所述第二单晶硅层上形成体区接触器件。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，在所述第一开口上形成体区器件的方法包括：在所述第二单晶硅层上形成栅极氧化层和在所述栅极氧化层上形成多晶硅栅。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，刻蚀所述第三氧化物层和所述掩膜层的方法为光刻。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，刻蚀所述第一氧化物层、所述第二单晶硅层、第三氧化物层、第四单晶硅层的方法为干法刻蚀。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，形成所述第一氧化物层和所述第三氧化物层的方法为沉积法或热氧化法。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，向所述第一沟槽、所述第二沟槽和所述第三沟槽沉积等离子体氧化物后，所述绝缘体上硅射频开关器件的制造方法还包括：通过化学机械的方法研磨等离子氧化物表面。
可选的，在所述的绝缘体上硅射频开关器件的制造方法中，对所述第二单晶硅层进行离子注入形成N型阱区和P型阱区。
本发明还提供了一种绝缘体上硅射频开关器件，包括：衬底、位于所述衬底的第一氧化物层、位于所述第一氧化物层上的第一单晶硅层，位于所述第一单晶硅上的第二氧化物层，位于所述第二氧化物层上的第二单晶硅层，以及位于所述第二单晶硅层上的栅极氧化物层和位于所述栅极氧化物层上的栅极多晶硅层。
可选的，所述的绝缘体上硅射频开关器件中，所述第二单晶硅层内还形成有N型阱区和P型阱区。
可选的，所述的绝缘体上硅射频开关器件中，所述绝缘体上硅射频开关器件还包括：位于所述N型阱区一侧的第一浅沟槽隔离结构、位于所述N型阱区和所述P型阱区的第二浅沟槽隔离结构和位于所述P型阱区一侧的第三浅沟槽隔离结构。
在本发明提供的绝缘体上硅射频开关器件及其制造方法中，既减少了源漏极形成的结电容，又减少了正电荷的集合，抑制了浮体效应，从而提高了击穿电压。
附图说明
图1是现有技术的绝缘体上硅射频开关器件结构的俯视图；
图2是现有技术的绝缘体上硅射频开关器件结构沿图1的线A-A’的截面示意图；
图3是现有技术的绝缘体上硅射频开关器件结构沿图1的线B-B’的截面示意图；
图4是本发明实施例的绝缘体上硅射频开关器件形成方法的流程图；
图5至图13是本发明实施例的绝缘体上硅射频开关器件的剖面示意图；
图中：110-绝缘体上硅、120-氧化物层、130-隔离区、140-漏极区、150-沟道区、160-源极区、170-单晶硅连接区、180-栅极氧化层、190-栅极单晶硅。210-衬底、220-第一氧化物层、230-第一单晶硅层、283-第一浅沟槽、284-第二浅沟槽、240-第二氧化物层、285-第三浅沟槽、250-第二单晶硅层、260-第三氧化物层、270-掩膜层、281-第一开口、282-第二开口、291-第一浅沟槽隔离结构、292-第二浅沟槽隔离结构、293-第三浅沟槽隔离结构、294-N型阱区、295-P型阱区、310-栅极氧化层、320-栅极多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图4，本发明提供了一种绝缘体上硅射频开关器件的制造方法，包括：
S11：提供衬底；
S12：在所述衬底上依次形成第一氧化物层、第一单晶硅层、第二氧化物层、第二单晶硅层、第三氧化物层和掩膜层；
S13：依次刻蚀所述掩膜层、所述第三氧化物层、所述第二单晶硅层和所述第二氧化物层形成第一开口和第二开口；
S14：在所述第一开口和所述第二开口内通过外延生长一单晶硅使得单晶硅层的表面和所述第二单晶硅层的表面一致；
S15：依次刻蚀所述掩膜层、所述第三氧化物层、所述第二单晶硅层、所述第二氧化物层和所述第一单晶硅层形成第一沟槽和第二沟槽；
S16：去除所述第三氧化物层和所述掩膜层，刻蚀所述第二单晶硅层形成第三沟槽；
S17：向所述第一沟槽、所述第二沟槽和所述第三沟槽沉积等离子体氧化物形成第一浅沟槽隔离结构、第二浅沟槽隔离结构和第三浅沟槽隔离结构；
S18：在所述第二单晶硅层上形成体区接触器件。
请参照图5，首先提供一衬底210，衬底210可以是一单晶硅，在衬底210上依次形成第一氧化物层220、第一单晶硅层230、第二氧化物层240和第二单晶硅层250，第一氧化物层220和第二氧化物层240可以选用二氧化硅，继续在第二单晶硅层250上形成第三氧化物层260和一掩膜层270。
请参照图6，使用光刻技术对掩膜层270和第三氧化物层260进行刻蚀，刻蚀后的掩膜层270和第三氧化物层260形成两个开口，开口内露出第二单晶硅层250的表面，依次对开口内的第二单晶硅层250和第二氧化物层240进行干法刻蚀直到第一单晶硅层230表面停止，形成第一开口281和第二开口282，第一开口281和第二开口282之间有一定的距离。
请参照图6和图7，第一开口281和第二开口282内的第一单晶硅层230通过外延生长，直到外延层的顶部与刻蚀后的第二单晶硅层250的顶部齐平停止，外延生长后，第一开口281和第二开口282内通过外延生长的方式充满单晶硅。
请参照图8，刻蚀部分掩膜层270、第三氧化物层260、第二单晶硅层250、第二氧化物层240和第一单晶硅层230，形成第一浅沟槽283和第二浅沟槽284。参照图9至图11，依次刻蚀掩膜层270、第三氧化物层260和第二单晶硅层250，形成第三浅沟槽285，向第一浅沟槽283、第二浅沟槽284和第三浅沟槽285内沉积氧化物形成第一浅沟槽隔离结构291、第二浅沟槽隔离结构292和第三浅沟槽隔离结构293。去掉掩膜层270和第三氧化物层260.
请继续参照图12，向原第一开口和第一浅沟道隔离结构291之间的第二单晶硅层250注入N+离子形成N型阱区294，向原第一开口位置和第三浅沟道隔离结构293的第二单晶硅层250注入N+离子形成N型阱区294，向原第二开口位置和第二浅沟道隔离结构292之间的第二单晶硅层250注入P+离子形成P型阱区295。在本发明的其他实施例中，如果原第一开口位置和第一浅沟道隔离结构291之间的第二单晶硅层250注入的是P+离子，原第一开口位置和第三浅沟道隔离结构293的第二单晶硅层250注入的是P+离子，则原第二开口282和第二浅沟道隔离结构292之间的第二单晶硅层250注入N+离子。
请参照图13，在原第一开口上形成栅极氧化层310，在栅极氧化层310上形成栅极多晶硅层320作为体区器件。本实施例中，形成后的P型阱区295到N型阱区294距离为0.1微米-1微米，而现有技术中P型阱区到N型阱区的距离为10微米左右，因此本发明形成的P型阱区295到N型阱区294的距离远比现有技术中P型阱区到N型阱区的距离小，这样既减少了寄生电容，又减少了正电子的集合，抑制了浮体效应，同时提高了击穿电压。
参照图13，本发明还提供了一种绝缘体上硅射频开关器件，包括：衬底210、位于所述衬底210的第一氧化物层220、位于所述第一氧化物层220上的第一单晶硅层230，位于所述第一单晶硅230上的第二氧化物层240，位于所述第二氧化物层上的第二单晶硅层250，以及位于所述第二单晶硅层250上的栅极氧化物层310和位于所述栅极氧化物层310上的栅极多晶硅层320。
进一步的，所述第二单晶硅层250内还形成有N型阱区294和P型阱区295。
进一步的，所述绝缘体上硅射频开关器件还包括：位于所述N型阱区294一侧的第一浅沟槽隔离结构291、位于所述N型阱区294和所述P型阱区295的第二浅沟槽隔离结构和位于所述P型阱区295一侧的第三浅沟槽隔离结构293。
综上，在本发明实施例提供的绝缘体上硅射频开关器件及其制造方法中，形成的P型阱区到N型阱区的距离远比现有技术中P型阱区到N型阱区的距离小，这样既减少了寄生电容，又减少了正电子的集合，抑制了浮体效应，同时提高了击穿电压。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (7)
1.一种绝缘体上硅射频开关器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上依次形成第一氧化物层、第一单晶硅层、第二氧化物层、第二单晶硅层、第三氧化物层和掩模层；
依次刻蚀所述掩模层、所述第三氧化物层、所述第二单晶硅层和所述第二氧化物层形成第一开口和第二开口；
在所述第一开口和所述第二开口内通过外延生长一单晶硅使得单晶硅层的表面和所述第二单晶硅层的表面一致；
依次刻蚀所述掩模层、所述第三氧化物层、所述第二单晶硅层、所述第二氧化物层和所述第一单晶硅层形成第一沟槽和第二沟槽，依次刻蚀所述掩模层、所述第三氧化物层和所述第二单晶硅层形成第三沟槽；
向所述第一沟槽、所述第二沟槽和所述第三沟槽沉积等离子体氧化物形成第一浅沟槽隔离结构、第二浅沟槽隔离结构和第三浅沟槽隔离结构；
去除所述第三氧化物层和所述掩模层；
在所述第二单晶硅层上形成体区接触器件；
对所述第二单晶硅层进行离子注入形成N型阱区和P型阱区。
2.如权利要求1所述的绝缘体上硅射频开关器件的制造方法，其特征在于，在所述第一开口上形成体区器件的方法包括：在所述第二单晶硅层上形成栅极氧化层和在所述栅极氧化层上形成多晶硅栅。
3.如权利要求1所述的绝缘体上硅射频开关器件的制造方法，其特征在于，刻蚀所述第三氧化物层和所述掩模层的方法为光刻。
4.如权利要求1所述的绝缘体上硅射频开关器件的制造方法，其特征在于，刻蚀所述第一氧化物层、所述第二单晶硅层、第三氧化物层、第四单晶硅层的方法为干法刻蚀。
5.如权利要求1所述的绝缘体上硅射频开关器件的制造方法，其特征在于，形成所述第一氧化物层和所述第三氧化物层的方法为沉积法或热氧化法。
6.如权利要求1所述的绝缘体上硅射频开关器件的制造方法，其特征在于，向所述第一沟槽、所述第二沟槽和所述第三沟槽沉积等离子体氧化物后，所述绝缘体上硅射频开关器件的制造方法还包括：通过化学机械的方法研磨等离子氧化物表面。
7.一种绝缘体上硅射频开关器件，其特征在于，包括：衬底、位于所述衬底的第一氧化物层、位于所述第一氧化物层上的第一单晶硅层，位于所述第一单晶硅上的第二氧化物层，位于所述第二氧化物层上的第二单晶硅层，以及位于所述第二单晶硅层上的栅极氧化物层和位于所述栅极氧化物层上的栅极多晶硅层；所述第二单晶硅层内还形成有N型阱区和P型阱区；所述绝缘体上硅射频开关器件还包括：位于所述N型阱区一侧的第一浅沟槽隔离结构、位于所述N型阱区和所述P型阱区的第二浅沟槽隔离结构和位于所述P型阱区一侧的第三浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910059096.1A CN109767985B (zh) | 2019-01-22 | 2019-01-22 | 一种绝缘体上硅射频开关器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910059096.1A CN109767985B (zh) | 2019-01-22 | 2019-01-22 | 一种绝缘体上硅射频开关器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109767985A CN109767985A (zh) | 2019-05-17 |
| CN109767985B true CN109767985B (zh) | 2022-02-15 |
Family
ID=66454985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910059096.1A Active CN109767985B (zh) | 2019-01-22 | 2019-01-22 | 一种绝缘体上硅射频开关器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109767985B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916726A (zh) * | 2010-07-06 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 抑制浮体效应的soi mos器件结构的制作方法 |
| CN108054132A (zh) * | 2017-12-13 | 2018-05-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN108074965A (zh) * | 2017-12-13 | 2018-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN108550591A (zh) * | 2018-06-20 | 2018-09-18 | 上海华虹宏力半导体制造有限公司 | Soi衬底结构及其制备方法、半导体器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006131986A1 (ja) * | 2005-06-10 | 2006-12-14 | Fujitsu Limited | 半導体装置、半導体システム、および半導体装置の製造方法 |
| US8368463B2 (en) * | 2010-06-07 | 2013-02-05 | Skyworks Solutions, Inc. | Voltage distribution for controlling CMOS RF switch |
| US10573639B2 (en) * | 2016-02-29 | 2020-02-25 | Globalfoundries Singapore Pte. Ltd. | Silicon controlled rectifier (SCR) based ESD protection device |
-
2019
- 2019-01-22 CN CN201910059096.1A patent/CN109767985B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916726A (zh) * | 2010-07-06 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 抑制浮体效应的soi mos器件结构的制作方法 |
| CN108054132A (zh) * | 2017-12-13 | 2018-05-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN108074965A (zh) * | 2017-12-13 | 2018-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN108550591A (zh) * | 2018-06-20 | 2018-09-18 | 上海华虹宏力半导体制造有限公司 | Soi衬底结构及其制备方法、半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109767985A (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5494837A (en) | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls | |
| US5164325A (en) | Method of making a vertical current flow field effect transistor | |
| US8629420B1 (en) | Drain extended MOS device for bulk FinFET technology | |
| US8994113B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US9306058B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
| US20130020640A1 (en) | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same | |
| US20130344667A1 (en) | Trench FET with Source Recess Etch | |
| US9614031B2 (en) | Methods for forming a high-voltage super junction by trench and epitaxial doping | |
| JP2006093694A (ja) | Ｆｅｔにおける埋め込みバイアス・ウェル | |
| US7601568B2 (en) | MOS transistor and method for producing a MOS transistor structure | |
| US8946819B2 (en) | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same | |
| US5481126A (en) | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions | |
| CN114744049A (zh) | 碳化硅mosfet半导体器件及制作方法 | |
| EP1634327A1 (en) | Soi shaped structure | |
| KR101336219B1 (ko) | 매몰 도핑 층을 갖는 완전 공핍 ｓｏｉ 소자 | |
| CN109767985B (zh) | 一种绝缘体上硅射频开关器件及其制造方法 | |
| KR20090003726A (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| US20100171118A1 (en) | Junction Field-Effect Transistor Having Insulator-Isolated Source/Drain Regions and Fabrication Method Therefor | |
| WO2019128555A1 (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| KR100327583B1 (ko) | 반도체소자의 인버스 ｔ형 소자분리공정 | |
| CN114496802B (zh) | Ldmosfet器件的制作方法及ldmosfet器件 | |
| KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
| KR100464268B1 (ko) | 반도체 소자 제조 방법 | |
| US20220076993A1 (en) | Semiconductor structure for digital and radiofrequency applications, and method for manufacturing such a structure | |
| JP4821090B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |