CN114496802B - Ldmosfet器件的制作方法及ldmosfet器件 - Google Patents
Ldmosfet器件的制作方法及ldmosfet器件 Download PDFInfo
- Publication number
- CN114496802B CN114496802B CN202210388660.6A CN202210388660A CN114496802B CN 114496802 B CN114496802 B CN 114496802B CN 202210388660 A CN202210388660 A CN 202210388660A CN 114496802 B CN114496802 B CN 114496802B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- region
- silicon wafer
- drift region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 230000005669 field effect Effects 0.000 title description 4
- 229910044991 metal oxide Inorganic materials 0.000 title description 4
- 150000004706 metal oxides Chemical class 0.000 title description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 108
- 239000010703 silicon Substances 0.000 claims abstract description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 210000000746 body region Anatomy 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000002210 silicon-based material Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000407 epitaxy Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体领域，提供一种LDMOSFET器件的制作方法及LDMOSFET器件。所述LDMOSFET器件的制作方法包括：在衬底上形成第一氧化层；在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；在刻蚀后的硅片上形成体区和漂移区；在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层；在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板。本发明通过第一氧化层、第二氧化层、第三氧化层构成LDMOSFET器件的三场板结构，不仅可以降低器件的表面电场，还可以降低器件的内部电场，在确保低导通电阻的前提下，提高LDMOSFET器件的击穿电压。
Description
技术领域
本发明涉及半导体领域，具体地涉及一种LDMOSFET器件的制作方法以及一种LDMOSFET器件。
背景技术
双扩散金属氧化物半导体场效应管（Double-diffused MOS，简称DMOS）具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffused MOSFET，简称VDMOSFET）和横向双扩散金属氧化物半导体场效应管（LateralDouble-diffused MOSFET，简称LDMOSFET）。
对于LDMOSFET器件，导通电阻（Specific on-Resistance，Rsp）和击穿电压（Breakdown Voltage，BV）是两个重要的指标。实际应用中需要高击穿电压和低导通电阻的LDMOSFET器件。通常，LDMOSFET器件通过场板结构来提高击穿电压。场板设计在器件表面附近区域，可以降低器件的表面电场，从而提高击穿电压，但是对于器件漏端和器件底部的电场的作用较小，不能降低器件的内部、底部和漏端附近区域的电场。
发明内容
本发明的目的是提供一种LDMOSFET器件的制作方法及LDMOSFET器件，以降低器件的内部、底部和漏端附近区域的电场，提高LDMOSFET器件的击穿电压。
为了实现上述目的，本发明一方面提供一种LDMOSFET器件的制作方法，所述方法包括：
在衬底上形成第一氧化层；
在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；
在刻蚀后的硅片上形成体区和漂移区；
在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层；
在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板。
进一步地，所述在衬底上形成第一氧化层，包括：
采用SOI材料作为衬底，在衬底上形成N型重掺杂区，在N型重掺杂区上形成第一氧化层。
进一步地，所述在N型重掺杂区上形成第一氧化层，包括：
对N型重掺杂区进行刻蚀处理，以在N型重掺杂区内形成浅槽；
对N型重掺杂区进行热氧化处理生成氧化物，以在N型重掺杂区的浅槽内及N型重掺杂区的表面形成第一氧化层。
进一步地，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行选择性外延形成体区和漂移区。
进一步地，所述在刻蚀后的硅片上进行选择性外延形成体区和漂移区，包括：在刻蚀后的硅片上淀积二氧化硅层，对二氧化硅层及硅片进行刻蚀处理，以在硅片上形成凹槽，对凹槽进行选择性外延形成体区，硅片中除体区以外的区域形成为漂移区。
进一步地，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行离子注入形成体区，硅片中除体区以外的区域形成为漂移区。
进一步地，所述在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层，包括：在体区的上方、漂移区的上方及漂移区的侧方淀积氧化物；对氧化物进行刻蚀处理，以在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层。
进一步地，所述在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板，包括：
在体区和漂移区的上方、第二氧化层的上方以及第三氧化层的侧方淀积多晶硅，对多晶硅进行重掺杂离子注入；
对离子注入后的多晶硅进行刻蚀处理，保留第二氧化层上方的多晶硅和第三氧化层侧方的多晶硅，将第二氧化层上方的多晶硅作为多晶硅栅极，第三氧化层侧方的多晶硅作为多晶硅侧板。
本发明另一方面提供一种LDMOSFET器件，包括衬底、体区、漂移区及多晶硅栅极，还包括：第一氧化层、第二氧化层及第三氧化层；
所述第一氧化层形成于衬底上，作为器件底部的场板隔离介质层；
所述第二氧化层形成于漂移区的上方，作为器件表面的场板隔离介质层；
所述第三氧化层形成于漂移区的侧方，作为器件侧面的场板隔离介质层。
进一步地，所述衬底包括顶层硅、背衬底以及顶层硅与背衬底之间的埋氧化层。
进一步地，所述第一氧化层通过以下方式形成：
对衬底的顶层硅进行离子掺杂形成N型重掺杂区；
对N型重掺杂区进行刻蚀处理，以在N型重掺杂区内形成浅槽；
对N型重掺杂区进行热氧化处理生成氧化物，以在N型重掺杂区的浅槽内及N型重掺杂区的表面形成第一氧化层。
进一步地，所述体区和漂移区通过以下方式形成：
在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；在刻蚀后的硅片上形成体区和漂移区。
进一步地，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行选择性外延形成体区和漂移区。
进一步地，所述在刻蚀后的硅片上进行选择性外延形成体区和漂移区，包括：在刻蚀后的硅片上淀积二氧化硅层，对二氧化硅层及硅片进行刻蚀处理，以在硅片上形成凹槽，对凹槽进行选择性外延形成体区，硅片中除体区以外的区域形成为漂移区。
进一步地，所述第二氧化层和第三氧化层通过以下方式形成：
在体区的上方、漂移区的上方及漂移区的侧方淀积氧化物，对氧化物进行刻蚀处理，以在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层。
本实施方式提供的LDMOSFET器件的制作方法，在衬底上形成第一氧化层，在第一氧化层上粘接硅片，在硅片上形成体区和漂移区，在漂移区的上方和侧方分别形成第二氧化层和第三氧化层。本方法形成的第一氧化层、第二氧化层、第三氧化层分别位于漂移区的底部、上方、侧方，位于漂移区底部的第一氧化层作为器件底部的场板隔离介质层，可以降低器件底部附近区域的电场；位于漂移区上方的第二氧化层作为器件表面的场板隔离介质层，可以降低器件表面附近区域的电场；位于漂移区侧方的第三氧化层作为器件侧面的场板隔离介质层，可以降低器件漏端附近区域的电场。第一氧化层、第二氧化层、第三氧化层分别与多晶硅场板构成LDMOSFET器件的三场板结构，不仅可以降低器件的表面电场，还可以降低器件的内部电场，在确保低导通电阻的前提下，提高LDMOSFET器件的击穿电压。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的LDMOSFET器件的制作方法的流程图；
图2-7是本发明一种实施例提供的LDMOSFET器件的制作方法的示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1是本发明一种实施方式提供的LDMOSFET器件的制作方法的流程图。如图1所示，本实施方式提供一种LDMOSFET器件的制作方法，所述方法包括以下步骤：
S1、在衬底上形成第一氧化层。
具体的，在衬底上形成N型重掺杂区，在N型重掺杂区上形成第一氧化层。
在一实施例中，采用SOI（Silicon-On-Insulator，绝缘衬底上的硅）材料作为LDMOSFET器件的衬底。SOI是在顶层硅和背衬底之间引入了一层埋氧化层，SOI材料的优点是可以实现集成电路中元器件的介质隔离。
图2-7是本发明一种实施例提供的LDMOSFET器件的制作方法的示意图。
如图2所示，SOI衬底包括背衬底硅Si-Sub、中间的埋氧化层SiO2、顶层硅Si-top。对SOI衬底的顶层硅Si-top进行离子掺杂，形成N型重掺杂区。例如，采用离子扩散或离子注入的方式对衬底进行N+离子重掺杂，形成N型重掺杂区N+ Si。对N型重掺杂区进行刻蚀处理，在N型重掺杂区内形成浅槽，对N型重掺杂区进行热氧化处理生成氧化物Oxide，氧化物形成于浅槽内以对浅槽进行填充，氧化物还形成于N型重掺杂区的表面。形成于N型重掺杂区表面的氧化物以及填充于N型重掺杂区的浅槽内的氧化物，构成如图3所示的氧化层（Oxide），该氧化层作为第一氧化层。
所述N型重掺杂区的N+掺杂离子浓度为1019-1020/cm3，在衬底上形成重掺杂区，可以降低器件的导通电阻。其中，N型掺杂的离子，例如磷。
S2、在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料。
在经步骤S1处理后的衬底上粘接一层N-type硅片，对粘接的硅片进行减薄处理，得到需要厚度的N-type硅片。对N-type硅片进行干法刻蚀处理，去除硅片两侧边缘的硅材料，形成如图4所示的结构。
S3、在刻蚀后的硅片上形成体区和漂移区。
在一实施例中，在经步骤S2处理形成的N-type硅片上进行选择性外延，形成LDMOSFET器件的体区和漂移区。
首先在N-type硅片上淀积二氧化硅层，二氧化硅层作为选择性外延的阻挡层，实现对选定区域的外延掺杂。接着，对二氧化硅层和N-type硅片进行干法刻蚀处理，在N-type硅片的选定区域形成凹槽，凹槽的底部与第一氧化层Oxide之间保留一定厚度的硅材料。下一步，对凹槽进行选择性外延，外延掺杂P-type离子（例如硼），推进外延深度，在N-type硅片中形成P 型体区P-Body，N-type硅片中除P 型体区P-Body以外的区域则作为漂移区NRF，从而形成如图5所示的P-Body和NRF。需要说明的是，由于N-type硅片是轻掺杂，其中N-type离子的浓度为1015-1017/cm3，P 型体区中P-type离子浓度（1019-1020/cm3）远大于N-type硅片中的N-type离子浓度，因此P-type离子的扩散区域覆盖N-type离子的区域，因此最终在N-type硅片中形成的体区是P-type掺杂。
在另一实施例中，在N-type硅片上淀积二氧化硅层，二氧化硅层作为离子注入的阻挡层，实现对选定区域的离子注入。接着，在N-type硅片的选定区域进行离子注入，注入P-type离子的浓度为1019-1020/cm3，由于N-type硅片是轻掺杂，其中N-type离子的浓度为1015-1017/cm3，注入P-type离子的浓度远大于N-type硅片中的N-type离子的浓度，因此注入的P-type离子的扩散区域覆盖N-type离子的区域，离子注入的选定区域就是P-type掺杂，因此最终在N-type硅片中形成的体区是P-type掺杂。N-type硅片中除P- Body以外的区域则作为漂移区NRF。
S4、在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层。
如图6所示，在P型体区P-Body的上方、漂移区NRF的上方、漂移区NRF的侧方淀积氧化物Oxide，对淀积的氧化物进行刻蚀处理，漂移区上方的氧化物形成为第二氧化层，漂移区侧方的氧化物形成为第三氧化层。
S5、在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板。
在经步骤S4处理后的P型体区和漂移区的上方、第二氧化层的上方以及第三氧化层的侧方淀积多晶硅（Polysilicon），对多晶硅进行重掺杂离子注入，对离子注入后的多晶硅进行刻蚀处理，保留第二氧化层上方的多晶硅和第三氧化层侧方的多晶硅。如图7所示，第二氧化层上方的多晶硅（Polysilicon）构成多晶硅栅极，第三氧化层侧方的多晶硅（Polysilicon）构成多晶硅侧板。接着，对P型体区和漂移区进行光刻，在光刻的区域进行重掺杂N-type离子注入，在P型体区形成源区N+，在漂移区形成漏区N+。
在一实施例中，采用低压化学气相淀积法（LPCVD）淀积多晶硅，采用干法刻蚀多晶硅，形成多晶硅栅极和多晶硅场板。
本实施方式提供的LDMOSFET器件的制作方法，在衬底上形成第一氧化层，在第一氧化层上粘接硅片，在硅片上形成体区和漂移区，在漂移区的上方和侧方分别形成第二氧化层和第三氧化层。本方法形成的第一氧化层、第二氧化层、第三氧化层分别位于漂移区的底部、上方、侧方，位于漂移区底部的第一氧化层作为器件底部的场板隔离介质层，可以降低器件底部附近区域的电场；位于漂移区上方的第二氧化层作为器件表面的场板隔离介质层，可以降低器件表面附近区域的电场；位于漂移区侧方的第三氧化层作为器件侧面的场板隔离介质层，可以降低器件漏端附近区域的电场。第一氧化层、第二氧化层、第三氧化层分别与多晶硅场板构成LDMOSFET器件的三场板结构，不仅可以降低器件的表面电场，还可以降低器件的内部电场，在确保低导通电阻的前提下，提高LDMOSFET器件的击穿电压。
参照图7，本发明实施方式还提供一种LDMOSFET器件。所述LDMOSFET器件包括衬底、体区、漂移区及多晶硅栅极，还包括第一氧化层、第二氧化层及第三氧化层。所述第一氧化层形成于衬底上，作为器件底部的场板隔离介质层；所述第二氧化层形成于漂移区的上方，作为器件表面的场板隔离介质层；所述第三氧化层形成于漂移区的侧方，作为器件侧面的场板隔离介质层。
所述衬底采用SOI（Silicon-On-Insulator，绝缘衬底上的硅）材料，包括顶层硅、背衬底（Si-Sub）以及顶层硅与背衬底之间的埋氧化层（SiO2）。所述第一氧化层通过以下方式形成：对衬底的顶层硅进行离子掺杂形成N型重掺杂区（N+ Si）；对N型重掺杂区进行刻蚀处理，以在N型重掺杂区内形成浅槽；对N型重掺杂区进行热氧化处理生成氧化物，以在N型重掺杂区的浅槽内及N型重掺杂区的表面形成第一氧化层（Oxide）。
所述体区和漂移区通过以下方式形成：在第一氧化层上粘接一层N-type硅片，对粘接的硅片进行减薄处理，得到需要厚度的N-type硅片。对N-type硅片进行干法刻蚀处理，去除硅片两侧边缘的硅材料，得到需要的硅片结构。在刻蚀后的硅片上进行选择性外延形成体区和漂移区。具体的，在N-type硅片上淀积二氧化硅层，二氧化硅层作为选择性外延的阻挡层，实现对选定区域的外延掺杂。接着，对二氧化硅层和N-type硅片进行干法刻蚀处理，在N-type硅片的选定区域形成凹槽，凹槽的底部与第一氧化层（Oxide）之间保留一定厚度的硅材料。下一步，对凹槽进行选择性外延，外延掺杂P-type离子（例如硼），推进外延深度，在N-type硅片中形成P 型体区（P- Body），N-type硅片中除P 型体区（P-Body）以外的区域作为漂移区NRF。
所述第二氧化层和第三氧化层通过以下方式形成：在P型体区（P- Body）的上方、漂移区（NRF）的上方、漂移区（NRF）的侧方淀积氧化物（Oxide），对淀积的氧化物进行刻蚀处理，漂移区上方的氧化物形成为第二氧化层，漂移区侧方的氧化物形成为第三氧化层。在P型体区和漂移区的上方、第二氧化层的上方以及第三氧化层的侧方淀积多晶硅（Polysilicon），对多晶硅进行重掺杂离子注入，对离子注入后的多晶硅进行刻蚀处理，保留第二氧化层上方的多晶硅和第三氧化层侧方的多晶硅。第二氧化层上方的多晶硅（Polysilicon）构成多晶硅栅极，第三氧化层侧方的多晶硅（Polysilicon）构成多晶硅侧板。接着，对P型体区和漂移区进行光刻，在光刻的区域进行重掺杂N-type离子注入，在P型体区形成源区N+，在漂移区形成漏区N+。
本实施方式提供的LDMOSFET器件，第一氧化层、第二氧化层、第三氧化层分别位于漂移区的底部、上方、侧方，位于漂移区底部的第一氧化层作为器件底部的场板隔离介质层，可以降低器件底部附近区域的电场；位于漂移区上方的第二氧化层作为器件表面的场板隔离介质层，可以降低器件表面附近区域的电场；位于漂移区侧方的第三氧化层作为器件侧面的场板隔离介质层，可以降低器件漏附近区域的电场。第一氧化层、第二氧化层、第三氧化层分别与多晶硅场板构成LDMOSFET器件的三场板结构，不仅可以降低器件的表面电场，还可以降低器件的内部电场，在确保低导通电阻的前提下，提高LDMOSFET器件的击穿电压。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
Claims (14)
1.一种LDMOSFET器件的制作方法，其特征在于，所述方法包括：
在衬底上形成第一氧化层；
在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；
在刻蚀后的硅片上形成体区和漂移区；
在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层；
在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板；
所述在衬底上形成第一氧化层，包括：
采用SOI材料作为衬底，在衬底上形成N型重掺杂区，在N型重掺杂区上形成第一氧化层。
2.根据权利要求1所述的LDMOSFET器件的制作方法，其特征在于，所述在N型重掺杂区上形成第一氧化层，包括：
对N型重掺杂区进行刻蚀处理，以在N型重掺杂区内形成浅槽；
对N型重掺杂区进行热氧化处理生成氧化物，以在N型重掺杂区的浅槽内及N型重掺杂区的表面形成第一氧化层。
3.根据权利要求1所述的LDMOSFET器件的制作方法，其特征在于，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行选择性外延形成体区和漂移区。
4.根据权利要求3所述的LDMOSFET器件的制作方法，其特征在于，所述在刻蚀后的硅片上进行选择性外延形成体区和漂移区，包括：
在刻蚀后的硅片上淀积二氧化硅层，对二氧化硅层及硅片进行刻蚀处理，以在硅片上形成凹槽，对凹槽进行选择性外延形成体区，硅片中除体区以外的区域形成为漂移区。
5.根据权利要求1所述的LDMOSFET器件的制作方法，其特征在于，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行离子注入形成体区，硅片中除体区以外的区域形成为漂移区。
6.根据权利要求1所述的LDMOSFET器件的制作方法，其特征在于，所述在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层，包括：
在体区的上方、漂移区的上方及漂移区的侧方淀积氧化物；
对氧化物进行刻蚀处理，以在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层。
7.根据权利要求1所述的LDMOSFET器件的制作方法，其特征在于，所述在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板，包括：
在体区和漂移区的上方、第二氧化层的上方以及第三氧化层的侧方淀积多晶硅，对多晶硅进行重掺杂离子注入；
对离子注入后的多晶硅进行刻蚀处理，保留第二氧化层上方的多晶硅和第三氧化层侧方的多晶硅，将第二氧化层上方的多晶硅作为多晶硅栅极，第三氧化层侧方的多晶硅作为多晶硅侧板。
8.一种LDMOSFET器件，包括衬底、体区、漂移区及多晶硅栅极，其特征在于，还包括：第一氧化层、第二氧化层及第三氧化层；
所述第一氧化层形成于衬底上，作为器件底部的场板隔离介质层；
所述第二氧化层形成于漂移区的上方，作为器件表面的场板隔离介质层；
所述第三氧化层形成于漂移区的侧方，作为器件侧面的场板隔离介质层。
9.根据权利要求8所述的LDMOSFET器件，其特征在于，所述衬底包括顶层硅、背衬底以及顶层硅与背衬底之间的埋氧化层。
10.根据权利要求9所述的LDMOSFET器件，其特征在于，所述第一氧化层通过以下方式形成：
对衬底的顶层硅进行离子掺杂形成N型重掺杂区；
对N型重掺杂区进行刻蚀处理，以在N型重掺杂区内形成浅槽；
对N型重掺杂区进行热氧化处理生成氧化物，以在N型重掺杂区的浅槽内及N型重掺杂区的表面形成第一氧化层。
11.根据权利要求8所述的LDMOSFET器件，其特征在于，所述体区和漂移区通过以下方式形成：
在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；
在刻蚀后的硅片上形成体区和漂移区。
12.根据权利要求11所述的LDMOSFET器件，其特征在于，所述在刻蚀后的硅片上形成体区和漂移区，包括：
在刻蚀后的硅片上进行选择性外延形成体区和漂移区。
13.根据权利要求12所述的LDMOSFET器件，其特征在于，所述在刻蚀后的硅片上进行选择性外延形成体区和漂移区，包括：
在刻蚀后的硅片上淀积二氧化硅层，对二氧化硅层及硅片进行刻蚀处理，以在硅片上形成凹槽，对凹槽进行选择性外延形成体区，硅片中除体区以外的区域形成为漂移区。
14.根据权利要求8所述的LDMOSFET器件，其特征在于，所述第二氧化层和第三氧化层通过以下方式形成：
在体区的上方、漂移区的上方及漂移区的侧方淀积氧化物，对氧化物进行刻蚀处理，以在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210388660.6A CN114496802B (zh) | 2022-04-14 | 2022-04-14 | Ldmosfet器件的制作方法及ldmosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210388660.6A CN114496802B (zh) | 2022-04-14 | 2022-04-14 | Ldmosfet器件的制作方法及ldmosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114496802A CN114496802A (zh) | 2022-05-13 |
| CN114496802B true CN114496802B (zh) | 2022-06-24 |
Family
ID=81487876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210388660.6A Active CN114496802B (zh) | 2022-04-14 | 2022-04-14 | Ldmosfet器件的制作方法及ldmosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114496802B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489200B1 (en) * | 2000-07-11 | 2002-12-03 | Winbond Electronics Corporation | Capacitor fabrication process for analog flash memory devices |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199840A (ja) * | 1997-01-06 | 1998-07-31 | Sony Corp | Ｓｏｉ基板の製造方法 |
| JP5874582B2 (ja) * | 2012-08-29 | 2016-03-02 | 豊田合成株式会社 | 縦型半導体装置およびその製造方法 |
| WO2014044748A1 (de) * | 2012-09-21 | 2014-03-27 | Elmos Semiconductor Ag | Nmos-transistor und verfahren zu seiner herstellung |
| US9859399B2 (en) * | 2013-11-05 | 2018-01-02 | Vanguard International Semiconductor Corporation | Lateral diffused semiconductor device with ring field plate |
| US9997605B2 (en) * | 2014-01-21 | 2018-06-12 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | LDMOS device and its manufacturing method |
| CN104157691B (zh) * | 2014-08-15 | 2017-12-26 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
| US9653342B2 (en) * | 2014-11-19 | 2017-05-16 | Texas Instruments Incorporated | Trench having thick dielectric selectively on bottom portion |
| CN105932062B (zh) * | 2016-05-19 | 2019-04-02 | 杭州电子科技大学 | 一种具有埋氧场板的soi ldmos器件 |
| US10340332B2 (en) * | 2016-09-17 | 2019-07-02 | University Of Electronic Science And Technology Of China | Folded termination with internal field plate |
| CN108962974B (zh) * | 2018-06-22 | 2021-10-15 | 杭州电子科技大学 | 一种具有l形垂直场板的ldmos晶体管 |
| CN109037337A (zh) * | 2018-06-28 | 2018-12-18 | 华为技术有限公司 | 一种功率半导体器件及制造方法 |
| JP2021012940A (ja) * | 2019-07-05 | 2021-02-04 | 株式会社デンソー | 半導体装置の製造方法 |
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| US20230187529A1 (en) * | 2020-05-13 | 2023-06-15 | Nuvoton Technology Corporation Japan | Semiconductor device for power amplification |
| CN112117332B (zh) * | 2020-11-02 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| WO2022174400A1 (en) * | 2021-02-19 | 2022-08-25 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN113964188A (zh) * | 2021-12-21 | 2022-01-21 | 北京芯可鉴科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
-
2022
- 2022-04-14 CN CN202210388660.6A patent/CN114496802B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489200B1 (en) * | 2000-07-11 | 2002-12-03 | Winbond Electronics Corporation | Capacitor fabrication process for analog flash memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114496802A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4088033B2 (ja) | 半導体装置 | |
| US7714383B2 (en) | Semiconductor device | |
| US8338886B2 (en) | Semiconductor device with (110)-oriented silicon | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20040065919A1 (en) | Trench gate laterally diffused MOSFET devices and methods for making such devices | |
| US20080042172A1 (en) | Semiconductor component having a space saving edge structure | |
| US20020155685A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20150097236A1 (en) | Semiconductor Device And Method Of Fabricating Same | |
| KR101294917B1 (ko) | 초접합 트렌치 모스펫을 포함하는 반도체 장치들 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| CN114744027B (zh) | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 | |
| US20210036104A1 (en) | Charge-balance power device, and process for manufacturing the charge-balance power device | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| US20140103439A1 (en) | Transistor Device and Method for Producing a Transistor Device | |
| US9224806B2 (en) | Edge termination structure with trench isolation regions | |
| US8399915B2 (en) | Semiconductor device | |
| US8129778B2 (en) | Semiconductor devices and methods for making the same | |
| US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4088031B2 (ja) | 半導体装置およびその製造方法 | |
| CN114496802B (zh) | Ldmosfet器件的制作方法及ldmosfet器件 | |
| CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| US20160149032A1 (en) | Power Transistor with Field-Electrode | |
| CN118136680A (zh) | 双载流子ldmos器件及制造方法 | |
| CN116417506A (zh) | 一种沟槽式绝缘栅双极型晶体管及制备方法 | |
| CN116072725A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |