CN116417506A - 一种沟槽式绝缘栅双极型晶体管及制备方法 - Google Patents

一种沟槽式绝缘栅双极型晶体管及制备方法 Download PDF

Info

Publication number
CN116417506A
CN116417506A CN202310287670.5A CN202310287670A CN116417506A CN 116417506 A CN116417506 A CN 116417506A CN 202310287670 A CN202310287670 A CN 202310287670A CN 116417506 A CN116417506 A CN 116417506A
Authority
CN
China
Prior art keywords
dummy gate
well region
contact hole
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310287670.5A
Other languages
English (en)
Inventor
刘庆红
沈海波
刘鹏飞
马东战
杨亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co ltd
Original Assignee
Shanghai Wei'an Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co ltd filed Critical Shanghai Wei'an Semiconductor Co ltd
Priority to CN202310287670.5A priority Critical patent/CN116417506A/zh
Publication of CN116417506A publication Critical patent/CN116417506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体分立器件技术领域，具体涉及一种沟槽式绝缘栅双极型晶体管及制备方法，包括：一对栅极，栅极分别形成于阱区的两端，栅极的底部到达漂移层，栅极的上方与层间介质层连接；栅极之间分布有至少一个伪栅，伪栅的底部到达衬底，伪栅的顶部埋设于阱区中；伪栅的上方设置有接触孔，接触孔形成于源区中，接触孔的深度到达阱区且不与伪栅接触；发射极金属层，形成于层间介质层上方，通过接触孔连接至阱区。有益效果在于：通过在阱区中埋设伪栅，并在伪栅上方通过接触孔填充发射极金属层，使得器件上层通过发射极金属层形成并联通路，从而有效地降低了器件的米勒电容，避免了现有技术中的IGBT器件随着沟槽密度上升寄生电容会明显增大的问题。

Description

一种沟槽式绝缘栅双极型晶体管及制备方法
技术领域
本发明涉及半导体分立器件技术领域，具体涉及一种沟槽式绝缘栅双极型晶体管及制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal OxideSemiconductor，MOS)组成的复合全控型电压驱动式功率半导体器件,兼有(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)金氧半场效晶体管的高输入阻抗和电力晶体管(Giant Transistor，GTR)的低导通压降两方面的优点，因此在功率电路，比如交流电机、变频器、开关电源、照明电路等得到了广泛的应用。
现有技术中，绝缘栅双极型晶体管已经发展到第七代精细沟槽IGBT器件(简称MPTIGBT)。该技术通过缩小IGBT的元胞的cell pitch(Mesa)，从而达到增强发射极侧载流子浓度，而达到较低的导通压降。在实施过程中，采用上述技术制备得到的器件在导通压降与器件的阻断电压的折中上已经接近硅的极限。
但是，在实施过程中，发明人发现，上述技术方案在实施过程中，随着元胞尺寸的缩小，沟槽密度也随之增大，进而使得器件的寄生电容，尤其是输入电容和反向传输电容增大。尤其是在如图1所示的沟槽式IGBT器件。该器件在衬底A1上方设置有阱区A2，阱区A2的两端设置有沟槽栅A4，沟槽栅A4中间分布有伪栅A5，沟槽栅A4的两侧分布有源区A3。伪栅A4与发射极不连通以降低电流密度。但是，由于在器件中加入了伪栅，使得器件中的沟槽密度大大增加，这导致了其寄生电容大的缺点尤为明显。
发明内容
针对现有技术中存在的上述问题，现提供一种沟槽式双极性晶体管及制备方法。
具体技术方案如下：
一种沟槽式绝缘栅双极型晶体管，包括：
衬底，所述衬底为N型掺杂类型；
阱区，所述阱区形成于所述衬底上方，所述阱区为P型掺杂类型；
源区，所述源区形成于所述阱区上方，所述源区为N型掺杂类型；
层间介质层，所述层间介质层形成于所述源区上方；
一对栅极，所述栅极分别形成于所述阱区的两端，所述栅极的底部到达所述漂移层，所述栅极的上方与所述层间介质层连接；
所述栅极之间分布有至少一个伪栅，所述伪栅的底部到达所述衬底，所述伪栅的顶部埋设于所述阱区中；
所述伪栅的上方设置有接触孔，所述接触孔形成于源区中，所述接触孔的深度到达所述阱区且不与所述伪栅接触；
发射极金属层，所述发射极金属层形成于所述层间介质层上方，所述发射极金属层通过所述接触孔连接至所述阱区。
优选地，还包括：
场截止层，所述场截止层形成于所述衬底的下方，所述场截止层为N型掺杂类型；
集电极区，所述集电极区形成于所述衬底的下方，所述集电极区为P型掺杂类型；
集电极金属层，所述集电极金属层形成于所述集电极区下方。
一种沟槽式绝缘栅双极型晶体管的制备方法，用于制备上述的沟槽式双极性晶体管，包括：
步骤S1：在所述衬底中形成伪栅，并于所述衬底上方形成阱区；
步骤S2：于所述阱区中形成栅极和源区；
步骤S3：于所述栅极上方依次形成层间介质层和发射极金属层；
步骤S4：于所述衬底下方依次形成场截止层、集电极区和集电极金属层。
优选地，所述步骤S1包括：
步骤S11：于所述衬底上刻蚀形成至少一个伪栅沟槽；
步骤S12：对所述伪栅沟槽进行氧化并填充多晶硅，形成所述伪栅；
步骤S13：于所述衬底上方进行外延生长，生成外延层；
步骤S14：对所述外延层进行掺杂形成所述阱区；
所述伪栅的顶端位于所述阱区中。
优选地，于所述步骤S12之后、执行所述步骤S3之前，还包括：采用化学机械抛光工艺对所述衬底和所述伪栅进行平坦化处理。
优选地，所述步骤S11中，所述伪栅沟槽的宽度在0.4um～1.2um之间，所述伪栅沟槽的深度在0.5um～2.0um之间；
当存在至少两个所述伪栅沟槽时，相邻的一对所述伪栅沟槽之间的间距在0.8um～3.0um之间。
优选地，所述步骤S2包括：
步骤S21：于所述伪栅的两侧分别刻蚀形成一对栅极沟槽；
步骤S22：对所述栅极沟槽进行氧化并填充多晶硅，形成所述栅极；
步骤S23：分别对每一个栅极的两侧进行掺杂形成源区。
优选地，所述步骤S21中，所述栅极沟槽的深度在3.5um～7.0um之间。
优选地，所述步骤S3包括：
步骤S31：于所述源区上方生成层间介质层；
步骤S32：对所述层间介质层的中心区域进行刻蚀形成第一接触孔71，以及对所述层间介质层的两端分别进行刻蚀形成一对第二接触孔72；
所述第一接触孔71覆盖所述伪栅的上方区域，所述第一接触孔71的深度到达所述阱区且不与所述伪栅接触；
所述第二接触孔72的深度到达所述阱区；
步骤S33：对所述第一接触孔71和所述第二接触孔72沉积金属以形成所述发射极金属层。
优选地，所述步骤S4包括：
步骤S41：于所述衬底下方形成所述场截止层；
步骤S42：于所述场截止层底部形成所述集电极区；
步骤S43：于所述集电极区底部形成所述集电极金属层。
上述技术方案具有如下优点或有益效果：通过在阱区中埋设伪栅，并在伪栅上方通过接触孔填充发射极金属层，使得器件上层通过发射极金属层形成并联通路，从而有效地降低了器件的米勒电容，避免了现有技术中的IGBT器件随着沟槽密度上升寄生电容会明显增大的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中的器件示意图；
图2为本发明实施例中器件整体示意图；
图3为本发明实施例中的制备方法示意图；
图4为本发明实施例中步骤S1时的器件示意图；
图5为本发明实施例中步骤S2时的器件示意图；
图6为本发明实施例中步骤S3时的器件示意图；
图7为本发明实施例中步骤S1子步骤示意图；
图8为本发明实施例中步骤S11时的器件示意图；
图9为本发明实施例中步骤S12时的器件示意图；
图10为本发明实施例中步骤S13时的器件示意图；
图11为本发明实施例中步骤S2子步骤示意图；
图12为本发明实施例中步骤S21时的器件示意图；
图13为本发明实施例中步骤S22时的器件示意图；
图14为本发明实施例中步骤S3子步骤示意图；
图15为本发明实施例中步骤S31时的器件示意图；
图16为本发明实施例中步骤S32时的器件示意图；
图17为本发明实施例中步骤S4子步骤示意图；
图18为本发明实施例中步骤S41时的器件示意图；
图19为本发明实施例中步骤S42时的器件示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括：
一种沟槽式绝缘栅双极型晶体管，如图2所示，包括：
衬底1，衬底1为N型掺杂类型；
阱区2，阱区2形成于衬底1上方，阱区2为P型掺杂类型；
源区3，源区3形成于阱区2上方，源区3为N型掺杂类型；
层间介质层4，层间介质层4形成于源区3上方；
一对栅极5，栅极5分别形成于阱区2的两端，栅极5的底部到达漂移层，栅极5的上方与层间介质层4连接；
栅极5之间分布有至少一个伪栅6，伪栅6的底部到达衬底1，伪栅6的顶部埋设于阱区2中；
伪栅6的上方设置有接触孔，接触孔形成于源区3中，接触孔的深度到达阱区2且不与伪栅6接触；
发射极金属层7，发射极金属层7形成于层间介质层4上方，发射极金属层7通过接触孔连接至阱区2。
具体地，针对现有技术中的沟槽式绝缘栅双极型晶体管随着沟槽密度上升会导致寄生电容显著增大，进而影响器件的开关效率的问题，本实施例中，通过将伪栅6埋设于阱区2中，并在伪栅6的上方开设接触孔，使得发射极金属层7可通过接触孔连接至阱区2中，进而在器件上层形成并联结构，降低了器件的米勒电容，以此来减小沟槽密度对器件的寄生电容的影响。
在实施过程中，上述器件可采用多种半导体材料实施，比如硅、碳化硅、氮化镓等材质，在此并不加以限制。通常情况下，衬底1为N型轻掺杂。源极为Nxing重掺杂，场截止层8为N型重掺杂。栅极5中包含有分布在沟槽底部和沟槽两侧的栅氧化物和填充在沟槽中的多晶硅。伪栅6根据实际需要可设置为包含有分布在沟槽底部和沟槽两侧的栅氧化物和填充在沟槽中的多晶硅的栅极5结构，也可替换为其他的填充物，包括热氧化物，PETOS，HDPoxide，氮化硅的一种或几种。
在一种较优的实施例中，还包括：
场截止层8，场截止层8形成于衬底1的下方，场截止层8为N型掺杂类型；
集电极区9，集电极区9形成于衬底1的下方，集电极区9为P型掺杂类型；
集电极金属层10，集电极金属层10形成于集电极区9下方。
一种沟槽式绝缘栅双极型晶体管的制备方法，用于制备上述的沟槽式双极性晶体管，如图3所示，包括：
步骤S1：如图4所示，在衬底1中形成伪栅6，并于衬底1上方形成阱区2；
步骤S2：如图5所示，于阱区2中形成栅极5和源区3；
步骤S3：如图6所示，于栅极5上方依次形成层间介质层4和发射极金属层7；
步骤S4：于衬底1下方依次形成场截止层8、集电极区9和集电极金属层10，以形成如图2所示的器件。
具体地，针对现有技术中的沟槽式绝缘栅双极型晶体管随着沟槽密度上升会导致寄生电容显著增大，进而影响器件的开关效率的问题，本实施例中，通过在衬底1中形成伪栅6，并将伪栅6埋设于阱区2中，进而使得发射极金属层7可直接连接至阱区2，以形成如图2所示的在阱区2上的连通结构。避免了现有技术中如图1所示的间隔结构带来寄生电容大的问题，提高了器件的开关效率。
在一种较优的实施例中，如图7所示，步骤S1包括：
步骤S11：如图8所示，于衬底1上刻蚀形成至少一个伪栅沟槽61；
步骤S12：如图9所示，对伪栅沟槽61进行氧化并填充多晶硅，形成伪栅6；
步骤S13：如图10所示，于衬底1上方进行外延生长，生成外延层；
步骤S14：对外延层进行掺杂形成阱区2，以形成如图4所示的器件；
伪栅6的顶端位于阱区2中。
具体地，针对现有技术中的沟槽式绝缘栅双极型晶体管随着沟槽密度上升会导致寄生电容显著增大，进而影响器件的开关效率的问题，本实施例中，通过在制备阱区2之前，预先在衬底1上刻蚀形成伪栅沟槽61，并形成伪栅6，随后通过外延生长、掺杂的方式形成阱区2，从而实现了将伪栅6埋设在阱区2中的效果，便于后续在高于伪栅6的顶端的部位进一步形成源区3和接触孔。
在一种较优的实施例中，于步骤S12之后、执行步骤S3之前，还包括：采用化学机械抛光工艺对衬底1和伪栅6进行平坦化处理。
在一种较优的实施例中，步骤S11中，伪栅沟槽61的宽度在0.4um～1.2um之间，伪栅沟槽61的深度在0.5um～2.0um之间；
当存在至少两个伪栅沟槽61时，相邻的一对伪栅沟槽61之间的间距在0.8um～3.0um之间。
在一种较优的实施例中，如图11所示，步骤S2包括：
步骤S21：如图12所示，于伪栅6的两侧分别刻蚀形成一对栅极沟槽51；
步骤S22：如图13所示，对栅极沟槽51进行氧化并填充多晶硅，形成栅极5；
步骤S23：分别对每一个栅极5的两侧进行掺杂形成源区3，以形成如图5所示的器件。
具体地，为实现较好的栅极5刻蚀效果，本实施例中，通过在形成了阱区2后，在阱区2的两端分别通过光刻或干法刻蚀形成一对栅极沟槽51。随后，在栅极沟槽51内进行牺牲热氧化，从而在栅极沟槽51的侧壁和底部形成栅氧化物，并采用多晶硅对栅极沟槽51进行填充，从而形成栅极5。随后，分别对每一个栅极5的两侧进行光刻形成源区3的窗口并进行掺杂，从而形成源区3。
在一种较优的实施例中，步骤S21中，栅极沟槽51的深度在3.5um～7.0um之间。
在一种较优的实施例中，如图14所示，步骤S3包括：
步骤S31：如图15所示，于源区3上方生成层间介质层4；
步骤S32：如图16所示，对层间介质层4的中心区域进行刻蚀形成第一接触孔71，以及对层间介质层4的两端分别进行刻蚀形成一对第二接触孔72；
第一接触孔71覆盖伪栅6的上方区域，第一接触孔71的深度到达阱区2且不与伪栅6接触；
第二接触孔72的深度到达阱区2；
步骤S33：对第一接触孔71和第二接触孔72沉积金属以形成发射极金属层7，以形成如图6所示的器件。
具体地，针对现有技术中的沟槽式双极型晶体管中的伪栅6部分随着沟槽密度的增加，其寄生电容也会显著提升的问题，本实施例中，通过在源区3上方淀积介质形成层间介质层4后，对层间介质层4进行退火处理。随后，对层间介质层4的中心区域和两端进行光刻，从而形成第一接触孔71和第二接触孔72。其中，第一接触孔71覆盖伪栅6所在区域的上方，其深度到达阱区2且不与伪栅6直接接触。随后，对器件表面通过溅射或蒸镀的方式形成发射极金属层7，发射极金属层7能够对第一接触孔71和第二接触孔72进行填充，且其顶部高于器件上表面。进而在器件导通时通过发射极金属层7在伪栅6上方形成一并联结构，避免了现有技术中该部位设置为间隔沟槽导致沟槽之间的寄生电容较大的问题。
在一种较优的实施例中，如图17所示，步骤S4包括：
步骤S41：如图18所示，于衬底1下方形成场截止层8；
步骤S42：如图19所示，于场截止层8底部形成集电极区9；
步骤S43：于集电极区9底部形成集电极金属层10，以形成如图2所示的器件。
具体地，在形成了发射极金属层7后，还通过FS工艺将器件翻转，对衬底1适当减薄后依次形成场截止层8和集电极区9，并通过溅射或蒸镀的方式形成集电极金属层10，完成器件的制备。
本发明的有益效果在于：通过在阱区2中埋设伪栅6，并在伪栅6上方通过接触孔填充发射极金属层7，使得器件上层通过发射极金属层7形成并联通路，从而有效地降低了器件的米勒电容，避免了现有技术中的IGBT器件随着沟槽密度上升寄生电容会明显增大的问题。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种沟槽式绝缘栅双极型晶体管，其特征在于，包括：
衬底，所述衬底为N型掺杂类型；
阱区，所述阱区形成于所述衬底上方，所述阱区为P型掺杂类型；
源区，所述源区形成于所述阱区上方，所述源区为N型掺杂类型；
层间介质层，所述层间介质层形成于所述源区上方；
一对栅极，所述栅极分别形成于所述阱区的两端，所述栅极的底部到达所述漂移层，所述栅极的上方与所述层间介质层连接；
所述栅极之间分布有至少一个伪栅，所述伪栅的底部到达所述衬底，所述伪栅的顶部埋设于所述阱区中；
所述伪栅的上方设置有接触孔，所述接触孔形成于源区中，所述接触孔的深度到达所述阱区且不与所述伪栅接触；
发射极金属层，所述发射极金属层形成于所述层间介质层上方，所述发射极金属层通过所述接触孔连接至所述阱区。
2.根据权利要求1所述的沟槽式双极性晶体管，其特征在于，还包括：
场截止层，所述场截止层形成于所述衬底的下方，所述场截止层为N型掺杂类型；
集电极区，所述集电极区形成于所述衬底的下方，所述集电极区为P型掺杂类型；
集电极金属层，所述集电极金属层形成于所述集电极区下方。
3.一种沟槽式绝缘栅双极型晶体管的制备方法，其特征在于，用于制备如权利要求1-4任意一项所述的沟槽式双极性晶体管，包括：
步骤S1：在所述衬底中形成伪栅，并于所述衬底上方形成阱区；
步骤S2：于所述阱区中形成栅极和源区；
步骤S3：于所述栅极上方依次形成层间介质层和发射极金属层；
步骤S4：于所述衬底下方依次形成场截止层、集电极区和集电极金属层。
4.根据权利要求3所述的制备方法，其特征在于，所述步骤S1包括：
步骤S11：于所述衬底上刻蚀形成至少一个伪栅沟槽；
步骤S12：对所述伪栅沟槽进行氧化并填充多晶硅，形成所述伪栅；
步骤S13：于所述衬底上方进行外延生长，生成外延层；
步骤S14：对所述外延层进行掺杂形成所述阱区；
所述伪栅的顶端位于所述阱区中。
5.根据权利要求4所述的制备方法，其特征在于，于所述步骤S12之后、执行所述步骤S3之前，还包括：采用化学机械抛光工艺对所述衬底和所述伪栅进行平坦化处理。
6.根据权利要求4所述的制备方法，其特征在于，所述步骤S11中，所述伪栅沟槽的宽度在0.4um～1.2um之间，所述伪栅沟槽的深度在0.5um～2.0um之间；
当存在至少两个所述伪栅沟槽时，相邻的一对所述伪栅沟槽之间的间距在0.8um～3.0um之间。
7.根据权利要求3所述的制备方法，其特征在于，所述步骤S2包括：
步骤S21：于所述伪栅的两侧分别刻蚀形成一对栅极沟槽；
步骤S22：对所述栅极沟槽进行氧化并填充多晶硅，形成所述栅极；
步骤S23：分别对每一个栅极的两侧进行掺杂形成源区。
8.根据权利要求7所述的制备方法，其特征在于，所述步骤S21中，所述栅极沟槽的深度在3.5um～7.0um之间。
9.根据权利要求3所述的制备方法，其特征在于，所述步骤S3包括：
步骤S31：于所述源区上方生成层间介质层；
步骤S32：对所述层间介质层的中心区域进行刻蚀形成第一接触孔，以及对所述层间介质层的两端分别进行刻蚀形成一对第二接触孔；
所述第一接触孔覆盖所述伪栅的上方区域，所述第一接触孔的深度到达所述阱区且不与所述伪栅接触；
所述第二接触孔的深度到达所述阱区；
步骤S33：对所述第一接触孔和所述第二接触孔沉积金属以形成所述发射极金属层。
10.根据权利要求3所述的制备方法，其特征在于，所述步骤S4包括：
步骤S41：于所述衬底下方形成所述场截止层；
步骤S42：于所述场截止层底部形成所述集电极区；
步骤S43：于所述集电极区底部形成所述集电极金属层。
CN202310287670.5A 2023-03-21 2023-03-21 一种沟槽式绝缘栅双极型晶体管及制备方法 Pending CN116417506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310287670.5A CN116417506A (zh) 2023-03-21 2023-03-21 一种沟槽式绝缘栅双极型晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310287670.5A CN116417506A (zh) 2023-03-21 2023-03-21 一种沟槽式绝缘栅双极型晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN116417506A true CN116417506A (zh) 2023-07-11

Family

ID=87059062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310287670.5A Pending CN116417506A (zh) 2023-03-21 2023-03-21 一种沟槽式绝缘栅双极型晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN116417506A (zh)

Similar Documents

Publication Publication Date Title
CN102403315B (zh) 半导体装置
US9245963B2 (en) Insulated gate semiconductor device structure
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
CN102694009B (zh) 半导体器件及其制造方法
US9184261B2 (en) Semiconductor device having field plate electrode and method for manufacturing the same
US7608510B2 (en) Alignment of trench for MOS
TWI471942B (zh) 半導體裝置及其製造方法
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
JP5878331B2 (ja) 半導体装置及びその製造方法
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
JP4202194B2 (ja) 電力用半導体装置およびその製造方法
CN111725306B (zh) 一种沟槽型功率半导体器件及其制造方法
CN108470772B (zh) 一种soi半导体器件及其形成方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN113690293B (zh) Igbt器件及其制备方法
JP2019033140A (ja) 半導体装置および半導体装置の製造方法
US20220181504A1 (en) Semiconductor device and production method for semiconductor device
CN116417506A (zh) 一种沟槽式绝缘栅双极型晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination