CN110391293A - Ldmosfet器件及其制造方法 - Google Patents

Ldmosfet器件及其制造方法 Download PDF

Info

Publication number
CN110391293A
CN110391293A CN201910686718.3A CN201910686718A CN110391293A CN 110391293 A CN110391293 A CN 110391293A CN 201910686718 A CN201910686718 A CN 201910686718A CN 110391293 A CN110391293 A CN 110391293A
Authority
CN
China
Prior art keywords
layer
field plate
drift region
oxygen
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910686718.3A
Other languages
English (en)
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910686718.3A priority Critical patent/CN110391293A/zh
Publication of CN110391293A publication Critical patent/CN110391293A/zh
Priority to US16/913,156 priority patent/US11404546B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOSFET器件，包括：在漂移区的选定区域中形成有漂移区场氧；多晶硅栅的第二侧延伸到漂移区场氧的表面上并组成第一场板，第一场板底部的漂移区场氧组成第一场板介质层；在多晶硅栅的第二侧到漂移区场氧的第二侧之间形成有第二场板介质层和第二场板，第二场板介质层由漂移区场氧和顶部金属硅化物阻挡介质层叠加而成，第二场板由形成于金属硅化物阻挡介质层表面上的金属硅化物组成，第二场板的金属硅化物由第一多晶硅层经过金属硅化反应形成；第一和第二场板通过正面金属层连接在一起且都连接到由正面金属层组成的栅极。本发明公开了一种LDMOSFET器件的制造方法。本发明能优化器件的BV和Rsp的关系。

Description

LDMOSFET器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOSFET器件；本发明还涉及一种LDMOSFET器件的制造方法。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS，DMOS)由于具有耐压稿，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，LDMOSFET) 器件中，特征导通电阻(Specific on-Resistance,Rsp)和击穿电压(Breakdown Voltage,BV)是两个重要的指标。BCD(Bipolar-CMOS-DMOS)工艺中，由于高击穿电压和低特征导通电阻之间存在矛盾关系，往往无法满足LD-MOSFET开关模式应用的要求，因此如何优化LDMOSFET器件的BV和Rsp关系、简化其制造工艺对于提高产品竞争力十分重要。
如图1所示，是现有第一种LDMOSFET器件的结构示意图；现有第一种LDMOSFET 器件包括：
半导体衬底1，在所述半导体衬底1的选定区域中形成有第一导电类型的漂移区 3和第二导电类型的体区4；所述漂移区3和所述体区4横向接触或隔离有距离。通常，所述半导体衬底1为硅衬底，在所述半导体衬底1的表面形成有硅外延层，所述漂移区3和所述体区4形成于硅外延层中。
在所述漂移区3的选定区域中形成有漂移区场氧2a。图1中，所述漂移区场氧 2a由浅沟槽隔离氧化层组成，由图1所示可知，所述漂移区场氧2a的顶部表面和所述半导体衬底1的表面相平，所述漂移区场氧2a填充在形成于所述半导体衬底1的浅沟槽中。
在所述体区4的表面形成有由栅介质层5和多晶硅栅6叠加而成的栅极结构，被所述多晶硅栅6覆盖的所述体区4表面用于形成沟道。
所述多晶硅栅6的第二侧延伸到所述漂移区场氧2a的表面上，由延伸到所述漂移区场氧2a上的所述多晶硅栅6组成场板，所述场板底部的所述漂移区场氧2a组成场板介质层。
在所述多晶硅栅6的侧面形成有侧墙9。
由第一导电类型重掺杂区组成的源区7a形成于所述体区4表面且所述源区7a的第二侧和所述多晶硅栅6的第一侧自对准，所述源区7a连接到由正面金属层组成的源极。在所述体区4的表面还形成有由第二导电类型重掺杂区组成的体区引出区8，所述体区引出区8和所述源区7a一起通过顶部相同的所述接触孔112连接到第一正面金属层113。
由第一导电类型重掺杂区组成的漏区7b形成于所述漂移区场氧2a的第二侧外的所述漂移区3中，所述漏区7b连接到由正面金属层组成的漏极。
如图2所示，是现有第二种LDMOSFET器件的结构示意图；现有第二种LDMOSFET 器件和现有第一种LDMOSFET器件的区别之处为：
在现有第二种LDMOSFET器件中，所述漂移区场氧2b为由对淀积在所述半导体衬底1表面上的氧化层进行选择性刻蚀形成的氧化层组成。所以，本发明第三实施例器件中的所述漂移区场氧2b位于所述半导体衬底1的表面之上。
发明内容
本发明所要解决的技术问题是提供一种LDMOSFET器件，能提高器件的击穿电压，降低器件的特征导通电阻，优化器件的击穿电压和特征导通电阻之间的关系。为此，本发明还提供一种LDMOSFET器件的制造方法。
为解决上述技术问题，本发明提供的LDMOSFET器件包括：
半导体衬底，在所述半导体衬底的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离。
在所述漂移区的选定区域中形成有漂移区场氧。
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上，由延伸到所述漂移区场氧上的所述多晶硅栅组成第一场板，所述第一场板底部的所述漂移区场氧组成第一场板介质层。
在所述多晶硅栅的第二侧到所述漂移区场氧的第二侧之间形成有第二场板介质层和第二场板，所述第二场板介质层由所述漂移区场氧和形成在所述漂移区场氧表面的金属硅化物阻挡介质层叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层表面上的金属硅化物组成，所述第二场板的金属硅化物由形成于所述金属硅化物阻挡介质层表面上的第一多晶硅层经过金属硅化反应形成。
所述第一场板和所述第二场板通过正面金属层连接在一起且都连接到由正面金属层组成的栅极。
进一步的改进是，所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔连接到第一正面金属层，所述第一场板和所述第二场板通过所述第一正面金属层连接在一起，所述接触孔穿过第一层层间膜。
进一步的改进是，在所述第二场板介质层的第二侧到所述漂移区场氧的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧和所述第一层层间膜的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层组成。
进一步的改进是，所述漂移区场氧由浅沟槽隔离氧化层组成。
或者，所述漂移区场氧为由对淀积在所述半导体衬底表面上的氧化层进行选择性刻蚀形成的氧化层组成。
进一步的改进是，所述第二场板的金属硅化物对应的所述第一多晶硅层保留有部分厚度；或者，所述第二场板的金属硅化物对应的所述第一多晶硅层全部转化为金属硅化物。
所述第二场板介质层和所述第二场板的金属硅化物对应的所述第一多晶硅层的宽度相同且对齐且采用相同的光罩定义。
进一步的改进是，在所述多晶硅栅的侧面形成有侧墙。
由第一导电类型重掺杂区组成的源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准，所述源区连接到由正面金属层组成的源极。
由第一导电类型重掺杂区组成的漏区形成于所述漂移区场氧的第二侧外的所述漂移区中，所述漏区连接到由正面金属层组成的漏极。
在所述多晶硅栅、所述源区和所述漏区的表面也都形成有金属硅化物。
进一步的改进是，第一绝缘介质层形成在所述半导体衬底表面上且将所述源区表面的金属硅化物、所述多晶硅栅的侧墙、所述多晶硅栅表面的金属硅化物、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧表面覆盖；所述第一层层间膜形成在所述第一绝缘介质层的表面上。
进一步的改进是，第一绝缘介质层还覆盖在所述漂移区场氧的表面，所述第一层层间膜形成在所述第一绝缘介质层的表面上，所述第三场板介质层由所述漂移区场氧、所述第一绝缘介质层和所述第一层层间膜叠加而成。
为解决上述技术问题，本发明提供的LDMOSFET器件的制造方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底的选定区域中形成漂移区场氧。
步骤二、采用第一导电类型离子注入工艺在所述半导体衬底的选定区域中形成漂移区；所述漂移区场氧位于所述漂移区的部分区域中。
步骤三、采用第二导电类型离子注入工艺在所述半导体衬底的选定区域中形成体区；所述漂移区和所述体区横向接触或隔离有距离。
步骤四、依次形成栅介质层和多晶硅栅，光刻定义出栅极结构的形成区域，对所述多晶硅栅和所述栅介质层进行刻蚀在所述体区的表面形成由刻蚀后的所述栅介质层和所述多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
所述栅极结构的所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上，由延伸到所述漂移区场氧上的所述多晶硅栅组成第一场板，所述第一场板底部的所述漂移区场氧组成第一场板介质层。
步骤五、形成金属硅化物阻挡介质层和第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层和所述金属硅化物阻挡介质层进行图形化，在所述多晶硅栅的第二侧到所述漂移区场氧的第二侧之间具有图形化后的所述金属硅化物阻挡介质层和所述第一多晶硅层。
步骤六、进行金属硅化反应形成金属硅化物，所述金属硅化物包括对所述第一多晶硅层进行金属硅化反应形成金属硅化物，第二场板介质层由所述漂移区场氧和形成在所述漂移区场氧表面的所述金属硅化物阻挡介质层叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层表面上的金属硅化物组成。
步骤七、进行金属互连工艺，所述第一场板和所述第二场板通过金属互连工艺中形成的正面金属层连接在一起且都连接到由正面金属层组成的栅极。
进一步的改进是，步骤七中，所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔连接到第一正面金属层，所述第一场板和所述第二场板通过所述第一正面金属层连接在一起，所述接触孔穿过第一层层间膜。
进一步的改进是，在所述第二场板介质层的第二侧到所述漂移区场氧的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧和所述第一层层间膜的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层组成。
进一步的改进是，步骤一中，所述漂移区场氧由采用浅沟槽隔离工艺形成的浅沟槽隔离氧化层组成。
或者，所述漂移区场氧的形成工艺包括：先在所述半导体衬底表面上淀积一层氧化层，之后对所淀积的氧化层进行选择性刻蚀形成所述漂移区场氧。
进一步的改进是，步骤六中金属硅化反应完成后，所述第二场板的金属硅化物对应的所述第一多晶硅层保留有部分厚度；或者，所述第二场板的金属硅化物对应的所述第一多晶硅层全部转化为金属硅化物。
所述第二场板介质层和所述第二场板的金属硅化物对应的所述第一多晶硅层的宽度相同且对齐且采用相同的光罩定义。
进一步的改进是，步骤四中形成所述栅极结构之后，还包括在所述多晶硅栅的侧面形成侧墙的步骤。
进行第一导电类型重掺杂的源漏注入形成源区和漏区的步骤，所述源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；所述漏区形成于所述漂移区场氧的第二侧外的所述漂移区中。
步骤六中，在所述多晶硅栅、所述源区和所述漏区的表面也都形成有金属硅化物。
步骤七完成后，所述源区连接到由正面金属层组成的源极；所述漏区连接到由正面金属层组成的漏极。
进一步的改进是，步骤七中，在形成所述第一层层间膜之前，还包括形成第一绝缘介质层的步骤，所述第一绝缘介质层形成在所述半导体衬底表面上且将所述源区表面的金属硅化物、所述多晶硅栅的侧墙、所述多晶硅栅表面的金属硅化物、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧表面覆盖；所述第一层层间膜形成在所述第一绝缘介质层的表面上。
本发明对LDMOSFET器件的漂移区顶部的场板结构做了特别设置，至少包括由延伸到漂移区场氧上的多晶硅栅组成第一场板以及形成在多晶硅栅的第二侧到漂移区场氧的第二侧之间的第二场板，第一场板底部的漂移区场氧组成第一场板介质层；第二场板介质层由漂移区场氧和形成在漂移区场氧表面的金属硅化物阻挡介质层叠加而成，第二场板由形成于金属硅化物阻挡介质层表面上的金属硅化物组成；由于第二场板介质层是由漂移区场氧和金属硅化物阻挡介质层叠加而成，厚度大于由漂移区场氧形成的第一场板介质层，故能更好的优化漂移区的电场分布，优化器件的击穿电压和特征导通电阻之间的关系，能在使器件的击穿电压提高或保持不变的同时降低器件的特征导通电阻，从而能优化器件的性能。
本发明的第二场板是由形成于金属硅化物阻挡介质层表面上的金属硅化物组成，金属硅化物通过对形成于金属硅化物阻挡介质层表面上的第一多晶硅层进行金属硅化反应形成，第一多晶硅层能和金属硅化物阻挡介质层共用同一光罩，故不会增加光罩数，成本较低。
本发明还能设置第三场板，第三场板由位于第二场板介质层的第二侧到漂移区场氧的第二侧之间的且和第一场板相连接的第一正面金属层组成，第三场板介质层包括漂移区场氧和第一层层间膜的叠加结构，相对于第二场板介质层和第一场板介质层，第三场板介质层的厚度更大，能进一步优化器件的击穿电压和特征导通电阻之间的关系。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种LDMOSFET器件的结构示意图；
图2是现有第二种LDMOSFET器件的结构示意图；
图3是本发明第一实施例LDMOSFET器件的结构示意图；
图4是本发明第二实施例LDMOSFET器件的结构示意图；
图5是本发明第三实施例LDMOSFET器件的结构示意图；
图6是本发明第五实施例LDMOSFET器件的结构示意图；
图7是本发明第七实施例LDMOSFET器件的结构示意图；
图8A-图8C是本发明第一实施例LDMOSFET器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
本发明第一实施例LDMOSFET器件：
如图3所示，是本发明第一实施例LDMOSFET器件的结构示意图；本发明第一实施例LDMOSFET器件包括：
半导体衬底102，在所述半导体衬底102的选定区域中形成有第一导电类型的漂移区104和第二导电类型的体区105；所述漂移区104和所述体区105横向接触或隔离有距离。通常，所述半导体衬底102为硅衬底，在所述半导体衬底102的表面形成有硅外延层，所述漂移区104和所述体区105形成于硅外延层中。
在所述漂移区104的选定区域中形成有漂移区场氧103a。本发明第一实施例中，所述漂移区场氧103a由浅沟槽隔离氧化层组成，由图3所示可知，所述漂移区场氧 103a的顶部表面和所述半导体衬底102的表面相平，所述漂移区场氧103a填充在形成于所述半导体衬底102的浅沟槽中。
在所述体区105的表面形成有由栅介质层106和多晶硅栅107叠加而成的栅极结构，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。所述栅介质层106 的材料为氧化硅。在其他实施例中也能为：所述栅介质层106的材料为氮氧化硅或高介电常数材料。
所述多晶硅栅107的第二侧延伸到所述漂移区场氧103a的表面上，由延伸到所述漂移区场氧103a上的所述多晶硅栅107组成第一场板，所述第一场板底部的所述漂移区场氧103a组成第一场板介质层。所述第一场板和所述第一场板介质层的形成区域如虚线框201所示。
在所述多晶硅栅107的侧面形成有侧墙111。
在所述多晶硅栅107的第二侧到所述漂移区场氧103a的第二侧之间形成有第二场板介质层和第二场板，所述第二场板介质层由所述漂移区场氧103a和形成在所述漂移区场氧103a表面的金属硅化物阻挡介质层101叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层101表面上的金属硅化物110组成，所述第二场板的金属硅化物110由形成于所述金属硅化物阻挡介质层101表面上的第一多晶硅层116经过金属硅化反应形成。所述第二场板和所述第二场板介质层的形成区域如虚线框202 所示。
本发明第一实施例中，所述第二场板的金属硅化物110对应的所述第一多晶硅层116保留有部分厚度。所述第二场板介质层和所述第二场板的金属硅化物110对应的所述第一多晶硅层116的宽度相同且对齐且采用相同的光罩定义。图3中，所述侧墙隔离在所述多晶硅栅107和所述第一多晶硅层106以及所述第一多晶硅层106表面的金属硅化物110之间。
所述第一场板和所述第二场板通过正面金属层连接在一起且都连接到由正面金属层组成的栅极。通常，所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔112连接到第一正面金属层113，所述第一场板和所述第二场板通过所述第一正面金属层113连接在一起，所述接触孔112穿过第一层层间膜114。图3 中仅显示了一层所述正面金属层即所述第一正面金属层113和一层层间膜即第一层层间膜114，可以根据需要设置更多的正面金属层以及对应的层间膜，各所述正面金属层之间通过通孔连接。
由第一导电类型重掺杂区组成的源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅107的第一侧自对准，所述源区108a连接到由正面金属层组成的源极。本发明第一实施例中，在所述体区105的表面还形成有由第二导电类型重掺杂区组成的体区引出区109，所述体区引出区109和所述源区108a一起通过顶部相同的所述接触孔112连接到第一正面金属层113。
由第一导电类型重掺杂区组成的漏区108b形成于所述漂移区场氧103a的第二侧外的所述漂移区104中，所述漏区108b连接到由正面金属层组成的漏极。
在所述多晶硅栅107、所述源区108a和所述漏区108b的表面也都形成有金属硅化物110。
第一绝缘介质层115形成在所述半导体衬底102表面上且将所述源区108a表面的金属硅化物110、所述多晶硅栅107的侧墙111、所述多晶硅栅107表面的金属硅化物110、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧103a表面覆盖；所述第一层层间膜114形成在所述第一绝缘介质层115的表面上。通常，所述第一层层间膜114的材料为氧化层，所述第一绝缘介质层115的材料为氮化层，所述第一绝缘介质层115作为接触刻蚀停止层(CESL)。
本发明第一实施例中，LDMOSFET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为P型掺杂。在其它实施例中也能为：LDMOSFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第一实施例对LDMOSFET器件的漂移区104顶部的场板结构做了特别设置，至少包括由延伸到漂移区场氧103a上的多晶硅栅107组成第一场板以及形成在多晶硅栅107的第二侧到漂移区场氧103a的第二侧之间的第二场板，第一场板底部的漂移区场氧103a组成第一场板介质层；第二场板介质层由漂移区场氧103a和形成在漂移区场氧103a表面的金属硅化物阻挡介质层101叠加而成，第二场板由形成于金属硅化物阻挡介质层101表面上的金属硅化物110组成；由于第二场板介质层是由漂移区场氧103a和金属硅化物阻挡介质层101叠加而成，厚度大于由漂移区场氧103a形成的第一场板介质层，故能更好的优化漂移区104的电场分布，优化器件的击穿电压和特征导通电阻之间的关系，能在使器件的击穿电压提高或保持不变的同时降低器件的特征导通电阻，从而能优化器件的性能。进行仿真实验可以得到，和现有器件相比，本发明第一实施例器件在保持BV基本不变的情况下使Rsp有效降低17％。
本发明第一实施例的第二场板是由形成于金属硅化物阻挡介质层101表面上的金属硅化物110组成，金属硅化物110通过对形成于金属硅化物阻挡介质层101表面上的第一多晶硅层116进行金属硅化反应形成，第一多晶硅层116能和金属硅化物阻挡介质层101共用同一光罩，故不会增加光罩数，成本较低。
本发明第二实施例LDMOSFET器件：
如图4所示，是本发明第二实施例LDMOSFET器件的结构示意图；本发明第二实施例LDMOSFET器件和本发明第一实施例LDMOSFET器件的区别之处为：
在本发明第二实施例LDMOSFET器件中，所述第二场板的金属硅化物110对应的所述第一多晶硅层116全部转化为金属硅化物110，由图4可以看出，图4中没有再显示所述第一多晶硅层116。
本发明第三实施例LDMOSFET器件：
如图5所示，是本发明第三实施例LDMOSFET器件的结构示意图；本发明第三实施例LDMOSFET器件和本发明第一实施例LDMOSFET器件的区别之处为：
在本发明第三实施例LDMOSFET器件中，所述漂移区场氧103b为由对淀积在所述半导体衬底102表面上的氧化层进行选择性刻蚀形成的氧化层组成。所以，本发明第三实施例器件中的所述漂移区场氧103b位于所述半导体衬底102的表面之上。
本发明第四实施例LDMOSFET器件：
本发明第四实施例LDMOSFET器件和本发明第三实施例LDMOSFET器件的区别之处为：
在本发明第四实施例LDMOSFET器件中，所述第二场板的金属硅化物110对应的所述第一多晶硅层116全部转化为金属硅化物110。
本发明第五实施例LDMOSFET器件：
如图6所示，是本发明第五实施例LDMOSFET器件的结构示意图；本发明第五实施例LDMOSFET器件和本发明第一实施例LDMOSFET器件的区别之处为，本发明第五实施例LDMOSFET器件还包括：
在所述第二场板介质层的第二侧到所述漂移区场氧103a的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧103a和所述第一层层间膜114的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层113组成。第一绝缘介质层115还覆盖在所述漂移区场氧103a的表面，所述第一层层间膜114形成在所述第一绝缘介质层115 的表面上，所述第三场板介质层由所述漂移区场氧103a、所述第一绝缘介质层115 和所述第一层层间膜114叠加而成。所述第三场板和所述第三场板介质层的形成区域如虚线框203所示。
本发明第五实施例的第三场板介质层包括漂移区场氧103a和第一层层间膜114的叠加结构，相对于第二场板介质层和第一场板介质层，第三场板介质层的厚度更大，能进一步优化器件的击穿电压和特征导通电阻之间的关系。
本发明第六实施例LDMOSFET器件：
本发明第六实施例LDMOSFET器件和本发明第五实施例LDMOSFET器件的区别之处为：
在本发明第六实施例LDMOSFET器件中，所述第二场板的金属硅化物110对应的所述第一多晶硅层116全部转化为金属硅化物110。
本发明第七实施例LDMOSFET器件：
如图7所示，是本发明第七实施例LDMOSFET器件的结构示意图；本发明第七实施例LDMOSFET器件和本发明第五实施例LDMOSFET器件的区别之处为：
在本发明第七实施例LDMOSFET器件中，所述漂移区场氧103b为由对淀积在所述半导体衬底102表面上的氧化层进行选择性刻蚀形成的氧化层组成。所以，本发明第七实施例器件中的所述漂移区场氧103b位于所述半导体衬底102的表面之上。
本发明第八实施例LDMOSFET器件：
本发明第八实施例LDMOSFET器件和本发明第七实施例LDMOSFET器件的区别之处为：
在本发明第八实施例LDMOSFET器件中，所述第二场板的金属硅化物110对应的所述第一多晶硅层116全部转化为金属硅化物110。
本发明第一实施例LDMOSFET器件的制造方法：
如图8A至图8C所示，是本发明第一实施例LDMOSFET器件的制造方法的各步骤中的器件结构示意图；本发明第一实施例LDMOSFET器件的制造方法包括如下步骤：
步骤一、如图8A所示，提供半导体衬底102，在所述半导体衬底102的选定区域中形成漂移区场氧103a。
通常，所述半导体衬底102为硅衬底，在所述半导体衬底102的表面形成有硅外延层。所述漂移区场氧103a形成于硅外延层中，后续的漂移区104和体区105形成于硅外延层中。
本发明第一实施例方法中，所述漂移区场氧103a由采用浅沟槽隔离工艺形成的浅沟槽隔离氧化层组成。本发明第一实施例方法以形成图3所示的本发明第一实施例LDMOSFET器件为例进行说明；本发明第二、五和六实施例器件的所述漂移区场氧103a 也采用浅沟槽隔离工艺形成。
当要形成图5所示本发明第三实施例LDMOSFET器件以及本发明第四、七和八实施例器件时，所述漂移区场氧103a的形成工艺替换为：先在所述半导体衬底102表面上淀积一层氧化层，之后对所淀积的氧化层进行选择性刻蚀形成所述漂移区场氧 103a。
步骤二、如图8A所示，采用第一导电类型离子注入工艺在所述半导体衬底102 的选定区域中形成漂移区104；所述漂移区场氧103a位于所述漂移区104的部分区域中。
步骤三、如图8A所示，采用第二导电类型离子注入工艺在所述半导体衬底102 的选定区域中形成体区105；所述漂移区104和所述体区105横向接触或隔离有距离。
步骤四、如图8B所示，依次形成栅介质层106和多晶硅栅107，光刻定义出栅极结构的形成区域，对所述多晶硅栅107和所述栅介质层106进行刻蚀在所述体区105 的表面形成由刻蚀后的所述栅介质层106和所述多晶硅栅107叠加而成的栅极结构，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。
本发明第一实施例方法中，所述栅介质层106的材料为氧化硅。在其他实施例方法中也能为：所述栅介质层106的材料为氮氧化硅或高介电常数材料。
所述栅极结构的所述多晶硅栅107的第二侧延伸到所述漂移区场氧103a的表面上，由延伸到所述漂移区场氧103a上的所述多晶硅栅107组成第一场板，所述第一场板底部的所述漂移区场氧103a组成第一场板介质层。
形成所述栅极结构之后，还包括在所述多晶硅栅107的侧面形成侧墙111的步骤。
进行第一导电类型重掺杂的源漏注入形成源区108a和漏区108b的步骤，所述源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅107的第一侧自对准；所述漏区108b形成于所述漂移区场氧103a的第二侧外的所述漂移区104 中。
还包括：进行第二导电类型重掺杂注入在所述体区105的表面形成体区引出区109的步骤。
步骤五、如图8C所示，形成金属硅化物阻挡介质层101和第一多晶硅层116，采用光刻刻蚀工艺对所述第一多晶硅层116和所述金属硅化物阻挡介质层101进行图形化，在所述多晶硅栅107的第二侧到所述漂移区场氧103a的第二侧之间具有图形化后的所述金属硅化物阻挡介质层101和所述第一多晶硅层116。
所述金属硅化物阻挡介质层101和对应的所述第一多晶硅层116的宽度相同且对齐且采用相同的光罩定义。
步骤六、如图8C所示，进行金属硅化反应形成金属硅化物110，所述金属硅化物110包括对所述第一多晶硅层116进行金属硅化反应形成金属硅化物110，第二场板介质层由所述漂移区场氧103a和形成在所述漂移区场氧103a表面的所述金属硅化物阻挡介质层101叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层101表面上的金属硅化物110组成。
本发明第一实施例方法以形成图3所示的本发明第一实施例LDMOSFET器件为例进行说明，步骤六中金属硅化反应完成后，所述第二场板的金属硅化物110对应的所述第一多晶硅层116保留有部分厚度。当形成本发明第三、五和七实施例器件时也采用：步骤六中金属硅化反应完成后，所述第二场板的金属硅化物110对应的所述第一多晶硅层116保留有部分厚度。
当形成本发明第二、四、六和八实施例器件时，所述第二场板的金属硅化物110 对应的所述第一多晶硅层116全部转化为金属硅化物110。
在所述多晶硅栅107、所述源区108a、所述体区引出区109和所述漏区108b的表面也都形成有金属硅化物110。
步骤七、进行金属互连工艺，所述第一场板和所述第二场板通过金属互连工艺中形成的正面金属层连接在一起且都连接到由正面金属层组成的栅极。
所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔112连接到第一正面金属层113，所述第一场板和所述第二场板通过所述第一正面金属层 113连接在一起，所述接触孔112穿过第一层层间膜114。
步骤七完成后，所述源区108a和所述体区引出区109都连接到由正面金属层组成的源极；所述漏区108b连接到由正面金属层组成的漏极。
步骤七中，在形成所述第一层层间膜114之前，还包括形成第一绝缘介质层115 的步骤，所述第一绝缘介质层115形成在所述半导体衬底102表面上且将所述源区 108a表面的金属硅化物110、所述多晶硅栅107的侧墙111、所述多晶硅栅107表面的金属硅化物110、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧103a 表面覆盖；所述第一层层间膜114形成在所述第一绝缘介质层115的表面上。通常，所述第一层层间膜114的材料为氧化层，所述第一绝缘介质层115的材料为氮化层，所述第一绝缘介质层115作为接触刻蚀停止层。
当形成本发明第三、五和七实施例器件时，在所述第二场板介质层的第二侧到所述漂移区场氧103a的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧103a和所述第一层层间膜114的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层113组成。
本发明第一实施例方法中，LDMOSFET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为P型掺杂。在其它实施例方法中也能为： LDMOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种LDMOSFET器件，其特征在于，包括：
半导体衬底，在所述半导体衬底的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离；
在所述漂移区的选定区域中形成有漂移区场氧；
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；
所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上，由延伸到所述漂移区场氧上的所述多晶硅栅组成第一场板，所述第一场板底部的所述漂移区场氧组成第一场板介质层；
在所述多晶硅栅的第二侧到所述漂移区场氧的第二侧之间形成有第二场板介质层和第二场板，所述第二场板介质层由所述漂移区场氧和形成在所述漂移区场氧表面的金属硅化物阻挡介质层叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层表面上的金属硅化物组成，所述第二场板的金属硅化物由形成于所述金属硅化物阻挡介质层表面上的第一多晶硅层经过金属硅化反应形成；
所述第一场板和所述第二场板通过正面金属层连接在一起且都连接到由正面金属层组成的栅极。
2.如权利要求1所述的LDMOSFET器件，其特征在于：所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔连接到第一正面金属层，所述第一场板和所述第二场板通过所述第一正面金属层连接在一起，所述接触孔穿过第一层层间膜。
3.如权利要求2所述的LDMOSFET器件，其特征在于：在所述第二场板介质层的第二侧到所述漂移区场氧的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧和所述第一层层间膜的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层组成。
4.如权利要求1所述的LDMOSFET器件，其特征在于：所述漂移区场氧由浅沟槽隔离氧化层组成；
或者，所述漂移区场氧为由对淀积在所述半导体衬底表面上的氧化层进行选择性刻蚀形成的氧化层组成。
5.如权利要求1所述的LDMOSFET器件，其特征在于：所述第二场板的金属硅化物对应的所述第一多晶硅层保留有部分厚度；或者，所述第二场板的金属硅化物对应的所述第一多晶硅层全部转化为金属硅化物；
所述第二场板介质层和所述第二场板的金属硅化物对应的所述第一多晶硅层的宽度相同且对齐且采用相同的光罩定义。
6.如权利要求2所述的LDMOSFET器件，其特征在于：在所述多晶硅栅的侧面形成有侧墙；
由第一导电类型重掺杂区组成的源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准，所述源区连接到由正面金属层组成的源极；
由第一导电类型重掺杂区组成的漏区形成于所述漂移区场氧的第二侧外的所述漂移区中，所述漏区连接到由正面金属层组成的漏极；
在所述多晶硅栅、所述源区和所述漏区的表面也都形成有金属硅化物。
7.如权利要求6所述的LDMOSFET器件，其特征在于：第一绝缘介质层形成在所述半导体衬底表面上且将所述源区表面的金属硅化物、所述多晶硅栅的侧墙、所述多晶硅栅表面的金属硅化物、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧表面覆盖；所述第一层层间膜形成在所述第一绝缘介质层的表面上。
8.如权利要求3所述的LDMOSFET器件，其特征在于：第一绝缘介质层还覆盖在所述漂移区场氧的表面，所述第一层层间膜形成在所述第一绝缘介质层的表面上，所述第三场板介质层由所述漂移区场氧、所述第一绝缘介质层和所述第一层层间膜叠加而成。
9.一种LDMOSFET器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底的选定区域中形成漂移区场氧；
步骤二、采用第一导电类型离子注入工艺在所述半导体衬底的选定区域中形成漂移区；所述漂移区场氧位于所述漂移区的部分区域中；
步骤三、采用第二导电类型离子注入工艺在所述半导体衬底的选定区域中形成体区；所述漂移区和所述体区横向接触或隔离有距离；
步骤四、依次形成栅介质层和多晶硅栅，光刻定义出栅极结构的形成区域，对所述多晶硅栅和所述栅介质层进行刻蚀在所述体区的表面形成由刻蚀后的所述栅介质层和所述多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；
所述栅极结构的所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上，由延伸到所述漂移区场氧上的所述多晶硅栅组成第一场板，所述第一场板底部的所述漂移区场氧组成第一场板介质层；
步骤五、形成金属硅化物阻挡介质层和第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层和所述金属硅化物阻挡介质层进行图形化，在所述多晶硅栅的第二侧到所述漂移区场氧的第二侧之间具有图形化后的所述金属硅化物阻挡介质层和所述第一多晶硅层；
步骤六、进行金属硅化反应形成金属硅化物，所述金属硅化物包括对所述第一多晶硅层进行金属硅化反应形成金属硅化物，第二场板介质层由所述漂移区场氧和形成在所述漂移区场氧表面的所述金属硅化物阻挡介质层叠加而成，所述第二场板由形成于所述金属硅化物阻挡介质层表面上的金属硅化物组成；
步骤七、进行金属互连工艺，所述第一场板和所述第二场板通过金属互连工艺中形成的正面金属层连接在一起且都连接到由正面金属层组成的栅极。
10.如权利要求9所述的LDMOSFET器件的制造方法，其特征在于：步骤七中，所述正面金属层包括一层以上，所述第一场板和所述第二场板都通过接触孔连接到第一正面金属层，所述第一场板和所述第二场板通过所述第一正面金属层连接在一起，所述接触孔穿过第一层层间膜。
11.如权利要求10所述的LDMOSFET器件的制造方法，其特征在于：在所述第二场板介质层的第二侧到所述漂移区场氧的第二侧之间形成有第三场板介质层和第三场板，所述第三场板介质层包括所述漂移区场氧和所述第一层层间膜的叠加结构；所述第三场板由覆盖在所述第三场板介质层正上方且和所述第一场板相连接的所述第一正面金属层组成。
12.如权利要求9所述的LDMOSFET器件的制造方法，其特征在于：步骤一中，所述漂移区场氧由采用浅沟槽隔离工艺形成的浅沟槽隔离氧化层组成；
或者，所述漂移区场氧的形成工艺包括：先在所述半导体衬底表面上淀积一层氧化层，之后对所淀积的氧化层进行选择性刻蚀形成所述漂移区场氧。
13.如权利要求9所述的LDMOSFET器件的制造方法，其特征在于：步骤六中金属硅化反应完成后，所述第二场板的金属硅化物对应的所述第一多晶硅层保留有部分厚度；或者，所述第二场板的金属硅化物对应的所述第一多晶硅层全部转化为金属硅化物；
所述第二场板介质层和所述第二场板的金属硅化物对应的所述第一多晶硅层的宽度相同且对齐且采用相同的光罩定义。
14.如权利要求10所述的LDMOSFET器件的制造方法，其特征在于：步骤四中形成所述栅极结构之后，还包括在所述多晶硅栅的侧面形成侧墙的步骤；
进行第一导电类型重掺杂的源漏注入形成源区和漏区的步骤，所述源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；所述漏区形成于所述漂移区场氧的第二侧外的所述漂移区中；
步骤六中，在所述多晶硅栅、所述源区和所述漏区的表面也都形成有金属硅化物；
步骤七完成后，所述源区连接到由正面金属层组成的源极；所述漏区连接到由正面金属层组成的漏极。
15.如权利要求14所述的LDMOSFET器件的制造方法，其特征在于：步骤七中，在形成所述第一层层间膜之前，还包括形成第一绝缘介质层的步骤，所述第一绝缘介质层形成在所述半导体衬底表面上且将所述源区表面的金属硅化物、所述多晶硅栅的侧墙、所述多晶硅栅表面的金属硅化物、所述第二场板、所述第二场板的第二侧外的所述漂移区场氧表面覆盖；所述第一层层间膜形成在所述第一绝缘介质层的表面上。
CN201910686718.3A 2019-07-29 2019-07-29 Ldmosfet器件及其制造方法 Pending CN110391293A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910686718.3A CN110391293A (zh) 2019-07-29 2019-07-29 Ldmosfet器件及其制造方法
US16/913,156 US11404546B2 (en) 2019-07-29 2020-06-26 LDMOSFET device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910686718.3A CN110391293A (zh) 2019-07-29 2019-07-29 Ldmosfet器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110391293A true CN110391293A (zh) 2019-10-29

Family

ID=68287748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910686718.3A Pending CN110391293A (zh) 2019-07-29 2019-07-29 Ldmosfet器件及其制造方法

Country Status (2)

Country Link
US (1) US11404546B2 (zh)
CN (1) CN110391293A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063737A (zh) * 2019-11-25 2020-04-24 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112542514A (zh) * 2019-12-18 2021-03-23 成都芯源系统有限公司 一种横向晶体管
CN112786685A (zh) * 2021-02-08 2021-05-11 成都芯源系统有限公司 一种具有多阶场板的横向双扩散晶体管及其制造方法
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN115863439A (zh) * 2023-02-28 2023-03-28 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法
US11069777B1 (en) * 2020-06-09 2021-07-20 Monolithic Power Systems, Inc. Manufacturing method of self-aligned DMOS body pickup
US11456364B2 (en) * 2020-09-23 2022-09-27 Globalfoundries U.S. Inc. Structure and method to provide conductive field plate over gate structure
KR20220124347A (ko) * 2021-03-03 2022-09-14 주식회사 디비하이텍 고전압 반도체 소자
US11532742B2 (en) 2021-03-19 2022-12-20 Globalfoundries U.S. Inc. Integrated circuit structure with metal gate and metal field plate having coplanar upper surfaces
KR102528066B1 (ko) * 2021-04-23 2023-05-03 주식회사 키파운드리 낮은 온 저항 및 낮은 기생 정전 용량을 갖는 반도체 소자 및 그의 제조 방법
US11942325B2 (en) 2022-01-06 2024-03-26 Globalfoundries U.S. Inc. Transistor structure with gate over well boundary and related methods to form same
CN114496802B (zh) * 2022-04-14 2022-06-24 北京智芯微电子科技有限公司 Ldmosfet器件的制作方法及ldmosfet器件
CN114944425A (zh) * 2022-07-22 2022-08-26 合肥新晶集成电路有限公司 功率器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN107230637A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 用于高电压晶体管的方法及设备
CN108400168A (zh) * 2018-02-27 2018-08-14 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN109244140A (zh) * 2018-09-29 2019-01-18 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7554154B2 (en) * 2006-07-28 2009-06-30 Alpha Omega Semiconductor, Ltd. Bottom source LDMOSFET structure and method
JP6362449B2 (ja) * 2014-07-01 2018-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN107230637A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 用于高电压晶体管的方法及设备
CN108400168A (zh) * 2018-02-27 2018-08-14 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN109244140A (zh) * 2018-09-29 2019-01-18 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063737A (zh) * 2019-11-25 2020-04-24 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112542514A (zh) * 2019-12-18 2021-03-23 成都芯源系统有限公司 一种横向晶体管
CN112542514B (zh) * 2019-12-18 2022-10-21 成都芯源系统有限公司 一种横向晶体管
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112909095B (zh) * 2021-01-21 2024-03-19 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112786685A (zh) * 2021-02-08 2021-05-11 成都芯源系统有限公司 一种具有多阶场板的横向双扩散晶体管及其制造方法
CN115863439A (zh) * 2023-02-28 2023-03-28 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法

Also Published As

Publication number Publication date
US20210036112A1 (en) 2021-02-04
US11404546B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
CN110391293A (zh) Ldmosfet器件及其制造方法
US10170589B2 (en) Vertical power MOSFET and methods for forming the same
US9000516B2 (en) Super-junction device and method of forming the same
CN109244140A (zh) Ldmos器件及其制造方法
WO2000065646A1 (en) A super-self-aligned trench-gate dmos with reduced on-resistance
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
CN107104137B (zh) 鳍状晶体管元件
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
CN110299413A (zh) 一种ldmos器件及其制造方法
CN112117332B (zh) Ldmos器件及工艺方法
CN108258051A (zh) Ldmos器件及其制造方法
CN111063737A (zh) Ldmos器件及工艺方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
JP2010530136A (ja) 電力用半導体素子の製造方法
KR100589489B1 (ko) 횡형 디모스의 제조방법
CN111785774A (zh) Bcd工艺中cmos器件及其制造方法
CN116759454A (zh) 一种碳化硅沟槽mosfet及其制备方法、芯片
CN110212026A (zh) 超结mos器件结构及其制备方法
CN111785634B (zh) Ldmos器件及工艺方法
CN113690318B (zh) 一种纵向bcd器件及其制备方法
US11444167B2 (en) Method of manufacturing trench type semiconductor device
CN112635330A (zh) Ldmos器件制作方法、ldmos器件和终端设备
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法
CN113690319B (zh) 一种能够抑制寄生的纵向bcd器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191029