CN108400168A - Ldmos器件及其制造方法 - Google Patents
Ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN108400168A CN108400168A CN201810163584.2A CN201810163584A CN108400168A CN 108400168 A CN108400168 A CN 108400168A CN 201810163584 A CN201810163584 A CN 201810163584A CN 108400168 A CN108400168 A CN 108400168A
- Authority
- CN
- China
- Prior art keywords
- layer
- drift region
- oxygen
- type
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 81
- 239000001301 oxygen Substances 0.000 claims abstract description 81
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 33
- 230000008021 deposition Effects 0.000 claims abstract description 19
- 230000005684 electric field Effects 0.000 claims abstract description 10
- 238000001459 lithography Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
本发明公开了一种LDMOS器件，漂移区场氧的主体部分由第一氧化层沉积后进行光刻和刻蚀形成；漂移区场氧的侧面具有缓变结构，缓变结构通过第二氧化层沉积后进行全面的各向异性刻蚀确定，第二氧化层沉积后会覆盖在主体结构的表面以及主体结构外的第一外延层表面并在主体结构的侧面上方形成缓变侧面，对第二氧化层进行全面的各向异性刻蚀后将主体结构的侧面上方形成的缓变侧面下沉后形成缓变结构，漂移区场氧通过缓变结构和栅介质层相接触并降低漂移区场氧和栅介质层接触位置处的电场强度。本发明还公开了一种LDMOS器件的制造方法。本发明能提高器件的击穿电压，降低器件的导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件；本发明还涉及一种LDMOS器件的制造方法。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS)由于具有耐压稿，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。DMOS包括垂直双扩散金属氧化物半导体场效应管(VDMOS)和LDMOS(LDMOS)，在LDMOS器件中，导通电阻是一个重要的指标。BCD工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低特征电阻和导通电阻的要求，LDMOS在本底器区和漂移区的条件与 CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压(BV)存在矛盾和折中，往往无法满足开关管应用的要求，导通电阻通常采用特征电阻(Rsp)表示。因此在获得相同的关态击穿电压(offBV)，应尽量降低Rsp以提高产品的竞争力。
如图1所示，是现有LDMOS器件的结构示意图；以N型器件为例，现有LDMOS器件包括：
N型的第一外延层2，在所述第一外延层2的选定区域中形成有P型的漂移区4 和N型的体区5；所述漂移区4和所述体区5横向隔离有距离。通常在同一第一外延层2上集成有多个LDMOS器件，图1中仅示意出了位于虚线AA和虚线BB之间的一个 LDMOS器件，在虚线AA和虚线BB外的其它区域中也形成由相同结构的LDMOS器件，虚线AA和虚线BB外的其它区域中的LDMOS器件图1中不再显示。
在所述第一外延层2的底部形成有P型重掺杂的第一埋层1；所述第一埋层1形成于半导体衬底表面。通常，所述半导体衬底为硅衬底，所述第一外延层2为硅外延层。
在所述漂移区4的选定区域中形成由漂移区场氧3。
在所述体区5的表面形成有由栅介质层如栅氧化层6和多晶硅栅7叠加而成的栅极结构，被所述多晶硅栅7覆盖的所述体区5表面用于形成沟道。
所述栅介质层6的第二侧和所述漂移区场氧3的第一侧相接触，所述多晶硅栅7 的第二侧延伸到所述漂移区场氧3的表面上。
源区8a形成于所述体区5表面且所述源区8a的第二侧和所述多晶硅栅7的第一侧自对准。
漏区8b形成于所述漂移区4中且所述漏区8b的第一侧和所述漂移区场氧3的第二侧自对准。
在所述体区5的表面还形成有N型重掺杂的体引出区9，所述体引出区9和所述源区8a的第一侧的侧面相接触。所述体引出区9和所述源区8a会通过相同的接触孔连接到由正面金属层组成的源极。
漏区8b则会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅7则会通过接触孔连接到由正面金属层组成的栅极。
图1中，漂移区场氧3形成于第一外延层2的表面上方的结构，所述漂移区场氧 3采用氧化层淀积加光刻刻蚀工艺形成。现有LDMOS的缺点在于高耐压时，容易在栅介质层6和漂移区场氧3交接处形成高电场，因此击穿往往发生在该交接处。为了避免这种现象，不得不拉大器件的横向尺寸。但是，拉大横向尺寸会导致器件的Rsp迅速增大。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能提高器件的关态击穿电压(offBV)，降低器件的导通电阻(Rsp)。为此，本发明还提供一种LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
第二导电类型的第一外延层，在所述第一外延层的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离。
在所述漂移区的选定区域中形成由漂移区场氧。
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准。
漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
所述漂移区场氧的主体部分由第一氧化层沉积后进行光刻和刻蚀形成。
所述漂移区场氧的侧面具有缓变结构，所述缓变结构通过第二氧化层沉积后进行全面的各向异性刻蚀确定，所述第二氧化层沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层表面并在所述主体结构的侧面上方形成缓变侧面，对所述第二氧化层进行全面的各向异性刻蚀后将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述缓变结构，所述漂移区场氧通过所述缓变结构和所述栅介质层相接触并降低所述漂移区场氧和所述栅介质层接触位置处的电场强度。
进一步的改进是，在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
进一步的改进是，所述漂移区场氧的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层的厚度确定。
进一步的改进是，对所述第二氧化层进行全面的各向异性刻蚀后会将所述主体结构的表面以及所述主体结构外的所述第一外延层表面所述第二氧化层都去除。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，在所述体区的表面还形成有第二导电类型重掺杂的体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
进一步的改进是，LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、提供第二导电类型的第一外延层。
步骤二、沉积第一氧化层，光刻定义出漂移区场氧的形成区域，采用刻蚀工艺将所述漂移区场氧的形成区域外的所述第一氧化层去除形成所述漂移区场氧的主体部分。
步骤三、沉积第二氧化层，所述第二氧化层沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层表面并在所述主体结构的侧面上方形成缓变侧面；对所述第二氧化层进行全面的各向异性刻蚀将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述漂移区场氧的侧面的缓变结构。
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中。
步骤五、采用第二导电类型离子注入工艺在所述第一外延层的选定区域中形成体区。
步骤六、依次形成栅介质层和多晶硅栅。
步骤七、光刻定义出栅极结构的形成区域，采用刻蚀工艺去除所述栅极结构的形成区域外的所述多晶硅栅和所述栅介质层，由保留的所述栅介质层和所述多晶硅栅叠加形成所述栅极结构。
所述栅介质层的第二侧和所述漂移区场氧的第一侧的所述缓变结构相接触，通过所述缓变结构降低所述漂移区场氧和所述栅介质层接触位置处的电场强度。
所述多晶硅栅覆盖所述体区的表面且被所述多晶硅栅覆盖的所述体区表面用于形成沟道；所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
步骤八、进行第一导电类型重掺杂离子注入同时形成源区和漏区，源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
进一步的改进是，步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
进一步的改进是，所述漂移区场氧的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层的厚度确定。
进一步的改进是，步骤三中对所述第二氧化层进行全面的各向异性刻蚀后将所述主体结构的表面以及所述主体结构外的所述第一外延层表面所述第二氧化层都去除。
进一步的改进是，步骤八之后还包括步骤：
步骤九、进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
进一步的改进是，LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明对漂移区场氧做了有针对性的设计，主要是将漂移区场氧的主体部分设置为由第一氧化层沉积后进行光刻和刻蚀形成，而将漂移区场氧的侧面部分设置为缓变结构，这种缓变结构是通过第二氧化层沉积后进行全面的各向异性刻蚀形成，通过缓变结构的设置则能降低漂移区场氧和栅介质层接触位置处的电场强度，从而能够提高器件的关态击穿电压；或者和现有结构相比，在保证相同的关态击穿电压的条件下，漂移区场氧的源漏方向上的横向尺寸即宽度可以缩小，从而能降低器件的导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDMOS器件的结构示意图；
图2是本发明实施例LDMOS器件的结构示意图；
图3A-图3F是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例LDMOS器件的结构示意图；本发明实施例LDMOS器件包括：
第二导电类型的第一外延层102，在所述第一外延层102的选定区域中形成有第一导电类型的漂移区104和第二导电类型的体区105；所述漂移区104和所述体区105 横向接触或隔离有距离。通常在同一第一外延层102上集成有多个LDMOS器件，图2 中仅示意出了位于虚线CC和虚线DD之间的一个LDMOS器件，在虚线CC和虚线DD外的其它区域中也形成由相同结构的LDMOS器件，虚线CC和虚线DD外的其它区域中的 LDMOS器件图2中不再显示。
在所述第一外延层102的底部形成有第一导电类型重掺杂的第一埋层101；所述第一埋层101形成于半导体衬底表面。较佳为，所述半导体衬底为硅衬底，所述第一外延层102为硅外延层。
在所述漂移区104的选定区域中形成由漂移区场氧103。
在所述体区105的表面形成有由栅介质层106和多晶硅栅107叠加而成的栅极结构，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。较佳为，所述栅介质层106为栅氧化层。
所述栅介质层106的第二侧和所述漂移区场氧103的第一侧相接触，所述多晶硅栅107的第二侧延伸到所述漂移区场氧103的表面上。
源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅107的第一侧自对准。
漏区108b形成于所述漂移区104中且所述漏区108b的第一侧和所述漂移区场氧103的第二侧自对准。
在所述体区105的表面还形成有第二导电类型重掺杂的体引出区109，所述体引出区109和所述源区108a的第一侧的侧面相接触。
所述漂移区场氧103的主体部分103a由第一氧化层沉积后进行光刻和刻蚀形成。主体部分103a请同时参考图3B所示。
所述漂移区场氧103的侧面具有缓变结构，所述缓变结构通过第二氧化层201沉积后进行全面的各向异性刻蚀确定，所述第二氧化层201沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层102表面并在所述主体结构的侧面上方形成缓变侧面。第二氧化层201请同时参考图3C所示，缓变侧面如虚线圈202所示，相对于虚线圈203所示的主体部分103a的侧面，虚线圈202的侧面平缓，没有尖角。
对所述第二氧化层201进行全面的各向异性刻蚀后将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述缓变结构，所述漂移区场氧103通过所述缓变结构和所述栅介质层106相接触并降低所述漂移区场氧103和所述栅介质层106接触位置处的电场强度。
较佳为，对所述第二氧化层201进行全面的各向异性刻蚀后会将所述主体结构的表面以及所述主体结构外的所述第一外延层102表面所述第二氧化层201都去除。所述漂移区场氧103的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层201的厚度确定；具体说明如下：在本发明实施例中，所述漂移区场氧103的厚度主要是由所述第一氧化层的后的决定；所述漂移区场氧103的宽度则在由第一氧化层沉积后进行光刻和刻蚀形成的主体部分103a的宽度的基础上，增加了对所述第二氧化层201进行全面的各向异性刻蚀后残留于所述主体部分103a的侧面部分的宽度，而残留于所述主体部分103a的侧面部分的宽度则会由所述第二氧化层201的厚度以及所述主体部分103a的厚度即所述第一氧化层的后确定。
本发明实施例LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P 型。在其它实施例中也能为：LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例对漂移区场氧103做了有针对性的设计，主要是将漂移区场氧103的主体部分103a设置为由第一氧化层沉积后进行光刻和刻蚀形成，而将漂移区场氧 103的侧面部分设置为缓变结构，这种缓变结构是通过第二氧化层201沉积后进行全面的各向异性刻蚀形成，通过缓变结构的设置则能降低漂移区场氧103和栅介质层 106接触位置处的电场强度，从而能够提高器件的关态击穿电压；或者和现有结构相比，在保证相同的关态击穿电压的条件下，漂移区场氧103的源漏方向上的横向尺寸即宽度可以缩小，从而能降低器件的导通电阻。
如图3A至图3F所示，是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图，本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供第二导电类型的第一外延层102。
本发明实施例方法中在所述第一外延层102的底部形成有第一导电类型重掺杂的第一埋层101；所述第一埋层101形成于半导体衬底表面。较佳为，所述半导体衬底为硅衬底，所述第一外延层102为硅外延层。
通常在同一第一外延层102上集成有多个LDMOS器件，图3A中仅示意出了位于虚线CC和虚线DD之间的一个LDMOS器件，在虚线CC和虚线DD外的其它区域中也形成由相同结构的LDMOS器件，虚线CC和虚线DD外的其它区域中的LDMOS器件图3A 中不再显示。
步骤二、如图3B所示，沉积第一氧化层，光刻定义出漂移区场氧103的形成区域，采用刻蚀工艺将所述漂移区场氧103的形成区域外的所述第一氧化层去除形成所述漂移区场氧103的主体部分103a。
步骤三、如图3C所示，沉积第二氧化层201，所述第二氧化层201沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层102表面并在所述主体结构的侧面上方形成缓变侧面；由图3C可知，虚线圈202所示的侧面比虚线圈201 所示的侧面更加平缓。
如图3D所示，对所述第二氧化层201进行全面的各向异性刻蚀将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述漂移区场氧103的侧面的缓变结构。缓变结构如图3D中的虚线圈204所示，虚线圈204的侧面结构是通过虚线圈202的侧面结构定义的，为缓变结构。
较佳为，所述漂移区场氧103的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层201的厚度确定。对所述第二氧化层201进行全面的各向异性刻蚀后将所述主体结构的表面以及所述主体结构外的所述第一外延层102表面所述第二氧化层201都去除。
步骤四、如图3E所示，采用第一导电类型离子注入工艺在所述第一外延层102 的选定区域中形成漂移区104，所述漂移区场氧103位于所述漂移区104的部分区域中。
步骤五、如图3E所示，采用第二导电类型离子注入工艺在所述第一外延层102 的选定区域中形成体区105。
步骤六、如图3F所示，依次形成栅介质层106和多晶硅栅107；为进行光刻和刻蚀工艺前，栅介质层106和多晶硅栅107将形成于所述第一外延层102的整个正面范围内。
步骤七、如图3F所示，光刻定义出栅极结构的形成区域，采用刻蚀工艺去除所述栅极结构的形成区域外的所述多晶硅栅107和所述栅介质层106，由保留的所述栅介质层106和所述多晶硅栅107叠加形成所述栅极结构。
所述栅介质层106的第二侧和所述漂移区场氧103的第一侧的所述缓变结构相接触，通过所述缓变结构降低所述漂移区场氧103和所述栅介质层106接触位置处的电场强度。
所述多晶硅栅107覆盖所述体区105的表面且被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道；所述多晶硅栅107的第二侧延伸到所述漂移区场氧103的表面上。
步骤八、如图2所示，进行第一导电类型重掺杂离子注入同时形成源区108a和漏区108b，源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅107的第一侧自对准；漏区108b形成于所述漂移区104中且所述漏区108b的第一侧和所述漂移区场氧103的第二侧自对准。
步骤九、进行第二导电类型重掺杂离子注入在所述体区105的表面形成体引出区109，所述体引出区109和所述源区108a的第一侧的侧面相接触。
本发明实施例方法中，LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：LDMOS器件为P型器件，第一导电类型为 P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种LDMOS器件，其特征在于，包括：
第二导电类型的第一外延层，在所述第一外延层的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离；
在所述漂移区的选定区域中形成由漂移区场氧；
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；
所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上；
源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；
漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准；
所述漂移区场氧的主体部分由第一氧化层沉积后进行光刻和刻蚀形成；
所述漂移区场氧的侧面具有缓变结构，所述缓变结构通过第二氧化层沉积后进行全面的各向异性刻蚀确定，所述第二氧化层沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层表面并在所述主体结构的侧面上方形成缓变侧面，对所述第二氧化层进行全面的各向异性刻蚀后将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述缓变结构，所述漂移区场氧通过所述缓变结构和所述栅介质层相接触并降低所述漂移区场氧和所述栅介质层接触位置处的电场强度。
2.如权利要求1所述的LDMOS器件，其特征在于：在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
3.如权利要求2所述的LDMOS器件，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
4.如权利要求1所述的LDMOS器件，其特征在于：所述漂移区场氧的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层的厚度确定。
5.如权利要求4所述的LDMOS器件，其特征在于：对所述第二氧化层进行全面的各向异性刻蚀后会将所述主体结构的表面以及所述主体结构外的所述第一外延层表面所述第二氧化层都去除。
6.如权利要求1所述的LDMOS器件，其特征在于：所述栅介质层为栅氧化层。
7.如权利要求1所述的LDMOS器件，其特征在于：在所述体区的表面还形成有第二导电类型重掺杂的体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
8.如权利要求1至7中任一权项所述的LDMOS器件，其特征在于：LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
9.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供第二导电类型的第一外延层；
步骤二、沉积第一氧化层，光刻定义出漂移区场氧的形成区域，采用刻蚀工艺将所述漂移区场氧的形成区域外的所述第一氧化层去除形成所述漂移区场氧的主体部分；
步骤三、沉积第二氧化层，所述第二氧化层沉积后会覆盖在所述主体结构的表面以及所述主体结构外的所述第一外延层表面并在所述主体结构的侧面上方形成缓变侧面；对所述第二氧化层进行全面的各向异性刻蚀将所述主体结构的侧面上方形成的缓变侧面下沉后形成所述漂移区场氧的侧面的缓变结构；
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中；
步骤五、采用第二导电类型离子注入工艺在所述第一外延层的选定区域中形成体区；
步骤六、依次形成栅介质层和多晶硅栅；
步骤七、光刻定义出栅极结构的形成区域，采用刻蚀工艺去除所述栅极结构的形成区域外的所述多晶硅栅和所述栅介质层，由保留的所述栅介质层和所述多晶硅栅叠加形成所述栅极结构；
所述栅介质层的第二侧和所述漂移区场氧的第一侧的所述缓变结构相接触，通过所述缓变结构降低所述漂移区场氧和所述栅介质层接触位置处的电场强度；
所述多晶硅栅覆盖所述体区的表面且被所述多晶硅栅覆盖的所述体区表面用于形成沟道；所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上；
步骤八、进行第一导电类型重掺杂离子注入同时形成源区和漏区，源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
11.如权利要求10所述的LDMOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
12.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述漂移区场氧的宽度和厚度由所述第一氧化层的厚度和所述第二氧化层的厚度确定。
13.如权利要求12所述的LDMOS器件的制造方法，其特征在于：步骤三中对所述第二氧化层进行全面的各向异性刻蚀后将所述主体结构的表面以及所述主体结构外的所述第一外延层表面所述第二氧化层都去除。
14.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤八之后还包括步骤：
步骤九、进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
15.如权利要求9至14中任一权项所述的LDMOS器件的制造方法，其特征在于：LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810163584.2A CN108400168B (zh) | 2018-02-27 | 2018-02-27 | Ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810163584.2A CN108400168B (zh) | 2018-02-27 | 2018-02-27 | Ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108400168A true CN108400168A (zh) | 2018-08-14 |
| CN108400168B CN108400168B (zh) | 2020-06-09 |
Family
ID=63096684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810163584.2A Active CN108400168B (zh) | 2018-02-27 | 2018-02-27 | Ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400168B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| CN111403286A (zh) * | 2020-03-09 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | Ldmos器件的制备方法及ldmos器件 |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN113782611A (zh) * | 2021-09-26 | 2021-12-10 | 深圳基本半导体有限公司 | 一种SiC LDMOS器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019532A (en) * | 1989-12-27 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a fuse and fuse made thereby |
| US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
| CN103035610A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos中连接阱和基板的电连接结构及制造方法 |
-
2018
- 2018-02-27 CN CN201810163584.2A patent/CN108400168B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019532A (en) * | 1989-12-27 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a fuse and fuse made thereby |
| US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
| CN103035610A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos中连接阱和基板的电连接结构及制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| CN111403286A (zh) * | 2020-03-09 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | Ldmos器件的制备方法及ldmos器件 |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639B (zh) * | 2020-08-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN113782611A (zh) * | 2021-09-26 | 2021-12-10 | 深圳基本半导体有限公司 | 一种SiC LDMOS器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108400168B (zh) | 2020-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108400168A (zh) | Ldmos器件及其制造方法 | |
| CN107408574B (zh) | 一种半导体超级结功率器件及其制造方法 | |
| CN107527948A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| CN110391293A (zh) | Ldmosfet器件及其制造方法 | |
| CN109244140A (zh) | Ldmos器件及其制造方法 | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| CN104992978B (zh) | 一种射频ldmos晶体管及其制造方法 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| WO2014008767A1 (zh) | 具有阶梯式多重不连续场板的ldmos器件及制造方法 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| US11437510B2 (en) | Trench MOSFET and method of manufacturing trench MOSFET | |
| CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| CN108258051A (zh) | Ldmos器件及其制造方法 | |
| CN103700697B (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| US8802530B2 (en) | MOSFET with improved performance through induced net charge region in thick bottom insulator | |
| CN103730506A (zh) | 一种低栅极电荷功率器件及其制备方法 | |
| CN104362091B (zh) | 双沟槽场效应管的制造方法 | |
| US11056595B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN107221500A (zh) | 双沟槽场效应管及其制备方法 | |
| JP2022529411A (ja) | トレンチ型電界効果トランジスタの構造及びその製造方法 | |
| US9711636B2 (en) | Super-junction semiconductor device | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |