CN113782611A - 一种SiC LDMOS器件及其制作方法 - Google Patents
一种SiC LDMOS器件及其制作方法 Download PDFInfo
- Publication number
- CN113782611A CN113782611A CN202111129313.3A CN202111129313A CN113782611A CN 113782611 A CN113782611 A CN 113782611A CN 202111129313 A CN202111129313 A CN 202111129313A CN 113782611 A CN113782611 A CN 113782611A
- Authority
- CN
- China
- Prior art keywords
- layer
- sin
- region
- oxide layer
- close
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims abstract description 139
- 229920005591 polysilicon Polymers 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 230000008569 process Effects 0.000 claims description 117
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052681 coesite Inorganic materials 0.000 claims description 47
- 229910052906 cristobalite Inorganic materials 0.000 claims description 47
- 239000000377 silicon dioxide Substances 0.000 claims description 47
- 229910052682 stishovite Inorganic materials 0.000 claims description 47
- 229910052905 tridymite Inorganic materials 0.000 claims description 47
- 238000005137 deposition process Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 27
- 238000000206 photolithography Methods 0.000 claims description 27
- 239000000126 substance Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 17
- 238000007517 polishing process Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- -1 nitrogen ions Chemical class 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 213
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 142
- 229910010271 silicon carbide Inorganic materials 0.000 description 142
- 238000010586 diagram Methods 0.000 description 45
- 238000001459 lithography Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 241000695274 Processa Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种SiC LDMOS器件及其制作方法。其中，SiC LDMOS器件包括SiC衬底、P阱区、N阱区、源区P+、源区N+、漏区N+、栅氧化层、多晶硅栅和SiN场氧层，SiN场氧层覆于SiC衬底与N阱区对应的表面，SiN场氧层靠近源区N+的边缘与N阱区靠近源区N+的边缘对齐，SiN场氧层靠近漏区N+的一侧具有斜面，SiN场氧层靠近漏区N+的边缘与漏区N+靠近源区N+的边缘对齐，栅氧化层覆于SiC衬底未覆有SiN场氧层的表面，多晶硅栅覆于栅氧化层与P阱区对应的表面，多晶硅栅靠近漏区N+的边缘与SiN场氧层靠近源区N+的边缘相接，多晶硅栅远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠。本申请能够实现更小的Cgd，甚至能够完全消除Cgd，进而能够有效地提升LDMOS器件的开关频率和性能。
Description
【技术领域】
本申请涉及电力电子器件技术领域，尤其涉及一种SiC LDMOS器件及其制作方法。
【背景技术】
相关技术中，由于SiC(Silicon Carbide，碳化硅)的禁带宽度、临界击穿电场、热导率和载流子饱和漂移速度等特性指标是Si(Silicon，硅)的三倍有余，所以SiC已然成为了制作电力电子器件的绝佳材料，比如制作LDMOS(Lateral ly Double-Diffused Metal-Oxide-Semiconductor，横向双扩散金属-氧化物-半导体)器件和MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体场效应晶体管)器件等。与MOSFET器件相比，LDMOS器件具备增益高、线性范围宽和失真小等优点；而且，LDMOS器件的Source(源区)、Bulk(体区)、Gate(栅区)和Drain(漏区)均位于晶圆的表面，这对于进一步制作集成电路是较为方便的。
在LDMOS器件的传统制作方法中，一方面阱区与FOX(Field Oxide，场氧化层)依据两次不同的光刻制作完成，而为了避免相互遮挡，阱区需要超出FOX一小段距离，以保证沟道的正常开启；另一方面为了保证横向的LDMOS器件的耐压特性，Gate Poly(多晶硅栅)需要覆盖在FOX上一小段距离，以便形成Resurf(降低表面场)场板。正是由于上述两方面的原因，使得Gate Poly与阱区之间形成了一段Cgd(交错叠加电容)，该Cgd的存在会降低LDMOS器件的开关频率，影响LDMOS器件的性能。
因此，有必要对上述LDMOS器件的结构和制作方法进行改进。
【发明内容】
本申请提供了一种SiC LDMOS器件及其制作方法，旨在解决相关技术中LDMOS器件的开关频率较低，性能较差的问题。
为了解决上述技术问题，本申请实施例第一方面提供了一种SiC LDMOS器件，包括SiC衬底、P阱区、N阱区、源区P+、源区N+和漏区N+，所述SiC衬底的内部分为相接的所述P阱区和所述N阱区，所述源区P+和所述源区N+均覆于所述SiC衬底的内表面，且均位于所述P阱区远离所述N阱区的位置，所述源区P+和所述源区N+沿所述P阱区指向所述N阱区的方向依次设置，所述漏区N+覆于所述SiC衬底的内表面，且位于所述N阱区远离所述P阱区的位置，所述N阱区为所述SiC LDMOS器件的漂移区；
所述SiC LDMOS器件还包括栅氧化层、多晶硅栅和SiN场氧层，所述SiN场氧层覆于所述SiC衬底与所述N阱区对应的表面，所述SiN场氧层靠近所述源区N+的边缘与所述N阱区靠近所述源区N+的边缘对齐，所述SiN场氧层靠近所述漏区N+的一侧具有斜面，所述SiN场氧层靠近所述漏区N+的边缘与所述漏区N+靠近所述源区N+的边缘对齐，所述栅氧化层覆于所述SiC衬底未覆有所述SiN场氧层的表面，所述多晶硅栅覆于所述栅氧化层与所述P阱区对应的表面，所述多晶硅栅靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘相接，所述多晶硅栅远离所述漏区N+的一侧与所述源区N+靠近所述漏区N+的一侧交叠。
本申请实施例第二方面提供了一种SiC LDMOS器件的制作方法，应用于本申请实施例第一方面提供的SiC LDMOS器件；所述SiC LDMOS器件的制作方法包括：
通过沉积工艺、光刻工艺、蚀刻工艺和离子注入工艺，在SiC衬底的内部形成N阱区，以及通过沉积工艺、化学机械抛光工艺、湿法腐蚀工艺和离子注入工艺，在所述SiC衬底的内部形成P阱区；其中，所述N阱区与所述P阱区相接，所述N阱区为所述SiC LDMOS器件的漂移区；
通过光刻工艺、湿法腐蚀工艺、离子注入工艺和退火工艺，在所述SiC衬底的内表面形成源区P+、源区N+和漏区N+，以及在所述SiC衬底与所述N阱区对应的表面形成SiN场氧层；其中，所述源区P+和所述源区N+均位于所述P阱区远离所述N阱区的位置，所述源区P+和所述源区N+沿所述P阱区指向所述N阱区的方向依次设置，所述漏区N+位于所述N阱区远离所述P阱区的位置，所述SiN场氧层靠近所述源区N+的边缘与所述N阱区靠近所述源区N+的边缘对齐，所述SiN场氧层靠近所述漏区N+的一侧具有斜面，所述SiN场氧层靠近所述漏区N+的边缘与所述漏区N+靠近所述源区N+的边缘对齐；
通过栅氧化工艺，在所述SiC衬底未形成有所述SiN场氧层的表面形成栅氧化层；
通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在所述栅氧化层与所述P阱区对应的表面形成多晶硅栅；其中，所述多晶硅栅靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘相接，所述多晶硅栅远离所述漏区N+的一侧与所述源区N+靠近所述漏区N+的一侧交叠。
从上述描述可知，与相关技术相比，本申请的有益效果在于：
将SiN场氧层覆于SiC衬底与N阱区对应的表面，并设置SiN场氧层靠近源区N+的边缘与N阱区靠近源区N+的边缘对齐，SiN场氧层靠近漏区N+的一侧具有斜面，SiN场氧层靠近漏区N+的边缘与漏区N+靠近源区N+的边缘对齐；将栅氧化层覆于SiC衬底未覆有SiN场氧层的表面；将多晶硅栅覆于栅氧化层与P阱区对应的表面，并设置多晶硅栅靠近漏区N+的边缘与SiN场氧层靠近源区N+的边缘相接，多晶硅栅远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠。由此可见，本申请中N阱区不需要超出SiN场氧层一小段距离，多晶硅栅也不需要覆盖在SiN场氧层上一小段距离，从而能够实现更小的Cgd，甚至能够完全消除Cgd，进而能够有效地提升LDMOS器件的开关频率和性能。
【附图说明】
为了更清楚地说明相关技术或本申请实施例中的技术方案，下面将对相关技术或本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，而并非是全部实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统LDMOS器件的第一种结构示意图；
图2为传统LDMOS器件的第二种结构示意图；
图3为本申请实施例提供的SiC LDMOS器件的第一种结构示意图；
图4为本申请实施例提供的SiC LDMOS器件的第二种结构示意图；
图5为本申请实施例提供的SiC LDMOS器件的第三种结构示意图；
图6为本申请实施例提供的SiC LDMOS器件的第四种结构示意图；
图7为本申请实施例提供的SiC LDMOS器件的第五种结构示意图；
图8为本申请实施例提供的SiC LDMOS器件的制作方法的第一种流程示意图；
图9为本申请实施例提供的图8中步骤801的流程示意图；
图10为本申请实施例提供的SiC LDMOS器件于制作过程中的第一种结构示意图；
图11为本申请实施例提供的SiC LDMOS器件于制作过程中的第二种结构示意图；
图12为本申请实施例提供的SiC LDMOS器件于制作过程中的第三种结构示意图；
图13为本申请实施例提供的SiC LDMOS器件于制作过程中的第四种结构示意图；
图14为本申请实施例提供的SiC LDMOS器件于制作过程中的第五种结构示意图；
图15为本申请实施例提供的图8中步骤802的流程示意图；
图16为本申请实施例提供的SiC LDMOS器件于制作过程中的第六种结构示意图；
图17为本申请实施例提供的SiC LDMOS器件于制作过程中的第七种结构示意图；
图18为本申请实施例提供的SiC LDMOS器件于制作过程中的第八种结构示意图；
图19为本申请实施例提供的SiC LDMOS器件于制作过程中的第九种结构示意图；
图20为本申请实施例提供的SiC LDMOS器件于制作过程中的第十种结构示意图；
图21为本申请实施例提供的图8中步骤804的流程示意图；
图22为本申请实施例提供的SiC LDMOS器件于制作过程中的第十一种结构示意图；
图23为本申请实施例提供的SiC LDMOS器件于制作过程中的第十二种结构示意图；
图24为本申请实施例提供的SiC LDMOS器件于制作过程中的第十三种结构示意图；
图25为本申请实施例提供的SiC LDMOS器件的制作方法的第二种流程示意图；
图26为本申请实施例提供的SiC LDMOS器件于制作过程中的第十四种结构示意图；
图27为本申请实施例提供的图25中步骤806的流程示意图；
图28为本申请实施例提供的SiC LDMOS器件于制作过程中的第十五种结构示意图；
图29为本申请实施例提供的SiC LDMOS器件于制作过程中的第十六种结构示意图；
图30为本申请实施例提供的SiC LDMOS器件于制作过程中的第十七种结构示意图。
【具体实施方式】
为了使本申请的目的、技术方案以及优点更加的明显和易懂，下面将结合本申请实施例以及相应的附图，对本申请进行清楚、完整地描述，其中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。应当理解的是，下面所描述的本申请的各个实施例仅仅用以解释本申请，并不用于限定本申请，也即基于本申请的各个实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，下面所描述的本申请的各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
在LDMOS器件的传统制作方法中，一方面阱区与FOX(Field Oxide，场氧化层)依据两次不同的光刻制作完成，而为了避免相互遮挡，阱区需要超出FOX一小段距离，以保证沟道的正常开启；另一方面为了保证横向的LDMOS器件的耐压特性，Gate Poly(多晶硅栅)需要覆盖在FOX上一小段距离，以便形成Resurf(降低表面场)场板。正是由于上述两方面的原因，使得Gate Poly与阱区之间形成了一段Cgd(交错叠加电容)，该Cgd的存在会降低LDMOS器件的开关频率，影响LDMOS器件的性能。为此，本申请实施例提供了一种SiC LDMOS器件。
在对本申请实施例提供的SiC LDMOS器件进行详细阐述之前，请参阅图1和图2，先对传统LDMOS器件进行简要说明；其中，图1为传统LDMOS器件的第一种结构示意图，图2为传统LDMOS器件的第二种结构示意图。
如图1所示，Source&Bulk(即Source与Bulk短接)、Gate、Drain均位于晶圆的表面，以便于制作集成电路；其中，Source与Bulk也可以不采用短接的结构，即也可以采用分离的结构。SiO2场氧层即为FOX，所采用的材料是SiO2。NW为N阱区，也是传统LDMOS器件的漂移区，其远离漏区侧N+的边缘与漏区侧N+靠近源区侧N+的边缘之间的距离c决定传统LDMOS器件的耐压；其中，c与传统LDMOS器件的耐压呈正相关关系，一般取3-70μm。GP为多晶硅栅，其覆盖在SiO2场氧层上一小段距离，其靠近漏区侧N+的边缘与NW靠近源区侧N+的边缘之间的距离b(一般取1-6μm)的存在，使得GP靠近漏区侧N+的一侧形成了一小段RF(降低表面场场板)；其中，当传统LDMOS器件处于反向截止高耐压，且GP处于低电压或0v时，会在与b对应的位置感应出正电荷的空穴，这相当于将NW与b对应的位置的电子驱离晶圆的表面，从而实现了对NW耗尽的辅助，提高了传统LDMOS器件耐压的RF作用。传统LDMOS器件在制作过程中，NW和SiO2场氧层由两次独立的光刻工艺制作完成，SiO2场氧层远离漏区侧N+的边缘与NW靠近源区侧N+的边缘之间会具有套刻余量a(一般取0.5-4μm)；其中，若不存在套刻余量a，传统LDMOS器件的结构便会如图2所示，即SiO2场氧层靠近源区侧N+的一侧会超出NW靠近源区侧N+的边缘，从而导致传统LDMOS器件与沟道(NW靠近源区侧N+的边缘与源区侧N+靠近漏区侧N+的边缘之间的区域，即与Lch对应的区域，且Lch一般取0.5-5μm)对应的GO(栅氧化层)的厚度出现明显的变化，进而对传统LDMOS器件的开启电压造成影响。此外，图1和图2中的Metal均表征金属连线，SPb均表征SiC衬底。
请参阅图3，图3为本申请实施例提供的SiC LDMOS器件的第一种结构示意图；其中，图3中的编号4表征源区P+，编号5表征源区N+，编号6表征漏区N+，而为了避免引起歧义，本文中源区P+、源区N+和漏区N+不再附带编号，将直接以源区P+、源区N+和漏区N+表示。从图3中可以看出，本申请实施例提供的SiC LDMOS器件包括SiC衬底1、P阱区3、N阱区2、源区P+、源区N+和漏区N+；其中，SiC衬底1的内部分为相接的P阱区3和N阱区2，源区P+和源区N+均覆于SiC衬底1的内表面，且均位于P阱区3远离N阱区2的位置，源区P+和源区N+沿P阱区3指向N阱区2的方向依次设置，漏区N+覆于SiC衬底1的内表面，且位于N阱区2远离P阱区3的位置，N阱区2为该SiC LDMOS器件的漂移区。
进一步地，上述SiC LDMOS器件还包括栅氧化层9、多晶硅栅8和SiN场氧层7；其中，SiN场氧层7覆于SiC衬底1与N阱区2对应的表面，SiN场氧层7靠近源区N+的边缘与N阱区2靠近源区N+的边缘对齐，SiN场氧层7靠近漏区N+的一侧具有斜面，SiN场氧层7靠近漏区N+的边缘与漏区N+靠近源区N+的边缘对齐，栅氧化层9覆于SiC衬底1未覆有SiN场氧层7的表面，多晶硅栅8覆于栅氧化层9与P阱区3对应的表面，多晶硅栅8靠近漏区N+的边缘与SiN场氧层7靠近源区N+的边缘相接，多晶硅栅8远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠。可以理解，栅氧化层9分为两部分，其中一部分与漏区N+对应，另一部分与P阱区3对应，栅氧化层9将SiN场氧层7夹在中间。
由此可见，本申请实施例中的N阱区2不需要超出SiN场氧层7一小段距离，多晶硅栅8也不需要覆盖在SiN场氧层7上一小段距离，这相当于传统LDMOS器件中的a为0，或者是说，多晶硅栅8与N阱区2之间没有任何交错叠加，从而能够实现更小的Cgd，甚至能够完全消除Cgd，进而能够有效地提升LDMOS器件的开关频率和性能。此外，本申请实施例还将传统LDMOS器件中FOX所采用的SiO2替换为了具备更高的介电系数的SiN，即SiN场氧层7。
在一些实施例中，请进一步参阅图4，图4为本申请实施例提供的SiC LDMOS器件的第二种结构示意图；本申请实施例提供的SiC LDMOS器件还可以包括第一SiO2层10，该第一SiO2层10覆盖在多晶硅栅8、SiN场氧层7和栅氧化层9上。
进一步地，本申请实施例提供的SiC LDMOS器件还可以包括多晶硅场板11，该多晶硅场板11覆于第一SiO2层10与SiN场氧层7对应的表面。
作为一种实施方式，仍然参阅图4，当第一SiO2层10的厚度低于第一参考值时，多晶硅场板11靠近源区N+的边缘与多晶硅栅8靠近漏区N+的边缘之间具有第一预设距离x，该第一预设距离x大于第一参考值且小于第二参考值；其中，第一参考值为栅氧化层9的厚度，第二参考值为多晶硅场板11靠近漏区N+的边缘与SiN场氧层7靠近源区N+的边缘之间的距离。
对于该实施方式，多晶硅场板11靠近漏区N+的边缘与SiN场氧层7靠近源区N+的边缘之间的距离即为传统LDMOS器件中的b，此时，第一预设距离x大于第一参考值且小于第二参考值(即b)；其中，第一预设距离x可以为0.5μm，或为0.5μm附近的值，比如可以位于[0.5-(0.5*50％)]μm至[0.5+(0.5*50％)]μm的取值范围内。
作为另一种实施方式，请进一步参阅图5，图5为本申请实施例提供的SiC LDMOS器件的第三种结构示意图；当第一SiO2层10的厚度高于第一参考值时，多晶硅场板11靠近源区N+的边缘与多晶硅栅8靠近漏区N+的边缘之间具有间隙，即多晶硅场板11靠近源区N+的边缘与多晶硅栅8靠近漏区N+的边缘之间具有第二预设距离y，该第二预设距离y没有任何限制；或者，多晶硅场板11靠近源区N+的一侧与多晶硅栅8靠近漏区N+的一侧交叠。
对于该实施方式，多晶硅场板11靠近漏区N+的边缘与SiN场氧层7靠近源区N+的边缘之间的距离即为传统LDMOS器件中的b，此时，由于第一SiO2层10的厚度高于第一参考值，所以对第二预设距离y的取值没有任何限制，可以为正值，即多晶硅场板11靠近源区N+的边缘与多晶硅栅8靠近漏区N+的边缘之间具有间隙，当然也可以为负值，即多晶硅场板11靠近源区N+的一侧与多晶硅栅8靠近漏区N+的一侧交叠。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对第一SiO2层10的厚度与第一参考值之间的大小关系，以及多晶硅场板11与多晶硅栅8之间的相对位置关系的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
在一些实施例中，请进一步参阅图6和图7，图6为本申请实施例提供的SiC LDMOS器件的第四种结构示意图，图7为本申请实施例提供的SiC LDMOS器件的第五种结构示意图；其中，图6对应于图4，即对应于第一SiO2层10的厚度低于/高于第一参考值的情况，图7对应于图5，即对应于第一SiO2层10的厚度高于第一参考值的情况。在该实施例中，可以通过ILD(Inter Layer Dielectric，层间介质)沉积工艺、cont(接触孔)光刻/蚀刻工艺和金属化工艺等，使得本申请实施例提供的SiC LDMOS器件的结构更加完整，以保证SiC LDMOS器件于实际应用中的正常工作，即本申请实施例提供的SiC LDMOS器件还可以包括层间介质、接触孔和Metal等。
对于该实施例，于图6而言，当第一SiO2层10的厚度低于第一参考值时，第一预设距离x大于第一参考值的目的在于，保证栅区加高压且Source&Bulk加低压时，不会由于第一SiO2层10的厚度低于第一参考值而导致多晶硅栅8与多晶硅场板11之间发生击穿漏电。于图7而言，由于第一SiO2层10的厚度高于第一参考值，所以即使多晶硅场板11靠近源区N+的一侧与多晶硅栅8靠近漏区N+的一侧交叠，也不会由于栅区加高压且多晶硅场板11加低压而在第一SiO2层10的位置发生漏电，这是因为与多晶硅栅8对应的栅氧化层9会提前发生漏电，因此，第二预设距离y的取值不受任何限制。
综合前文所述，由于多晶硅栅8与多晶硅场板11之间没有任何连接结构，所以多晶硅栅8和多晶硅场板11并非是通过同一次光刻工艺制作而成，于电性连接上也并非是连接在一起的；其中，多晶硅场板11通过cont连接于Source&Bulk，可以实现固定的低压或0v，以及实现对N阱区2耐高压时的降低表面场场板的作用。而且，N阱区2远离漏区N+的边缘与漏区N+靠近源区N+的边缘之间的距离可以沿用传统LDMOS器件中的c，多晶硅场板11靠近漏区N+的边缘与N阱区2靠近源区N+的边缘之间的距离可以沿用传统LDMOS器件中的b，沟道的长度(即N阱区2靠近源区N+的边缘与源区N+靠近漏区N+的边缘之间的距离)可以沿用传统LDMOS器件中的Lch，从而能够在实现更小的Cgd的前提下，维持耐压和开启电压等参数与传统LDMOS器件保持一致。
请进一步参阅图8，图8为本申请实施例提供的SiC LDMOS器件的制作方法的第一种流程示意图。
如图8所示，本申请实施例还提供了一种SiC LDMOS器件的制作方法，应用于本申请实施例提供的SiC LDMOS器件；从图8中可以看出，该SiC LDMOS器件的制作方法包括如下步骤801至804。
步骤801、通过沉积工艺、光刻工艺、蚀刻工艺和离子注入工艺，在SiC衬底的内部形成N阱区，以及通过沉积工艺、化学机械抛光工艺、湿法腐蚀工艺和离子注入工艺，在SiC衬底的内部形成P阱区。
在本申请实施例中，需要先通过沉积工艺、光刻工艺、蚀刻工艺和离子注入工艺，在SiC衬底1的内部形成N阱区2，以及通过沉积工艺、化学机械抛光工艺、湿法腐蚀工艺和离子注入工艺，在SiC衬底1的内部形成P阱区3。其中，N阱区2与P阱区3相接，且N阱区2为本申请实施例提供的SiC LDMOS器件的漂移区。
作为一种实施方式，请进一步参阅图9，图9为本申请实施例提供的图8中步骤801的流程示意图。从图9可以看出，步骤801可以包括如下步骤8011至8017。
步骤8011、通过沉积工艺，在SiC衬底的表面沉积SiO2，形成第二SiO2层。
在该实施方式中，请进一步参阅图10，图10为本申请实施例提供的SiC LDMOS器件于制作过程中的第一种结构示意图；需要先通过沉积工艺，在SiC衬底1的表面沉积SiO2，形成第二SiO2层。其中，第二SiO2层的厚度可以为1μm，或为1μm附近的值，比如可以位于[1-(1*50％)]μm至[1+(1*50％)]μm的取值范围内。
步骤8012、通过光刻工艺和蚀刻工艺，实现N阱区从相应掩膜版至第一光刻胶的图形转移。
在该实施方式中，仍然参阅图10，在SiC衬底1的表面沉积SiO2后，还需要通过光刻工艺和蚀刻工艺，实现N阱区2从相应掩膜版至第一光刻胶PR1的图形转移。其中，第一光刻胶PR1覆于第二SiO2层的表面。
步骤8013、去除第一光刻胶，并通过离子注入工艺，以第二SiO2层作为阻挡层，进行氮离子的注入，在SiC衬底的内部形成N阱区。
在该实施方式中，请进一步参阅图11，图11为本申请实施例提供的SiC LDMOS器件于制作过程中的第二种结构示意图；实现N阱区2从相应掩膜版至第一光刻胶PR1的图形转移后，还需要对第一光刻胶PR1进行去除，并通过离子注入工艺，以第二SiO2层作为阻挡层，进行氮离子的注入，在SiC衬底1的内部形成N阱区2。其中，第二SiO2层覆于SiC衬底1不与N阱区2对应的表面，即如果N阱区2的理想位置为SiC衬底1内部的右侧，那么步骤8011中沉积SiO2时，应当将SiO2沉积在SiC衬底的表面的左侧。
对于该实施方式，当离子注入的元素为氮，SiC衬底1的温度需要高温(比如如400℃)；当离子注入的元素不为氮时，SiC衬底1的温度可以为常温或室温，甚至可以处于15℃以下的冷却状态。通常，需要较深的N阱区2(比如2-10μm)，因此，选择注入相对更轻的氮离子更容易实现较深的N阱区2。由于第一光刻胶PR1在高温时会碳化失效，所以在离子注入之前，需要先将第一光刻胶PR1去除干净。
步骤8014、通过沉积工艺，在SiC衬底的表面沉积SiN，形成SiN层。
在该实施方式中，请进一步参阅图12，图12为本申请实施例提供的SiC LDMOS器件于制作过程中的第三种结构示意图；在SiC衬底1的内部形成N阱区2后，还需要通过沉积工艺，在SiC衬底1的表面沉积SiN，形成SiN层。其中，SiN层的厚度高于第二SiO2层的厚度，即SiN层覆盖在第二SiO2层上。
对于该实施方式，SiN层的厚度可以为1.2μm，或为1.2μm附近的值，比如可以位于[1.2-(1.2*50％)]μm至[1.2+(1.2*50％)]μm的取值范围内。
步骤8015、通过化学机械抛光工艺，对SiN层进行研磨。
在该实施方式中，请进一步参阅图13，图13为本申请实施例提供的SiC LDMOS器件于制作过程中的第四种结构示意图；在SiC衬底1的表面沉积SiN后，还需要通过化学机械抛光工艺(Chemical Mechanical Polishing，CMP)，对SiN层进行研磨，使得SiN层的厚度与第二SiO2层相同，此时，SiN层与第二SiO2层相接，且SiN层覆于SiC衬底1与N阱区2对应的表面。
对于该实施方式，当第二SiO2层的厚度为1μm，SiN层的厚度为1.2μm时，由于化学机械抛光工艺对SiC衬底1所造成的损失，所以第二SiO2层的厚度实际小于1μm(比如0.8μm，相应的，SiN层的厚度也为0.8μm)。
步骤8016、通过湿法腐蚀工艺，对第二SiO2层进行腐蚀。
在该实施方式中，请进一步参阅图14，图14为本申请实施例提供的SiC LDMOS器件于制作过程中的第五种结构示意图；对SiN层进行研磨后，还需要通过湿法腐蚀工艺，对第二SiO2层进行腐蚀，以将第二SiO2层去除；其中，湿法腐蚀工艺所采用的溶液可以包括但不限于BOE(Buffered Oxide Etch)溶液。此处，有必要进行说明，由于类似于BOE(BufferedOxide Etch)溶液的溶液对SiN的腐蚀速率很低，所以SiN层会被保留下来。
步骤8017、通过离子注入工艺，以SiN层作为P阱区的自对准掩膜版，并进行铝离子的注入，在SiC衬底的内部形成P阱区。
在该实施方式中，对第二SiO2层进行腐蚀后，还需要通过离子注入工艺，以SiN层作为P阱区3的自对准掩膜版，并进行铝离子的注入，在SiC衬底1的内部形成P阱区3。其中，离子注入时的能量可以为1500-1900keV，这说明所注入的铝离子为高能离子。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤801的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
步骤802、通过光刻工艺、湿法腐蚀工艺、离子注入工艺和退火工艺，在SiC衬底的内表面形成源区P+、源区N+和漏区N+，以及在SiC衬底与N阱区对应的表面形成SiN场氧层。
在本申请实施例中，在SiC衬底1的内部形成N阱区2和P阱区3后，还需要通过光刻工艺、湿法腐蚀工艺、离子注入工艺和退火工艺，在SiC衬底1的内表面形成源区P+、源区N+和漏区N+，以及在SiC衬底1与N阱区2对应的表面形成SiN场氧层7。其中，源区P+和源区N+均位于P阱区3远离N阱区2的位置，源区P+和源区N+沿P阱区3指向N阱区2的方向依次设置，漏区N+位于N阱区2远离P阱区3的位置，SiN场氧层7靠近源区N+的边缘与N阱区2靠近源区N+的边缘对齐，SiN场氧层7靠近漏区N+的一侧具有斜面，SiN场氧层7靠近漏区N+的边缘与漏区N+靠近源区N+的边缘对齐。
作为一种实施方式，请进一步参阅图15，图15为本申请实施例提供的图8中步骤802的流程示意图。从图15中可以看出，步骤802可以包括如下步骤8021至8026。
步骤8021、通过光刻工艺，进行N+的光刻。
在该实施方式中，请进一步参阅图16，图16为本申请实施例提供的SiC LDMOS器件于制作过程中的第六种结构示意图；需要先通过光刻工艺，进行N+的光刻。其中，第二光刻胶PR2覆盖SiC衬底1的部分表面和部分SiN层。
步骤8022、通过湿法腐蚀工艺，对SiN层进行腐蚀。
在该实施方式中，请进一步参阅图17，图17为本申请实施例提供的SiC LDMOS器件于制作过程中的第七种结构示意图；对SiN层进行腐蚀后，还需要通过湿法腐蚀工艺，对SiN层进行腐蚀，使得SiN层未被第二光刻胶PR2覆盖的部分被去除；其中，由于湿法腐蚀工艺具备侧向腐蚀的特点，所以SiN层被保留的部分(即SiN层被第二光刻胶PR2覆盖的部分)与被去除的部分之间的相接处会形成斜面，此时，SiN层被保留的部分构成SiN场氧层7。
步骤8023、通过离子注入工艺，进行磷离子的注入，在SiC衬底的内表面形成源区N+和漏区N+。
在该实施方式中，仍然参阅图17，对SiN层进行腐蚀后，还需要通过离子注入工艺，进行磷离子的注入，在SiC衬底1的内表面形成源区N+和漏区N+。其中，离子注入时的能量可以为1300-1700keV。
步骤8024、去除第二光刻胶，并通过光刻工艺，进行P+的光刻。
在该实施方式中，请进一步参阅图18，图18为本申请实施例提供的SiC LDMOS器件于制作过程中的第八种结构示意图；在SiC衬底1的内表面形成源区N+和漏区N+后，还需要去除第二光刻胶PR2，并通过光刻工艺，进行P+的光刻。其中，第三光刻胶PR3覆盖SiC衬底1的部分表面和SiN场氧层7。
步骤8025、通过离子注入工艺，进行铝离子的注入，在SiC衬底的内表面形成源区P+。
在该实施方式中，仍然参阅图18，进行P+的光刻后，还需要通过离子注入工艺，进行铝离子的注入，在SiC衬底1的内表面形成源区P+。其中，源区P+靠近漏区N+的边缘与第三光刻胶PR3远离漏区N+的边缘对齐，且离子注入时的能量可以为1700-2000keV。
步骤8026、去除第三光刻胶，并进行高温退火。
在该实施方式中，请进一步参阅图19，图19为本申请实施例提供的SiC LDMOS器件于制作过程中的第九种结构示意图；在SiC衬底1的内表面形成源区P+后，还需要去除第三光刻胶PR3，并进行高温激活退火。可以理解，去除第三光刻胶PR3，并进行高温激活退火后，SiC衬底1的表面的SiO2已经被完全去除，SiC衬底1的表面仅存在SiN场氧层7。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤802的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
步骤803、通过栅氧化工艺，在SiC衬底未形成有SiN场氧层的表面形成栅氧化层。
在本申请实施例中，请进一步参阅图20，图20为本申请实施例提供的SiC LDMOS器件于制作过程中的第十种结构示意图；在SiC衬底1的内表面形成源区P+、源区N+和漏区N+，以及在SiC衬底1与N阱区2对应的表面形成SiN场氧层7后，还需要通过栅氧化工艺，在SiC衬底1未形成有SiN场氧层7的表面形成栅氧化层9。此处，有必要进行说明，根据不同的产品需求，栅氧化层9的厚度可以具有不同的厚度，比如0.02-0.2μm；栅氧化工艺的条件可以在含氮氛围内(比如含NO或N2O的氛围内)氧化；栅氧化工艺是将SiC衬底1未覆有SiN场氧层7的表面进行氧化，从而形成SiO2以构成栅氧化层9，而SiN场氧层7却不会被氧化。
步骤804、通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在栅氧化层与P阱区对应的表面形成多晶硅栅。
在本申请实施例中，在SiC衬底1未形成有SiN场氧层7的表面形成栅氧化层9后，还需要通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在栅氧化层9与P阱区3对应的表面形成多晶硅栅8。其中，多晶硅栅8靠近漏区N+的边缘与SiN场氧层7靠近源区N+的边缘相接，多晶硅栅8远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠。
作为一种实施方式，请进一步参阅图21，图21为本申请实施例提供的图8中步骤804的流程示意图。从图21中可以看出，步骤804可以包括如下步骤8041至8044。
步骤8041、通过沉积工艺，在栅氧化层的表面沉积多晶硅，形成第一多晶硅层。
在该实施方式中，请进一步参阅图22，图22为本申请实施例提供的SiC LDMOS器件于制作过程中的第十一种结构示意图；需要先通过沉积工艺，在栅氧化层9的表面沉积多晶硅，形成第一多晶硅层。此处，有必要进行说明，第一多晶硅层的厚度高于SiN场氧层7的厚度，使得第一多晶硅层覆盖在SiN场氧层7上；其中，第一多晶硅层的厚度可以为0.8μm，或为0.8μm附近的值，比如可以位于[0.8-(0.8*50％)]μm至[0.8+(0.8*50％)]μm的取值范围内。
步骤8042、通过化学机械抛光工艺，对第一多晶硅层进行研磨。
在该实施方式中，请进一步参阅图23，图23为本申请实施例提供的SiC LDMOS器件于制作过程中的第十二种结构示意图；在栅氧化层9的表面沉积多晶硅，形成第一多晶硅层后，还需要通过化学机械抛光工艺，对第一多晶硅层进行研磨，使得第一多晶硅层的厚度与SiN场氧层7相同；其中，研磨后的第一多晶硅层分为两部分，其中一部分与漏区N+对应，另一部分与P阱区3对应，两部分第一多晶硅层将SiN场氧层7夹在中间。
步骤8043、通过光刻工艺，进行第一多晶硅层的光刻。
在该实施方式中，仍然参阅图23，对第一多晶硅层进行研磨后，还需要通过光刻工艺，进行第一多晶硅层的光刻；其中，第四光刻胶PR4覆盖部分SiN场氧层7和部分第一多晶硅层，第四光刻胶PR4远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠(比如交叠0.5μm)，第四光刻胶PR4远离源区N+的边缘与漏区N+靠近源区N+的边缘之间具有间隙(比如具有0.5-2μm)。
对于该实施方式，第四光刻胶PR4远离漏区N+的一侧与源区N+靠近漏区N+的一侧交叠的目的在于，方便本申请实施例提供的SiC LDMOS器件的沟道正常开启；第四光刻胶PR4远离源区N+的边缘与漏区N+靠近源区N+的边缘之间具有间隙的目的在于，方便后续对第一多晶硅层进行蚀刻时，可以将第一多晶硅层未被第四光刻胶PR4覆盖的部分蚀刻干净。
步骤8044、通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行第一多晶硅层的蚀刻，并去除第四光刻胶。
在该实施方式中，请进一步参阅图24，图24为本申请实施例提供的SiC LDMOS器件于制作过程中的第十三种结构示意图；通过光刻工艺，进行第一多晶硅层的光刻后，还需要通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行第一多晶硅层的蚀刻，并去除第四光刻胶PR4；其中，蚀刻后，第一多晶硅层未被第四光刻胶PR4覆盖的部分被去除，第一多晶硅层被保留的部分构成多晶硅栅8。
对于该实施方式，由于干法刻蚀工艺的蚀刻气体仅会对第一多晶硅层进行蚀刻，而不会对第四光刻胶PR4和SiN场氧层7进行蚀刻，所以SiN场氧层7和第一多晶硅层被第四光刻胶PR4覆盖的部分均会被保留下来。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤804的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
在一些实施例中，请进一步参阅图25，图25为本申请实施例提供的SiC LDMOS器件的制作方法的第二种流程示意图。从图25中可以看出，步骤804之后还可以包括如下步骤805至806。
步骤805、通过沉积工艺，在栅氧化层的表面沉积SiO2，形成第一SiO2层。
在该实施例中，请进一步参阅图26，图26为本申请实施例提供的SiC LDMOS器件于制作过程中的第十四种结构示意图；在栅氧化层9与P阱区3对应的表面形成多晶硅栅8之后，还需要通过沉积工艺，在栅氧化层9的表面沉积SiO2，形成第一SiO2层10；其中，第一SiO2层10覆盖多晶硅栅8和SiN场氧层7。
步骤806、通过沉积工艺、光刻工艺和干法刻蚀工艺，在第一SiO2层与SiN场氧层对应的表面形成多晶硅场板。
在该实施例中，在栅氧化层9的表面沉积SiO2，形成第一SiO2层10后，还需要通过沉积工艺、光刻工艺和干法刻蚀工艺，在第一SiO2层10与SiN场氧层7对应的表面形成多晶硅场板11。
对于该实施例，第一SiO2层10的厚度具有两种情况。其中，第一种情况是第一SiO2层10的厚度低于第一参考值，第二种情况是第一SiO2层10的厚度高于第一参考值，具体请参见前文所描述的结构类实施例。
作为一种实施方式，请进一步参阅图27，图27为本申请实施例提供的图25中步骤806的流程示意图。从图27中可以看出，步骤806可以包括如下步骤8061至8063。
步骤8061、通过沉积工艺，在第一SiO2层的表面沉积多晶硅，形成第二多晶硅层。
在该实施方式中，请进一步参阅图28，图28为本申请实施例提供的SiC LDMOS器件于制作过程中的第十五种结构示意图；需要先通过沉积工艺，在第一SiO2层10的表面沉积多晶硅，形成第二多晶硅层。其中，第二多晶硅层的厚度并没有特别的要求，比如，可以在0.2-1.0μm之间进行选择。
步骤8062、通过光刻工艺，进行第二多晶硅层的光刻。
在该实施方式中，请进一步参阅图29，图29为本申请实施例提供的SiC LDMOS器件于制作过程中的第十六种结构示意图；在第一SiO2层10的表面沉积多晶硅，形成第二多晶硅层后，还需要通过光刻工艺，进行第二多晶硅层的光刻；其中，第五光刻胶PR5覆于第二多晶硅层与SiN场氧层7对应的表面。
步骤8063、通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行第二多晶硅层的蚀刻，并去除第五光刻胶。
在该实施方式中，请进一步参阅图30，图30为本申请实施例提供的SiC LDMOS器件于制作过程中的第十七种结构示意图；通过光刻工艺，进行第二多晶硅层的光刻后，还需要通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行第二多晶硅层的蚀刻，并去除第五光刻胶PR5；其中，蚀刻后，第二多晶硅层未被第五光刻胶PR5覆盖的部分被去除，第二多晶硅层被保留的部分(即第二多晶硅层被第五光刻胶PR5覆盖的部分)构成多晶硅场板11。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤806的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
此外，步骤806后，还可以包括ILD沉积工艺、cont光刻/蚀刻工艺和金属化工艺等步骤，使得本申请实施例提供的SiC LDMOS器件的结构更加完整，以保证SiC LDMOS器件于实际应用中的正常工作，即本申请实施例提供的SiC LDMOS器件还可以包括层间介质、接触孔和Metal等，具体可以参见前文所描述的结构类实施例，以及图6和图7，本申请实施例在此不再赘述。
需要说明的是，本申请内容中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本申请内容中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本申请内容中所定义的一般原理可以在不脱离本申请内容的精神或范围的情况下，在其它实施例中实现。因此，本申请内容将不会被限制于本申请内容所示的这些实施例，而是要符合与本申请内容所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种SiC LDMOS器件，包括SiC衬底、P阱区、N阱区、源区P+、源区N+和漏区N+，所述SiC衬底的内部分为相接的所述P阱区和所述N阱区，所述源区P+和所述源区N+均覆于所述SiC衬底的内表面，且均位于所述P阱区远离所述N阱区的位置，所述源区P+和所述源区N+沿所述P阱区指向所述N阱区的方向依次设置，所述漏区N+覆于所述SiC衬底的内表面，且位于所述N阱区远离所述P阱区的位置，所述N阱区为所述SiC LDMOS器件的漂移区；
其特征在于，所述SiC LDMOS器件还包括栅氧化层、多晶硅栅和SiN场氧层，所述SiN场氧层覆于所述SiC衬底与所述N阱区对应的表面，所述SiN场氧层靠近所述源区N+的边缘与所述N阱区靠近所述源区N+的边缘对齐，所述SiN场氧层靠近所述漏区N+的一侧具有斜面，所述SiN场氧层靠近所述漏区N+的边缘与所述漏区N+靠近所述源区N+的边缘对齐，所述栅氧化层覆于所述SiC衬底未覆有所述SiN场氧层的表面，所述多晶硅栅覆于所述栅氧化层与所述P阱区对应的表面，所述多晶硅栅靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘相接，所述多晶硅栅远离所述漏区N+的一侧与所述源区N+靠近所述漏区N+的一侧交叠。
2.如权利要求1所述的SiC LDMOS器件，其特征在于，还包括第一SiO2层，所述第一SiO2层覆盖所述多晶硅栅、所述SiN场氧层和所述栅氧化层。
3.如权利要求2所述的SiC LDMOS器件，其特征在于，还包括多晶硅场板，所述多晶硅场板覆于所述第一SiO2层与所述SiN场氧层对应的表面；
当所述第一SiO2层的厚度低于第一参考值时，所述多晶硅场板靠近所述源区N+的边缘与所述多晶硅栅靠近所述漏区N+的边缘之间具有预设距离，所述预设距离大于所述第一参考值且小于第二参考值；其中，所述第一参考值为所述栅氧化层的厚度，所述第二参考值为所述多晶硅场板靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘之间的距离；
当所述第一SiO2层的厚度高于所述第一参考值时，所述多晶硅场板靠近所述源区N+的边缘与所述多晶硅栅靠近所述漏区N+的边缘之间具有间隙，或所述多晶硅场板靠近所述源区N+的一侧与所述多晶硅栅靠近所述漏区N+的一侧交叠。
4.一种SiC LDMOS器件的制作方法，其特征在于，应用于如权利要求1-3任一项所述的SiC LDMOS器件；所述SiC LDMOS器件的制作方法包括：
通过沉积工艺、光刻工艺、蚀刻工艺和离子注入工艺，在SiC衬底的内部形成N阱区，以及通过沉积工艺、化学机械抛光工艺、湿法腐蚀工艺和离子注入工艺，在所述SiC衬底的内部形成P阱区；其中，所述N阱区与所述P阱区相接，所述N阱区为所述SiC LDMOS器件的漂移区；
通过光刻工艺、湿法腐蚀工艺、离子注入工艺和退火工艺，在所述SiC衬底的内表面形成源区P+、源区N+和漏区N+，以及在所述SiC衬底与所述N阱区对应的表面形成SiN场氧层；其中，所述源区P+和所述源区N+均位于所述P阱区远离所述N阱区的位置，所述源区P+和所述源区N+沿所述P阱区指向所述N阱区的方向依次设置，所述漏区N+位于所述N阱区远离所述P阱区的位置，所述SiN场氧层靠近所述源区N+的边缘与所述N阱区靠近所述源区N+的边缘对齐，所述SiN场氧层靠近所述漏区N+的一侧具有斜面，所述SiN场氧层靠近所述漏区N+的边缘与所述漏区N+靠近所述源区N+的边缘对齐；
通过栅氧化工艺，在所述SiC衬底未形成有所述SiN场氧层的表面形成栅氧化层；
通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在所述栅氧化层与所述P阱区对应的表面形成多晶硅栅；其中，所述多晶硅栅靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘相接，所述多晶硅栅远离所述漏区N+的一侧与所述源区N+靠近所述漏区N+的一侧交叠。
5.如权利要求4所述的SiC LDMOS器件的制作方法，其特征在于，所述通过沉积工艺、光刻工艺、蚀刻工艺和离子注入工艺，在SiC衬底的内部形成N阱区，包括：
通过沉积工艺，在SiC衬底的表面沉积SiO2，形成第二SiO2层；
通过光刻工艺和蚀刻工艺，实现N阱区从相应掩膜版至第一光刻胶的图形转移；其中，所述第一光刻胶覆于所述第二SiO2层的表面；
去除所述第一光刻胶，并通过离子注入工艺，以所述第二SiO2层作为阻挡层，进行氮离子的注入，在所述SiC衬底的内部形成所述N阱区；
其中，所述第二SiO2层覆于所述SiC衬底不与所述N阱区对应的表面。
6.如权利要求5所述的SiC LDMOS器件的制作方法，其特征在于，所述通过沉积工艺、化学机械抛光工艺、湿法腐蚀工艺和离子注入工艺，在所述SiC衬底的内部形成P阱区，包括：
通过沉积工艺，在所述SiC衬底的表面沉积SiN，形成SiN层；其中，所述SiN层的厚度高于所述第二SiO2层的厚度，所述SiN层覆盖所述第二SiO2层；
通过化学机械抛光工艺，对所述SiN层进行研磨；其中，研磨后，所述SiN层的厚度与所述第二SiO2层相同，所述SiN层覆于所述SiC衬底与所述N阱区对应的表面；
通过湿法腐蚀工艺，对所述第二SiO2层进行腐蚀；其中，腐蚀后，所述第二SiO2层被去除；
通过离子注入工艺，以所述SiN层作为P阱区的自对准掩膜版，并进行铝离子的注入，在所述SiC衬底的内部形成所述P阱区。
7.如权利要求6所述的SiC LDMOS器件的制作方法，其特征在于，所述通过光刻工艺、湿法腐蚀工艺、离子注入工艺和退火工艺，在所述SiC衬底的内表面形成源区P+、源区N+和漏区N+，以及在所述SiC衬底与所述N阱区对应的表面形成SiN场氧层，包括：
通过光刻工艺，进行N+的光刻；其中，第二光刻胶覆盖所述SiC衬底的部分表面和部分所述SiN层；
通过湿法腐蚀工艺，对所述SiN层进行腐蚀；其中，腐蚀后，所述SiN层未被所述第二光刻胶覆盖的部分被去除，所述SiN层被保留的部分与被去除的部分之间的相接处形成有所述斜面，所述SiN层被保留的部分构成SiN场氧层；
通过离子注入工艺，进行磷离子的注入，在所述SiC衬底的内表面形成源区N+和漏区N+；
去除所述第二光刻胶，并通过光刻工艺，进行P+的光刻；其中，第三光刻胶覆盖所述SiC衬底的部分表面和所述SiN场氧层；
通过离子注入工艺，进行铝离子的注入，在所述SiC衬底的内表面形成源区P+；其中，所述源区P+靠近所述漏区N+的边缘与所述第三光刻胶远离所述漏区N+的边缘对齐；
去除所述第三光刻胶，并进行高温退火。
8.如权利要求7所述的SiC LDMOS器件的制作方法，其特征在于，所述通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在所述栅氧化层与所述P阱区对应的表面形成多晶硅栅，包括：
通过沉积工艺，在所述栅氧化层的表面沉积多晶硅，形成第一多晶硅层；其中，所述第一多晶硅层的厚度高于所述SiN场氧层的厚度，所述第一多晶硅层覆盖所述SiN场氧层；
通过化学机械抛光工艺，对所述第一多晶硅层进行研磨；其中，研磨后，所述第一多晶硅层的厚度与所述SiN场氧层相同；
通过光刻工艺，进行所述第一多晶硅层的光刻；其中，第四光刻胶覆盖部分所述SiN场氧层和部分所述第一多晶硅层，所述第四光刻胶远离所述漏区N+的一侧与所述源区N+靠近所述漏区N+的一侧交叠，所述第四光刻胶远离所述源区N+的边缘与所述漏区N+靠近所述源区N+的边缘之间具有间隙；
通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行所述第一多晶硅层的蚀刻，并去除所述第四光刻胶；其中，蚀刻后，所述第一多晶硅层未被所述第四光刻胶覆盖的部分被去除，所述第一多晶硅层被保留的部分构成多晶硅栅。
9.如权利要求8所述的SiC LDMOS器件的制作方法，其特征在于，所述通过沉积工艺、化学机械抛光工艺、光刻工艺和干法刻蚀工艺，在所述栅氧化层与所述P阱区对应的表面形成多晶硅栅之后，还包括：
通过沉积工艺，在所述栅氧化层的表面沉积SiO2，形成第一SiO2层；其中，所述第一SiO2层覆盖所述多晶硅栅和所述SiN场氧层；
通过沉积工艺、光刻工艺和干法刻蚀工艺，在所述第一SiO2层与所述SiN场氧层对应的表面形成多晶硅场板；
其中，当所述第一SiO2层的厚度低于第一参考值时，所述多晶硅场板靠近所述源区N+的边缘与所述多晶硅栅靠近所述漏区N+的边缘之间具有预设距离，所述预设距离大于所述第一参考值且小于第二参考值；其中，所述第一参考值为所述栅氧化层的厚度，所述第二参考值为所述多晶硅场板靠近所述漏区N+的边缘与所述SiN场氧层靠近所述源区N+的边缘之间的距离；
当所述第一SiO2层的厚度高于所述第一参考值时，所述多晶硅场板靠近所述源区N+的边缘与所述多晶硅栅靠近所述漏区N+的边缘之间具有间隙，或所述多晶硅场板靠近所述源区N+的一侧与所述多晶硅栅靠近所述漏区N+的一侧交叠。
10.如权利要求9所述的SiC LDMOS器件的制作方法，其特征在于，所述通过沉积工艺、光刻工艺和干法刻蚀工艺，在所述第一SiO2层与所述SiN场氧层对应的表面形成多晶硅场板，包括：
通过沉积工艺，在所述第一SiO2层的表面沉积多晶硅，形成第二多晶硅层；
通过光刻工艺，进行所述第二多晶硅层的光刻；其中，第五光刻胶覆于所述第二多晶硅层与所述SiN场氧层对应的表面；
通过干法刻蚀工艺，以终点检测方式作为刻蚀停止的信号，进行所述第二多晶硅层的蚀刻，并去除所述第五光刻胶；其中，蚀刻后，所述第二多晶硅层未被所述第五光刻胶覆盖的部分被去除，所述第二多晶硅层被保留的部分构成多晶硅场板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111129313.3A CN113782611B (zh) | 2021-09-26 | 2021-09-26 | 一种SiC LDMOS器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111129313.3A CN113782611B (zh) | 2021-09-26 | 2021-09-26 | 一种SiC LDMOS器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782611A true CN113782611A (zh) | 2021-12-10 |
| CN113782611B CN113782611B (zh) | 2022-06-14 |
Family
ID=78853619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111129313.3A Active CN113782611B (zh) | 2021-09-26 | 2021-09-26 | 一种SiC LDMOS器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782611B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448988A (zh) * | 2014-08-22 | 2016-03-30 | 无锡华润上华半导体有限公司 | 一种ldmos器件及其制作方法 |
| CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN111968916A (zh) * | 2020-08-12 | 2020-11-20 | 无锡先仁智芯微电子技术有限公司 | 一种ldmos结构的制作方法 |
-
2021
- 2021-09-26 CN CN202111129313.3A patent/CN113782611B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448988A (zh) * | 2014-08-22 | 2016-03-30 | 无锡华润上华半导体有限公司 | 一种ldmos器件及其制作方法 |
| CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN111968916A (zh) * | 2020-08-12 | 2020-11-20 | 无锡先仁智芯微电子技术有限公司 | 一种ldmos结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782611B (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107884B2 (en) | Sealed cavity structures with a planar surface | |
| CN100527421C (zh) | 应用自对准双应力层的cmos结构和方法 | |
| US9281395B2 (en) | Semiconductor device and fabrication method thereof | |
| CN101740623B (zh) | 具有槽屏蔽电极结构的半导体器件 | |
| US6861684B2 (en) | Method of fabricating a vertical insulated gate transistor with low overlap of the gate on the source and the drain, and an integrated circuit including this kind of transistor | |
| US10580893B2 (en) | Sealed cavity structures with non-planar surface features to induce stress | |
| US6696725B1 (en) | Dual-gate MOSFET with channel potential engineering | |
| US7528442B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050227448A1 (en) | High voltage double diffused drain MOS transistor with medium operation voltage | |
| US20020142543A1 (en) | Method for manufacturing a self - aligned split-gate flash memory cell | |
| US11355599B2 (en) | Devices with lower resistance and improved breakdown and method for producing the same | |
| US6551937B2 (en) | Process for device using partial SOI | |
| US7374999B2 (en) | Semiconductor device | |
| CN110310892A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US20080067590A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2006516176A (ja) | 水平拡散ｍｏｓトランジスタ（ｌｄｍｏｓ）及びその製造方法 | |
| CN112701151A (zh) | SiC MOSFET器件的制造方法及SiC MOSFET器件 | |
| CN113782611B (zh) | 一种SiC LDMOS器件及其制作方法 | |
| US11410872B2 (en) | Oxidized cavity structures within and under semiconductor devices | |
| CN114373800B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115274857A (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
| CN112185816B (zh) | 一种高能效屏蔽栅沟槽mosfet及其制造方法 | |
| CN113611608A (zh) | 碳化硅平面栅mosfet的制备方法 | |
| CN110838524B (zh) | Ldmos器件及其形成方法 | |
| KR100308072B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |