CN110310892A - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN110310892A CN110310892A CN201810229805.1A CN201810229805A CN110310892A CN 110310892 A CN110310892 A CN 110310892A CN 201810229805 A CN201810229805 A CN 201810229805A CN 110310892 A CN110310892 A CN 110310892A
- Authority
- CN
- China
- Prior art keywords
- field plate
- layer
- semiconductor substrate
- contact hole
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000000926 separation method Methods 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011469 building brick Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 24
- 239000012212 insulator Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，所述制作方法包括：提供半导体衬底，所述半导体衬底的表面形成有栅极结构；由下至上依次形成覆盖所述半导体衬底的绝缘层、隔离层；蚀刻去除所述绝缘层和所述隔离层的一部分，以形成场板结构；形成覆盖所述半导体衬底的层间介电层；形成贯穿所述层间介电层的场板接触孔，所述场板接触孔位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。根据本发明提供的半导体器件的制作方法，在获得高击穿电压的同时影响器件的导电通道的场强，实现高阻断耐压和低导通电阻的优化，从而提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(Lateral Double Diffused MOSFET，LDMOS)器件由于其具有良好的短沟道特性而被广泛的应用于移动电话，尤其应用在蜂窝电话中。随着移动通信市场(尤其是蜂窝通信市场)的不断增加，LDMOS器件的制作工艺日益成熟。LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点，与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的击穿电压。
同时，随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，在提高LDMOS击穿电压的同时，还需进一步加强对导电通道场强的控制。因此，有必要提出一种新的半导体器件，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供一种半导体器件的制作方法，包括以下步骤：
提供半导体衬底，所述半导体衬底的表面形成有栅极结构；
由下至上依次形成覆盖所述半导体衬底的绝缘层、隔离层；
蚀刻去除所述绝缘层和所述隔离层的一部分，以形成场板结构；
形成覆盖所述半导体衬底的层间介电层；
形成贯穿所述层间介电层的场板接触孔，所述场板接触孔位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
进一步，所述半导体衬底包括P阱和漂移区，所述栅极结构分别于所述P阱和所述漂移区交叠。
进一步，形成所述场板结构的步骤包括：
形成覆盖所述隔离层的牺牲层；
以图案化的光刻胶层为掩膜，蚀刻去除所述隔离层和所述牺牲层的一部分；
以剩余的所述隔离层和所述牺牲层为掩膜，蚀刻去除所述绝缘层的一部分，直至露出所述半导体衬底；
去除所述牺牲层，以形成场板结构，所述场板结构覆盖所述栅极结构的一部分和所述漂移区的一部分。
进一步，在形成所述场板结构之后以及形成所述层间介电层之前，还包括：
执行离子注入工艺，以在所述漂移区内形成漏区，在所述P阱内形成源区和体区；
在所述栅极结构暴露的上表面、所述漏区、所述源区以及所述体区上形成金属硅化物。
进一步，在形成所述场板接触孔时，还包括在所述栅极结构、所述漏区、所述源区以及所述体区的上方形成接触孔，所述接触孔与所述金属硅化物相接触。
进一步，所述绝缘层包括氧化物-氮化物-氧化物(ONO)叠层结构，所述隔离层包括氮化物层，所述牺牲层包括氧化物层。
进一步，所述半导体器件包括LDMOS器件。
本发明还提供一种半导体器件，包括：
半导体衬底，所述半导体衬底的表面形成有栅极结构；
场板结构，所述场板结构包括绝缘层和隔离层；
层间介电层，所述层间介电层覆盖所述半导体衬底；
场板接触孔，所述场板接触孔贯穿所述层间介电层并位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
进一步，所述半导体衬底包括P阱和漂移区，所述栅极结构分别于所述P阱和所述漂移区交叠。
进一步，所述场板结构覆盖所述栅极结构的一部分和所述漂移区的一部分。
进一步，所述漂移区内形成有漏区，所述P阱内形成源区和体区。
进一步，所述栅极结构暴露的上表面、所述漏区、所述源区以及所述体区上形成有金属硅化物。
进一步，所述栅极结构、所述漏区、所述源区以及所述体区的上方形成有接触孔，所述接触孔与所述金属硅化物相接触。
进一步，所述绝缘层包括氧化物-氮化物-氧化物(ONO)叠层结构，所述隔离层包括氮化物层。
进一步，所述半导体器件包括LDMOS器件。
本发明还提供一种电子装置，其包括上述半导体器件以及与所述半导体器件相连接的电子组件。
根据本发明提供的半导体器件的制作方法，通过在半导体衬底上形成场板结构，并进一步在场板结构上形成场板接触孔，从而在获得高击穿电压的同时影响器件的导电通道的场强，实现高阻断耐压和低导通电阻的优化，从而提高了半导体器件的性能。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1是根据本发明示例性实施例的一种半导体器件的制作方法的示意性流程图。
图2A-2F是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
图3示出了根据本发明示例性实施例的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于LDMOS器件通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的击穿电压。同时，随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，在提高LDMOS击穿电压的同时，还需进一步加强对导电通道场强的控制。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供半导体衬底，所述半导体衬底的表面形成有栅极结构；
由下至上依次形成覆盖所述半导体衬底的绝缘层、隔离层；
蚀刻去除所述绝缘层和所述隔离层的一部分，以形成场板结构；
形成覆盖所述半导体衬底的层间介电层；
形成贯穿所述层间介电层的场板接触孔，所述场板接触孔位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
其中，所述半导体衬底包括P阱和漂移区，所述栅极结构分别于所述P阱和所述漂移区交叠。形成所述场板结构的步骤包括：形成覆盖所述隔离层的牺牲层；以图案化的光刻胶层为掩膜，蚀刻去除所述隔离层和所述牺牲层的一部分；以剩余的所述隔离层和所述牺牲层为掩膜，蚀刻去除所述绝缘层的一部分，直至露出所述半导体衬底；去除所述牺牲层，以形成场板结构，所述场板结构覆盖所述栅极结构的一部分和所述漂移区的一部分。在形成所述场板结构之后以及形成所述层间介电层之前，还包括：执行离子注入工艺，以在所述漂移区内形成漏区，在所述P阱内形成源区和体区；在所述栅极结构暴露的上表面、所述漏区、所述源区以及所述体区上形成金属硅化物。在形成所述场板接触孔时，还包括在所述栅极结构、所述漏区、所述源区以及所述体区的上方形成接触孔，所述接触孔与所述金属硅化物相接触。所述绝缘层包括氧化物-氮化物-氧化物(ONO)叠层结构，所述隔离层包括氮化物层，所述牺牲层包括氧化物层。所述半导体器件包括LDMOS器件。
根据本发明提供的半导体器件的制作方法，通过在半导体衬底上形成场板结构，并进一步在场板结构上形成场板接触孔，从而在获得高击穿电压的同时影响器件的导电通道的场强，实现高阻断耐压和低导通电阻的优化，从而提高了半导体器件的性能。
参照图1和图2A-2F，其中图1示出了本发明示例性实施例的一种半导体器件的制作方法的示意性流程图，图2A-2F示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S101：提供半导体衬底，所述半导体衬底的表面形成有栅极结构；
步骤S102：由下至上依次形成覆盖所述半导体衬底的绝缘层、隔离层；
步骤S103：蚀刻去除所述绝缘层和所述隔离层的一部分，以形成场板结构；
步骤S104：形成覆盖所述半导体衬底的层间介电层；
步骤S105：形成贯穿所述层间介电层的场板接触孔，所述场板接触孔位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
首先，执行步骤S101，如图2A所示，提供半导体衬底200，所述半导体衬底200的表面形成有栅极结构203。进一步，所述半导体衬底200中形成有P阱201和漂移区202，所述栅极结构203分别与所述P阱201和所述漂移区202交叠。
示例性地，所述半导体衬底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，所述半导体器件为LDMOS器件，选用的半导体衬底200为P型硅衬底(P-sub)，其具体的掺杂浓度不受本发明限制，半导体衬底200可以通过外延生长形成，也可以为晶圆衬底。优选地，所述半导体衬底200采用横向变掺杂技术来改善横向电场分布，进而提高器件耐压。
示例性地，在半导体衬底200中形成P阱201。作为一个实例，采用标准的阱注入工艺在半导体衬底中形成P阱，可以通过高能量注入工艺形成P阱，也可以通过低能量注入，搭配高温热退火过程形成P阱。优选地，P阱201的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3，例如掺杂浓度设置为1017原子/cm3。同时还在半导体衬底200中形成漂移区(Drift)202，漂移区202位于半导体衬底200内，一般为轻掺杂区，对于N沟槽LDMOS器件，漂移区为N型掺杂。作为一个实例，漂移区202和P阱形成方式相似，可以通过高能量注入工艺形成，也可以通过低能量注入，搭配高温热退火过程形成。优选地，漂移区202的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3。
示例性地，所述半导体衬底200上形成有栅极结构203。所述栅极结构203包括自下而上依次层叠的栅极介电层、栅极材料层。栅极介电层包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。在半导体衬底200上还形成有位于栅极结构203两侧且紧靠栅极结构203的间隙壁结构。如图2A所示，所述栅极结构203分别与所述P阱201和所述漂移区202交叠。
接下来，执行步骤S102，如图2A所示，由下至上依次形成覆盖所述半导体衬底200的绝缘层204、隔离层205。
示例性地，所述绝缘层204为氧化物-氮化物-氧化物((Oxide-Nitride-Oxide，ONO)叠层结构。作为一个实例，形成所述ONO叠层结构的方法包括：采用原位蒸汽制作法或炉管热氧化法形成下层氧化物层，下层氧化物层的厚度范围是100埃-500埃；采用炉管热氧化法形成中层氮化物层，中层氮化物层的厚度范围是100埃-2000埃；采用化学气相沉积(CVD)，如增强型等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)，或电感耦合等离子体化学气相沉积(ICP-CVD)形成上层氧化物层，上层氧化物层的厚度范围是2000埃-8000埃。
示例性地，覆盖绝缘层204的所述隔离层205包括氮化物层，如SiN层。可以采用本领域技术人员熟知的任何方法形成SiN层。
接下来，执行步骤S103，如图2C所示，蚀刻去除所述绝缘层204和所述隔离层205的一部分以形成场板结构。
首先，如图2A所示，形成覆盖隔离层205的牺牲层206。示例性地，所述牺牲层206包括氧化物层，如SiO2层。可以采用本领域技术人员熟知的任何方法形成SiO2层。
接着，以图案化的光刻胶层为掩膜，蚀刻去除所述隔离层205和所述牺牲层206的一部分。具体地，在牺牲层206的上表面涂覆一层光刻胶(未示出)，然后借助一具有曝光图案的光罩进行曝光、显影工艺，进而在光刻胶中形成开口图案；然后，以图案化的光刻胶层为掩膜，蚀刻去除所述隔离层205和所述牺牲层206的一部分，如图2B所示。作为一个实例，由于所述牺牲层206的材料为SiO2，选用氢氟酸(DHF)溶液作为蚀刻液，采用湿法刻蚀去除所述牺牲层206的一部分；然后去除所述光刻胶层，可以采用灰化工艺去除所述光刻胶层；接着，由于所述隔离层205的材料为SiN，可以选用加热180℃、85％的硝酸溶液(HPO)作为蚀刻液，采用湿法刻蚀去除所述隔离层205的一部分。
接着，以剩余的所述隔离层205和所述牺牲层206为掩膜，蚀刻去除所述绝缘层204的一部分，直至露出所述半导体衬底200。具体地，采用干法刻蚀工艺去除所述绝缘层204的一部分，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。
接着，去除所述牺牲层206，以形成场板结构，所述场板结构覆盖所述栅极结构203的一部分和所述漂移区202的一部分。在上述干法刻蚀过程中，所述牺牲层206被完全去除，可选地，在上述干法刻蚀过程中，所述隔离层205的一部分被去除，由剩余的隔离层205和剩余的绝缘层204构成了场板结构。
接下来，如图2C所示，执行离子注入工艺，以在所述漂移区202内形成漏区207，在所述P阱201内形成源区208和体区209。
示例性地，在漂移区202内注入N型杂质形成漏区(drain)207，在P阱201注入N型杂质形成源区(source)208，源区205和漏区206的掺杂浓度可以相同，因此，二者可以同步地掺杂形成。优选地，源区208和漏区207的N型掺杂浓度范围可以为1018原子/cm3～1021原子/cm3，例如掺杂浓度设置为1020原子/cm3。
进一步，在P阱201注入P型杂质形成体区(body)209。
接下来，根据标准工艺，还包括在所述半导体衬底200上形成覆盖所述半导体衬底200的硅化物阻挡(salicide block，SAB)层的步骤。示例性地，所述SAB层为氧化层。然后，去除所述SAB层。
接下来，如图2D所示，在所述栅极结构203暴露的上表面、所述漏区207、所述源区208以及所述体区209上形成金属硅化物210。
示例性地，首先沉积一层金属层(未示出)将通过上述步骤形成的器件完全覆盖。所述金属层207可由以下材料中的任一种形成：钴，钛，铝，金，钼，钴化硅，钛化硅，及钯化硅。然后，进行快速退火处理(RTA)，使得沉积的金属层与接触的多晶硅产生反应，进而在栅极结构203暴露的上表面、漏区207、源区208以及体区209上形成金属硅化物210。接下来，采用刻蚀工艺完全去除未反应的金属层。
接下来，执行步骤S104，如图2E所示，形成覆盖所述半导体衬底200的层间介电层211。
示例性地，所述层间介电层(ILD)211的材料可以为低k介电材料。形成层间介电层的方法包括但不限于化学气相旋涂工艺(SOG)、甩胶技术或化学气相沉积法(CVD)。
接下来，执行步骤S105，如图2F所示，形成贯穿所述层间介电层211的场板接触孔212，所述场板接触孔212位于所述场板结构的上方，所述场板接触孔212与所述半导体衬底200之间至少包括所述场板结构的一部分。
示例性地，采用光刻工艺在层间介电层211上形成具有场板接触孔图形的光刻胶层(未示出)，所述图形位于场板结构的上方；然后，以该光刻胶层为掩膜，蚀刻层间介电层211，从而形成贯穿所述层间介电层211的场板接触孔开口；接着，在所述开口中填充金属材料(例如铜)，以形成位于所述场板结构上方的、贯穿所述层间介电层211的场板接触孔212。在实际生产过程中，可能会在形成场板接触孔开口时蚀刻掉场板结构的一部分，但不能贯穿场板结构，需要保证在形成的场板接触孔212与所述半导体衬底200之间至少包括场板结构的一部分。
在形成所述场板接触孔212的同时，通过同样的方法，分别在所述栅极结构203、所述漏区207、所述源区208以及所述体区209的上方形成接触孔，所述接触孔贯穿层间介电层211并与所述金属硅化物210相接触。
示例性地，场板接触孔212的直径大于在所述栅极结构203、所述漏区207、所述源区208以及所述体区209的上方形成的接触孔的直径。
通过上述方法，在形成场板结构提高LDMOS器件击穿电压的同时，还可以利用场板接触孔212影响LDMOS器件的导电通道的场强，从而改善器件的特性。
下面结合附图2F，对本发明实施例提供的半导体器件的结构进行描述。该半导体器件包括：半导体衬底200，所述半导体衬底的表面形成有栅极结构203；场板结构，所述场板结构包括绝缘层204和隔离层205；层间介电层211，所述层间介电层211覆盖所述半导体衬底200；场板接触孔212，所述场板接触孔212贯穿所述层间介电层211并位于所述场板结构的上方，所述场板接触孔212与所述半导体衬底200之间至少包括所述场板结构的一部分。
示例性地，所述半导体衬底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，所述半导体器件为LDMOS器件，选用的半导体衬底200为P型硅衬底(P-sub)，其具体的掺杂浓度不受本发明限制，半导体衬底200可以通过外延生长形成，也可以为晶圆衬底。
示例性地，在半导体衬底200中形成P阱201。优选地，P阱201的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3，例如掺杂浓度设置为1017原子/cm3。同时还在半导体衬底200中形成漂移区(Drift)202，漂移区202位于半导体衬底200内，一般为轻掺杂区，对于N沟槽LDMOS器件，漂移区为N型掺杂。优选地，漂移区202的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3。进一步，在漂移区202内形成有漏区(drain)207，在P阱201内形成源区(source)208，源区205和漏区206的掺杂浓度可以相同。优选地，源区208和漏区207的N型掺杂浓度范围可以为1018原子/cm3～1021原子/cm3，例如掺杂浓度设置为1020原子/cm3。进一步，在P阱201还形成有体区(body)209，体区209为P型掺杂。
示例性地，所述半导体衬底200上形成有栅极结构203。所述栅极结构203包括自下而上依次层叠的栅极介电层、栅极材料层。栅极介电层包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。在半导体衬底200上还形成有位于栅极结构203两侧且紧靠栅极结构203的间隙壁结构。如图2A所示，所述栅极结构203分别与所述P阱201和所述漂移区202交叠。
示例性地，所述半导体器件还包括场板结构，所述场板结构包括绝缘层204和隔离层205。所述场板结构覆盖所述栅极结构203的一部分和所述漂移区202的一部分。其中，绝缘层204为氧化物-氮化物-氧化物((Oxide-Nitride-Oxide，ONO)叠层结构，下层氧化物层的厚度范围是100埃-500埃，中层氮化物层的厚度范围是100埃-2000埃，上层氧化物层的厚度范围是2000埃-8000埃；所述隔离层205包括氮化物层，如SiN层。
示例性地，所述栅极结构203暴露的上表面、所述漏区207、所述源区208以及所述体区209上形成有金属硅化物210。
示例性地，半导体器件还包括覆盖半导体衬底200的层间介电层211以及场板接触孔212，所述场板接触孔212贯穿所述层间介电层211并位于所述场板结构的上方，所述场板接触孔212与所述半导体衬底200之间至少包括所述场板结构的一部分。此外，在所述栅极结构203、所述漏区207、所述源区208以及所述体区209的上方形成有接触孔，所述接触孔贯穿层间介电层211并与所述金属硅化物210相接触。其中，场板接触孔212的直径大于在所述栅极结构203、所述漏区207、所述源区208以及所述体区209的上方形成的接触孔的直径。
本发明还提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连接的电子组件。
其中，所述电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图3示出手机的示例。手机300的外部设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
根据本发明提供的半导体器件的制作方法，通过在半导体衬底上形成场板结构，并进一步在场板结构上形成场板接触孔，从而在获得高击穿电压的同时影响器件的导电通道的场强，实现高阻断耐压和低导通电阻的优化，从而提高了半导体器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (16)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底的表面形成有栅极结构；
由下至上依次形成覆盖所述半导体衬底的绝缘层、隔离层；
蚀刻去除所述绝缘层和所述隔离层的一部分，以形成场板结构；
形成覆盖所述半导体衬底的层间介电层；
形成贯穿所述层间介电层的场板接触孔，所述场板接触孔位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
2.如权利要求1所述的制作方法，其特征在于，所述半导体衬底包括P阱和漂移区，所述栅极结构分别于所述P阱和所述漂移区交叠。
3.如权利要求2所述的制作方法，其特征在于，形成所述场板结构的步骤包括：
形成覆盖所述隔离层的牺牲层；
以图案化的光刻胶层为掩膜，蚀刻去除所述隔离层和所述牺牲层的一部分；
以剩余的所述隔离层和所述牺牲层为掩膜，蚀刻去除所述绝缘层的一部分，直至露出所述半导体衬底；
去除所述牺牲层，以形成场板结构，所述场板结构覆盖所述栅极结构的一部分和所述漂移区的一部分。
4.如权利要求2所述的制作方法，其特征在于，在形成所述场板结构之后以及形成所述层间介电层之前，还包括：
执行离子注入工艺，以在所述漂移区内形成漏区，在所述P阱内形成源区和体区；
在所述栅极结构暴露的上表面、所述漏区、所述源区以及所述体区上形成金属硅化物。
5.如权利要求4所述的制作方法，其特征在于，在形成所述场板接触孔时，还包括在所述栅极结构、所述漏区、所述源区以及所述体区的上方形成接触孔，所述接触孔与所述金属硅化物相接触。
6.如权利要求3所述的制作方法，其特征在于，所述绝缘层包括氧化物-氮化物-氧化物(ONO)叠层结构，所述隔离层包括氮化物层，所述牺牲层包括氧化物层。
7.如权利要求1所述的制作方法，其特征在于，所述半导体器件包括LDMOS器件。
8.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底的表面形成有栅极结构；
场板结构，所述场板结构包括绝缘层和隔离层；
层间介电层，所述层间介电层覆盖所述半导体衬底；
场板接触孔，所述场板接触孔贯穿所述层间介电层并位于所述场板结构的上方，所述场板接触孔与所述半导体衬底之间至少包括所述场板结构的一部分。
9.如权利要求8所述的半导体器件，其特征在于，所述半导体衬底包括P阱和漂移区，所述栅极结构分别于所述P阱和所述漂移区交叠。
10.如权利要求9所述的半导体器件，其特征在于，所述场板结构覆盖所述栅极结构的一部分和所述漂移区的一部分。
11.如权利要求9所述的半导体器件，其特征在于，所述漂移区内形成有漏区，所述P阱内形成源区和体区。
12.如权利要求11所述的半导体器件，其特征在于，所述栅极结构暴露的上表面、所述漏区、所述源区以及所述体区上形成有金属硅化物。
13.如权利要求12所述的半导体器件，其特征在于，所述栅极结构、所述漏区、所述源区以及所述体区的上方形成有接触孔，所述接触孔与所述金属硅化物相接触。
14.如权利要求8所述的半导体器件，其特征在于，所述绝缘层包括氧化物-氮化物-氧化物(ONO)叠层结构，所述隔离层包括氮化物层。
15.如权利要求8所述的半导体器件，其特征在于，所述半导体器件包括LDMOS器件。
16.一种电子装置，其特征在于，包括如权利要求8-15中任一项所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810229805.1A CN110310892A (zh) | 2018-03-20 | 2018-03-20 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810229805.1A CN110310892A (zh) | 2018-03-20 | 2018-03-20 | 一种半导体器件及其制作方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110310892A true CN110310892A (zh) | 2019-10-08 |
Family
ID=68073493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810229805.1A Pending CN110310892A (zh) | 2018-03-20 | 2018-03-20 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110310892A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244030A (zh) * | 2020-01-17 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体结构及其制备方法 |
| CN113972265A (zh) * | 2020-07-23 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | 一种改善带场板的ldmos制程工艺的方法 |
| CN114944425A (zh) * | 2022-07-22 | 2022-08-26 | 合肥新晶集成电路有限公司 | 功率器件及其制作方法 |
| CN115513060A (zh) * | 2022-11-03 | 2022-12-23 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110220995A1 (en) * | 2010-03-10 | 2011-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Having Multi-Thickness Gate Dielectric |
| US20160149007A1 (en) * | 2014-11-25 | 2016-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| US20160351704A1 (en) * | 2015-05-25 | 2016-12-01 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Nldmos device and method for manufacturing the same |
-
2018
- 2018-03-20 CN CN201810229805.1A patent/CN110310892A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110220995A1 (en) * | 2010-03-10 | 2011-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Having Multi-Thickness Gate Dielectric |
| US20160149007A1 (en) * | 2014-11-25 | 2016-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| US20160351704A1 (en) * | 2015-05-25 | 2016-12-01 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Nldmos device and method for manufacturing the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244030A (zh) * | 2020-01-17 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体结构及其制备方法 |
| CN113972265A (zh) * | 2020-07-23 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | 一种改善带场板的ldmos制程工艺的方法 |
| CN114944425A (zh) * | 2022-07-22 | 2022-08-26 | 合肥新晶集成电路有限公司 | 功率器件及其制作方法 |
| CN115513060A (zh) * | 2022-11-03 | 2022-12-23 | 杭州晶丰明源半导体有限公司 | Ldmos器件及其制造方法 |
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116314288B (zh) * | 2023-05-17 | 2023-08-29 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117677192B (zh) * | 2024-01-31 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110310892A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| KR102057340B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| US20100148254A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN109980011A (zh) | 一种半导体器件及其制作方法 | |
| CN110350036A (zh) | 半导体装置及其制造方法 | |
| CN107978635A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| TWI696288B (zh) | 遮蔽閘金氧半場效電晶體及其製造方法 | |
| CN109390399A (zh) | 一种ldmos器件及其制造方法和电子装置 | |
| US11276777B2 (en) | Semiconductor structure and method for forming same | |
| CN105374686A (zh) | 一种ldmos器件的制作方法 | |
| KR20190087786A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI302748B (en) | High-voltage semiconductor device, semiconductor device and method of forming thereof | |
| CN108155237A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| US8803236B1 (en) | Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same | |
| CN109979821A (zh) | 一种半导体器件及其制作方法 | |
| CN103915322A (zh) | 半导体器件的制备方法 | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN107799470A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR100752201B1 (ko) | 반도체 소자의 제조 방법 | |
| CN109979993A (zh) | 高压mos器件及其制作方法、电子装置 | |
| CN102087981A (zh) | Mos晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191008 |
|
| RJ01 | Rejection of invention patent application after publication |