CN116314288B - Ldmos器件的制备方法及其结构 - Google Patents
Ldmos器件的制备方法及其结构 Download PDFInfo
- Publication number
- CN116314288B CN116314288B CN202310554950.8A CN202310554950A CN116314288B CN 116314288 B CN116314288 B CN 116314288B CN 202310554950 A CN202310554950 A CN 202310554950A CN 116314288 B CN116314288 B CN 116314288B
- Authority
- CN
- China
- Prior art keywords
- layer
- hto
- ldmos device
- field plate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 388
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000002253 acid Substances 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 14
- 238000005406 washing Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 238000005554 pickling Methods 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 230000035484 reaction time Effects 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请涉及半导体技术领域，公开了一种LDMOS器件的制备方法及其结构，包括：提供一衬底，且在衬底上沉积外延层；在外延层上沉积第一HTO层；沉积SiN保护层覆盖第一HTO层，以形成初始场板区；光刻并刻蚀初始场板区，得到去除了非场板结构的目标场板区，目标场板区包括第二HTO层和覆盖第二HTO层的SiN保护层；酸洗去除用于在外延层内形成阱掺杂区的第一光刻胶层和用于在外延层内形成漂移区的第二光刻胶层；通过热磷酸漂洗去除SiN保护层，且暴露第二HTO层。本申请采用HTO层作为LDMOS器件的场板，且在HTO层上沉积SiN保护层对HTO层进行防护，HTO层场板厚度不会随湿法去胶次数改变而改变，从而使LDMOS器件耐压性能均匀稳定。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种LDMOS器件的制备方法及其结构。
背景技术
在半导体制造领域，BCD（双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管）功率集成电路中集成的LDMOS（横向扩散金属氧化物半导体）器件应用广泛，占有越来越大范围的市场，影响LDMOS器件性能与耐压参数的关键是场板结构，现有LDMOS器件多采用HTO（high-temperature oxidation）场板，即高温热氧化沉积层场板，而HTO场板的厚度，极大的影响到LDMOS的耐压，因此做出厚度均匀的HTO场板是LDMOS工艺的核心与关键，稳定的HTO工艺也是各个FAB竞相追逐的技术高地。
现有工艺中的HTO场板的厚度难以控制，HTO场板生成后会存在多道连续的阱制程与漂移区制程，每一道制程的光刻胶清除过程都会对HTO的厚度产生影响，从而导致了HTO的厚度均匀性变差，这种情况需要改变。
发明内容
鉴于此，本申请提供一种LDMOS器件的制备方法及其结构，以提高作为LDMOS器件场板的HTO层的厚度稳定性。
为实现以上目的，根据第一方面，采用的技术方案为：
一种LDMOS器件的制备方法，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述外延层上沉积用于作为LDMOS器件的场板的第一HTO层；
基于所述第一HTO层，沉积SiN保护层覆盖所述第一HTO层，以形成初始场板区；
光刻并刻蚀所述初始场板区，得到去除了非场板结构的目标场板区，所述目标场板区包括第二HTO层和覆盖所述第二HTO层的所述SiN保护层；
酸洗去除用于在所述外延层内形成阱掺杂区的第一光刻胶层和用于在所述外延层内形成漂移区的第二光刻胶层；
通过热磷酸漂洗去除所述SiN保护层，且暴露所述第二HTO层；
在所述外延层上或所述第二HTO层上形成栅氧层，且在所述栅氧层上沉积多晶硅栅，所述多晶硅栅部分覆盖所述第二HTO层。
本申请进一步设置为：在炉管内，通过化学气相沉积工艺沉积所述SiN保护层到所述第一HTO层，直至所述SiN保护层覆盖所述第一HTO层，在所述炉管内，所述化学气相沉积工艺沉积所述SiN保护层的反应温度为200-600℃，所述SiN保护层的反应时间为10-300min，所述SiN保护层的沉积厚度为300-1000Å。
本申请进一步设置为：所述SiN保护层的沉积厚度为450Å，所述第一HTO层或所述第二HTO层的沉积厚度为200-1200Å，所述栅氧层的沉积厚度为130-160Å。
本申请进一步设置为：通过所述热磷酸漂洗去除所述SiN保护层后的暴露的所述第二HTO层的厚度为400Å。
本申请进一步设置为：在所述酸洗去除用于在所述外延层内形成阱掺杂区的第一光刻胶层和用于在所述外延层内形成漂移区的第二光刻胶层之前，还包括：
在所述外延层上涂敷所述第一光刻胶层，且对所述第一光刻胶层进行曝光并显影，形成所述第一光刻胶层的一次掩膜图案；
基于所述一次掩膜图案，通过第一导电类型的离子注入掺杂所述外延层，以形成位于所述外延层内的所述阱掺杂区；
酸洗去除所述第一光刻胶层；
在所述外延层上涂敷所述第二光刻胶层，且对所述第二光刻胶层进行曝光并显影，形成所述第二光刻胶层的二次掩膜图案；
基于所述二次掩膜图案，通过第二导电类型的离子注入掺杂所述外延层，以形成位于所述外延层内的所述漂移区；
酸洗去除所述第二光刻胶层。
本申请进一步设置为：所述阱掺杂区至少为两层，且所述第一光刻胶层的涂敷道数以及所述第一导电类型的离子注入次数与所述阱掺杂区的层数相对应，所述漂移区至少为两层，且所述第二光刻胶层的涂敷道数以及所述第二导电类型的离子注入次数与所述漂移区的层数相对应。
本申请进一步设置为：所述第一导电类型的离子注入次数为2次、4次或5次，所述第一光刻胶层的涂敷道数为2道、4道或5道，酸洗去除所述第一光刻胶层的次数为2次、4次或5次，所述第二导电类型的离子注入次数为2次、4次或5次，所述第二光刻胶层的涂敷道数为2道、4道或5道，酸洗去除所述第二光刻胶层的次数为2次、4次或5次。
本申请进一步设置为：当所述LDMOS器件为N型LDMOS器件时，所述第一导电类型为P型，所述第二导电类型为N型，当所述LDMOS器件为P型LDMOS器件时，所述第一导电类型为N型，所述第二导电类型为P型。
本申请进一步设置为：所述在所述外延层上沉积用于作为LDMOS器件的场板的第一HTO层，具体包括：
通过低温化学气相沉积，在炉管内通入二氯硅烷或硅烷与N2O反应，沉积生成所述第一HTO层，其中，所述炉管内的反应压强为5-8Torr，所述炉管内的反应温度为700-800℃；
对所述第一HTO层进行退火处理，所述退火处理的反应压强为1-18Torr，所述退火处理的反应温度为900-1100℃。
根据第二方面，采用的技术方案为：
一种LDMOS器件结构，包括：
衬底，所述衬底上沉积有外延层，所述外延层内形成有阱掺杂区和漂移区，所述外延层上设有栅氧层和第二HTO层，所述栅氧层横跨所述阱掺杂区和所述漂移区，所述栅氧层上沉积有部分覆盖所述第二HTO层的多晶硅栅；所述栅氧层和所述第二HTO层为一体成型的相同材料结构或相连接的不同材料结构，所述第二HTO层上还沉积有SiN保护层，所述SiN保护层在酸洗去除用于在所述外延层内形成所述阱掺杂区的第一光刻胶层和用于在所述外延层内形成所述漂移区的第二光刻胶层后经热磷酸漂洗去除。
综上所述，与现有技术相比，本申请公开了一种LDMOS器件的制备方法及其结构，在衬底上沉积外延层，且外延层上沉积用于作为场板的第一HTO层，第一HTO层上沉积SiN保护层以形成初始场板区，在SiN保护层形成之后，光刻并刻蚀所述初始场板区以得到包括有第二HTO层的目标场板区，在酸洗去除用于在外延层内形成阱掺杂区的第一光刻胶层和用于在外延层内形成漂移区的第二光刻胶层后，通过热磷酸漂洗去除SiN保护层，暴露第二HTO层，即通过上述设置，通过SiN保护层保证LDMOS器件的场板厚度的稳定，进而保证LDMOS器件的耐压性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例的LDMOS器件的制备方法的流程图；
图2a-图2h是实施例的LDMOS器件制备方法各步骤相应结构的剖面图；
图3是本实施例的第一种LDMOS器件的剖面结构图；
图4是本实施例的第二种LDMOS器件的剖面结构图；
图5是本实施例LDMOS器件场板厚度与耐压数值的关系图；
图6是本实施例LDMOS器件场板厚度与均匀度标准差的关系图。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
如背景技术中所述，现有技术的LDMOS器件应用HTO层作为场板，但HTO场板的厚度难以控制，HTO场板生成后会存在多道连续的阱制程与漂移区制程，每一道制程的光刻胶清除（PR strip）过程都会对HTO的厚度产生影响，具体的，一般每经过一次PR strip，HTO均匀性变差3-5Å，因此，不同LDMOS器件之间HTO厚度存在较大差异，这对于工艺平台而言，是难以接受的，从而导致了HTO场板的厚度均匀性变差，基于此，本申请公开了一种LDMOS器件的制备方法及其结构。
请参考图1，为本实施例的LDMOS器件的制备方法的流程图，具体包括：
S101，提供一衬底，且在所述衬底上沉积外延层；
S102，在所述外延层上沉积用于作为LDMOS器件的场板的第一HTO层；
S103，基于所述第一HTO层，沉积SiN保护层覆盖所述第一HTO层，以形成初始场板区；
S104，光刻并刻蚀所述初始场板区，得到去除了非场板结构的目标场板区，所述目标场板区包括第二HTO层和覆盖所述第二HTO层的所述SiN保护层；
S105，酸洗去除用于在所述外延层内形成阱掺杂区的第一光刻胶层和用于在所述外延层内形成漂移区的第二光刻胶层；
S106，通过热磷酸漂洗去除所述SiN保护层，且暴露所述第二HTO层；
S107，在所述外延层上或所述第二HTO层上形成栅氧层，且在所述栅氧层上沉积多晶硅栅，所述多晶硅栅部分覆盖所述第二HTO层。
本实施例公开的LDMOS器件的制备方法，在衬底上沉积外延层，且外延层上沉积用于作为场板的第一HTO层，第一HTO层上沉积SiN保护层以形成初始场板区，在SiN保护层形成之后，光刻并刻蚀初始场板区以得到包括有第二HTO层的目标场板区，在酸洗去除用于在外延层内形成阱掺杂区的第一光刻胶层和用于在外延层内形成漂移区的第二光刻胶层后，通过热磷酸漂洗去除SiN保护层，暴露第二HTO层，并在外延层上或第二HTO层上沉积栅氧层，在栅氧层上沉积部分覆盖第二HTO层的多晶硅栅，以此通过SiN保护层保证LDMOS器件的场板厚度的稳定，进而保证LDMOS器件的耐压性能。
可以理解的是，在一些实施例中，在形成多晶硅栅后，还可以在外延层进行重掺杂离子注入，用于在阱掺杂区表层分别形成源极掺杂区和沟道端掺杂区，在漂移区表层形成漏极掺杂区，进一步的，关于源极掺杂区、沟道端掺杂区及漏极掺杂区，可在后续的工艺中，将源极掺杂区和沟道端掺杂区作为共同引出端沉积金属后，形成源电极；将漏极掺杂区作为引出端沉积金属后，形成漏电极，将多晶硅栅作为引出端沉积金属后，形成栅电极，以便于发挥LDMOS器件功能。
下面结合附图对本实施例的LDMOS器件的制备方法进行具体介绍，图2a-图2h是本实施例的LDMOS器件的制备方法各步骤相应结构的剖面示意图。
如图2a和2b所示，本实施例的LDMOS器件具有衬底1，衬底1上沉积有外延层2，其中，衬底1的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料，衬底1的材料还可以是SiGe衬底，Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的衬底1，或者在单晶硅中注入N原子形成P型导电的衬底1，以提高材料的可选择性和针对实际生产环境的适应性。
其中，衬底1可通过化学气相沉积形成外延层2。
进一步的，外延层2上沉积有用于作为LDMOS器件的场板的第一HTO层3，且基于第一HTO层3，沉积SiN保护层4覆盖第一HTO层3，以形成初始场板区5。
在具体实施过程中，通过化学气相沉积工艺沉积SiN保护层4到第一HTO层3，直至SiN保护层4覆盖第一HTO层3，在炉管内，化学气相沉积工艺沉积SiN保护层4的反应温度为200-600℃，SiN保护层4的反应时间为10-300min，SiN保护层4的沉积厚度为300-1000Å，以此参数设定，保证SiN保护层4的有效沉积，且达到目标厚度，进而通过SiN保护层4防护HTO层不受外界工艺干扰，如针对LDMOS器件制备的离子注入制程、通过掩膜配合的光刻与刻蚀制程以及光刻胶湿洗（PR strip）制程等，即通过SiN保护层4防护，防止作为场板的HTO层在多道的PR strip过程中厚度遭受消减及破坏，进而保证HTO层在形成后，厚度均匀，以此保证LDMOS器件的耐压性能。
在一些实施例中，SiN保护层4的沉积厚度为450Å。
参考图2c和2d，在SiN保护层4形成之后，光刻并刻蚀初始场板区5，即除去目标场板区7之外的非场板结构6，以便于后续的制备工艺进行。
其中，目标场板区7包括第二HTO层8和覆盖第二HTO层8的SiN保护层4，相同道理的，本实施例在后续工艺中，可以使用第二HTO层8作为LDMOS器件的场板结构，而覆盖其上的SiN保护层4发挥保护作用，隔离光刻胶湿洗制程对第二HTO层8的影响，保证第二HTO层8在形成后，厚度均匀，以此保证LDMOS器件的耐压性能。
在一些实施例中，第一HTO层或第二HTO层的沉积厚度为200-1200Å。
可以理解的是，在工作状态下，LDMOS器件中的漂移区会承受很高的电场强度，当电场强度过高时，电子-空穴对会被剥离，形成电子-空穴对浓度很高的空间电荷区，导致漂移区的导通电阻增加，从而影响LDMOS管的过载能力，本实施例200-1200Å的沉积厚度可以降低LDMOS器件的电场强度，进而提高LDMOS器件的过载能力。
如图2e和2f所示，在外延层2内形成阱掺杂区9和漂移区11后，酸洗去除用于在外延层2内形成阱掺杂区9的第一光刻胶层10和用于在外延层2内形成漂移区11的第二光刻胶层12。
具体的，在本实施例中，在外延层2上涂敷第一光刻胶层10，且对第一光刻胶层10进行曝光并显影，形成第一光刻胶层10的一次掩膜图案；基于一次掩膜图案，通过第一导电类型的离子注入掺杂外延层2，以形成位于外延层2内的阱掺杂区9；酸洗去除第一光刻胶层10。
进一步的，在外延层2上涂敷第二光刻胶层12，且对第二光刻胶层12进行曝光并显影，形成第二光刻胶层12的二次掩膜图案；基于二次掩膜图案，通过第二导电类型的离子注入掺杂外延层2，以形成位于外延层2内的漂移区11；酸洗去除第二光刻胶层12，以此在形成阱掺杂区9和漂移区11后，经由酸洗去除第一光刻胶层10和第二光刻胶层12，而在此过程中，通过SiN保护层4防护第二HTO层8，避免其受到酸洗影响，即避免场板收到多道的PRstrip制程影响，保证其厚度均匀，进而保证LDMOS器件的耐压性能。
需要说明的是，根据LDMOS器件的需求参数及设计规格的不同，在离子注入形成阱掺杂区9和漂移区11时，阱掺杂区9和漂移区11的层数可以为多层，或至少为2层。
具体的，阱掺杂区9至少为两层，且第一光刻胶层10的涂敷道数以及第一导电类型的离子注入次数与阱掺杂区9的层数相对应，漂移区11至少为两层，且第二光刻胶层12的涂敷道数以及第二导电类型的离子注入次数与漂移区11的层数相对应，即SiN保护层4防护了第二HTO层8经受多次酸洗去胶程序，以保证第二HTO层8结构均匀。
在一些实施例中，第一导电类型的离子注入次数为2次、4次或5次，第一光刻胶层10的涂敷道数为2道、4道或5道，酸洗去除第一光刻胶层10的次数为2次、4次或5次，第二导电类型的离子注入次数为2次、4次或5次，第二光刻胶层12的涂敷道数为2道、4道或5道，酸洗去除第二光刻胶层12的次数为2次、4次或5次。
可以理解的是，当LDMOS器件为N型LDMOS器件时，第一导电类型为P型，第二导电类型为N型，当LDMOS器件为P型LDMOS器件时，第一导电类型为N型，第二导电类型为P型。
如图2g和2h所示，通过热磷酸漂洗去除SiN保护层4，且暴露第二HTO层8，在外延层2或第二HTO层8上形成栅氧层13，且在栅氧层13上沉积多晶硅栅14，多晶硅栅14部分覆盖第二HTO层8，以用于后续工艺的栅极基础。
其中，通过热磷酸漂洗去除SiN保护层4后的暴露的第二HTO层8的厚度为400Å，以便于第二HTO层8配合多晶硅栅14，发挥其场板作用。
在一些实施例子，栅氧层的沉积厚度为130-160Å，可以理解的是，通过设定栅氧层厚度，一方面可以控制LDMOS器件的阻挡电压，即承受的最大反向电压，同时能够减少栅电压对漂移区的影响，从而使LDMOS器件更加稳定，以此提高LDMOS器件性能。
需要说明的是，结合图3和图4，在多晶硅栅14形成之后，还可以在外延层2进行重掺杂离子注入，用于在阱掺杂区9表层分别形成源极掺杂区15和沟道端掺杂区16，在漂移区11表层形成漏极掺杂区17，进一步的，关于源极掺杂区15、沟道端掺杂区16及漏极掺杂区17，可在后续的工艺中，将源极掺杂区15和沟道端掺杂区16作为共同引出端沉积金属后，形成源电极；将漏极掺杂区17作为引出端沉积金属后，形成漏电极，将多晶硅栅作为引出端沉积金属后，形成栅电极，以便于发挥LDMOS器件功能。
在一些实施例中，在上述暴露第二HTO层8之后，可以在外延层2上沉积出栅氧层13，亦或者利用第二HTO层8形成栅氧层13，且在栅氧层13上沉积部分覆盖第二HTO层8的多晶硅栅14，即栅氧层13可由第二HTO层8的侧边结构替代，具体的，多晶硅栅14可沉积在第二HTO层8上并与第二HTO层8呈阶梯结构，以便于发挥场板和栅极作用，平衡漂移区电场。
另一方面，若栅氧层13应用不同于第二HTO层8的材料沉积在外延层2上，则栅氧层13与第二HTO层8连接，以便于栅氧层13上沉积部分覆盖第二HTO层8的多晶硅栅14，也可以通过第二HTO层8形成多晶硅栅14结构，即栅氧层13由第二HTO层8替代，第二HTO层8呈阶梯结构设计，以便于多晶硅栅14沉积在栅氧层13上并部分覆盖第二HTO层8。
本实施例在使用第二HTO层8作为栅氧层13的情况下，结合HTO层的特性，可以在较低的电场下，实现快速的电子捕获和氧化作用，形成稳定的栅氧层，这对于LDMOS器件的长期可靠性和稳定性是非常重要的，同时HTO层具有较低的介电常数，可以有效降低栅极与漂移区之间的耦合电容，提高LDMOS器件的截止频率和工作速度，且HTO层具有良好的高温稳定性，能够在高温下保持其性能不变，使LDMOS器件具有更好的高温工作性能和可靠性。
在具体实施过程中，在外延层2上沉积用于作为LDMOS器件的场板的第一HTO层3，还具体包括：通过低温化学气相沉积，在炉管内通入二氯硅烷或硅烷与N2O反应，沉积生成第一HTO层3，其中，炉管内的反应压强为5-8Torr，炉管内的反应温度为700-800℃；对第一HTO层3进行退火处理，退火处理的反应压强为1-18Torr，退火处理的反应温度为900-1100℃，用于第一HTO层3的稳定形成以及厚度均匀。
在一些实施例中，炉管内的反应压强为6Torr，炉管内的反应温度为750℃，退火处理的反应压强为9Torr，退火处理的反应温度为1000℃。
请参考图5，为LDMOS器件场板厚度与耐压数值的关系图，图中横向坐标为场板厚度值，纵向坐标为耐压数值，图中A处为本实施例的第二HTO层8作为的场板，其在SiN保护层4的防护下，场板厚度为410Å，对应的耐压数值为32V，而图中B、C、D处则为现有不同LDMOS器件的场板在多道PR strip制程影响下，场板厚度依次消减，且与之对应的耐压数值对应下降，即本实施例的LDMOS器件通过HTO层场板工艺，保证了LDMOS器件的耐压稳定。
请参考图6，为LDMOS器件场板厚度与均匀度标准差的关系图，图中横向坐标为场板厚度值，纵向坐标为均匀度标准差，图中A处为本实施例的第二HTO层8作为的场板，其在SiN保护层4的防护下，场板厚度为410Å，而图中B、C、D处则为现有不同LDMOS器件的场板在多道PR strip制程影响下，场板厚度依次消减，且与之对应的均匀度标准差对应上升，即本实施例的LDMOS器件通过HTO层场板工艺，保证了LDMOS器件场板的均匀性，进而保证了LDMOS器件的耐压稳定。
在LDMOS器件的制备过程中，在衬底1上沉积外延层2，且外延层2上沉积用于作为场板的第一HTO层3，第一HTO层3上沉积SiN保护层4以形成初始场板区5，在SiN保护层4形成之后，光刻并刻蚀初始场板区5以得到包括有第二HTO层8的目标场板区7，在酸洗去除用于在外延层2内形成阱掺杂区9的第一光刻胶层10和用于在外延层2内形成漂移区11的第二光刻胶层12后，通过热磷酸漂洗去除SiN保护层4，暴露第二HTO层8，以此通过SiN保护层4保证HTO层不受PR strip制程影响，保证场板厚度的稳定，进而保证LDMOS器件的耐压性能。
结合图2a-图2h以及图3和图4，本实施例还提供了一种LDMOS器件结构，包括：衬底1，衬底1上沉积有外延层2，外延层2内形成有阱掺杂区9和漂移区11，外延层2上设有栅氧层13和第二HTO层8，栅氧层13横跨阱掺杂区9和漂移区11，栅氧层13上沉积有部分覆盖第二HTO层8的多晶硅栅14；栅氧层13和第二HTO层8为一体成型的相同材料结构或相连接的不同材料结构，第二HTO层8上还沉积有SiN保护层4，SiN保护层4在酸洗去除用于在外延层2内形成阱掺杂区9的第一光刻胶层10和用于在外延层2内形成漂移区11的第二光刻胶层12后经热磷酸漂洗去除。
在具体实施过程中，栅氧层5和第二HTO层8为一体成形的相同材料结构或相连接的不同材料结构，第二HTO层8上还沉积有SiN保护层4。
在一些实施例中，栅氧层5和第二HTO层8为一体成形的相同材料结构，以此节省LDMOS器件的制程工序，提高LDMOS器件性能。
综合上述LDMOS器件结构，通过SiN保护层4保证用作场板的第二HTO层8不受PRstrip影响，保证场板厚度的稳定，进而保证LDMOS器件的耐压性能。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种LDMOS器件的制备方法，其特征在于，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述外延层上沉积用于作为LDMOS器件的场板的第一HTO层；
基于所述第一HTO层，沉积SiN保护层覆盖所述第一HTO层，以形成初始场板区；
光刻并刻蚀所述初始场板区，得到去除了非场板结构的目标场板区，所述目标场板区包括第二HTO层和覆盖所述第二HTO层的所述SiN保护层；
酸洗去除用于在所述外延层内形成阱掺杂区的第一光刻胶层和用于在所述外延层内形成漂移区的第二光刻胶层之后，通过热磷酸漂洗去除用于防护所述第二HTO层的所述SiN保护层，且暴露所述第二HTO层；
在所述外延层上或所述第二HTO层上形成栅氧层，且在所述栅氧层上沉积多晶硅栅，所述多晶硅栅部分覆盖所述第二HTO层。
2.如权利要求1所述的LDMOS器件的制备方法，其特征在于，在炉管内，通过化学气相沉积工艺沉积所述SiN保护层到所述第一HTO层，直至所述SiN保护层覆盖所述第一HTO层，在所述炉管内，所述化学气相沉积工艺沉积所述SiN保护层的反应温度为200-600℃，所述SiN保护层的反应时间为10-300min，所述SiN保护层的沉积厚度为300-1000Å。
3.如权利要求1所述的LDMOS器件的制备方法，其特征在于，所述SiN保护层的沉积厚度为450Å，所述第一HTO层或所述第二HTO层的沉积厚度为200-1200Å，所述栅氧层的沉积厚度为130-160Å。
4.如权利要求1所述的LDMOS器件的制备方法，其特征在于，通过所述热磷酸漂洗去除所述SiN保护层后的暴露的所述第二HTO层的厚度为400Å。
5.如权利要求1所述的LDMOS器件的制备方法，其特征在于，在所述酸洗去除用于在所述外延层内形成阱掺杂区的第一光刻胶层和用于在所述外延层内形成漂移区的第二光刻胶层之前，还包括：
在所述外延层上涂敷所述第一光刻胶层，且对所述第一光刻胶层进行曝光并显影，形成所述第一光刻胶层的一次掩膜图案；
基于所述一次掩膜图案，通过第一导电类型的离子注入掺杂所述外延层，以形成位于所述外延层内的所述阱掺杂区；
酸洗去除所述第一光刻胶层；
在所述外延层上涂敷所述第二光刻胶层，且对所述第二光刻胶层进行曝光并显影，形成所述第二光刻胶层的二次掩膜图案；
基于所述二次掩膜图案，通过第二导电类型的离子注入掺杂所述外延层，以形成位于所述外延层内的所述漂移区；
酸洗去除所述第二光刻胶层。
6.如权利要求5所述的LDMOS器件的制备方法，其特征在于，所述阱掺杂区至少为两层，且所述第一光刻胶层的涂敷道数以及所述第一导电类型的离子注入次数与所述阱掺杂区的层数相对应，所述漂移区至少为两层，且所述第二光刻胶层的涂敷道数以及所述第二导电类型的离子注入次数与所述漂移区的层数相对应。
7.如权利要求6所述的LDMOS器件的制备方法，其特征在于，所述第一导电类型的离子注入次数为2次、4次或5次，所述第一光刻胶层的涂敷道数为2道、4道或5道，酸洗去除所述第一光刻胶层的次数为2次、4次或5次，所述第二导电类型的离子注入次数为2次、4次或5次，所述第二光刻胶层的涂敷道数为2道、4道或5道，酸洗去除所述第二光刻胶层的次数为2次、4次或5次。
8.如权利要求5所述的LDMOS器件的制备方法，其特征在于，当所述LDMOS器件为N型LDMOS器件时，所述第一导电类型为P型，所述第二导电类型为N型，当所述LDMOS器件为P型LDMOS器件时，所述第一导电类型为N型，所述第二导电类型为P型。
9.如权利要求1所述的LDMOS器件的制备方法，其特征在于，所述在所述外延层上沉积用于作为LDMOS器件的场板的第一HTO层，具体包括：
通过低温化学气相沉积，在炉管内通入二氯硅烷或硅烷与N2O反应，沉积生成所述第一HTO层，其中，所述炉管内的反应压强为5-8Torr，所述炉管内的反应温度为700-800℃；
对所述第一HTO层进行退火处理，所述退火处理的反应压强为1-18Torr，所述退火处理的反应温度为900-1100℃。
10.一种LDMOS器件结构，由权利要求1-9任一项所述的LDMOS器件的制备方法制成，其特征在于，包括：
衬底，所述衬底上沉积有外延层，所述外延层内形成有阱掺杂区和漂移区，所述外延层上设有栅氧层和第二HTO层，所述栅氧层横跨所述阱掺杂区和所述漂移区，所述栅氧层上沉积有部分覆盖所述第二HTO层的多晶硅栅；所述栅氧层和所述第二HTO层为一体成型的相同材料结构或相连接的不同材料结构，所述第二HTO层上还沉积有SiN保护层，所述SiN保护层在酸洗去除用于在所述外延层内形成所述阱掺杂区的第一光刻胶层和用于在所述外延层内形成所述漂移区的第二光刻胶层后经热磷酸漂洗去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310554950.8A CN116314288B (zh) | 2023-05-17 | 2023-05-17 | Ldmos器件的制备方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310554950.8A CN116314288B (zh) | 2023-05-17 | 2023-05-17 | Ldmos器件的制备方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314288A CN116314288A (zh) | 2023-06-23 |
| CN116314288B true CN116314288B (zh) | 2023-08-29 |
Family
ID=86794531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310554950.8A Active CN116314288B (zh) | 2023-05-17 | 2023-05-17 | Ldmos器件的制备方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314288B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116959994B (zh) * | 2023-09-21 | 2023-12-29 | 华南理工大学 | 双t结构的ldmos器件制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487011A (zh) * | 2010-12-03 | 2012-06-06 | 上海华虹Nec电子有限公司 | 横向扩散金-氧-半场效应器件的低压倒置阱注入方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN110310892A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| WO2021017601A1 (zh) * | 2019-08-01 | 2021-02-04 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN113745323A (zh) * | 2020-05-29 | 2021-12-03 | 瑞萨电子株式会社 | 半导体器件以及制造半导体器件的方法 |
| CN114709136A (zh) * | 2022-06-07 | 2022-07-05 | 广州粤芯半导体技术有限公司 | Ldmos器件的制备方法 |
| CN114823482A (zh) * | 2022-06-20 | 2022-07-29 | 北京芯可鉴科技有限公司 | 横向扩散金属氧化物半导体的制备方法和器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11374124B2 (en) * | 2018-06-28 | 2022-06-28 | Texas Instruments Incorporated | Protection of drain extended transistor field oxide |
-
2023
- 2023-05-17 CN CN202310554950.8A patent/CN116314288B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487011A (zh) * | 2010-12-03 | 2012-06-06 | 上海华虹Nec电子有限公司 | 横向扩散金-氧-半场效应器件的低压倒置阱注入方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN110310892A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| WO2021017601A1 (zh) * | 2019-08-01 | 2021-02-04 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN113745323A (zh) * | 2020-05-29 | 2021-12-03 | 瑞萨电子株式会社 | 半导体器件以及制造半导体器件的方法 |
| JP2021190548A (ja) * | 2020-05-29 | 2021-12-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN114709136A (zh) * | 2022-06-07 | 2022-07-05 | 广州粤芯半导体技术有限公司 | Ldmos器件的制备方法 |
| CN114823482A (zh) * | 2022-06-20 | 2022-07-29 | 北京芯可鉴科技有限公司 | 横向扩散金属氧化物半导体的制备方法和器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314288A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249505B1 (ko) | 수평형 이중 확산 전력 소자의 제조 방법 | |
| KR100770536B1 (ko) | 고전압 반도체 소자 및 이의 제조 방법 | |
| CN210296383U (zh) | Mosfet器件和碳化硅mosfet器件 | |
| CN116314288B (zh) | Ldmos器件的制备方法及其结构 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| EP0683531B1 (en) | MOSFET with LDD structure and manufacturing method therefor | |
| CN116504840B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| US20090014790A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| CN112133758B (zh) | 功率半导体器件及制造方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN113611608A (zh) | 碳化硅平面栅mosfet的制备方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| CN110634735A (zh) | 双重栅极氧化层生长方法及半导体器件的制造方法 | |
| CN111640674B (zh) | 带有阶梯型氧化层半导体器件及其制作方法 | |
| US11677000B2 (en) | IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| CN115799311B (zh) | 高压碳化硅功率器件终端及其制造方法 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| CN110676220B (zh) | 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品 | |
| CN111710716B (zh) | 一种鳍状半导体器件及其制作方法、电子设备 | |
| CN116564994A (zh) | 一种mosfet器件及其制备方法 | |
| KR100233264B1 (ko) | 아날로그 반도체소자 제조방법 | |
| CN117613072A (zh) | 半导体器件及其制备方法 | |
| CN115863334A (zh) | 一种防静电mos晶圆及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |