CN114823482A - 横向扩散金属氧化物半导体的制备方法和器件 - Google Patents
横向扩散金属氧化物半导体的制备方法和器件 Download PDFInfo
- Publication number
- CN114823482A CN114823482A CN202210698562.2A CN202210698562A CN114823482A CN 114823482 A CN114823482 A CN 114823482A CN 202210698562 A CN202210698562 A CN 202210698562A CN 114823482 A CN114823482 A CN 114823482A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- liner layer
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 108
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 41
- 239000001301 oxygen Substances 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract 2
- 241000293849 Cordylanthus Species 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 238000002360 preparation method Methods 0.000 abstract description 10
- 230000002829 reductive effect Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
Abstract
本公开涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体的制备方法和器件，该方法包括：提供一衬底，在衬底上形成第一衬垫层和第二衬垫层；以图形化的光罩的正光刻胶作为掩膜，刻蚀第一衬垫层和第二衬垫层以形成场氧的开口；对衬底进行热氧化处理，以在开口内形成场氧；去除第二衬垫层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除第一衬垫层；对衬底再次进行热氧化处理，形成牺牲氧化层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除牺牲氧化层。本公开解决了现有LDMOS制造工艺中，在相关步骤会消耗场氧而造成场氧上表面的厚度减少进而导致击穿电压降低的技术问题，提高了LDMOS器件的击穿电压。
Description
技术领域
本公开涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体的制备方法和器件。
背景技术
LDMOS（Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体）具有耐高压，大电流驱动能力和低功耗等特点，目前被广泛应用于在电源管理电路。BCD工艺中，LDMOS与CMOS集成在同一芯片及工艺流程中，LDMOS在本底器区和漂移区的条件与CMOS现有工艺条件共享的前提下，其导通电阻与击穿电压（BV）存在矛盾关系，往往无法满足LDMOS的目标，即高耐压和低特征电阻和导通电阻，给定的工作电压下提供最低的导通电阻（Rsp）。导通电阻是一个重要的指标，在保证击穿电压及输出特性曲线等正常的情况下，Rsp越小越好，产品越有竞争力。
现有的LDMOS，以图1所示的NLDMOS为例，其中101表示在硅衬底/硅外延层上，105表示N型漂移区，106表示P型体区，107表示浅沟槽隔离（Shallow Trench Isolation ，STI）场板介质层，108表示LOCOS场氧化层（Local oxidation of silicon），109表示N型重掺杂区，110表示P型重掺杂区，111表示栅极多晶硅，112表示侧墙，113表示自对准硅化物阻挡层（Self-Aligned Block，SAB），114表示Co Salicide。另一种LDMOS结构是将LOCOS场氧化层108替换为浅沟槽隔离（Shallow Trench Isolation ，STI）场板介质层107 。但是，现有降低LDMOS的导通阻抗的方法就是在不断提高漂移区浓度的同时，通过各种降低表面电场（Resurf）的理论，使其能够完全耗尽，从而获得低导通阻抗，并维持很高的击穿电压。
相关技术中公开了一种LDMOS制备方法，该方法包括：S1）提供一衬底，在所述衬底上依次形成衬垫氧化硅层、衬垫氮化硅层；S2）以图形化的光罩的正光刻胶作为掩膜，刻蚀所述衬垫氮化硅层和衬垫氧化硅层形成场氧的开口；S3）对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧；S4）去除衬垫氮化硅层、氧化硅层，暴露出所述衬底的表面；S5）对所述衬底进行热氧化处理以形成牺牲氧化层，对所述衬底进行离子注入形成漂移区、沟道区以及高温热处理进行激活；S6）去除牺牲氧化层，所述衬底上生长栅极氧化层和栅极多晶硅。但是，上述LDMOS制备方法的S4中去除衬垫氮化硅层和S6中去除牺牲氧化层的步骤都会对LDMOS LOCOS区域的场氧进行消耗，消耗的场氧会导致场氧上表面的厚度减少（具体可参见图2中的衬底150上形成的场氧151的上部分厚度H1小于下部分厚度H2），进而导致击穿电压降低。
因此，有必要提供一种改进了的横向扩散金属氧化物半导体的制备方法。
发明内容
为了解决相关技术中在去除衬垫氮化硅层、去除牺牲氧化层步骤中都会对LDMOSLOCOS区域的场氧进行消耗，消耗的场氧会导致场氧上表面的厚度减少，进而导致击穿电压降低等问题。
本发明提供一种LDMOS场氧化层结构的制备方法，在不增加光刻板的同时，采用两次负光刻胶工艺保护LDMOS场氧区域的场氧厚度，使得场氧下端电流路径不改变的同时增加场氧厚度，实现不改变LDMOS的导通电阻下提高击穿电压。
第一方面，本公开实施例中提供了一种横向扩散金属氧化物半导体的制备方法，包括：提供一衬底，在所述衬底上形成第一衬垫层和第二衬垫层；以图形化的光罩的正光刻胶作为掩膜，刻蚀所述第一衬垫层和所述第二衬垫层以形成场氧的开口；对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧；去除所述第二衬垫层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述第一衬垫层；对所述衬底再次进行热氧化处理，形成牺牲氧化层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述牺牲氧化层。
根据本公开的实施例， 采用图形化的光罩的负光刻胶作为掩膜，刻蚀所述第一衬垫层，使所述LOCOS场氧的“鸟嘴”结构部分外露于所述衬底。
根据本公开的实施例，所述刻蚀为湿法刻蚀。
根据本公开的实施例，还包括：通过刻蚀工艺对所述第一衬垫层的中央区域进行部分刻蚀，使所述开口的底部凹进所述第一衬垫层内。
根据本公开的实施例，所述对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧包括：LOCOS场氧的区域包括自所述衬底向外突出的外露部分和内凹部分，所述外露部分与内凹部分呈轴对称状；和/或所述LOCOS场氧的区域的结构高度为100A~4000A。
根据本公开的实施例，所述“鸟嘴”结构形成于所述外露部分和内凹部分的连接部分，所述“鸟嘴”结构包括自所述衬底的上表面向上且向中心侧延伸的第一曲面部和自所述衬底的上表面向下且向中心侧延伸的第二曲面部。
根据本公开的实施例，采用图形化的光罩的正光刻胶作为掩膜，刻蚀所述第二衬垫层，并进一步刻蚀所述第一衬垫层的部分区域，以形成场氧的开口，其中，所述第一衬垫层为氧化硅层，所述第二衬垫层为氮化硅层。
根据本公开的实施例，所述牺牲氧化层为通过化学气相沉积或炉管热氧化的方式形成的氧化硅层；所述牺牲氧化层的厚度20A~1000A。
根据本公开的实施例，还包括：在去除所述牺牲氧化层之后，在所述衬底上生长栅极氧化层和栅极多晶硅层。
根据本公开的实施例，在所述横向扩散金属氧化物半导体的层结构中，所述“鸟嘴”结构部分贯穿所述栅极氧化层，且所述“鸟嘴”结构部分嵌入所述栅极多晶硅层内。
根据本公开的实施例，所述栅极多晶硅层的中央区域包括与所述“鸟嘴”结构相对应的外凸部分。
根据本公开的实施例，所述衬底包括如下衬底中的一种或多种组合：绝缘体上SOI硅基底、体硅基底、锗基底、锗硅基底、磷化铟InP基底、砷化镓GaAs基底或者绝缘体上锗基底。
根据本公开的实施例，所述第一衬垫层的结构厚度为20A~700A，所述第二衬垫层的结构厚度为100A~3000A。
第二方面，本公开实施例中提供了一种横向扩散金属氧化物半导体器件，所述半导体器件为采用如本发明第一方面的制备方法制备得到的器件。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出现有的横向扩散金属氧化物半导体的一示例的结构图。
图2示出现有的横向扩散金属氧化物半导体的制备方法中场氧厚度的一示例的结构图。
图3示出根据本公开实施例的横向扩散金属氧化物半导体的制备方法的一示例的流程图。
图4示出根据本公开实施例的横向扩散金属氧化物半导体的制备方法的另一示例的流程图。
图5示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法的局部结构形成处理的一示例的示意图。
图6示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成场氧的开口的制备过程示意图。
图7示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成的“鸟嘴”结构的制备过程示意图。
图8示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中去除LOCOS场氧区域外的第一衬垫层的制备过程示意图。
图9示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成牺牲氧化层的制备过程示意图。
图10示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成栅极氧化层和栅极多晶硅层的制备过程示意图。
具体实施方式
下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。
在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
在本公开中，如涉及对用户信息或用户数据的获取操作或向他人展示用户信息或用户数据的操作，则所述操作均为经用户授权、确认，或由用户主动选择的操作。
由于现有制备方法中在去除衬垫氮化硅层、去除牺牲氧化层步骤中都会对LDMOSLOCOS区域的场氧进行消耗，因消耗的场氧会导致场氧上表面的厚度减少，进而导致击穿电压降低等问题。
针对如上问题，为了在不增加光刻板的同时，在场氧下端电流路径不改变的同时，增加场氧厚度，并且在不改变LDMOS的导通电阻的情况下提高击穿电压。本发明提出一种横向扩散金属氧化物半导体的制备方法，包括；提供一衬底，在所述衬底上依次形成衬垫氧化硅层、衬垫氮化硅层；以图形化的光罩的正光刻胶作为掩膜，刻蚀所述衬垫氮化硅层和衬垫氧化硅层形成场氧的开口；对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧，去除衬垫氮化硅层；以相同的图形化的光罩的负光刻胶作为掩膜，湿法刻蚀去除衬底氧化层，形成场氧区域内保护而场氧区域外暴露出所述衬底的表面；对所述衬底进行热氧化处理以形成牺牲氧化层，对所述衬底进行离子注入形成漂移区、沟道区以及高温热处理进行激活；以相同的图形化的光罩的负光刻胶作为掩膜，湿法刻蚀去除牺牲氧化层，形成场氧区域内保护而场氧区域外暴露出所述衬底的表面；所述衬底上生长栅极氧化层和栅极多晶硅。由此，本发明采用两次负光刻胶工艺保护LDMOS场氧区域的场氧厚度，在不增加光刻板的同时，且在场氧下端电流路径不改变的同时增加了场氧厚度，并实现了在不改变LDMOS的导通电阻下提高击穿电压。
实施例1
图3示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法的一示例的流程图。如图3所示，所述制备方法包括以下步骤S101 - S107：
步骤S101，提供一衬底，在所述衬底上形成第一衬垫层和第二衬垫层。
在该步骤中，例如使用绝缘体上（silicon-on-insulator，SOI）硅基底、体硅（bulksilicon）基底、锗基底、锗硅基底、磷化铟（InP）基底、砷化镓（GaAs）基底或者绝缘体上锗基底作为衬底。
进一步地，在所述衬底上形成第一衬垫层和第二衬垫层。
步骤S102，以图形化的光罩的正光刻胶作为掩膜，刻蚀所述第一衬垫层和所述第二衬垫层以形成场氧的开口。
在该步骤中，优选使用干法刻蚀工艺依次刻蚀所述第二衬垫层和第一衬垫层的中央区域。
具体地，没有完全刻蚀掉所述第一衬垫层的中央区域，即所述第一衬垫层的中央区域还保留有指定厚度的剩余部分。
进一步地，经上述刻蚀，形成开口或缺口以用于形成场氧。
步骤S103，对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧。
具体地，LOCOS场氧204区域包括外露部分和内凹部分的连接部分，所述“鸟嘴”结构形成于所述外露部分和内凹部分的连接部分。
步骤S104，去除所述第二衬垫层。
步骤S105，使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述第一衬垫层。
步骤S106，对所述衬底再次进行热氧化处理，形成牺牲氧化层。
步骤S107，使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述牺牲氧化层。
实施例2
参照图4~图10图下面将结合具体示例说明本发明的制备方法的各处理步骤。
图4示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法的另一示例的流程图。而图5示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法的局部结构形成处理的一示例的示意图。
在图4的实施例中，本发明的横向扩散金属氧化物半导体的制备方法包括步骤S401～S408。所述制备方法通过三次相同图形化的掩膜分别在LOCOS场氧形成处理与刻蚀处理中保护LOCOS场氧的厚度不被减薄，并获得具有“鸟嘴”结构、且呈轴对称状的LOCOS场氧。因此，能够在不增加光刻板的同时，且在场氧下端电流路径不改变的同时增加了场氧厚度，并实现了在不改变LDMOS的导通电阻下提高击穿电压。以下将参照图4和图5说明本实施例各步骤的具体处理过程。
首先，在步骤S401中，提供一衬底，在所述衬底上形成第一衬垫层和第二衬垫层。
如图4所示，提供一衬底200。具体地，所述衬底200例如是如下衬底中的多种组合，例如两种以上或者更多种以上：绝缘体上（silicon-on-insulator，SOI）硅基底、体硅（bulksilicon）基底、锗基底、锗硅基底、磷化铟（InP）基底、砷化镓（GaAs）基底以及绝缘体上锗基底。
需要说明的是，上述仅作为可选实施方式进行说明，不能理解成对本发明的限制。所述衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆。
进一步地，例如通过化学气相沉积或炉管热氧化的方式，在所述衬底200上依次形成第一衬垫层201和第二衬垫层202（可参见图5），所述第一衬垫层201为氧化硅层，所述第二衬垫层202为氮化硅层。
优选地，所述第一衬垫层201的结构厚度为20A~700A，所述第二衬垫层202的结构厚度为100A~3000A。
需要说明的是，上述仅作为可选实施方式进行说明，不能理解成对本发明的限制。
接下来，在步骤S402中，以图形化的光罩的正光刻胶作为掩膜，刻蚀所述第一衬垫层和所述第二衬垫层以形成场氧的开口。
图6示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成场氧的开口的制备过程示意图。
从图6中可知，所述场氧的开口K（下文中，有时也简称为“场氧开口K”或“开口”）位于中央区域，该开口K呈矩形，但是不限于此，在其他实施方式中，还可以为方形或其他多边形，上述仅作为优选的示例进行说明，不能理解成对本发明的限制。
对于所述场氧的开口的形成，例如采用图形化的光罩的正光刻胶203作为掩膜，刻蚀所述第二衬垫层202，优选使用干法刻蚀工艺刻蚀所述第二衬垫层202的中央区域。
进一步地，通过刻蚀工艺对所述第一衬垫层201的中央区域进行部分刻蚀，使所述开口K的底部凹进所述第一衬垫层201内。
优选使用干法刻蚀工艺刻蚀所述第一衬垫层201的部分区域，具体为第一衬垫层201的中央区域（该中央区域与刻蚀第二衬垫层202的中央区域相对应）的部分区域，即保留所述第一衬垫层201的指定厚度而非完全刻蚀第一衬垫层201的中央区域，以形成场氧的开口K。具体可参见图6。
可选地，所述第一衬垫层201的刻蚀厚度大于所述第一衬垫层201的剩余厚度。
需要说明的是，上述仅作为可选的示例进行说明，不能理解成对本发明的限制。在其他实施方式中，只要能够保证所述剩余厚度大于所述指定厚度（或指定值），且保护所述衬底200的上表面不被干法刻蚀所损伤即可。
接下来，在步骤S403中，对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧。
具体地，通过湿法刻蚀工艺刻蚀场氧开口K内的第一衬垫层201（即所述第一衬垫层201的剩余部分），并进一步刻蚀所述衬底200，使得所述衬底200的上表面从场氧开口区域内暴露出来，并且刻蚀掉所述衬底200的部分中央区域。
进一步地，去除光刻胶，对所述衬底200进行热氧化处理，以在所述开口（即所述场氧的开口K）内形成具有“鸟嘴”结构的LOCOS场氧204，具体参见图7。
优选地，采用与步骤S402中相同的图形化的光罩的负光刻胶205作为掩膜，刻蚀所述第一衬垫层201，使所述LOCOS场氧204的“鸟嘴”结构部分外露于所述衬底200，具体可参见图7和图8。
具体地，LOCOS场氧204区域包括自所述衬底200向外突出的外露部分和内凹部分，所述外露部分与内凹部分呈轴对称状。
需要说明的是，在本实施方式中，对于LOCOS场氧204区域的外露部分与内凹部分（截面形状）呈轴对称状，但不限于此，上述仅作为可选示例进行说明，不能理解成对本发明的限制，在其他实施方式中，所述外露部分的结构高度和内凹部分的结构高度可以因为结构高度需要或者工艺等因素的不同而相等或不相等。
可选地，所述LOCOS场氧的区域的结构高度为100A~4000A
具体地，所述“鸟嘴”结构形成于所述外露部分和内凹部分的连接部分。
更具体地，所述“鸟嘴”结构包括自所述衬底200的上表面向上且向中心侧延伸的第一曲面部和自所述衬底200的上表面向下且向中心侧延伸的第二曲面部，具体地可参见图7和图8。
对于第一曲面部和第二曲面部，在该实施方式中，为由多段曲线组成。
需要说明的是，上述仅作为优选示例进行说明，不能理解成对本发明的限制，在其他实施方式中，所述第一曲面部和第二曲面部可以由多段线段和多段曲线组成，还可以仅由多段线段组成。
接下来，在步骤S404中，去除所述第二衬垫层。
具体地，通过刻蚀或其他方式去除第二衬垫层202的外周部分，该外周部分位于所述LOCOS场氧的区域的外周区域。
接下来，在步骤S405中，使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述第一衬垫层。
具体地，使用与步骤402中相同的图形化的光罩，采用负光刻胶205作为掩膜，刻蚀去除第一衬垫层201，在所述LOCOS场氧的区域内通过负光刻胶205保护场氧不被刻蚀，所述LOCOS场氧的区域外的部分第一衬垫层201被刻蚀掉并暴露出所述衬底200的表面，即所述外露部分暴露于所述衬底200的表面，具体参见图8。
优选地，使用湿法刻蚀去除第一衬垫层201。
通过采用两次负光刻胶工艺保护LDMOS场氧区域的场氧厚度，在不增加光刻板的同时，且在场氧下端电流路径不改变的同时增加了场氧厚度，并实现了在不改变LDMOS的导通电阻下提高击穿电压。
需要说明的是，上述仅作为优选示例进行说明，不能理解成对本发明的限制。
接下来，在步骤S406中，对所述衬底再次进行热氧化处理，形成牺牲氧化层。
具体地，在刻蚀去除第一衬垫层201之后，对所述衬底200再次进行热氧化处理，例如通过化学气相沉积或炉管热氧化的方式形成牺牲氧化层206，具体参见图9。
更具体地，该牺牲氧化层206例如为氧化硅层。
进一步地，所述牺牲氧化层的厚度20A~1000A。
需要说明的是，上述仅作为优选示例进行说明，不能理解成对本发明的限制。
接下来，在步骤S407中，使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述牺牲氧化层。
具体地，使用与步骤S402和步骤S405中相同的图形化的光罩，采用相同的负光刻胶205作为掩膜，湿法刻蚀去除牺牲氧化层206。
在LOCOS场氧的区域内通过负光刻胶205保护场氧不被湿法刻蚀，所述LOCOS场氧的区域外的部分第一衬垫层201被湿法刻蚀掉并暴露出所述衬底的表面。
通过采用与刻蚀形成LOCOS场氧时相同的掩膜，在去除第二衬垫层和牺牲氧化层时增设负光刻胶掩模，以保护LOCOS场氧不被减薄，即通过三次相同图形化的掩膜分别在形成与刻蚀处理中保护LOCOS场氧的厚度不被减薄。因此，能够在不增加光刻板的同时，且在场氧下端电流路径不改变的同时增加了场氧厚度，并实现了在不改变LDMOS的导通电阻下提高击穿电压。
图10示出根据本公开的实施例的横向扩散金属氧化物半导体的制备方法中形成栅极氧化层和栅极多晶硅层的制备过程示意图。
参见图4和图10，在该实施方式中，所述制备方法还包括步骤S408，在该步骤S408中，在去除所述牺牲氧化层之后，在所述衬底上生长栅极氧化层207和栅极多晶硅层208。
具体地，如图10所示，在所述横向扩散金属氧化物半导体的层结构中，所述“鸟嘴”结构部分贯穿所述栅极氧化层207，且所述“鸟嘴”结构部分嵌入所述栅极多晶硅层208内。
进一步地，所述栅极多晶硅层208的中央区域包括与所述“鸟嘴”结构相对应的外凸部分。
实施例3
本公开实施例还公开了一种横向扩散金属氧化物半导体器件，所述横向扩散金属氧化物半导体器件包括采用实施例1或2中任一项方法制备得到的半导体器件。
具体地，所述横向扩散金属氧化物半导体器件（下文中也简称为半导体器件）包括具有“鸟嘴结构”的LOCOS场氧204，并且包括自下而上依次层叠的衬底层200、栅极氧化层207和栅极多晶硅层208。
更具体地，所述LOCOS场氧的区域包括自所述衬底200向外突出的外露部分和内凹部分，所述外露部分与内凹部分呈轴对称状，即，所述外露部分的结构高度和内凹部分的结构高度相等。
可选地，所述LOCOS场氧204的区域的结构高度为100A~4000A。
具体地，所述“鸟嘴”结构形成于所述外露部分和内凹部分的连接部分。
更具体地，所述“鸟嘴”结构包括自所述衬底200的上表面向上且向中心侧延伸的第一曲面部和自所述衬底200的上表面向下且向中心侧延伸的第二曲面部。
对于第一曲面部和第二曲面部，在该实施方式中，为由多段曲线组成。
需要说明的是，上述仅作为优选示例进行说明，不能理解成对本发明的限制，在其他实施方式中，所述第一曲面部和第二曲面部可以由多段线段和多段曲线组成，还可以仅由多段线段组成。此外，在本实施例3中，省略与实施例1和实施例2相同部分的说明。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (14)
1.一种横向扩散金属氧化物半导体的制备方法，其特征在于，包括：
提供一衬底，在所述衬底上形成第一衬垫层和第二衬垫层；
以图形化的光罩的正光刻胶作为掩膜，刻蚀所述第一衬垫层和所述第二衬垫层以形成场氧的开口；
对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧；
去除所述第二衬垫层；
使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述第一衬垫层；
对所述衬底再次进行热氧化处理，形成牺牲氧化层；
使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除所述牺牲氧化层。
2.根据权利要求1所述的制备方法，其特征在于，
采用图形化的光罩的负光刻胶作为掩膜，刻蚀所述第一衬垫层，使所述LOCOS场氧的“鸟嘴”结构部分外露于所述衬底。
3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀为湿法刻蚀。
4.根据权利要求1所述的制备方法，其特征在于，还包括：
通过刻蚀工艺对所述第一衬垫层的中央区域进行部分刻蚀，使所述开口的底部凹进所述第一衬垫层内。
5.根据权利要求1所述的制备方法，其特征在于，所述对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧包括：
LOCOS场氧的区域包括自所述衬底向外突出的外露部分和内凹部分，所述外露部分与内凹部分呈轴对称状；和/或
所述LOCOS场氧的区域的结构高度为100A~4000A。
6.根据权利要求5所述的制备方法，其特征在于，所述“鸟嘴”结构形成于所述外露部分和内凹部分的连接部分，所述“鸟嘴”结构包括自所述衬底的上表面向上且向中心侧延伸的第一曲面部和自所述衬底的上表面向下且向中心侧延伸的第二曲面部。
7.根据权利要求1所述的制备方法，其特征在于，
采用图形化的光罩的正光刻胶作为掩膜，刻蚀所述第二衬垫层，并进一步刻蚀所述第一衬垫层的部分区域，以形成场氧的开口，其中，所述第一衬垫层为氧化硅层，所述第二衬垫层为氮化硅层。
8.根据权利要求1所述的制备方法，其特征在于，
所述牺牲氧化层为通过化学气相沉积或炉管热氧化的方式形成的氧化硅层；
所述牺牲氧化层的厚度20A~1000A。
9.根据权利要求1所述的制备方法，其特征在于，还包括：
在去除所述牺牲氧化层之后，在所述衬底上生长栅极氧化层和栅极多晶硅层。
10.根据权利要求9所述的制备方法，其特征在于，在所述横向扩散金属氧化物半导体的层结构中，所述“鸟嘴”结构部分贯穿所述栅极氧化层，且所述“鸟嘴”结构部分嵌入所述栅极多晶硅层内。
11.根据权利要求9所述的制备方法，其特征在于，所述栅极多晶硅层的中央区域包括与所述“鸟嘴”结构相对应的外凸部分。
12.根据权利要求1所述的制备方法，其特征在于，所述衬底包括如下衬底中的一种或多种组合：
绝缘体上SOI硅基底、体硅基底、锗基底、锗硅基底、磷化铟InP基底、砷化镓GaAs基底或者绝缘体上锗基底。
13.根据权利要求1所述的制备方法，其特征在于，所述第一衬垫层的结构厚度为20A~700A，所述第二衬垫层的结构厚度为100A~3000A。
14.一种横向扩散金属氧化物半导体器件，其特征在于：
所述半导体器件为采用如权利要求1-13中任一项所述的制备方法制备得到的器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210698562.2A CN114823482B (zh) | 2022-06-20 | 2022-06-20 | 横向扩散金属氧化物半导体的制备方法和器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210698562.2A CN114823482B (zh) | 2022-06-20 | 2022-06-20 | 横向扩散金属氧化物半导体的制备方法和器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823482A true CN114823482A (zh) | 2022-07-29 |
| CN114823482B CN114823482B (zh) | 2022-09-02 |
Family
ID=82521756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210698562.2A Active CN114823482B (zh) | 2022-06-20 | 2022-06-20 | 横向扩散金属氧化物半导体的制备方法和器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823482B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108520A1 (en) * | 2005-11-07 | 2007-05-17 | Macronix International Co., Ltd. | Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same |
| US20100102388A1 (en) * | 2008-10-29 | 2010-04-29 | Tower Semiconductor Ltd. | LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same |
| CN101924059A (zh) * | 2009-06-13 | 2010-12-22 | 无锡华润上华半导体有限公司 | 一种场氧化隔离制造方法 |
| CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| CN106876337A (zh) * | 2017-01-04 | 2017-06-20 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
| CN110957370A (zh) * | 2019-12-27 | 2020-04-03 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
-
2022
- 2022-06-20 CN CN202210698562.2A patent/CN114823482B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108520A1 (en) * | 2005-11-07 | 2007-05-17 | Macronix International Co., Ltd. | Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same |
| US20100102388A1 (en) * | 2008-10-29 | 2010-04-29 | Tower Semiconductor Ltd. | LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same |
| CN101924059A (zh) * | 2009-06-13 | 2010-12-22 | 无锡华润上华半导体有限公司 | 一种场氧化隔离制造方法 |
| CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| CN106876337A (zh) * | 2017-01-04 | 2017-06-20 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
| CN110957370A (zh) * | 2019-12-27 | 2020-04-03 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116314288B (zh) * | 2023-05-17 | 2023-08-29 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823482B (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9728632B2 (en) | Deep silicon via as a drain sinker in integrated vertical DMOS transistor | |
| US7671408B2 (en) | Vertical drain extended MOSFET transistor with vertical trench field plate | |
| TWI525821B (zh) | Mosfet元件與其形成方法 | |
| US10014206B1 (en) | Trench isolated IC with transistors having locos gate dielectric | |
| US8603918B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN114823482B (zh) | 横向扩散金属氧化物半导体的制备方法和器件 | |
| CN114883266A (zh) | Ldmos器件及其制备方法 | |
| US7718505B2 (en) | Method of forming a semiconductor structure comprising insulating layers with different thicknesses | |
| KR20210011671A (ko) | Ldmos 반도체 소자 및 제조방법 | |
| US6284610B1 (en) | Method to reduce compressive stress in the silicon substrate during silicidation | |
| CN110729347A (zh) | Nldmos器件的制造方法及该nldmos器件 | |
| US20070221999A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN109216275B (zh) | 被动装置结构及其制造方法 | |
| CN113990945B (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| US11756794B2 (en) | IC with deep trench polysilicon oxidation | |
| CN114843189A (zh) | 半导体器件及其制作方法 | |
| CN111785639B (zh) | Ldmos晶体管及其制备方法 | |
| CN114649210A (zh) | 竖直沟道硅场效应晶体管的制造工艺 | |
| CN109841517B (zh) | 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管 | |
| US6905935B1 (en) | Method for fabricating a vertical bipolar junction transistor | |
| US20200044029A1 (en) | Field-effect transistors with a grown silicon-germanium channel | |
| US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
| TWI830292B (zh) | 具有多重厚度緩衝介電層的橫向擴散金屬氧化物半導體裝置 | |
| US20240088157A1 (en) | Semiconductor device structures isolated by porous semiconductor material | |
| EP4254505A1 (en) | Field-effect transistors having a gate electrode positioned inside a substrate recess |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |