CN109841517B - 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管 - Google Patents

制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管 Download PDF

Info

Publication number
CN109841517B
CN109841517B CN201811395128.7A CN201811395128A CN109841517B CN 109841517 B CN109841517 B CN 109841517B CN 201811395128 A CN201811395128 A CN 201811395128A CN 109841517 B CN109841517 B CN 109841517B
Authority
CN
China
Prior art keywords
region
base
type
gate oxide
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811395128.7A
Other languages
English (en)
Other versions
CN109841517A (zh
Inventor
A·萨多夫尼科夫
N·拉沃洛斯卡亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109841517A publication Critical patent/CN109841517A/zh
Application granted granted Critical
Publication of CN109841517B publication Critical patent/CN109841517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管。本申请公开一种制造晶体管(100)的方法，其包括：在半导体中注入掺杂剂以形成具有第一类型的多数载流子的集电极区(102)，在集电极区中注入掺杂剂以形成基极区(104)，在基极区上形成栅极氧化物(114)，在栅极氧化物上形成栅极材料(116)，形成栅极材料和栅极氧化物以留下基极区的发射极区域未被覆盖，形成发射极区(106)，以及形成电介质(118)以覆盖发射极区的第一区域(108)以及栅极材料和栅极氧化物的第一侧壁(402)，同时留下发射极区的第二区域(110)未被覆盖。在电介质和发射极区的第二区域上方沉积金属，并且对半导体进行退火以在发射极区的第二区域中形成硅化物(202)。

Description

制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧 壁上的电介质的晶体管
背景技术
双极结型晶体管通常用于许多高性能模拟应用(例如音频放大器)中以放大或缓冲模拟信号。在这样的应用中，希望双极结型晶体管表现出相对低的1/f噪声和“爆米花”噪声(popcorn noise)，并且还具有相对高的晶体管β值。
发明内容
根据至少一个实施例，一种制造晶体管的方法包括：在半导体中注入掺杂剂以形成具有第一类型的多数载流子的集电极区；在集电极区中注入掺杂剂以形成具有第二类型的多数载流子的基极区；在基极区上形成栅极氧化物；在栅极氧化物上形成栅极材料；形成栅极材料和栅极氧化物以留下基极区的发射极区域未被覆盖；在发射极区域中注入掺杂剂以形成具有第一类型的多数载流子的发射极区；形成电介质以覆盖发射极区的第一区域以及栅极材料和栅极氧化物的第一侧壁，并留下发射极区的第二区域未被覆盖；在电介质和发射极区的第二区域上方沉积金属；并且对半导体进行退火以在发射极区的第二区域中形成硅化物，其中在对半导体退火以形成硅化物之前，执行形成电介质以覆盖发射极区的第一区域以及栅极材料和栅极氧化物的第一侧壁。
根据至少一个实施例，电介质包括硅化物挡块(block)。
根据至少一个实施例，该方法还包括：形成栅极材料和栅极氧化物，以留下基极区的基极接触漏极区域未被覆盖；并且在基极区的基极接触区域中注入掺杂剂，以形成具有第二类型的多数载流子的基极接触区。
根据至少一个实施例，该方法还包括：形成电介质以覆盖基极接触区的第一区域以及栅极材料和栅极氧化物的第二侧壁，并且留下基极接触区的第二区域未被覆盖；在基极接触区的第二区域上方沉积金属；并且当对半导体进行退火时，在基极接触区的第二区域中形成硅化物，其中在对半导体进行退火以形成硅化物之前，执行形成电介质以覆盖基极接触区的第一区域以及栅极材料和栅极氧化物的第二侧壁。
根据至少一个实施例，电介质包括二氧化硅。
根据至少一个实施例，栅极材料包括多晶硅。
根据至少一个实施方案，金属包含钨。
根据至少一个实施例，该方法还包括去除未形成硅化物的金属。
根据至少一个实施例，第一类型的多数载流子是空穴，并且第二类型的多数载流子是电子。
根据至少一个实施例，该方法还包括：在集电极区中注入掺杂剂以形成具有第一类型的多数载流子的阱；在该阱中注入掺杂剂以形成具有第一类型的多数载流子的集电极接触区；在集电极接触区上方沉积金属；以及当对半导体进行退火时，在集电极接触区形成硅化物。
根据至少一个实施例，制造晶体管的第二方法包括：在半导体中注入掺杂剂以形成具有第一类型的多数载流子的集电极区；在集电极区中注入掺杂剂以形成具有第二类型的多数载流子的基极区；在半导体上生长栅极氧化物；在栅极氧化物上沉积栅极材料；蚀刻栅极材料和栅极氧化物以暴露由栅极材料和栅极氧化物的第一侧壁围绕的基极区的发射极区域，并暴露基极区的基极接触区域，基极接触区域围绕栅极材料和栅极氧化物的第二侧壁；在发射极区域中注入掺杂剂以形成具有第一类型的多数载流子的发射极区；在基极区的基极接触区域中注入掺杂剂以形成具有第二类型的多数载流子的基极接触区；在半导体上方沉积电介质；蚀刻电介质以覆盖栅极材料和栅极氧化物的第一侧壁，蚀刻后的电介质暴露半导体的一部分；在电介质和半导体的暴露部分上方沉积金属；并且对半导体进行退火以在半导体的暴露部分中形成硅化物。
根据至少一个实施例，制造晶体管的第二方法还包括蚀刻电介质以覆盖栅极材料和栅极氧化物的第二侧壁。
根据至少一个实施例，在制造晶体管的第二方法中，电介质包括二氧化硅，并且第二方法还包括从电介质中去除金属。
根据至少一个实施例，在制造晶体管的第二方法中，第一类型的多数载流子是空穴，并且第二类型的多数载流子是电子。
根据至少一个实施例，一种晶体管包括：具有第一类型的多数载流子的集电极区；具有第二类型的多数载流子的基极区；具有第一类型的多数载流子的发射极区，该发射极区具有第一区域和第二区域；硅化物，其中该硅化物被形成在发射极区的第二区域中；在基极区上方的栅极氧化物；以及在栅极氧化物上的栅极材料，该栅极材料和栅极氧化物具有第一侧壁，其中在发射极区的第二区域中形成的硅化物与第一侧壁分开至少0.1微米的距离。
根据至少一个实施例，发射极区的第一区域围绕发射极区的第二区域，并且第一侧壁围绕发射极区的第一区域。
根据至少一个实施例，该晶体管还包括在基极区中具有第二类型的多数载流子的基极接触区，其中该基极接触区具有第一区域和第二区域，并且其中在基极接触区的第二区域中形成硅化物。
根据至少一个实施例，其中栅极材料和栅极氧化物具有第二侧壁，基极接触区的第二区域围绕基极接触区的第一区域，并且基极接触区的第一区域围绕第二侧壁。
根据至少一个实施例，还包括在第一侧壁上和在发射极区的第一区域上形成的硅化物挡块。
根据至少一个实施例，在该晶体管中，第一类型的多数载流子是空穴，并且第二类型的多数载流子是电子。
附图说明
将参考附图具体描述各种示例，在附图中：
图1示出根据各种示例的说明性晶体管；
图2示出根据各种示例的说明性晶体管；
图3示出根据各种示例的说明性晶体管；
图4示出根据各种示例的说明性晶体管；
图5示出根据各种示例的说明性晶体管；以及
图6示出根据各种示例的说明性晶体管制造工艺。
具体实施方式
在许多高性能模拟应用中，双极结型晶体管(BJT)通常用于放大、缓冲或调节模拟信号。在这些应用中，希望晶体管具有相对高的β值，并具有相对低的1/f噪声和“爆米花”噪声。在当前的制造工艺技术中，可能难以实现这两个设计目标。将晶体管中的发射极触点与基极触点分开的硅化物挡块可用于保持相对高的β值，但是这种设计不会减轻噪声。为了减轻噪声，可以在发射极触点和基极触点之间设置由多晶硅栅极保护的栅极氧化物，但是在当前的制造工艺技术中，多晶硅栅极限定了发射极接触区域和基极接触区域，因此在这些区域上形成硅化物可能导致相对低的β值。期望有一种制造工艺和晶体管设计能保持相对高的β值，并具有相对低的1/f噪声和“爆米花”噪声。
根据所公开的实施例，一种晶体管包括在栅极氧化物上设置于发射极区和基极接触区之间的栅极材料，其中在形成硅化物之前在栅极材料和栅极氧化物的第一侧壁上形成电介质。在第一侧壁上形成的电介质用作硅化物挡块(block)，防止硅化物在第一侧壁上形成，使得硅化物不在发射极区的整个区域上形成并且与第一侧壁相距一定距离。在一些实施例中，在发射极区上形成的硅化物与第一侧壁分开0.1微米至1微米的距离。如下所述，第一侧壁上的硅化物挡块有助于降低1/f噪声和“爆米花”噪声，同时保持相对高的晶体管β值。根据所公开的实施例，在形成硅化物之前，在栅极材料和栅极氧化物的第二侧壁上形成电介质。
图1示出根据一个实施例的说明性晶体管100。该说明性晶体管100是双极结型晶体管(BJT)，并且包括集电极区102、基极区104和发射极区106。在一些实施例中，说明性晶体管100是PNP晶体管，其中集电极区102和发射极区106是P型半导体，而基极区104是N型半导体。对于PNP晶体管，可以通过将受主掺杂剂注入到硅半导体中来制造集电极区102和发射极区106，并且可以通过将施主掺杂剂注入到硅半导体中来制造基极区104。
图1呈现了说明性晶体管100的横截面切片，并且未按比例绘制。图1未示出在后段工艺(BEOL)流程中制造的各种通孔和金属层，这些通孔和金属层将说明性晶体管100连接到其他器件(未示出)以形成电路。
在一些实施例中，说明性晶体管100是NPN晶体管，其中集电极区102和发射极区106是N型半导体，而基极区104是P型半导体。更一般地，集电极区102和发射极区106可以被描述为具有第一类型的多数载流子，而基极区104可以被描述为具有第二类型的多数载流子。对于一些实施例，空穴可以是第一类型的多数载流子，而电子可以是第二类型的多数载流子。
在描述实施例时，在不失一般性的情况下，示出并描述了PNP晶体管，但是通过考虑存在第一类型的多数载流子和第二类型的多数载流子，这些实施例的描述适用于NPN晶体管，其中对于一些实施例，电子和空穴分别是第一类型的多数载流子和第二类型的多数载流子，而对于其他实施例，空穴和电子分别是第一类型的多数载流子和第二类型的多数载流子。
图1未示出在其中形成集电极区102的半导体衬底，图1也未示出作为晶片的一部分的半导体衬底，其中其他器件可以与说明性晶体管100集成在该晶片内。可以在形成于半导体衬底中的阱内制造集电极区102，并且可以存在浅沟槽隔离(STI)区以将说明性晶体管100与其他器件(未示出)隔离。在其上制造说明性晶体管100的半导体材料可以是从籽晶生长的晶体硅获得的，或者半导体材料还可以包括在半导体衬底上生长的外延层。
图2示出根据一个实施例的说明性晶体管100，其中更详细地示出图1中的若干组件。图3示出根据一个实施例的说明性晶体管100，其中关于不同的视图方向更详细地示出了图1中的若干组件。
图1、图2和图3中所示的坐标系101示出了这些图中描绘的视图取向之间的关系。在图1中，坐标系101使其x轴和z轴处于图的页面中，其中y轴(未示出)指向图的页面内。在该取向中，坐标系101的x-y平面平行于在其上制造说明性晶体管100的半导体的表面。
在图2中，坐标系101具有如图1所示的相同的取向。在图3中，坐标系101使其x轴和y轴处于图的页面中，其中z轴(未示出)指向图的页面外。图3中所示的坐标系101的x-y平面仍然平行于在其上制造说明性晶体管100的半导体的表面，但是图3中所示的视图的取向可以被描述为俯视说明性晶体管100。图1、图2和图3未示出针对操作电路制造的说明性晶体管100的所有组件，并且这些图未按比例绘制。
参见图2，发射极区106具有第一区域108和第二区域110。图2未描绘在制造期间将发生的发射极区106的扩散。例如，在实践中，一些发射极区106将扩散到栅极氧化物114下面。实际上，第一区域108和第二区域110的并集略小于发射极区106的整个区域面积，尽管图2没有显示这一点。
在一些实施例中，第一区域108围绕第二区域110。图3示出了围绕第二区域110的第一区域108。图3示出了发射极区106的第一区域108和第二区域110具有矩形边界，但这种描绘是简单化的。
参见图2，在发射极区106的第二区域110中形成硅化物202。将金属沉积到发射极区106的第二区域110上，然后进行退火形成硅化物202。该金属可以包括钨。硅化物202提供发射极区106与其他电路组件(未示出)的电连接。
参见图1，在基极区104中形成基极接触区112，以提供与基极区104的欧姆接触。基极接触区112可以通过源极-漏极注入而形成。对于说明性晶体管100是PNP晶体管的示例，基极接触区112是N型半导体。例如，可以将施主掺杂剂注入到基极区104中以形成基极接触区112。
如图1和图2所示，在基极区104上方形成栅极氧化物114。对于一些实施例，栅极氧化物114可以包括二氧化硅(SiO2)，并且栅极氧化物114是在半导体上热生长的高质量氧化物，其中在该半导体上制造说明性晶体管100。
如图1和图2所示，栅极材料116被形成在栅极氧化物114上方。栅极材料116可以包括多晶硅，并且在后续处理步骤期间保护栅极氧化物114，如果栅极材料116不存在，则后续处理步骤可能损坏栅极氧化物114。对于一些实施例，栅极氧化物114和栅极材料116的组合围绕发射极区106。这在图3中示出，其示出了围绕发射极区106的第一区域108的栅极材料116。(图3未示出栅极氧化物114，因为它位于栅极材料116下面。)
栅极氧化物114和栅极材料116的组合可以被描述为设置在发射极区106与基极接触区112之间。利用由栅极氧化物114提供的高质量氧化物将发射极区106与基极接触区112隔离有助减轻在诸如模拟放大器的电路中的操作期间的说明性晶体管100的1/f噪声和“爆米花”噪声。
图4示出了根据一个实施例的说明性晶体管100，其中更详细地示出了图1中的若干组件。栅极材料116和栅极氧化物114可以被描述为具有第一侧壁402和第二侧壁404。当注入掺杂剂以形成发射极区106和基极接触区112时，栅极材料116和栅极氧化物114可以用作硬掩模，使得第一侧壁402可以被视为限定发射极区106的边界，并且第二侧壁404可以被视为限定基极接触区112的边界。
由于扩散，先前关于发射极区106和基极区112的边界的陈述仅是近似的，并且对这些边界没有精确的定义，这些边界也不精确地与侧壁对准。然而，出于说明实施例的目的，图3示出了理想地与第一侧壁402对准的发射极区106的边界302，以及理想地与第二侧壁404对准的基极接触区112的边界304。第一侧壁402可以被描述为围绕发射极区106的第一区域108。基极接触区112的边界304可以被描述为围绕第二侧壁404。
参见图1(或图2)，在第一侧壁402上形成硅化物挡块118。参见图2，硅化物挡块118覆盖发射极区106的第一区域108。硅化物挡块118留下发射极区106的第二区域110未被覆盖(或被暴露)。在沉积金属以形成硅化物202之前，将硅化物挡块118沉积在第一侧壁402上。当用金属对半导体进行退火以形成硅化物202时，硅化物挡块118防止硅化物在第一侧壁402上形成。硅化物挡块118被设置在硅化物202和第一侧壁402之间。
硅化物挡块118包括电介质，其中防止沉积在硅化物挡块118上的金属与硅化物挡块118正下方的硅形成硅化物。对于一些实施例，硅化物挡块118包括二氧化硅，并且通过将二氧化硅沉积到在其上制造说明性晶体管100的半导体的表面上来形成。对于一些实施例，硅化物挡块118被沉积在其上制造说明性晶体管100的半导体的整个表面上方，并且被选择性地蚀刻掉以覆盖第一侧壁402(并根据需要覆盖其他组件)。例如，可以执行各向异性蚀刻以使得一些二氧化硅保留在第一侧壁402上。
硅化物挡块118限制硅化物202形成到第二区域110，相反，如果不存在硅化物挡块118，则硅化物202将形成到发射极区106的整个区域。通过在形成硅化物202之前存在硅化物挡块118，硅化物202的形成与第一侧壁402保持一定的距离，其中对于一些实施例，该距离可以是从0.1微米至1微米。参见图1，可以看出，对于PNP晶体管，从基极区104横向注入到发射极区106中的电子在其到达硅化物202的途中比在发射极区106的整个区域上存在硅化物时经历更多的受主。受主对电子呈现出势垒，因此硅化物挡块118有助于减轻基极电流向发射极区106的横向注入，从而增加晶体管β值。
对于PNP晶体管，从基极区104垂直注入发射极区106的一些电子可能遇到硅化物挡块118，并且预期会被反射回基极区104，从而进一步降低基极电流并且有助于增加晶体管β值。
参见图1，将掺杂剂注入到集电极区102中以形成第一阱120，并且将掺杂剂注入到第一阱120中以形成集电极接触区122。可以通过源极-漏极注入来形成集电极接触区122。在集电极接触区122和基极接触区112之间形成STI区124以提供电隔离。对于PNP晶体管，第一阱120和集电极接触区122是p型半导体。可以在基极接触区112和集电极接触区122之间的集电极区102中形成第二阱126以提供电隔离。
图5示出根据一个实施例的说明性晶体管100，其中更详细地示出了图1中的若干组件。在第二侧壁404上形成硅化物挡块502。可以在形成硅化物挡块118时形成硅化物挡块502。例如，可以在其上制造说明性晶体管100的半导体上沉积二氧化硅，并且各向异性地回蚀所沉积的二氧化硅以在侧壁上留下二氧化硅。
硅化物挡块502覆盖基极接触区112的第一区域504，留下基极接触区112的第二区域506未被覆盖(被暴露)。沉积金属然后进行退火将在基极接触区112的第二区域506中形成硅化物508。(图1未示出硅化物508)。形成硅化物508可以与形成硅化物202同时进行。在形成硅化物508之前将硅化物挡块502沉积在第二侧壁404上，使得硅化物挡块502防止在基极接触区112的第一区域504中形成硅化物，并防止在第二侧壁404上形成硅化物。硅化物挡块502被设置在硅化物508和第二侧壁404之间。
参见图3，基极接触区112的第二区域506围绕基极接触区112的第一区域504。实际上，由于扩散，第一区域504和第二区域506的并集略小于基极接触区112的整个区域面积，但是为了描述实施例的目的，第一区域504和第二区域506的并集可以被视为表示基极接触区112的整个区域面积。因此，图3示出了基极接触区112围绕栅极材料116。理想地，图3的边界304与第二侧壁404对准，因此图3示出了基极接触区112的第一区域504围绕第二侧壁404。
图6示出根据一个实施例的用于制造说明性晶体管100的说明性工艺。在步骤602中，将掺杂剂注入半导体中以形成具有第一类型的多数载流子的集电极区，并且在步骤604中，将掺杂剂注入到集电极区中以形成具有第二类型的多数载流子的基极区。在步骤606中，在半导体上生长栅极氧化物，并且在步骤608中，在栅极氧化物上沉积栅极材料。
在步骤610中，蚀刻栅极材料和栅极氧化物以暴露基极区的发射极区域，并暴露基极区中的基极接触区域。栅极材料和栅极氧化物的蚀刻形成第一侧壁和第二侧壁。对于一些实施例，栅极材料和栅极氧化物的第一侧壁围绕发射极区域。(其他实施例可能涉及制造横向晶体管。)对于一些实施例，基极接触区域围绕栅极材料和栅极氧化物的第二侧壁。
蚀刻之后的栅极材料和栅极氧化物可以用作用于限定发射极区域以及限定用于注入掺杂剂的其他区域的硬掩模。在步骤612中，将掺杂剂注入发射极区域中，以形成具有第一类型的多数载流子的发射极区。在步骤614中，将掺杂剂注入基极接触区域中，以形成具有第二类型的多数载流子的基极接触区。
步骤616和618形成晶体管的集电极区，其中在步骤616中，将掺杂剂注入集电极区中，以形成具有第一类型的多数载流子的阱，并且在步骤618中，将掺杂剂注入该阱中，以形成具有第一类型的多数载流子的集电极接触漏极区，以便与集电极区接触。
在注入掺杂剂之前，沉积光致抗蚀剂膜并通过一个或多个光刻掩模利用辐射来曝光该光致抗蚀剂膜，然后烘烤并蚀刻光致抗蚀剂膜以在半导体上限定用于掺杂剂注入的图案。然而，图6中不包括这些步骤。
在步骤620中，在半导体上方沉积电介质。例如，可以通过CVD来沉积二氧化硅。该电介质用作硅化物挡块。在步骤622中，蚀刻电介质以覆盖栅极材料和栅极氧化物的第一侧壁。在步骤624中，在半导体和电介质的表面上方沉积金属，然后在步骤626中进行退火，使得与硅接触的金属形成硅化物。在步骤628中，对于一些实施例，可以蚀刻在步骤624中沉积的电介质，以便覆盖栅极材料和栅极氧化物的第二侧壁。
图6中的步骤的列表不一定意味着在根据一个实施例制造晶体管时的步骤的相应排序。然而，在在发射极区中形成硅化物的步骤624和626之前，执行沉积和蚀刻电介质以在第一侧壁上形成硅化物挡块的步骤620和622。类似地，在在基极接触区中形成硅化物的步骤624和626之前，执行沉积和蚀刻电介质以在第二侧壁上形成硅化物挡块的步骤620和628。
以上讨论意在说明本公开的原理和各种实施例。一旦完全理解了上述公开内容，多种变化和修改对于本领域技术人员将变得显而易见。意图将随附权利要求解释为包含所有这些变化和修改。

Claims (20)

1.一种制造晶体管的方法，所述方法包括：
第一注入工艺，其包括在半导体衬底中注入具有第一导电类型的第一掺杂剂以形成具有第一类型的多数载流子的集电极区；
第二注入工艺，其包括将具有不同的第二导电类型的第二掺杂剂注入到所述集电极区中以形成具有第二类型的多数载流子的基极区；
在所述基极区上形成栅极氧化物；
在所述栅极氧化物上形成栅极材料；
图案化所述栅极材料和所述栅极氧化物，由此形成由所述栅极材料的内侧壁限定的开口并暴露出所述基极区的发射极区域；
使用所述栅极材料作为硬掩模通过所述发射极区域中的所述开口注入第三掺杂剂，以形成具有所述第一类型的多数载流子的发射极区；
形成电介质，所述电介质覆盖所述栅极材料的第一侧壁和所述栅极氧化物的第一侧壁，并接触所述发射极区的第一区域和所述栅极材料的顶表面，并留下所述发射极区的第二区域未被覆盖；
在所述电介质和所述发射极区的所述第二区域上方沉积金属；以及
对所述半导体衬底进行退火以在所述发射极区的所述第二区域中形成硅化物。
2.根据权利要求1所述的方法，其中所述电介质包括硅化物挡块。
3.根据权利要求2所述的方法，其中所述硅化物挡块包括氮化硅。
4.根据权利要求1所述的方法，进一步包括：
形成所述栅极材料和所述栅极氧化物，以留下所述基极区的基极接触区域未被覆盖；以及
在所述基极区的所述基极接触区域中注入第四掺杂剂，以形成具有所述第二类型的多数载流子的基极接触区。
5.根据权利要求4所述的方法，进一步包括：
形成所述电介质，从而覆盖所述基极接触区的第一区域以及所述栅极材料的外侧壁和所述栅极氧化物，并且留下所述基极接触区的第二区域未被覆盖；
在所述基极接触区的所述第二区域上方沉积所述金属；以及
当对所述半导体衬底进行退火时，在所述基极接触区的所述第二区域中形成硅化物，其中在对所述半导体衬底进行退火以形成硅化物之前，执行形成所述电介质以覆盖所述基极接触区的所述第一区域以及所述栅极材料的所述外侧壁和所述栅极氧化物的侧壁。
6.根据权利要求1所述的方法，其中所述电介质包括二氧化硅。
7.根据权利要求1所述的方法，其中所述栅极材料包括多晶硅。
8.根据权利要求1所述的方法，其中所述金属包含钨。
9.根据权利要求1所述的方法，其中所述第一类型的多数载流子是空穴，并且所述第二类型的多数载流子是电子。
10.根据权利要求1所述的方法，进一步包括：
在所述集电极区中注入第四掺杂剂以形成具有所述第一类型的多数载流子的阱；
在所述阱中注入第五掺杂剂以形成具有所述第一类型的多数载流子的集电极接触区；
在所述集电极接触区上方沉积所述金属；以及
当对所述半导体衬底进行退火时，在所述集电极接触区中形成硅化物。
11.一种制造晶体管的方法，所述方法包括：
在半导体衬底中形成具有第一类型的多数载流子的集电极区；
在所述集电极区中形成具有第二类型的多数载流子的基极区；
在所述半导体衬底上形成栅极氧化物；
在所述栅极氧化物上形成栅极材料；
蚀刻所述栅极材料和所述栅极氧化物，以暴露由所述栅极材料的内侧壁和所述栅极氧化物围绕的所述基极区的发射极区域，并暴露所述基极区的基极接触区域，所述基极接触区域围绕所述栅极材料的外侧壁和所述栅极氧化物；
通过由所述内侧壁限定的开口在所述发射极区域中注入第一掺杂剂，由此形成具有所述第一类型的多数载流子的发射极区，所述基极区在所述半导体衬底的顶表面处横向围绕所述发射极区；
在所述基极区的所述基极接触区域中注入第二掺杂剂，由此形成具有所述第二类型的多数载流子的基极接触区；
在所述半导体衬底上方沉积电介质；
图案化所述电介质，由此形成覆盖所述栅极材料的所述内侧壁和所述栅极氧化物的侧壁的第一电介质部分，所述第一电介质部分接触所述栅极材料的顶表面和所述发射极区的顶表面并暴露所述发射极区的一部分；
在所述第一电介质部分上方和所述发射极区的暴露部分上方沉积金属；以及
对所述半导体衬底进行退火以在所述发射极区的所述暴露部分上或上方形成硅化物。
12.根据权利要求11所述的方法，其中图案化所述电介质包括形成覆盖所述顶表面的第二电介质部分。
13.根据权利要求11所述的方法，其中所述电介质包括二氧化硅，所述方法进一步包括在所述退火之后从所述电介质中去除所述金属。
14.根据权利要求11所述的方法，其中所述第一类型的多数载流子是空穴，并且所述第二类型的多数载流子是电子。
15.一种晶体管，包括：
具有第一类型的多数载流子的集电极区；
具有第二类型的多数载流子的基极区；
具有所述第一类型的多数载流子的发射极区，所述发射极区具有第一区域和第二区域；
硅化物，其中所述硅化物被形成在所述发射极区的第二区域中；
在所述基极区上方的栅极氧化物；以及
在所述栅极氧化物上的栅极材料，所述栅极材料和所述栅极氧化物具有第一侧壁；
覆盖所述第一侧壁并延伸到所述发射极区的所述第一区域上和所述栅极材料的顶表面上的硅化物挡块，其中在所述发射极区的所述第二区域中形成的所述硅化物与所述第一侧壁分开至少0.1微米的距离。
16.根据权利要求15所述的晶体管，其中所述发射极区的所述第一区域围绕所述发射极区的所述第二区域，并且所述第一侧壁围绕所述发射极区的所述第一区域。
17.根据权利要求15所述的晶体管，进一步包括：
在所述基极区中的基极接触区，其具有所述第二类型的多数载流子；
其中所述基极接触区具有第一区域和第二区域；以及
其中所述硅化物被形成在所述基极接触区的所述第二区域中。
18.根据权利要求17所述的晶体管，其中所述栅极材料和所述栅极氧化物具有第二侧壁，所述基极接触区的所述第二区域围绕所述基极接触区的所述第一区域，并且所述基极接触区的所述第一区域围绕所述第二侧壁。
19.根据权利要求15所述的晶体管，其中所述硅化物挡块包括氮化硅。
20.根据权利要求15所述的晶体管，其中所述第一类型的多数载流子是空穴，并且所述第二类型的多数载流子是电子。
CN201811395128.7A 2017-11-28 2018-11-22 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管 Active CN109841517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/824,665 2017-11-28
US15/824,665 US20190165129A1 (en) 2017-11-28 2017-11-28 Fabricating transistors with a dielectric formed on a sidewall of a gate material and a gate oxide before forming silicide

Publications (2)

Publication Number Publication Date
CN109841517A CN109841517A (zh) 2019-06-04
CN109841517B true CN109841517B (zh) 2023-12-01

Family

ID=66633482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811395128.7A Active CN109841517B (zh) 2017-11-28 2018-11-22 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管

Country Status (2)

Country Link
US (1) US20190165129A1 (zh)
CN (1) CN109841517B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469315B2 (en) 2020-01-07 2022-10-11 Texas Instruments Incorporated Bipolar junction transistor with biased structure between base and emitter regions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396802A1 (de) * 1989-05-11 1990-11-14 Siemens Aktiengesellschaft Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
US20090108346A1 (en) * 2007-10-30 2009-04-30 Jun Cai Hybrid-mode ldmos
GB2459695A (en) * 2008-05-01 2009-11-04 Lime Microsystems Ltd CMOS compatible NPN bipolar transistors
CN101814433A (zh) * 2009-02-20 2010-08-25 联发科技股份有限公司 横向双极结型晶体管及其制造方法
CN101887911A (zh) * 2009-05-12 2010-11-17 联发科技股份有限公司 横向双极结型晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105429B2 (en) * 2004-03-10 2006-09-12 Freescale Semiconductor, Inc. Method of inhibiting metal silicide encroachment in a transistor
IT1391861B1 (it) * 2008-09-10 2012-01-27 St Microelectronics Rousset Processo per la realizzazione di un dispositivo di memoria includente un transistore verticale bipolare a giunzione ed un transistore cmos con spaziatori
TWI396282B (zh) * 2009-12-28 2013-05-11 Nat Univ Tsing Hua 雙載子電晶體
US9559170B2 (en) * 2012-03-01 2017-01-31 X-Fab Semiconductor Foundries Ag Electrostatic discharge protection devices
US9443839B2 (en) * 2012-11-30 2016-09-13 Enpirion, Inc. Semiconductor device including gate drivers around a periphery thereof
US9461035B2 (en) * 2012-12-28 2016-10-04 Texas Instruments Incorporated High performance isolated vertical bipolar junction transistor and method for forming in a CMOS integrated circuit
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
KR20170059706A (ko) * 2015-11-23 2017-05-31 페어차일드코리아반도체 주식회사 전력 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396802A1 (de) * 1989-05-11 1990-11-14 Siemens Aktiengesellschaft Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
US20090108346A1 (en) * 2007-10-30 2009-04-30 Jun Cai Hybrid-mode ldmos
GB2459695A (en) * 2008-05-01 2009-11-04 Lime Microsystems Ltd CMOS compatible NPN bipolar transistors
CN101814433A (zh) * 2009-02-20 2010-08-25 联发科技股份有限公司 横向双极结型晶体管及其制造方法
CN101887911A (zh) * 2009-05-12 2010-11-17 联发科技股份有限公司 横向双极结型晶体管及其制造方法

Also Published As

Publication number Publication date
CN109841517A (zh) 2019-06-04
US20190165129A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
KR100586737B1 (ko) ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법
US8247300B2 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
US6713790B2 (en) Semiconductor device and method for fabricating the same
US10573730B2 (en) Bipolar transistor
US20030082882A1 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
JP2009141375A (ja) 半導体プロセスおよび集積回路
US9871125B2 (en) Bipolar transistor
US20130075729A1 (en) Fin-Based Bipolar Junction Transistor and Method for Fabrication
KR100554465B1 (ko) ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
US8872237B2 (en) Heterojunction bipolar transistor manufacturing method and integrated circuit comprising a heterojunction bipolar transistor
US20230411501A1 (en) Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region
US8603918B2 (en) Semiconductor devices and methods of manufacture thereof
US8735289B2 (en) Method of contacting a doping region in a semiconductor substrate
US7038249B2 (en) Horizontal current bipolar transistor and fabrication method
US20070205430A1 (en) Method and structure of refractory metal reach through in bipolar transistor
CN109841517B (zh) 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管
US8507339B2 (en) BiCMOS device
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
US20190006350A1 (en) Passive device structure and methods of making thereof
US20150087127A1 (en) Mosfet with source side only stress
US6905935B1 (en) Method for fabricating a vertical bipolar junction transistor
US6830982B1 (en) Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor
US7157786B2 (en) Structure of a bipolar junction transistor and fabricating method thereof
EP2458623A1 (en) Method of Manufacturing a Bipolar Transistor and Bipolar Transistor
US20080230809A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant