CN101924059A - 一种场氧化隔离制造方法 - Google Patents

一种场氧化隔离制造方法 Download PDF

Info

Publication number
CN101924059A
CN101924059A CN2009100324194A CN200910032419A CN101924059A CN 101924059 A CN101924059 A CN 101924059A CN 2009100324194 A CN2009100324194 A CN 2009100324194A CN 200910032419 A CN200910032419 A CN 200910032419A CN 101924059 A CN101924059 A CN 101924059A
Authority
CN
China
Prior art keywords
oxide layer
silicon
silicon nitride
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100324194A
Other languages
English (en)
Inventor
罗泽煌
郭立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN2009100324194A priority Critical patent/CN101924059A/zh
Publication of CN101924059A publication Critical patent/CN101924059A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明揭示一种半导体制造方法，特别是关于埋入式场氧化隔离工艺的制作方法，其包括如下步骤：提供一硅衬底，在硅衬底上形成一层氧化层，然后在氧化层上形成一层氮化硅层；通过掩模光刻以及腐蚀在预定区域对氧化层及氮化硅层进行蚀刻，以形成开口，露出硅衬底；在开口的硅衬底上形成一层热氧化层，然后蚀刻掉该热氧化层，在硅衬底表面形成浅槽；在整个硅片表面生长一层氮化硅膜，蚀刻该氮化硅膜，在浅槽的内壁形成氮化硅侧墙；然后在浅槽内生长场氧化层。根据本发明的方法，在浅槽的内壁形成有氮化硅侧壁，在生长场氧化层时可以调整氮化硅的厚度来控制鸟嘴的厚度，修正鸟嘴的形貌。

Description

一种场氧化隔离制造方法
【技术领域】
本发明是关于一种半导体制造方法，特别是关于一种半导体制造过程中形成场氧化隔离的制造方法。
【背景技术】
众所周知，一片半导体集成芯片可能包括许多的电容、电阻等各种元器件，在制造半导体集成芯片时，需要在一片硅片上形成不同的元器件，而为避免相邻的元器件相互干扰或者发生短路，通常需要在不同的元器件之间设置隔离区使器件之间不会互相影响。
传统的在元器件之间形成隔离区的一种方法是局部场氧化隔离(LOCOS)法。该局部场氧化隔离工艺其基本制程是：以炉管方式在裸硅衬底表面生长一层薄的热氧化层，接着同样以炉管方式生长一层氮化硅，然后通过光刻和蚀刻去除场区上的热氧化层和氮化硅，在场区形成开口露出硅衬底，然后在裸露的硅衬底上形成场氧化层，再去除硅表面所有的氮化硅，在硅片表面形成有源区(器件所在区域)和场区(隔离区)。
随着集成电路的大规模化，半导体制程的集成度越来越高，整个半导体制造工艺也越来越复杂，整个制程中会大量使用各种湿法腐蚀，例如使用湿法腐蚀形成不同厚度的栅氧化层等，而这些腐蚀通常都不是选择性的，所以场氧的厚度不断减少，最终导致场开启不足，场管漏电，失去隔离的作用，使电路失去功能。解决场氧厚度不断减少的方法可以提高初始场氧化层的厚度，但在传统场氧化隔离工艺中，形成场氧化层时会产生鸟嘴现象，而且鸟嘴的有效长度和场氧的厚度是成正比的，若增加场氧的厚度，则鸟嘴的长度也会变长，会占用有源区的面积，使有源区的有效面积减少，导致原有的电路设计规则无法实现。
另外，传统的场氧化隔离工艺所形成的场氧化层有50％以上的厚度暴露在硅表面以上，场氧和硅平面的落差很大，这样在形成堆叠的器件结构(比如多晶-介质-多晶电容结构)时，由于场氧的高度较高，为满足整体厚度的要求，堆叠器件结构上方的介质层会很薄，在后续制程中如使用化学机械研磨等工艺时，由于过刻蚀量的增大，化学机械淹没工艺的波动很容易将堆叠结构上方很薄的介质层蚀刻完全使堆叠结构裸露出来并继续蚀刻，将造成电容等高台阶结构的损伤。
因此，需要提供一种新的方法，以克服现有技术的前述缺陷。
【发明内容】
本发明的目的在于提供一种形成场氧化隔离的方法，既可以控制鸟嘴的长度，保持有源区的面积，又可提高场氧化层的厚度。
本发明的另一目的在于提供一种形成场氧化隔离的方法，能够减小化学机械研磨工艺中高台阶器件结构的损伤。
为达成前述目的，本发明一种场氧化隔离制造方法，其包括如下步骤：提供一硅衬底，在硅衬底上形成一层氧化层，然后在氧化层上形成一层氮化硅层；通过掩模光刻以及腐蚀在预定区域对氧化层及氮化硅层进行蚀刻，以形成开口，露出硅衬底；在开口的硅衬底上形成一层热氧化层，然后蚀刻掉该热氧化层，在硅衬底表面形成浅槽；在整个硅片表面生长一层氮化硅膜，蚀刻该氮化硅膜，在浅槽的内壁形成氮化硅侧墙；然后在浅槽内生长场氧化层。
为达成前述另一目的，其包括如下步骤：提供一硅衬底，在硅衬底上形成一层氧化层，然后在氧化层上形成一层氮化硅层；通过掩模光刻以及腐蚀在预定区域对氧化层及氮化硅层进行蚀刻，以形成开口，露出硅衬底；在开口的硅衬底上形成一层热氧化层，然后蚀刻掉该热氧化层，在硅衬底表面形成浅槽；然后在浅槽内生长场氧化层。
与现有技术相比，本发明的场氧化隔离制造方法，由于在硅衬底表面形成的浅槽内壁形成有氮化硅，这层氮化硅侧墙能控制鸟嘴的生长，使有效鸟嘴长度不受场氧化层厚度的影响，而只取决于氮化硅的厚度，这样可以通过调整氮化硅的厚度保持鸟嘴长度不变，保持有源区面积不变，同时场氧化层的厚度可以得到大幅度的提高。
另外，本发明的形成场氧化隔离的方法，由于先在硅衬底表面形成浅槽，再在浅槽内形成场氧化层，本发明提供的场氧隔离为埋入式结构，只有不到30％厚度的场氧结构高于硅平面，这样场氧与硅平面的落差较小，在同样整体厚度的情况下，堆叠的器件结构上方的介质层相对于现有技术可以形成的较厚，可以避免后续制程中由于过刻蚀量的增大造成高台阶器件结构的损伤。
再者，本发明的场氧化层是埋入式的，所以大部分场氧的面积在硅表面以下，这样从场管漏端到源端的电力线长度会变长，因此场管下方的电势线会变的很稀疏，提高了场管的击穿电压。
【附图说明】
图1为本发明形成场氧化隔离的工艺中在硅衬底上蚀刻出场隔离区的示意图。
图2为本发明形成场氧化隔离的工艺中在场隔离区的硅衬底上形成热氧化层的示意图。
图3为本发明形成场氧化隔离的工艺中去除场隔离区的热氧化层形成浅槽的示意图。
图4为本发明形成场氧化隔离的工艺中在硅衬底表面形成一层氮化硅的示意图。
图5为本发明形成场氧化隔离的工艺中在硅衬底的浅槽内壁形成侧墙的示意图。
图6为本发明形成场氧化隔离的工艺中生长出场氧化层的示意图。
图7为本发明形成场氧化隔离的工艺中去除氧化层及氮化硅的示意图。
【具体实施方式】
本发明的方法是半导体芯片制造过程中形成场氧化隔离的方法，半导体芯片制造过程中的其他步骤与现有技术中半导体芯片制造过程中的其他步骤基本一致，因此本说明书并未对半导体制造过程中的其他步骤做详细说明，而仅仅说明本发明形成场氧化隔离的方法。
请参阅图1所示，本发明形成场氧化隔离的方法，首先提供一硅衬底1，在硅衬底1表面形成一层氧化层(未图示)，然后在氧化层上形成一层氮化硅层100，然后通过掩膜光刻在硅衬底上蚀刻出场隔离区200。
请参阅图2所示，在蚀刻出场隔离区200的硅衬底1上利用炉管生长出一层热氧化层101，如图所示，该步骤会对硅衬底进行一定深度的氧化而形成一定厚度的热氧化层101，其中该热氧化层101的厚度大概为预期形成的场氧化层厚度的三分之一。形成该热氧化层101时同样会在热氧化层的两端形成鸟嘴形状。
请参阅图3所示，接下来利用湿法腐蚀(Wet Etch)将前述热氧化层101去除，这样在没有氮化硅层100的场隔离区200的硅表面形成一个表面圆滑的浅槽102。该浅槽102的形状与硅表面蚀刻前被氧化掉的部分形状一致，两端会留下鸟嘴形状的侧壁。
请参阅图4所示，接下来在整个硅表面用炉管生长一层薄的氧化层(未图示)和氮化硅膜103。薄氧化层是用来消除氮化硅膜103和硅表面之间的应力。
请参阅图5所示，然后进行回刻，硅表面平坦处的氮化硅膜103被完全刻掉，由于侧墙原理，形成于浅槽102内壁拐角处的氮化硅膜103则不能完全刻除，所以在浅槽102内壁边缘一定长度的氮化硅膜103被保留下来，形成氮化硅侧墙104。
请参阅图6所示，在前述浅槽内生长出场氧化层105。由于氮化硅侧墙104的存在，控制了鸟嘴的生长，使鸟嘴的长度不受场氧化层105厚度的影响，而只取决于氮化硅膜103的厚度。这样可以形成足够厚的场氧化层105，而鸟嘴的长度保持不变，则有源区的面积不变。
请参阅图7所示，通过腐蚀去除硅片表面的氮化硅层100以及氧化层和氮化硅侧墙104，形成场氧隔离。
本发明的形成场氧化隔离的方法，由于先在硅衬底表面形成浅槽，再在浅槽内形成场氧化层，本发明提供的场氧隔离为埋入式结构，只有不到30％厚度的场氧结构高于硅平面，这样场氧与硅平面的落差较小，在同样整体厚度的情况下，堆叠的器件结构上方的介质层相对于现有技术可以形成的较厚，可以避免后续制程中由于过刻蚀量的增大造成高台阶器件结构的损伤。
再者，本发明的场氧化层是埋入式的，所以大部分场氧的面积在硅表面以下，这样从场管漏端到源端的电力线长度会变长，因此场管下方的电势线会变的很稀疏，提高了场管的击穿电压。

Claims (6)

1.一种场氧化隔离制造方法，其包括如下步骤：提供一硅衬底，在硅衬底上形成一层氧化层，然后在氧化层上形成一层氮化硅层；通过掩模光刻以及腐蚀在预定区域对氧化层及氮化硅层进行蚀刻，以形成开口，露出硅衬底；其特征在于：其还包括如下步骤：在开口的硅衬底上形成一层热氧化层，然后蚀刻掉该热氧化层，在硅衬底表面形成浅槽；在整个硅片表面生长一层氮化硅膜，蚀刻该氮化硅膜，在浅槽的内壁形成氮化硅侧墙；然后在浅槽内生长场氧化层。
2.如权利要求1所述的场氧化隔离制造方法，其特征在于：前述热氧化层的厚度为场氧化层厚度的三分之一。
3.如权利要求1所述的场氧化隔离制造方法，其特征在于：前述浅槽的内壁两端形成有鸟嘴状侧壁，前述氮化硅侧墙形成于浅槽的鸟嘴状侧壁上。
4.如权利要求1所述的场氧化隔离制造方法，其特征在于：在前述在整个硅片表面生长一层氮化硅膜的步骤之前还包括在整个硅片表面生长一层消除氮化硅膜和硅表面之间应力的氧化层的步骤。
5.一种场氧化隔离制造方法，其包括如下步骤：提供一硅衬底，在硅衬底上形成一层氧化层，然后在氧化层上形成一层氮化硅层；通过掩模光刻以及腐蚀在预定区域对氧化层及氮化硅层进行蚀刻，以形成开口，露出硅衬底；在开口的硅衬底上形成一层热氧化层，然后蚀刻掉该热氧化层，在硅衬底表面形成浅槽；然后在浅槽内生长场氧化层。
6.如权利要求5所述的场氧化隔离制造方法，其特征在于：前述热氧化层的厚度为场氧化层厚度的三分之一。
CN2009100324194A 2009-06-13 2009-06-13 一种场氧化隔离制造方法 Pending CN101924059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100324194A CN101924059A (zh) 2009-06-13 2009-06-13 一种场氧化隔离制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100324194A CN101924059A (zh) 2009-06-13 2009-06-13 一种场氧化隔离制造方法

Publications (1)

Publication Number Publication Date
CN101924059A true CN101924059A (zh) 2010-12-22

Family

ID=43338877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100324194A Pending CN101924059A (zh) 2009-06-13 2009-06-13 一种场氧化隔离制造方法

Country Status (1)

Country Link
CN (1) CN101924059A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020476A1 (zh) * 2011-08-10 2013-02-14 无锡华润上华科技有限公司 半导体器件及其制造方法
WO2014114179A1 (zh) * 2013-01-23 2014-07-31 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
CN105225938A (zh) * 2014-06-03 2016-01-06 无锡华润上华半导体有限公司 局部薄层硅的制作方法
CN106298628A (zh) * 2015-05-26 2017-01-04 北大方正集团有限公司 选择性氧化层的制备方法、选择性氧化层和集成电路
CN110718479A (zh) * 2019-09-30 2020-01-21 上海华力集成电路制造有限公司 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
CN110943030A (zh) * 2018-09-21 2020-03-31 上海晶丰明源半导体股份有限公司 场氧化层结构及其制造方法
CN112086352A (zh) * 2020-08-06 2020-12-15 北京烁科精微电子装备有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN114823482A (zh) * 2022-06-20 2022-07-29 北京芯可鉴科技有限公司 横向扩散金属氧化物半导体的制备方法和器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116131A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体装置の製造方法
CN1087751A (zh) * 1992-12-03 1994-06-08 莫托罗拉公司 在集成电路中形成隔离的方法和结构
US6306726B1 (en) * 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
CN101131543A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 局部硅氧化隔离的制造工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116131A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体装置の製造方法
CN1087751A (zh) * 1992-12-03 1994-06-08 莫托罗拉公司 在集成电路中形成隔离的方法和结构
US6306726B1 (en) * 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
CN101131543A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 局部硅氧化隔离的制造工艺方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020476A1 (zh) * 2011-08-10 2013-02-14 无锡华润上华科技有限公司 半导体器件及其制造方法
WO2014114179A1 (zh) * 2013-01-23 2014-07-31 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
US9252240B2 (en) 2013-01-23 2016-02-02 Csmc Technologies Fab1 Co., Ltd. Manufacturing method for semiconductor device with discrete field oxide structure
CN105225938A (zh) * 2014-06-03 2016-01-06 无锡华润上华半导体有限公司 局部薄层硅的制作方法
CN106298628A (zh) * 2015-05-26 2017-01-04 北大方正集团有限公司 选择性氧化层的制备方法、选择性氧化层和集成电路
CN110943030A (zh) * 2018-09-21 2020-03-31 上海晶丰明源半导体股份有限公司 场氧化层结构及其制造方法
CN110718479A (zh) * 2019-09-30 2020-01-21 上海华力集成电路制造有限公司 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
CN112086352A (zh) * 2020-08-06 2020-12-15 北京烁科精微电子装备有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN112086352B (zh) * 2020-08-06 2024-02-20 北京晶亦精微科技股份有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN114823482A (zh) * 2022-06-20 2022-07-29 北京芯可鉴科技有限公司 横向扩散金属氧化物半导体的制备方法和器件
CN114823482B (zh) * 2022-06-20 2022-09-02 北京芯可鉴科技有限公司 横向扩散金属氧化物半导体的制备方法和器件

Similar Documents

Publication Publication Date Title
CN100424850C (zh) 浅沟槽隔离结构的制造方法以及半导体结构
CN101924059A (zh) 一种场氧化隔离制造方法
EP1487011B1 (en) Integrated circuits having adjacent regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
JP2003273206A (ja) 半導体装置とその製造方法
JP2010098277A (ja) 半導体素子およびその製造方法
US20090191688A1 (en) Shallow Trench Isolation Process Using Two Liners
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN105161450A (zh) 一种双浅沟槽隔离形成方法
JP2002016156A (ja) 不揮発性メモリの製造方法
CN103811307B (zh) 半导体器件及其形成方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
KR100209367B1 (ko) 반도체 소자의 소자분리 절연막 형성방법
CN110718479B (zh) 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
CN105633021A (zh) 半导体元件的制造方法
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
CN104134627A (zh) 一种浅沟槽隔离结构的制造方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
KR100305144B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
CN110890313A (zh) 浅沟槽隔离结构及其制备方法
CN111199911B (zh) 浅沟槽隔离结构及其制作方法
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
EP1403917A1 (en) Process for manufacturing semiconductor wafers incorporating differentiated isolating structures
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
CN114883269A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20120312

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214061 WUXI, JIANGSU PROVINCE TO: 214028 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20120312

Address after: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Address before: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Co-applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101222