CN110890313A - 浅沟槽隔离结构及其制备方法 - Google Patents
浅沟槽隔离结构及其制备方法 Download PDFInfo
- Publication number
- CN110890313A CN110890313A CN201811041881.6A CN201811041881A CN110890313A CN 110890313 A CN110890313 A CN 110890313A CN 201811041881 A CN201811041881 A CN 201811041881A CN 110890313 A CN110890313 A CN 110890313A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon dioxide
- groove
- isolation structure
- angstroms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 163
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 81
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 55
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000003647 oxidation Effects 0.000 claims abstract description 40
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 229910002092 carbon dioxide Inorganic materials 0.000 claims abstract description 10
- 239000001569 carbon dioxide Substances 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 271
- 239000011241 protective layer Substances 0.000 claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000011800 void material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 230000006872 improvement Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种浅沟槽隔离结构及其制备方法，该制备方法包括如下步骤：提供半导体衬底，于半导体衬底中形成沟槽；于沟槽内填充碳层；于沟槽的侧壁形成多晶硅层；采用热氧化工艺，使多晶硅层氧化为第一二氧化硅层，使碳层氧化为二氧化碳气体排出形成空腔；去除部分第一二氧化硅层，并于填充满沟槽的第二二氧化硅层。沟槽的下部分设置为空腔，上部填充介质层，形成的空腔的大小、形状及位置等都可通过该制备方法稳定控制，从而保证器件性能的稳定和质量的提高；另外，由于空气的相对介电常数接近于1，可有效提高浅沟槽隔离结构的绝缘效果同时降低寄生电容，从而进一步提高器件的集成度。
Description
技术领域
本发明属于半导体集成电路领域，特别是涉及一种浅沟槽隔离结构及其制备方法。
背景技术
半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速度随之提高，尤其是半导体工艺进入深亚微米阶段后，隔离工艺变得越来越重要。目前，形成半导体器件有源区隔离结构的方法大多采用浅沟槽隔离工艺(Shallow TrenchIsolation，STI)。
现有技术中的浅沟槽隔离结构包含形成于半导体衬底中隔离区的沟槽或间隙，沟槽或间隙中由介电材料填满以防止临近器件结构的电性耦合。但是随着集成电路上器件密度的持续提升，器件结构的大小与器件间的距离逐渐缩小，浅沟槽隔离结构也逐渐缩小。然而，浅沟槽隔离结构垂直高度的缩减速度通常较其水平宽度慢，沟槽具有较高的深宽比，导致难以在不产生随机空洞或缝隙的状况下，完成充填沟槽的充填制程。
另外，现有技术中采用介电材料填充沟槽，由于介电材料的相对介电常数较大，导致相邻器件之间寄生电容较大，从而制约半导体集成电路速度的提高。此外，介电材料与器件之间有较大的热失配问题，影响整个集成电路器件的机械稳定性。
因此，有必要提出一种可有效降低寄生电容、提高绝缘效果的浅沟槽隔离结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离机构及其制备方法，用于解决现有技术中浅沟槽隔离结构寄生电容较大，绝缘效果较差等的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制备方法，包括如下步骤：
1)提供半导体衬底，于所述半导体衬底中形成沟槽；
2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；
3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；
4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；
5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
优选地，步骤5)中，采用热氧化工艺形成的所述第一二氧化硅层具有自下而上的空隙，所述二氧化碳气体经所述空隙排出。
优选地，步骤5)中，所述热氧化工艺的氧化温度介于700℃～1000℃之间。
优选地，在步骤2)中，于所述沟槽内填充所述碳层之前还包括于所述沟槽的侧壁及底部形成热氧化层及于所述沟槽的热氧化层的表面形成用于氧气隔离的保护层的步骤。
进一步地，步骤1)包括以下步骤：
1-1)提供半导体衬底，自下而上依次在所述半导体衬底上形成缓冲层、第一硬掩膜层、第二硬掩膜层及具有开口的光刻胶层；
1-2)采用干法刻蚀工艺，基于所述开口依次刻蚀所述第二硬掩膜层、第一硬掩膜层及缓冲层，形成窗口；
1-3)采用干法刻蚀工艺，基于所述窗口刻蚀所述半导体衬底；
1-4)去除所述光刻胶层及第二硬掩膜层，形成所述沟槽。
进一步地，步骤1-1)中，采用热氧化工艺形成所述缓冲层。
进一步地，步骤2)包括以下步骤：
2-1)采用热氧化工艺于所述沟槽的侧壁及底部形成所述热氧化层；
2-2)采用化学气相沉积工艺于所述热氧化层的表面及所述第一硬掩膜层的表面沉积所述保护层；
2-3)采用化学气相沉积工艺于所述保护层的表面沉积所述碳层，并进行回刻蚀，只保留所述沟槽下部的所述碳层。
优选地，步骤3)包括以下步骤：
3-1)采用化学气相沉积工艺于所述碳层表面及所述保护层表面沉积所述多晶硅层；
3-2)回刻蚀所述多晶硅层，只保留所述碳层上部的所述沟槽侧壁的所述多晶硅层。
进一步地，步骤5)包括以下步骤：
5-1)采用干法刻蚀工艺去除部分所述第一二氧化硅层；
5-2)采用化学气相沉积工艺于剩余所述第一二氧化硅层表面及所述保护层表面沉积所述第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平；
5-3)采用化学机械研磨工艺，去除所述沟槽之外的所述第二二氧化硅层及保护层；
5-4)采用干法刻蚀工艺去除所述半导体衬底上表面的所述第一硬掩膜层及缓冲层。
进一步地，步骤5-2)中，采用等离子体增强化学气相沉积工艺形成所述第二二氧化硅层。
优选地，步骤1)中，所述沟槽的深度介于2900埃～3100埃之间，宽度介于140埃～160埃之间，步骤2)中所述热氧化层包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃之间，所述保护层包括线性保护层，所述线性保护层的厚度介于10埃～20埃之间，所述碳层的厚度介于500埃～2500埃之间，步骤3)中所述多晶硅层的厚度介于15埃～23埃之间，步骤5)中去除厚度介于100埃～450埃之间的所述第一二氧化硅层。
本发明还提供一种浅沟槽隔离结构，包括：
半导体衬底，具有沟槽，所述沟槽形成于所述半导体衬底中；
第一二氧化硅层，形成于所述沟槽中并与所述沟槽底部之间形成空腔；
第二二氧化硅层，形成于所述第一二氧化硅层的表面，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
优选地，所述第一二氧化硅层具有自下而上的空隙，且所述第二二氧化硅层填充所述空隙。
优选地，所述隔离结构还包括：
热氧化层，形成于所述沟槽的侧壁及底部；
用于氧气隔离的保护层，形成于所述热氧化层表面。
优选地，所述半导体衬底包括硅衬底。
优选地，所述沟槽的深度介于2900埃～3100埃，宽度介于140埃～160埃。
进一步地，所述热氧化层包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃，所述保护层包括线性保护层，所述线性保护层的厚度介于10埃～20埃。
进一步地，所述碳层的厚度介于500埃～2500埃。
如上所述，本发明的浅沟槽隔离结构及其制备方法，具有以下有益效果：通过在浅沟槽隔离结构中，将沟槽的下部分设置为空腔，上部填充介质层，形成的空腔的大小、形状及位置等都可通过本发明的制备方法稳定控制，从而保证器件性能的稳定和质量的提高；另外，由于空气的相对介电常数接近于1，可有效提高浅沟槽隔离结构的绝缘效果同时降低浅沟槽隔离结构的寄生电容，从而可进一步提高器件的集成度。
附图说明
图1显示为本发明的浅沟槽隔离结构的制备方法的流程图。
图2至图15显示为本发明的浅沟槽隔离结构的制备方法中相应步骤对应的结构示意图，其中，图15还显示为本发明的浅沟槽隔离结构的结构示意图。
元件标号说明
1 半导体衬底
10 沟槽
11 缓冲层
12 第一硬掩膜层
13 第二硬掩膜层
131 多晶硅硬掩膜层
132 抗反射层
14 光刻胶层
141 开口
15 窗口
2 热氧化层
3 保护层
4 碳层
5 多晶硅层
51 空隙
6 第一二氧化硅层
7 空腔
8 第二二氧化硅层
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅1～图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种浅沟槽隔离结构的制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：
1)提供半导体衬底，于所述半导体衬底中形成沟槽；
2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；
3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；
4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；
5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
本发明通过在浅沟槽隔离结构中，将沟槽的下部分设置为空腔，上部填充介质层，形成的空腔的大小、形状及位置等都可通过本发明的制备方法稳定控制，从而保证器件性能的稳定和质量的提高；另外，由于空气的相对介电常数接近于1，可有效提高浅沟槽结构的绝缘效果同时降低浅沟槽隔离结构的寄生电容，从而可进一步提高器件的集成度。
下面将结合附图详细说明本发明的浅沟槽隔离结构的制备方法。
首先，如图1中的S1及图5所示，进行步骤S1)，提供半导体衬底1，于所述半导体衬底1中形成沟槽10。
在本实施例中，所述半导体衬底1包括硅衬底。
作为优选示例，步骤S1形成所述沟槽10的步骤包括：
如图2所示，步骤1-1)提供半导体衬底1，自下而上依次在所述半导体衬底1上形成缓冲层11、第一硬掩膜层12、第二硬掩膜层13及具有开口141的光刻胶层14。
所述缓冲层11优选采用热氧化工艺形成，更优地，所述缓冲层11采用干氧热氧化工艺形成。本实施例中，所述半导体衬底1包括硅衬底，通过采用热氧化工艺即于所述硅衬底上形成所述缓冲层11。
该步骤中，优选采用化学气相沉积工艺或旋转涂布工艺形成所述第一硬掩膜层12、第二硬掩膜层13及光刻胶层14。所述第一硬掩膜层12包括氮氧化硅层或碳化硅层，所述第二硬掩膜层13自下而上包括多晶硅硬掩膜层131及抗反射层132。
如图3所示，步骤1-2)采用干法刻蚀工艺，基于所述开口141依次刻蚀所述第二硬掩膜层13、第一硬掩膜层12及缓冲层11，形成窗口15。
如图4所示，步骤1-3)采用干法刻蚀工艺，基于所述窗口15刻蚀所述半导体衬底1。
如图5所示，步骤1-4)去除所述光刻胶层14及第二硬掩膜层13，形成所述沟槽10。
这里需要说明的是，本发明中所述沟槽10表示的是形成于所述半导体衬底1中的部分，而在本优选示例中，所述沟槽10的深度包括了所述缓冲层11的厚度及所述第一硬掩膜层12的厚度，在一般工艺过程中，所述缓冲层11及所述第一硬掩膜层12相对于所述沟槽10的深度来说很小，所以不会对所述沟槽10的深度产生影响。
在本实施例中，所述沟槽10的深度介于2900埃～3100埃之间，宽度介于140埃～160埃之间。优选地，所述沟槽10的深度为3000埃，宽度为150埃。
另外，步骤1-4)中，没有去除所述缓冲层11及所述第一硬掩膜层12，其目的在于，最后刻蚀所述缓冲层11及所述第一硬掩膜层12时不会刻蚀到所述半导体衬底1与所述沟槽10相连拐角处的所述第二二氧化硅层8，以有效降低隔离结构的“鸟嘴”效应，这也将在后面详细阐述。
接着，如图1中的S2及图8所示，进行步骤S2)于所述沟槽10内填充碳层4，且所述碳层4的厚度小于所述沟槽10的深度。
作为一较佳示例，在步骤2)中，于所述沟槽10内填充所述碳层4之前还包括于所述沟槽10的侧壁及底部形成热氧化层2及于所述热氧化层2的表面形成用于氧气隔离的保护层3的步骤。基于该较佳示例，步骤2)优选包括以下步骤：
如图6所示，步骤2-1)采用热氧化工艺于所述沟槽10的侧壁及底部形成所述热氧化层2。较佳地，所述热氧化层2包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃之间，优选地为10埃。
如图7所示，步骤2-2)采用化学气相沉积工艺于所述热氧化层2的表面及所述第一硬掩膜层12的表面沉积所述保护层3。
本步骤中形成于所述第一硬掩膜层12表面的所述保护层3可在本步骤3-1)后立即去除，也可放在最后与后续形成的多余的所述第二二氧化硅层8一起去除，本实施例中选择在最后与后续形成的多余的所述第二二氧化硅层8一起去除，可以节约工序，降低成本。
本实施例中，优选所述保护层3包括氮化硅层。所述保护层3包括线性保护层，所述线性保护层的厚度介于10埃～20埃之间，优选地为15埃。
如图8所示，步骤2-3)采用化学气相沉积工艺于所述保护层3的表面沉积所述碳层4，并进行回刻蚀，只保留所述沟槽10下部的所述碳层4，且所述碳层4的厚度小于所述沟槽10的深度。
本实施例中，所述碳层4的厚度介于500埃～2500埃之间，优选为2000埃。
继续，如图1中的S3及图10所示，进行步骤S3)于所述碳层4上部的所述沟槽10的侧壁形成多晶硅层5。
作为优选示例，步骤S3包括以下步骤：
如图9所示，步骤3-1)采用化学气相沉积工艺于所述碳层4表面及所述保护层3表面沉积所述多晶硅层5。
如图10所示，步骤3-2)回刻蚀所述多晶硅层5，只保留所述碳层4上部的所述沟槽10侧壁的所述多晶硅层5。
本实施例中，形成于所述沟槽10侧壁的所述多晶硅层5的厚度介于15埃～23埃之间，优选为18埃。
接着，如图1中的S4及图11所示，进行步骤S4)采用热氧化工艺，使所述多晶硅层5氧化为第一二氧化硅层6，同时使所述碳层4氧化为二氧化碳气体排出形成空腔7。
本实施例中，所述热氧化工艺的氧化温度介于700℃～1000℃之间。优选地，采用热氧化工艺形成的所述第一二氧化硅层6具有自下而上的空隙51，所述二氧化碳气体经所述空隙51排出，可保证生成的二氧化碳气体完全从所述空腔7中排出，提高空腔的纯度，以降低浅沟槽隔离结构的整体相对介电常数。
如图1中的S5及图12～图15所示，进行步骤S5)去除部分所述第一二氧化硅层6，并于剩余所述第一二氧化硅层6上形成第二二氧化硅层8，且所述第二二氧化硅层8的上表面与所述沟槽10上表面齐平。
作为优选示例，步骤S5包括以下步骤：
如图12所示，步骤5-1)采用干法刻蚀工艺去除部分所述第一二氧化硅层6。回刻蚀所述第一二氧化硅层6的原则是，保证所述第一二氧化硅层6不被刻穿。本实施例中，优选所述第一二氧化硅层6的去除厚度介于100埃～450埃之间，优选为400埃。
如图13所示，步骤5-2)采用化学气相沉积工艺于剩余所述第一二氧化硅层6表面及所述保护层3表面沉积所述第二二氧化硅层8，且所述第二二氧化硅层8的上表面与所述沟槽10上表面齐平。
这里需要说明的是，当所述第一二氧化硅层6具有自下而上的空隙51时，采用化学气相沉积工艺形成所述第二二氧化硅层8，则会在所述空腔7的内壁上形成一层很薄的第二二氧化硅层8，为了尽量减小该薄层第二二氧化硅层8，优选采用等离子体增强化学气相沉积工艺形成所述第二二氧化硅层8，可尽快填充所述空隙51，降低所述空腔内所述第二二氧化硅层8。
如图14所示，步骤5-3)采用化学机械研磨工艺，去除所述沟槽10之外的所述第二二氧化硅层8及保护层3。
如上所述，选择在本步骤去除所述保护层3，可用一道工序去除两层材料，即所述第二二氧化硅层8及保护层3，节约工序，降低成本。
如图15所示，步骤5-4)采用干法刻蚀工艺或湿法腐蚀工艺去除所述半导体衬底1上表面的所述第一硬掩膜层12及缓冲层11。
如上所述，由于所述第二二氧化硅层8被外部所述保护层3保护，所以在去除所述第一硬掩膜层12及缓冲层11时，不会出现“边沟”现象。
实施例二
请结合实施例一继续参阅图15及图5，本发明还提供一种浅沟槽隔离结构，其中，所述浅沟槽隔离结构优选采用本发明的制备方法制备，所述浅沟槽隔离结构包括：
半导体衬底1，具有沟槽10，所述沟槽10形成于所述半导体衬底1中；
第一二氧化硅层6，形成于所述沟槽10中并与所述沟槽底部之间形成空腔7；
第二二氧化硅层8，形成于所述第一二氧化硅层6的表面，且所述第二二氧化硅层8的上表面与所述沟槽10上表面齐平。
作为示例，所述半导体衬底1包括硅衬底。
优选地，所述浅沟槽隔离结构还包括：
热氧化层2，形成于所述沟槽10的侧壁及底部；
用于氧气隔离的保护层3，形成于所述热氧化层2表面。
优选地，所述沟槽10的深度介于2900埃～3100埃，宽度介于140埃～160埃。
优选地，所述热氧化层2包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃，所述保护层3包括线性保护层，所述线性保护层的厚度介于10埃～20埃。
优选地，所述碳层4的厚度介于500埃～2500埃。
优选地，如图11所示，所述第一二氧化硅层6具有自下而上的空隙51，且所述第二二氧化硅层8填充所述空隙51。
本发明提出的浅沟槽隔离结构，将沟槽10的下部分设置为空腔7，上部填充介质层6和7，由于空气的相对介电常数接近于1，可有效提高浅沟槽隔离结构的绝缘效果同时降低浅沟槽隔离结构的寄生电容，从而可进一步提高器件的集成度。
综上所述，本发明的浅沟槽隔离结构及其制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：1)提供半导体衬底，于所述半导体衬底中形成沟槽；2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成填充满所述沟槽的第二二氧化硅层。本发明通过在浅沟槽隔离结构中，将沟槽的下部分设置为空腔，上部填充介质层，形成的空腔的大小、形状及位置等都可通过本发明的制备方法稳定控制，从而保证器件性能的稳定和质量的提高；另外，由于空气的相对介电常数接近于1，可有效提高浅沟槽隔离结构的绝缘效果同时降低浅沟槽隔离结构的寄生电容，从而可进一步提高器件的集成度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (18)
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
1)提供半导体衬底，于所述半导体衬底中形成沟槽；
2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；
3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；
4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；
5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5)中，采用热氧化工艺形成的所述第一二氧化硅层具有自下而上的空隙，所述二氧化碳气体经所述空隙排出。
3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5)中，所述热氧化工艺的氧化温度介于700℃～1000℃之间。
4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：在步骤2)中，于所述沟槽内填充所述碳层之前还包括于所述沟槽的侧壁及底部形成热氧化层及于所述沟槽的热氧化层的表面形成用于氧气隔离的保护层的步骤。
5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于：步骤1)包括以下步骤：
1-1)提供半导体衬底，自下而上依次在所述半导体衬底上形成缓冲层、第一硬掩膜层、第二硬掩膜层及具有开口的光刻胶层；
1-2)采用干法刻蚀工艺，基于所述开口依次刻蚀所述第二硬掩膜层、第一硬掩膜层及缓冲层，形成窗口；
1-3)采用干法刻蚀工艺，基于所述窗口刻蚀所述半导体衬底；
1-4)去除所述光刻胶层及第二硬掩膜层，形成所述沟槽。
6.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤1-1)中，采用热氧化工艺形成所述缓冲层。
7.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤2)包括以下步骤：
2-1)采用热氧化工艺于所述沟槽的侧壁及底部形成所述热氧化层；
2-2)采用化学气相沉积工艺于所述热氧化层的表面及所述第一硬掩膜层的表面沉积所述保护层；
2-3)采用化学气相沉积工艺于所述保护层的表面沉积所述碳层，并进行回刻蚀，只保留所述沟槽下部的所述碳层。
8.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤3)包括以下步骤：
3-1)采用化学气相沉积工艺于所述碳层表面及所述保护层表面沉积所述多晶硅层；
3-2)回刻蚀所述多晶硅层，只保留所述碳层上部的所述沟槽侧壁的所述多晶硅层。
9.根据权利要求8所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5)包括以下步骤：
5-1)采用干法刻蚀工艺去除部分所述第一二氧化硅层；
5-2)采用化学气相沉积工艺于剩余所述第一二氧化硅层表面及所述保护层表面沉积所述第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平
5-3)采用化学机械研磨工艺，去除所述沟槽之外的所述第二二氧化硅层及保护层；
5-4)采用干法刻蚀工艺去除所述半导体衬底上表面的所述第一硬掩膜层及缓冲层。
10.根据权利要求9所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5-2)中，采用等离子体增强化学气相沉积工艺形成所述第二二氧化硅层。
11.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于：步骤1)中，所述沟槽的深度介于2900埃～3100埃之间，宽度介于140埃～160埃之间，步骤2)中所述热氧化层包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃之间，所述保护层包括线性保护层，所述线性保护层的厚度介于10埃～20埃之间，所述碳层的厚度介于500埃～2500埃之间，步骤3)中所述多晶硅层的厚度介于15埃～23埃之间，步骤5)中去除厚度介于100埃～450埃之间的所述第一二氧化硅层。
12.一种浅沟槽隔离结构，其特征在于，包括：
半导体衬底，具有沟槽，所述沟槽形成于所述半导体衬底中；
第一二氧化硅层，形成于所述沟槽中并与所述沟槽底部之间形成空腔；
第二二氧化硅层，形成于所述第一二氧化硅层的表面，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
13.根据权利要求12所述的浅沟槽隔离结构，其特征在于：所述第一二氧化硅层具有自下而上的空隙，且所述第二二氧化硅层填充所述空隙。
14.根据权利要求12所述的浅沟槽隔离结构，其特征在于，所述隔离结构还包括：
热氧化层，形成于所述沟槽的侧壁及底部；
用于氧气隔离的保护层，形成于所述热氧化层表面。
15.根据权利要求12所述的浅沟槽隔离结构，其特征在于：所述半导体衬底包括硅衬底。
16.根据权利要求12所述的浅沟槽隔离结构，其特征在于：所述沟槽的深度介于2900埃～3100埃之间，宽度介于140埃～160埃之间。
17.根据权利要求16所述的浅沟槽隔离结构，其特征在于：所述热氧化层包括线性热氧化层，所述线性热氧化层的厚度介于5埃～15埃之间，所述保护层包括线性保护层，所述线性保护层的厚度介于10埃～20埃之间。
18.根据权利要求17所述的浅沟槽隔离结构，其特征在于：所述碳层的厚度介于500埃～2500埃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811041881.6A CN110890313B (zh) | 2018-09-07 | 2018-09-07 | 浅沟槽隔离结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811041881.6A CN110890313B (zh) | 2018-09-07 | 2018-09-07 | 浅沟槽隔离结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110890313A true CN110890313A (zh) | 2020-03-17 |
| CN110890313B CN110890313B (zh) | 2024-07-12 |
Family
ID=69744362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811041881.6A Active CN110890313B (zh) | 2018-09-07 | 2018-09-07 | 浅沟槽隔离结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890313B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791155B1 (en) * | 2002-09-20 | 2004-09-14 | Integrated Device Technology, Inc. | Stress-relieved shallow trench isolation (STI) structure and method for forming the same |
| JP2006128407A (ja) * | 2004-10-28 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 素子分離及びその製造方法並びに半導体装置及びその製造方法 |
| KR20120019529A (ko) * | 2010-08-26 | 2012-03-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102651381A (zh) * | 2011-02-25 | 2012-08-29 | 瑞萨电子株式会社 | 半导体器件 |
| CN209045527U (zh) * | 2018-09-07 | 2019-06-28 | 长鑫存储技术有限公司 | 浅沟槽隔离结构 |
-
2018
- 2018-09-07 CN CN201811041881.6A patent/CN110890313B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791155B1 (en) * | 2002-09-20 | 2004-09-14 | Integrated Device Technology, Inc. | Stress-relieved shallow trench isolation (STI) structure and method for forming the same |
| JP2006128407A (ja) * | 2004-10-28 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 素子分離及びその製造方法並びに半導体装置及びその製造方法 |
| KR20120019529A (ko) * | 2010-08-26 | 2012-03-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102651381A (zh) * | 2011-02-25 | 2012-08-29 | 瑞萨电子株式会社 | 半导体器件 |
| CN209045527U (zh) * | 2018-09-07 | 2019-06-28 | 长鑫存储技术有限公司 | 浅沟槽隔离结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
| CN113517216A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
| CN113517216B (zh) * | 2020-04-09 | 2023-10-17 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110890313B (zh) | 2024-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249025B1 (ko) | 반도체장치의 소자분리방법 | |
| US5956598A (en) | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit | |
| TW536775B (en) | Manufacturing method of shallow trench isolation structure | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| US6331472B1 (en) | Method for forming shallow trench isolation | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| US20060145287A1 (en) | Method for forming shallow trench isolation in semiconductor device | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| JP2001035916A (ja) | 浅いトレンチ素子分離形成方法 | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| CN209045527U (zh) | 浅沟槽隔离结构 | |
| CN110890313B (zh) | 浅沟槽隔离结构及其制备方法 | |
| US6313007B1 (en) | Semiconductor device, trench isolation structure and methods of formations | |
| KR20050003011A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| US20050054204A1 (en) | Method of rounding top corner of trench | |
| KR100305144B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100671661B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20030008474A1 (en) | Method of forming shallow trench isolation | |
| US10796943B2 (en) | Manufacturing method of semiconductor structure | |
| KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115116935A (zh) | 半导体结构和制备方法 | |
| KR100808590B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |