CN113517216A - 沟槽隔离结构制备方法和半导体器件制备方法 - Google Patents

沟槽隔离结构制备方法和半导体器件制备方法 Download PDF

Info

Publication number
CN113517216A
CN113517216A CN202010272967.0A CN202010272967A CN113517216A CN 113517216 A CN113517216 A CN 113517216A CN 202010272967 A CN202010272967 A CN 202010272967A CN 113517216 A CN113517216 A CN 113517216A
Authority
CN
China
Prior art keywords
dielectric layer
trench
groove
isolation structure
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010272967.0A
Other languages
English (en)
Other versions
CN113517216B (zh
Inventor
徐陈明
车范锡
关文婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010272967.0A priority Critical patent/CN113517216B/zh
Priority to PCT/CN2021/081784 priority patent/WO2021203945A1/zh
Priority to US17/406,970 priority patent/US20210384066A1/en
Publication of CN113517216A publication Critical patent/CN113517216A/zh
Application granted granted Critical
Publication of CN113517216B publication Critical patent/CN113517216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请涉及一种沟槽隔离结构制备方法和半导体器件制备方法，其中，该沟槽隔离结构制备方法包括：在衬底上开设沟槽，并在沟槽的底部填入预设厚度的第一介质层；在第一介质层上方的沟槽侧壁上形成补偿膜；在沟槽内填入第二介质层以形成沟槽隔离结构，补偿膜在填入第二介质层后被全部消耗。在本申请中，引入薄膜补偿技术，可以减小有源区在清洗、热氧化等工艺中的损耗，同时，在沟槽底部不形成补偿膜，可以避免出现沟槽底部狭窄区域的补偿膜难以被消耗掉而出现残余的现象。

Description

沟槽隔离结构制备方法和半导体器件制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种沟槽隔离结构制备方法和半导体器件制备方法。
背景技术
半导体器件通过需要形成沟槽隔离结构以实现相邻有源区的隔离。在具体的工艺制程中，在衬底上开设沟槽后，一般会经过清洗、热氧化、原子层沉积(ALD)等工艺。为了减少有源区尺寸在上述工艺中的损失，一般会引入多晶硅薄膜补偿技术，即在开设沟槽后，在沟槽内壁上形成一层多晶硅薄膜，该引入的多晶硅薄膜会在上述清洗、热氧化、原子层沉积(ALD)等工艺中被消耗掉，从而减小有源区尺寸的损失。
然而，在多晶硅薄膜补偿技术的实际使用中，当沟槽深宽比较高或者沟槽底部比较狭窄时，通常会出现沟槽底部还残留有多晶硅薄膜不能被消耗掉，导致沟槽隔离结构的实际深度减小，隔离效果减弱。
发明内容
基于此，本申请针对目前在制备沟槽隔离结构时，引入多晶硅薄膜补偿技术会在沟槽底部残留有多晶硅而使隔离效果减弱的技术问题，提出一种沟槽隔离结构制备方法和半导体器件制备方法。
本申请提出的第一种解决方案为：
一种沟槽隔离结构制备方法，包括：
在衬底上开设沟槽，并在所述沟槽的底部填入预设厚度的第一介质层；
在所述第一介质层上方的沟槽侧壁上形成补偿膜；
在所述沟槽内填入第二介质层以形成所述沟槽隔离结构，所述补偿膜在填入所述第二介质层后被全部消耗。
在其中一个实施例中，所述在所述沟槽的底部填入预设深度的第一介质层，包括：
沉积第一介质材料以填满所述沟槽；
回刻所述第一介质材料，保留沟槽底部的第一介质材料，所保留的所述第一介质材料形成所述第一介质层。
在其中一个实施例中，所述沟槽内被回刻掉的第一介质材料的深度范围为70nm～300nm。
在其中一个实施例中，所述第一介质层为旋涂碳或光刻胶。
在其中一个实施例中，所述在所述第一介质层上方的沟槽侧壁上形成补偿膜，包括：
沉积补偿材料以覆盖所述沟槽的侧壁、所述第一介质层的上表面以及所述衬底的上表面；
回刻所述补偿材料以去除位于所述第一介质层上表面和所述衬底上表面的补偿材料，保留位于所述沟槽侧壁处的补偿材料，所保留的补偿材料形成所述补偿膜。
在其中一个实施例中，所述在所述第一介质层上方的沟槽侧壁上形成补偿膜，包括：
通过外延生长在所述沟槽侧壁生长出外延层以作为所述补偿膜。
在其中一个实施例中，所述补偿膜为多晶硅层。
在其中一个实施例中，所述多晶硅层的厚度范围为
Figure BDA0002443776030000031
在其中一个实施例中，在所述第一介质层上方的沟槽侧壁上形成补偿膜之后，以及在所述沟槽内填入第二介质层以形成所述沟槽隔离结构之前，还包括：
去除所述第一介质层。
在其中一个实施例中，所述在所述沟槽内填入第二介质层以形成所述沟槽隔离结构，包括：
通过化学气相沉积工艺或原子层沉积工艺在所述沟槽内填满所述第二介质层以形成所述沟槽隔离结构。
在其中一个实施例中，所述第二介质层包括氧化物、氮化物、氮氧化物中的一种或多种。
本申请提出的第二种解决方案为：
一种半导体器件制备方法，包括：
通过上述的沟槽隔离结构制备方法在衬底上制备沟槽隔离结构以定义出有源区；
在所述有源区内制备晶体管结构以形成所述半导体器件。
在其中一个实施例中，所述半导体器件为动态随机存取存储器，所述晶体管的栅极制备于所述衬底内以形成埋入式字线。
上述沟槽隔离结构制备方法，首先在沟槽底部填入预设厚度的第一介质层，然后再在第一介质层上方的沟槽侧壁形成一层补偿膜，由于沟槽底部填入有第一介质层，因此沟槽底部不会形成补偿膜。向沟槽内填入第二介质层形成沟槽隔离结构时，补偿膜会在清洗、沉积工艺中消耗掉。在本申请中，首先，引入薄膜补偿技术，可以减小有源区在清洗、热氧化等工艺中的损耗，同时，在沟槽底部不形成补偿膜，可以避免出现沟槽底部狭窄区域的补偿膜难以被消耗掉而出现残余的现象，即，通过上述沟槽隔离结构制备方法，既能减小有源区的尺寸损耗，又能保证沟槽隔离结构的隔离效果。
附图说明
图1a和图1b为传统技术中形成沟槽隔离结构制备方法相关步骤对应的结构示意图；
图2为一实施例的沟槽隔离结构制备方法的步骤流程图；
图3a至图3f为一实施例的沟槽隔离结构制备方法相关步骤对应的结构示意图；
图4为一实施例的沟槽隔离结构定义出有源区后的俯视图；
图5为一实施例动态随机存取存储器的结构示意图。
标号说明：
110、衬底；111、有源区；120、掩膜层；130、第一介质材料；131、第一介质层；140、补偿材料；141、补偿膜；150、第二介质层；160、字线；170、位线。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在传统技术中，如图1a和图1b所示，在衬底110＇上开设沟槽后，使用多晶硅薄膜补偿技术，在沟槽内壁以及衬底110＇上表面形成一层多晶硅薄膜130＇。然后采用化学气相沉积工艺或者原子沉积工艺(ALD)，在沟槽内填满介质层150＇，形成沟槽隔离结构。在填充介质层150＇之前，还可能存在清洗工艺。在此过程中，多晶硅薄膜130＇会在清洗、热氧化、原子层沉积(ALD)等工艺中被消耗掉，从而减少有源区的损失。然而，如图1b所示，沟槽底部的狭窄区域通常还残留有多晶硅薄膜130＇不能被消耗，从而导致沟槽隔离结构深度变浅，使得隔离效果变弱。
本申请涉及一种沟槽隔离结构制备方法，该沟槽隔离结构制备方法至少包括以下几个步骤：
在衬底上开设沟槽，并在所述沟槽的底部填入预设厚度的第一介质层。
在所述第一介质层上方的沟槽侧壁上形成补偿膜。
在所述沟槽内填入第二介质层以形成所述沟槽隔离结构，所述补偿膜在填入所述第二介质层的过程中被全部消耗。
需要说明的是，第一介质层的预设厚度可以根据补偿膜的厚度设定，例如，可以先获取传统技术中沟槽底部残留的补偿膜的填充高度，第一介质层的预设厚度大于或等于传统技术中所残留的补偿膜的填充高度。在沟槽底部的狭窄区域不形成补偿膜，就可以避免出现在沟槽底部的狭窄区域残留补偿膜的问题。
另外，补偿膜在填入第二介质层后被全部消耗，指的是在形成补偿膜后的清洗过程以及在第二介质层的沉积过程中，补偿膜被消耗，具体可以是被物理去除，也可以是发生化学反应转变成介质结构，且在完成第二介质层的填充后，补偿膜也被完全消耗。因此，补偿膜的厚度设计与具体的工序有关，需保证在补偿膜会在后续的清洗和沉积工艺中被全部消耗完。
上述沟槽隔离结构制备方法，首先在沟槽底部填入预设厚度的第一介质层，然后再在第一介质层上方的沟槽侧壁形成一层补偿膜，由于沟槽底部填入有第一介质层，因此沟槽底部不会形成补偿膜。向沟槽内填入第二介质层形成沟槽隔离结构时，补偿膜会在清洗、沉积工艺中消耗掉。在本申请中，首先，引入薄膜补偿技术，可以减小有源区在清洗、热氧化等工艺中的损耗，同时，在沟槽底部不形成补偿膜，可以避免出现沟槽底部狭窄区域的补偿膜难以被消耗掉而出现残余的现象，即，通过上述沟槽隔离结构制备方法，既能减小有源区的尺寸损耗，又能保证沟槽隔离结构的隔离效果。
以下，以具体的实施例对上述沟槽隔离结构制备方法进行详细介绍。
如图2所示，本申请中，沟槽隔离结构制备方法包括以下几个步骤：
步骤S100：在衬底上开设沟槽，并在所述沟槽的底部填入预设厚度的第一介质层。
结合图3b所示，在衬底110上开设沟槽，在沟槽底部填入预设厚度的第一介质层131。
其中，衬底110可以为硅晶片、锗晶片、绝缘体上硅(SOI)晶片、绝缘体上锗(GOI)晶片、硅锗晶片和形成有外延层的基板中的一种。
具体的，在衬底110上开设沟槽，可以先在衬底110上形成掩膜层120，通过掩膜层120定义出刻蚀图案，然后通过刻蚀工艺在衬底110上刻蚀出沟槽。掩膜层120为硬掩膜，具体可以选用氮化硅或氧化硅。具体的，可利用自对准多重曝光工艺(SAQP)形成上述沟槽，通过多重曝光技术，可以获得小尺寸的结构。通常，沟槽呈上宽下窄的倒梯形形状。其中，沟槽的开口宽度可以根据需要设定，沟槽的开口宽度可以相同，也可以不同。通过，当沟槽的开口宽度不同时，沟槽的开口宽度越大，其刻蚀深度越深，也即，具有较宽开口宽度的沟槽的刻蚀深度比具有较窄开口宽度的沟槽的刻蚀深度要深，此时，我们只需要保证最浅的沟槽中填入的第一介质层131的预设厚度大于传统技术中残留的补偿膜的填充高度即可。
在一具体实施例中，可以通过以下子步骤在沟槽的底部填入预设厚度的第一介质层131：
步骤S110：沉积第一介质材料以填满所述沟槽。
步骤S120：回刻所述第一介质材料至预设深度，保留沟槽底部的第一介质材料，所保留的所述第一介质材料形成所述第一介质层。
结合图3a和图3b所示，首先，沉积第一介质材料130以填满沟槽，具体的，第一介质材料130填满沟槽并溢出沟槽一定高度以保证沟槽内被第一介质材料130填满。然后对第一介质材料130进行回刻至预设深度，保留沟槽底部预设厚度的第一介质材料130，所保留的第一介质材料130即形成具有预设厚度的第一介质层131。在一实施例中，在对第一介质材料130进行回刻之前，还可通过化学机械研磨工艺对第一介质材料130的表面进行平坦化处理，然后再对第一介质材料130进行刻蚀至预设深度。回刻所采用的刻蚀工艺可为干法刻蚀，具体可为等离子体刻蚀。具体的，沟槽内被回刻掉的第一介质材料130的深度范围为70nm～300nm。
步骤S200：在所述第一介质层上方的沟槽侧壁上形成补偿膜。
如图3d所示，在第一介质层131上方的沟槽侧壁上形成补偿膜141，补偿膜141厚度较薄，其贴附于沟槽侧壁上且并未填满沟槽。
其中，可以通过多种方式形成上述补偿膜141。
例如，在一具体的实施例中，可以通过以下子步骤在第一介质层131上方的沟槽侧壁上形成补偿膜141：
步骤S211：沉积补偿材料以覆盖所述沟槽的侧壁、所述第一介质层的上表面以及所述衬底的上表面。
步骤S212：回刻所述补偿材料以去除位于所述第一介质层上表面和所述衬底上表面的补偿材料，保留位于所述沟槽侧壁处的补偿材料，所保留的补偿材料形成所述补偿膜。
结合图3c和图3d所示，首先，通过沉积工艺沉积一层补偿材料140，补偿材料140覆盖沟槽的侧壁、第一介质层131的上表面以及衬底110的上表面，当衬底110上的掩膜层120未被去除时，补偿材料140覆盖衬底110的上表面，实际是覆盖于掩膜层120上。在沉积补偿材料140后，再对补偿材料140进行回刻，沿垂直于衬底110上表面的方向对补偿材料140减薄，以去除位于第一介质层131上表面和衬底110上表面的补偿材料140，保留位于沟槽侧壁处的补偿材料140，所保留的补偿材料140则形成上述补偿膜141。具体的，该沉积工艺具体可为化学气相沉积工艺或原子层沉积工艺。
例如，在另一实施例中，还可通过以下方式在第一介质层131上方的沟槽侧壁上形成补偿膜141：通过外延生长在所述沟槽侧壁生长出外延层以作为所述补偿膜141。此时，由于沟槽第一具有第一介质层131，沉积上表面具有掩膜层120，第一介质层131和掩膜层120上均不会出现外延生长，因此，仅在沟槽暴露的侧壁上外延层，所生长的外延层直接作为补偿膜141。
其中，上述补偿膜141可以为在清洗或沉积工艺中被消耗掉的薄膜。补偿膜141可与衬底110的材质相同。具体的，该补偿膜141可为硅、锗等半导体材料，例如，补偿膜141为多晶硅层，该多晶硅层的厚度范围为
Figure BDA0002443776030000091
在一实施例中，在所述第一介质层131上方的沟槽侧壁上形成补偿膜141之后，还包括步骤：去除所述第一介质层131。
如图3e所示，去除沟槽底部的第一介质层131，此时，沟槽内仅剩余形成于沟槽侧壁上的补偿膜141，且补偿膜141未延伸至沟槽底部。
步骤S300：在所述沟槽内填入第二介质层以形成所述沟槽隔离结构，所述补偿膜在填入所述第二介质层后被全部消耗。
如图3f所示，在沟槽内填入第二介质层150，在衬底110上形成沟槽隔离，此时，补偿膜141在填入第二介质层150后被完全消耗。具体的，在沟槽内填入第二介质层150，可以通过化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)、原子层沉积工艺(ALD)或旋涂绝缘介质层工艺(SOD)中的任一种工艺在所述沟槽内填满所述第二介质层150，当然，也可以使用其他合适的工艺。其中，化学气相沉积工艺具体可以包括等离子体增强化学气相沉积(PECVD)、高密度等离子体化学气相沉积(HDPCVD)、火焰化学气相沉积(FCVP)、常压化学气相沉积(APCVD)或低压化学气相沉积(LPACVD)。具体的，第二介质层150包括低K介质中的一种或多种材料，例如，第二介质层150可以包括氧化物或氮化物或氮氧化物，也可以包括氧化物和氮化物的复合结构层如氧化硅-氮化硅-氧化硅(ONO结构)。
需要说明的是，补偿膜141被消耗，可以是在清洗过程中被物理去除而减薄，也可以是被热氧化而转变为氧化物以作为介质结构填充于沟槽内。
在一实施例中，当在填入第二介质层150之前，第一介质层131被去除，则第二介质层150填充于整个沟槽内。在本实施例中，若去除第一介质层131，第一介质层131则选择高选择比易去除的材料，例如旋涂碳(SOC)、无定型碳层(ACL)、光刻胶等光阻材料等。
在其他实施例中，也可以不去除第一介质层131，沟槽底部填入第一介质层131，沟槽顶部填入第二介质层150，即第一介质层131和第二介质层150均填于沟槽内，此时，第一介质层131与第二介质层150性质相同，选择低K介质中的一种或多种材料构成，例如，第二介质层150可以为氧化物或氮化物，也可以是氧化物和氮化物的复合结构层。
上述沟槽隔离结构制备方法，首先在沟槽底部填入预设厚度的第一介质层131，然后再在第一介质层131上方的沟槽侧壁形成一层补偿膜141，由于沟槽底部填入有第一介质层131，因此沟槽底部不会形成补偿膜141。向沟槽内填入第二介质层150形成沟槽隔离结构时，补偿膜141会在清洗、沉积工艺中消耗掉。在本申请中，首先，引入薄膜补偿技术，可以减小有源区111在清洗、热氧化等工艺中的损耗，同时，在沟槽底部不形成补偿膜141，可以避免出现沟槽底部狭窄区域的补偿膜141难以被消耗掉而出现残余的现象，即，通过上述沟槽隔离结构制备方法，既能减小有源区111的尺寸损耗，又能保证沟槽隔离结构的隔离效果。
本申请还涉及一种半导体器件制备方法，该半导体器件制备方法包括：
通过上述沟槽隔离结构制备方法在衬底上制备沟槽隔离结构以定义出有源区区域；
在所述有源区内制备晶体管结构以形成所述半导体器件。
结合图3f和图4所示，其中，图4为在衬底110上通过沟槽隔离结构定义出有源区111的俯视图，图3f为沿图4中AA＇剖面线的侧剖图。通过上述任一实施例中的沟槽隔离结构制备方法在衬底110上制备出沟槽隔离结构，通过沟槽隔离结构定义出有源区111，即形成沟槽隔离结构的衬底110区域为有源区111。在有源区111内通过掺杂等工艺形成晶体管，从而制备出半导体器件。
上述半导体器件制备方法，通过引入改进的沟槽隔离结构制备方法制备沟槽隔离结构，既能够减少有源区111尺寸的损耗，又能保证隔离效果，从而提高了半导体器件的稳定性。
在一具体的实施例中，上述半导体器件为动态随机存取存储器(DRAM)，结合图4和图5所示，晶体管的栅极制备于衬底110内以形成DRAM的埋入式字线160，晶体管的漏极与DRAM的位线170连接，位线170和字线160纵横交错，晶体管的源极则与存储电容(图中未示出)连接。在本实施例中，DRAM形成埋入式字线160，该字线160的深度受限于沟槽隔离结构的深度，由于本申请所形成的沟槽隔离结构可以避免沟槽底部补偿膜141的残留，即所形成的沟槽隔离结构深度不受补偿膜141的影响，因此，通过上述方法制备DRAM时，可以改善补偿膜残留对埋入式字线160深度的影响。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种沟槽隔离结构制备方法，其特征在于，包括：
在衬底上开设沟槽，并在所述沟槽的底部填入预设厚度的第一介质层；
在所述第一介质层上方的沟槽侧壁上形成补偿膜；
在所述沟槽内填入第二介质层以形成所述沟槽隔离结构，所述补偿膜在填入所述第二介质层后被全部消耗。
2.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，所述在所述沟槽的底部填入预设深度的第一介质层，包括：
沉积第一介质材料以填满所述沟槽；
回刻所述第一介质材料，保留沟槽底部的第一介质材料，所保留的所述第一介质材料形成所述第一介质层。
3.如权利要求2所述的沟槽隔离结构制备方法，其特征在于，所述沟槽内被回刻掉的第一介质材料的深度范围为70nm～300nm。
4.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，所述在所述第一介质层上方的沟槽侧壁上形成补偿膜，包括：
沉积补偿材料以覆盖所述沟槽的侧壁、所述第一介质层的上表面以及所述衬底的上表面；
回刻所述补偿材料以去除位于所述第一介质层上表面和所述衬底上表面的补偿材料，保留位于所述沟槽侧壁处的补偿材料，所保留的补偿材料形成所述补偿膜。
5.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，所述补偿膜为多晶硅层。
6.如权利要求5所述的沟槽隔离结构制备方法，其特征在于，所述多晶硅层的厚度范围为
Figure FDA0002443776020000011
7.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，在所述第一介质层上方的沟槽侧壁上形成补偿膜之后，以及在所述沟槽内填入第二介质层以形成所述沟槽隔离结构之前，还包括：
去除所述第一介质层。
8.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，在所述沟槽内填入第二介质层所使用的工艺包括化学气相沉积、物理气相沉积、原子层沉积或旋涂绝缘介质层工艺。
9.如权利要求1所述的沟槽隔离结构制备方法，其特征在于，所述第二介质层包括氧化物、氮化物、氮氧化物中的一种或几种。
10.一种半导体器件制备方法，其特征在于，包括：
通过权利要求1至9任一项所述的沟槽隔离结构制备方法在衬底上制备沟槽隔离结构以定义出有源区；
在所述有源区内制备晶体管结构以形成所述半导体器件。
11.如权利要求10所述的半导体器件制备方法，其特征在于，所述半导体器件为动态随机存取存储器，所述晶体管的栅极制备于所述衬底内以形成埋入式字线。
CN202010272967.0A 2020-04-09 2020-04-09 沟槽隔离结构制备方法和半导体器件制备方法 Active CN113517216B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010272967.0A CN113517216B (zh) 2020-04-09 2020-04-09 沟槽隔离结构制备方法和半导体器件制备方法
PCT/CN2021/081784 WO2021203945A1 (zh) 2020-04-09 2021-03-19 沟槽隔离结构制备方法和半导体器件制备方法
US17/406,970 US20210384066A1 (en) 2020-04-09 2021-08-19 Method for preparing trench isolation structure and method for preparing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010272967.0A CN113517216B (zh) 2020-04-09 2020-04-09 沟槽隔离结构制备方法和半导体器件制备方法

Publications (2)

Publication Number Publication Date
CN113517216A true CN113517216A (zh) 2021-10-19
CN113517216B CN113517216B (zh) 2023-10-17

Family

ID=78022949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010272967.0A Active CN113517216B (zh) 2020-04-09 2020-04-09 沟槽隔离结构制备方法和半导体器件制备方法

Country Status (3)

Country Link
US (1) US20210384066A1 (zh)
CN (1) CN113517216B (zh)
WO (1) WO2021203945A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US6090661A (en) * 1998-03-19 2000-07-18 Lsi Logic Corporation Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US20030054608A1 (en) * 2001-09-17 2003-03-20 Vanguard International Semiconductor Corporation Method for forming shallow trench isolation in semiconductor device
US20080286936A1 (en) * 2007-05-16 2008-11-20 Promos Technologies Inc. Method for preparing a shallow trench isolation
CN104779195A (zh) * 2015-04-15 2015-07-15 上海华力微电子有限公司 一种浅沟槽隔离结构的制备方法
CN110890313A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 浅沟槽隔离结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090047A1 (en) * 2000-12-20 2005-04-28 Actel Corporation, A California Corporation. Method of making a MOS transistor having improved total radiation-induced leakage current
CN101789389A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN110880472A (zh) * 2018-09-06 2020-03-13 长鑫存储技术有限公司 具有浅沟槽隔离结构的半导体器件及其制备方法
CN210272358U (zh) * 2019-08-30 2020-04-07 长鑫存储技术有限公司 半导体结构及动态随机存储器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US6090661A (en) * 1998-03-19 2000-07-18 Lsi Logic Corporation Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US20030054608A1 (en) * 2001-09-17 2003-03-20 Vanguard International Semiconductor Corporation Method for forming shallow trench isolation in semiconductor device
US20080286936A1 (en) * 2007-05-16 2008-11-20 Promos Technologies Inc. Method for preparing a shallow trench isolation
CN104779195A (zh) * 2015-04-15 2015-07-15 上海华力微电子有限公司 一种浅沟槽隔离结构的制备方法
CN110890313A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 浅沟槽隔离结构及其制备方法

Also Published As

Publication number Publication date
US20210384066A1 (en) 2021-12-09
CN113517216B (zh) 2023-10-17
WO2021203945A1 (zh) 2021-10-14

Similar Documents

Publication Publication Date Title
US7575970B2 (en) Deep trench capacitor through SOI substrate and methods of forming
US6177698B1 (en) Formation of controlled trench top isolation layers for vertical transistors
JP3828287B2 (ja) シャロートレンチ分離構造の形成方法
US6171923B1 (en) Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
KR100532509B1 (ko) ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
KR100312943B1 (ko) 반도체장치 및 그의 제조방법
JP3683829B2 (ja) トレンチ側壁に酸化物層を形成する方法
US8298907B2 (en) Structure and method of forming enhanced array device isolation for implanted plate eDRAM
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
KR20030069800A (ko) 단일 면 매립 스트랩
US6420226B1 (en) Method of defining a buried stack capacitor structure for a one transistor RAM cell
US6194285B1 (en) Formation of shallow trench isolation (STI)
US6569729B1 (en) Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application
US6638813B1 (en) Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell
US6872629B2 (en) Method of forming a memory cell with a single sided buried strap
JP4244306B2 (ja) 垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路
US6605504B1 (en) Method of manufacturing circuit with buried strap including a liner
JPH06163851A (ja) 半導体装置及びその製造方法
KR19990072666A (ko) 쉘로우아이솔레이션트랜치를갖는반도체장치
US6930018B2 (en) Shallow trench isolation structure and method
US7144769B2 (en) Method to achieve increased trench depth, independent of CD as defined by lithography
US6372573B2 (en) Self-aligned trench capacitor capping process for high density DRAM cells
US6404000B1 (en) Pedestal collar structure for higher charge retention time in trench-type DRAM cells
CN113517216B (zh) 沟槽隔离结构制备方法和半导体器件制备方法
US6828209B1 (en) Methods for manufacturing a semiconductor device including a trench isolation region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant