JP3683829B2 - トレンチ側壁に酸化物層を形成する方法 - Google Patents
トレンチ側壁に酸化物層を形成する方法 Download PDFInfo
- Publication number
- JP3683829B2 JP3683829B2 JP2001127022A JP2001127022A JP3683829B2 JP 3683829 B2 JP3683829 B2 JP 3683829B2 JP 2001127022 A JP2001127022 A JP 2001127022A JP 2001127022 A JP2001127022 A JP 2001127022A JP 3683829 B2 JP3683829 B2 JP 3683829B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- forming
- sidewall
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にＤＲＡＭ（Dynamic Random Access Memory）セルのトレンチ・キャパシタに設けられる垂直トランジスタ構造に関し、特にこのような構造の製造方法に関する。
【０００２】
【従来の技術】
トレンチ・キャパシタに設けられる垂直トランジスタ構造を備えた半導体メモリ・デバイスは、ＤＲＡＭチップなどの電子回路の表面積を節減するものとして、当技術分野ではよく知られている。図１は、典型的な半導体メモリ・デバイスの概略を示す図である。このような半導体メモリ・デバイスのより詳細な図を図１２に示す。図１において、半導体メモリ・デバイス１０は、キャパシタ・トレンチ１２、分離酸化膜すなわち「トレンチ・トップ（trench top）」酸化膜１４、ゲート酸化膜１６、拡散領域（コンタクト・イオン注入領域）１８、ゲート・コンタクト２２０、ソース・コンタクト２２２、および、ゲート側壁分離スペーサ２４０を備えている。半導体メモリ・デバイス１０の構成要素のうち、通常、ゲート・コンタクト２２０、ソース・コンタクト２２２、およびゲート側壁分離スペーサ２４０だけがシリコン・ウェーハから成る基板２４の表面２１よりも上にある。
【０００３】
図２は、図１の半導体メモリ・デバイスを２−２線で切断した横断面図である。図２に示すように、ゲート酸化膜１６は、表面方位が（１００）のシリコン・ウェーハに対して（１００）結晶面に整合された面と（１１０）結晶面に整合された面とで形成された連続した切子（きりこ）をなす壁を形成している（切子とは、四角な物体の角を切り落とした形のことである）。しかしながら、当技術分野でよく知られているように、シリコン・ウェーハには、表面方位が（１００）のものに限らず、任意の表面方位のものを用いることができる。
【０００４】
結晶は、材料の特性と作用とに影響を与える原子の面を備えている。したがって、結晶内の様々な面を特定することは、好都合である。このような特定は、標準的な結晶学上の用語法に従い、ミラー指数を使って行なう。ミラー指数は、ある面が切り取る３つの軸の切片の逆数から成る３つの分数に共通の乗数を乗じて整理したものである。ミラー指数は、括弧内の３つの数、すなわち（ｈｋｌ）で表わす。たとえば、ｘ軸、ｙ軸、ｚ軸とそれぞれ１、１、０．５で交わる面は、（１１２）と表わされる。
【０００５】
また、標準的な結晶学上の用語法による様々な記号には、特定の意味がある。それら様々な記号のうち、｛｝括弧は等価な結晶面の族を表わしている（たとえば｛００１｝面族）。（）括弧は特定の結晶面を表わしている（たとえば（１００）面）。＜＞括弧は等価な結晶軸の族を表わしている（たとえば＜０１１＞軸族）。［］括弧は特定の結晶軸を表わしている（たとえば［１１０］軸）。たとえば、シリコン単結晶では、（１００）面と（００１）面とは互いに等価である。したがって、両者は、共に同じ｛００１｝面族に属している。
【０００６】
ゲート酸化膜１６を形成するのに使う酸化工程は、結晶方位に強く依存している。すなわち、所定の温度で所定の時間経過した後の酸化膜の厚さは、下地シリコンの結晶方位に依存する。したがって、ゲート酸化工程で形成されるゲート酸化膜１６は、（１１０）面での厚さｄ1 が（１００）面での厚さｄ2 よりも厚くなりやすい。ゲート酸化膜の厚さが均一でないと、薄い部分に弱点が生じる。この弱点では、降伏に至るまでの時間がゲート酸化膜の残りの部分に比べて短くなってしまう。
【０００７】
同様に、酸化工程中の結晶方位依存性は、後述する「ＬＯＣＯＳ（local oxidation of silicon) カラー(collar)」など、ＤＲＡＭのトレンチ構造の他の酸化膜の形成にも影響する。次に図３〜図１２を参照する。全図を通じて同一の符号は同一の構成要素を表わしている。図３〜図１２には、典型的なＤＲＡＭセルの様々な側面、および該ＤＲＡＭセルを作製する典型的な方法における様々な中間工程が示されている。これらの工程は、この出願の出願人の出願に係る米国特許出願（出願番号第０９／３５９２９２号、発明者：グレイ・ブロナー（Gray Bronner）ら）に開示されている。
【０００８】
図３に示すように、半導体メモリ・デバイス１０の典型的な深いトレンチ型の蓄積キャパシタは、当技術分野でよく知られている既存のプロセス手法によって、パッド２２を貫き基板２４中に形成する。たとえば、パッド２２上にパターンを形成するには、光リソグラフィ工程を使うことができる。次いで、パッド２２を貫き基板２４中に所望の深さのトレンチ２０を形成するのに、ＲＩＥ（reactive-ion etching）などのドライ・エッチング工程を使うことができる。
【０００９】
深いトレンチ２０の深さは、一般に、約３μｍ〜約１０μｍである。トレンチ２０の直径すなわち最大幅は、リソグラフィの基本ルールの関数であるが、その大きさは、通常、約０．５μｍ〜０．１μｍ未満である。トレンチ２０には、側壁３２と底部３３がある。
【００１０】
次いで、図４に示すように、トレンチ２０の上部領域２８に分離カラー２６を形成する。上部領域２８は、通常、トレンチ２０の深さ全体の１０〜２０％を占めている。分離カラー２６は、ＬＯＣＯＳ（local thermal oxidation)プロセスを使って形成することができる。ＬＯＣＯＳプロセスは、後述する典型的なプロセスによってもよいし、あるいは、後述する別の物理的化学的な手法によってもよい。分離カラー２６は、ＬＯＣＯＳプロセスの既存の使い方で形成しているので、ＬＯＣＯＳカラーと呼ばれることがある。
【００１１】
酸化工程の前に、トレンチ２０とパッド２２との露出している表面に沿って障壁膜（図示せず）を形成してもよい。この障壁膜は、たとえば、厚さ約２ｎｍ〜約１０ｎｍのＳｉＮ膜をＬＰＣＶＤ（low-pressure chemical vapor deposition）を使って形成することができる。次いで、上部領域２８上の障壁膜は、除去する。これは、たとえば、次の手順で行なう。トレンチ２０をフォトレジスト（図示せず）で充填（じゅうてん）した後、トレンチ２０中のフォトレジストをオーバーエッチ時間によって制御された深さまでフォトレジストを部分的にエッチングして掘り下げる。この工程により、上部領域２８の障壁膜が露出する一方、下部領域３０の障壁膜はフォトレジストで覆われた状態に保たれる。次いで、トレンチ２０の上部領域２８とパッド２２とに形成された障壁膜を、たとえば化学エッチングまたはドライ・エッチングによって除去する。次いで、フォトレジストを剥離（はくり）する。あるいは、下部領域３０の側壁を保護しながら上部領域２８の側壁を分離するのに、別のプロセスを使ってもよい。
【００１２】
次いで、局所酸化工程を行なう。酸化工程は、たとえば、ある結晶軸族に沿った酸化速度が別の結晶軸族に沿った酸化速度よりも速くなる酸化条件で行なうことができる。このような酸化条件によると、分離カラー２６を成長している間に、下地シリコン基板２４に切子面が形成される。このような切子面が形成された分離カラー２６は、その横断面が、ゲート酸化膜１６用に図２に示した横断面と同様になる。図２では、ある結晶面に整合した酸化膜の厚さｄ1 が別の結晶面に整合した酸化膜の厚さｄ2 よりも厚くなっている。結晶方位が異なると酸化速度が異なるので、側壁全体に最小限の厚さの分離カラーを結晶方位と無関係に形成するには、酸化速度の速い部分の側壁では、不必要なほどの厚さの分離カラーが必要になることがありうる。熱酸化膜から成り、不可避の切子面が形成さた分離カラー２６は、トレンチ２０の上部領域２８の側壁３２にだけ形成される。トレンチ２０の下部３０の側壁３２は、障壁膜で保護されている。
【００１３】
続いて、トレンチ２０の上部領域２８の熱酸化膜から成る分離カラー２６を選択的に残す工程を経て、通常、下部領域３０の障壁膜を剥離する。次いで、下部領域３０に埋め込みプレート３４を形成する。この結果、図４に示す構造が形成される。埋め込みプレート３４は、分離カラー２６を上部領域２８のマスクとして使い、トレンチ２０の下部領域３０をドープして基板２４に外方拡散領域を形成することにより形成することができる。この外方拡散領域は、ＡＳＧ（arsenosilicate glass）のドライブイン、プラズマ・ドーピング（plasma doping:ＰＬＡＤ）、プラズマ・イオン注入（plasma ion implantation:ＰＩＩＩ）、ヒ素（Ａｓ）またはリン（Ｐ）の気相拡散、あるいは当技術分野で公知の他の手法を使って形成することができる。
【００１４】
続いて、図５に示すように、たとえばアンモニア（ＮＨ3 ）を用いた熱窒化を行なった後、ＳｉＮのＬＰＣＶＤを行なうなどにより、薄いノード絶縁膜３５を形成する。最後に、トレンチ２０をｎ+ にドープしたＬＰＣＶＤポリシリコンで充填した後、所望の深さＤ1 まで凹（くぼ）ませる。深さＤ1 は、通常は約３００ｎｍ〜約７００ｎｍ、好ましくは３００ｎｍ〜４５０ｎｍである。
【００１５】
次いで、フッ化水素（ＨＦ）を含有する溶液を使ったウエット・エッチングなどで、分離カラー２６をエッチング除去して、図６に示すように、分離カラー２６がポリシリコン３６で覆われていない部分、およびポリシリコン３６の上端から深さＤ2 までの部分から成る領域の側壁３２を露出させる。深さＤ2 は、通常、約１０ｎｍ〜約５０ｎｍである。
【００１６】
続いて、図７に示すように、埋め込み帯状領域４０を形成する。埋め込み帯状領域４０は、通常、ＬＰＣＶＤポリシリコンで約１０ｎｍ〜約５０ｎｍの厚さの層として形成する。次いで、図８に示すように、ポリシリコン３６の上方とパッド２２の上方にある埋め込み帯状領域４０は、等方性ウエット化学エッチング工程またはドライ・エッチング工程などによってトレンチ２０の側壁３２から除去する。
【００１７】
次いで、図９に示すように、トレンチ・トップ絶縁膜１４すなわちトレンチ・トップ酸化膜（trench-top oxide: ＴＴＯ）を、異方性の高密度プラズマ（high-density plasma:ＨＤＰ）支援酸化膜堆積工程または他のバイアス支援酸化膜堆積工程などによって形成する。トレンチ・トップ絶縁膜１４を形成すると、通常、パッド２２の上にも対応する層（図示せず）が形成されるが、この層は、当技術分野で公知のＣＭＰ（chemical mechanical polishing)によって除去する。次いで、これにより露出したパッド２２を、トレンチ・トップ絶縁膜１４に対して選択性のあるウエット化学エッチング工程によって除去する。その後、図９に示すように、基板の露出した表面とトレンチ２０の露出した側壁３２とに犠牲酸化膜４４を成長させる。
【００１８】
次いで、イオン注入を使って基板２４にｐウェル５０とこのｐウェル５０の下のｎ帯５２とをそれぞれ形成することができる。同様に、ＡｓまたはＰのイオン注入を使って拡散領域１８を形成することができる。また、ｎ+ にドープしたポリシリコン領域３６から埋め込み帯状領域４０を通じた外方拡散によって別の拡散領域６２を形成する。このような工程によって、図９に示す構造が得られる。また、この時点で、デバイスのしきい値調製用の別のイオン注入を行なってもよい。
【００１９】
続いて、図１０に示すように、ＨＦ含有溶液を使った化学ウエット・エッチング工程などによって、犠牲酸化膜４４を除去する。次いで、ゲート酸化膜１６を成長させた後、トレンチ２０の直径とほぼ等しい厚さのポリシリコンなどから成る導電性ゲート層４８を形成する。次いで、導電性ゲート層４８の厚さのほぼ半分からほぼ等しい厚さの窒化膜パッド（図示せず）を形成する。
【００２０】
続いて、通常、フォトリソグラフィによって活性領域５４をパターニングした後（図１１参照）、ＲＩＥなどのエッチング工程を実行して活性領域５４以外の全ての場所にＳＴＩ（shallow trench isolation: シャロウ〔浅い〕トレンチ分離）領域４６をエッチングで形成する。ＳＴＩ領域３６は、通常、酸化物で充填した後、ＣＭＰ工程によってパッド窒化膜まで平坦化する。次いで、パッド窒化膜を剥離すると、図１０に示す構造が得られる。
【００２１】
次に、通常、薄いポリシリコンのシード（seed: 種）層を堆積した後、基板２４のｐウェルに形成した拡散領域６２を覆い、かつトレンチ２０の端を覆うようにポリシリコン・ゲート層４８を広げる。次いで、通常、ポリシリコン・ゲート層４８よりも導電率が高い物質、たとえばタングステン（Ｗ）またはタングステン・シリサイド（ＷＳｉ）から成る中間層５６を形成する。最後に、ＳｉＮまたはシリコン酸化物から成るゲート・キャップ層５８を形成する。次いで、ゲート導電層をリソグラフィによってパターニングした後、ドライ・エッチングする。この結果、図１２に示すゲート・コンタクト２２０（ポリシリコン・ゲート層４８、中間層５６、およびゲート・キャップ層５８から成る）が得られる。
【００２２】
続いて、当技術分野で公知のプロセスによって、通常、シリコン窒化物、シリコン酸化物、またはこれら材料の組み合わせから成る側壁分離スペーサ２４０を形成して、ワード線（ゲート・コンタクト２２０）をビット線（ソース・コンタクトすなわち拡散コンタクト２２２）から電気的に分離する。側壁分離スペーサ２４０は、通常、厚さ約１０ｎｍ〜約１００ｎｍのＳｉＮを下地形状に対して忠実に堆積した後、異方性ドライ・スペーサ・エッチング工程を実行して、ゲート・コンタクト２２０の側壁だけに側壁分離スペーサ２４０を残すことにより形成する。この時、任意実行事項として追加のイオン注入を行なって、トランジスタのソース／ドレイン領域（拡散領域１８、６２）を調製してもよい。
【００２３】
続いて、通常、ウェーハ上の複数のゲート・コンタクト２２０の間の分離領域を層間絶縁膜６３で充填する。次いで、この層間絶縁膜６３にリソグラフィとドライ・エッチングによって開口を形成した後、その開口にソース・コンタクト２２２を形成する。ソース・コンタクト２２２は、通常、ドープしたポリシリコンまたはタングステンから成る。図１２に示すソース・コンタクト２２２とゲート・キャップ層５８とのオーバーラップ領域７２は、無境界コンタクト（borderless contact）と呼ばれている拡散コンタクトに特有のものである。
【００２４】
以上のように、上述した典型的なプロセスを経て、図１１および図１２に示す典型的なトレンチ側壁アレー・デバイス６０が得られる。図に示すように、トレンチ２０に隣接する拡散領域６４の下のｎ+ 拡散領域１８、６２は、トレンチ側壁アレー・デバイス６０のソース／ドレイン領域として機能する。基板２４（ｐウェル５０）の、トレンチ２０の切子面が形成された側壁３２に隣接した位置にチャネル６６が形成される。図１１に示すトレンチ側壁アレー・デバイス６０は（０１１）面と交差して作製されているけれども、トレンチ側壁アレー・デバイス６０は、（００１）面と交差する形で作製することもできる。基板２４の表面は、通常、（１００）面と平行である。したがって、図１１に示すように、トレンチ側壁アレー・デバイス６０は、基板表面と同じ｛００１｝面族に属す結晶面と平行にすることができるし、あるいは、別の面族に属す別の（０１１）結晶面上に作製することもできる。
【００２５】
上述したように、たとえば上述した既存のプロセスによって、あるいは当技術分野で公知の別のプロセスによって作製したＤＲＡＭトレンチにゲート酸化膜とＬＯＣＯＳカラーとを形成するのに使う標準の酸化プロセスには結晶方位依存性があるので、酸化膜の壁の厚さが場所によって異なってしまうことが多い。酸化膜の壁の厚さが場所によって異なると、好ましくない結果が招来する。そのような結果の１つに、電位の変動がある。
【００２６】
本発明は、結晶方位依存性という好ましくない結果を低減させるとともに、上述した電位の変動を避けることのできる方法を提供する。また、本発明は、上記方法によって作製した半導体メモリ・デバイスをも提供する。上述した構造が得られる上述した既存のプロセスは、垂直トランジスタを備えたＤＲＡＭセルを形成するための１つの典型的なプロセスに過ぎない、という点に留意すべきである。当技術分野で公知の他のプロセスも、上記プロセスと同様に、本発明に係る改良から恩恵を受けることができる。
【００２７】
【課題を解決するための手段】
本発明は、基板に設けられたトレンチの側壁に酸化物層を形成する方法を提供する。本発明に係る方法は、基板にトレンチを形成する工程と、前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、前記窒化物界面層を覆うアモルファス層を形成する工程と、前記アモルファス層を酸化して酸化物層を形成する工程とを備えている。
【００２８】
前記酸化物層を形成する工程に要する時間は、前記窒化物界面層を覆うアモルファス層を完全に消費するのに十分な時間であるのが望ましい。しかしながら、前記酸化物層を形成する工程に要する時間は、さらに、前記窒化物界面層の下のトレンチ側壁の一部を酸化するのに十分な時間にしてもよい。前記アモルファス層は、通常、前記酸化物層の所定の厚さの約半分の厚さに形成する。たとえば、前記酸化物層を約５０オングストロームから約１００オングストロームの厚さに成長させる場合、前記アモルファス層の厚さは、約２５オングストロームから約５０オングストロームにすればよい。
【００２９】
本発明に係る方法は、たとえば、垂直トランジスタのゲート酸化膜または分離カラーを形成するのに使うことができる。本発明に係る方法を分離カラーを形成するのに使う場合、当該方法は、さらに、アモルファス・シリコン層を覆うナイトライド−オキシナイトライド（nitride-oxynitride）障壁層を形成する工程と、このナイトライド−オキシナイトライド障壁層の一部をエッチング除去して前記アモルファス・シリコン層の酸化すべき部分を画定する工程とを備える。
【００３０】
また、本発明は、基板とこの基板に設けられた側壁を有するトレンチとを備えた半導体メモリ・デバイスをも提供する。この半導体メモリ・デバイスは、次の構造を有する。トレンチの上部領域のトレンチ側壁上に、分離カラー酸化物層から成る分離カラーが配置されている。前記分離カラーの上方であってトレンチの上部領域のトレンチ側壁に、ゲート酸化物層から成る垂直ゲート酸化膜が配置されている。前記分離カラー酸化物層は、この分離カラー酸化物層と前記トレンチ側壁との間に設けられた分離カラー窒化物界面層を覆って配置することができる。前記ゲート酸化物層は、このゲート酸化物層と前記トレンチ側壁との間に設けられたゲート窒化物界面層を覆って配置することができる。前記分離カラー窒化物界面層と、前記ゲート窒化物界面層とは、どちらか一方または双方を配置する。
【００３１】
上述した一般的な説明と以下で述べる詳細な説明とは、本発明の典型例であり、本発明を限定するものではない、ということを理解すべきである。
【００３２】
【発明の実施の形態】
次に、図１３および図１４を参照して、本発明に係る典型的な方法を説明する。図１３は、分離カラー１３０が形成されているトレンチ２００を示す図である。酸化を行なうには、〔従来の技術〕の項で説明したＬＯＣＯＳプロセスを実行してもよいし、あるいは、当技術分野で公知の別の酸化工程を使ってもよい。
【００３３】
酸化工程の前に、トレンチ２００とパッド２２との露出した表面に沿って窒化物界面障壁膜１２５を、たとえばＬＰＣＶＤ（low-pressure chemical vapor deposition）工程によって形成する。上記ＬＰＣＶＤ工程には、たとえば、４００〜９００℃、好ましくは５００〜７００℃のＮＨ3 雰囲気中に上記表面をさらすことが含まれている。窒化物界面障壁膜１２５の厚さは、通常０．５〜２ｎｍ、好ましくは１ｎｍである。窒化物界面障壁膜１２５を覆って、アモルファス・シリコン（ａ−Ｓｉ）層１２７を形成する。ａ−Ｓｉ層１２７の厚さは、約５ｎｍ〜約２０ｎｍ、好ましくは約１０ｎｍに設定することができる。次いで、ａ−Ｓｉ層１２７を覆うたとえばナイトライド−オキシナイトライド（nitride-oxynitride）膜から成る障壁膜１２９を、たとえば約２ｎｍ〜約１０ｎｍ、好ましくは約５．５ｎｍの厚さにＳｉＮのＬＰＣＶＤによって形成する。この明細書の定義では、「ナイトライド−オキシナイトライド」なる用語は、シリコン・ナイトライド（silicon nitride)、シリコン・オキシナイトライド（silicon oxynitride）、あるいはこれら材料の組み合わせから形成しうる膜を意味する。
【００３４】
次いで、上部領域２８を覆う部分の障壁膜１２９を除去する。これは、たとえば次のようにして行なう。まず、トレンチ２００をフォトレジスト（図示せず）で充填した後、トレンチ２００の中のフォトレジストをオーバー・エッチング時間によって制御された深さまで部分的にエッチングする。この工程の結果、上部領域２８を覆う部分の障壁膜１２９が露出される一方、下部領域３０を覆う部分の障壁膜１２９はフォトレジストで覆われたままの状態で残される。次いで、トレンチ２００の上部領域２８とパッド２２を覆う部分の障壁膜１２９を、たとえば化学エッチングまたはドライ・エッチング（chemical or dry etching:ＣＤＥ）による後退工程によって除去する。次いで、フォトレジストを剥離する。あるいは、下部領域３０の側壁３２を保護しながら、上部領域２８の側壁３２を分離するのに、上述したのとは別のプロセスを使うこともできる。
【００３５】
次いで、局所酸化工程を行なう。この局所酸化工程の間に、アモルファス・シリコン層１２７は酸化してシリコン酸化物層になって、図１３に示す酸化物分離カラー１３０を形成する。典型的な酸化条件は、８００〜９００℃の酸素雰囲気である。酸化物分離カラー１３０を形成した後、下部領域３０を覆う障壁層１２９を（任意実行事項としてａ−Ｓｉ層１２７と窒化物界面障壁膜１２５をも）、典型的には、トレンチ２００の上部領域２８の酸化物分離カラー１３０を選択的に残すプロセスによって除去する。プロセス・フローにとって望ましい場合には、下部領域３０のａ−Ｓｉ層１２７と窒化物界面障壁膜１２５とは、この工程で除去せずに残しておくこともできるけれども、両者は、最終的には除去しなければならない。
【００３６】
たとえば〔従来の技術〕の項で説明したような当技術分野で公知の方法で残りの工程を実行して、酸化物分離カラー１３０の長さを短くした後、図１４に示す残りの構成要素を形成する。たとえば酸化物のウエット・エッチング工程を使って、トレンチ側壁から犠牲酸化膜４４（図９参照）を除去した後、本発明に従ってゲート酸化膜１６０を成長させる。まず、酸化物分離カラー１３０の下の窒化物界面障壁膜１２５を形成する際に説明したのと同じ方法で、窒化物界面層１２５０を形成する。次いで、図１４に示すように、厚さが約１ｎｍ〜約１０ｎｍ、好ましくは約２．５ｎｍ〜約５ｎｍ、より好ましくは約３ｎｍのアモルファス層１２７０を形成する。次いで、アモルファス層１２７０からゲート酸化膜を成長させて、図１５に示すゲート酸化膜１６０を形成する。
【００３７】
残りの構造は、たとえば〔従来の技術〕の項で説明したような当技術分野で公知の方法で形成する。本発明によるプロセスを経ると、トレンチ・トップ酸化膜（ＴＴＯ）１４と基板２４の上表面２１とを覆う窒化物層と酸化物層とが残される。普通、ＴＴＯ１４を覆う余分な新たな窒化物層と酸化物層とは、新たな分離として役立つが、しかし、要すれば除去してもかまわない。同様に、表面２１を覆う窒化物層と酸化物層も、工程を追加するのが望ましいか否かに応じて、残してもよいし除去してもよい。
【００３８】
上述した分離カラーの成長プロセスと垂直ゲート酸化膜の成長プロセスとの双方は、窒化物界面層を覆って堆積したアモルファス層から酸化物層を形成している点で、従来技術に勝る利点を有している。この結果、酸化物の成長は、トレンチ側壁の結晶方位と無関係になる。酸化物の成長がトレンチ側壁の結晶方位と無関係であるので、図１６に示すように、酸化物層の厚さｄ3 は、トレンチの横断面の全体にわたって均一である。
【００３９】
結晶面に沿った酸化物の成長に変動がないので、従来技術の公知の方法の場合と異なり、酸化物成長工程によってトレンチ側壁に切子面が形成されることがない、という点に留意されたい。しかしながら、ある結晶面に対して選択性を有することがありうるウエット・エッチングなど他の工程では、切子面が形成されることがありうる。また、トレンチの形状は、始めにトレンチの形状をレイアウトするのに用いる初期マスク・パターンにも依存する。いずれにしても、トレンチの形状は、図２に示したものと同様に切子面を形成されうる（ただし、本発明による酸化物層の厚さはトレンチの横断面の全体にわたって均一である）。あるいは、トレンチの形状は、図１６に示すように、「円を引き延ばした形状（stretched-circle）」すなわち楕円形をした横断面になりうる。しかしながら、本発明による酸化物成長工程によれば、トレンチの形状は、酸化工程前の形状から変形することはない。
【００４０】
酸化工程中、窒化物界面層１２５、１２５０が酸化障壁として機能するから、酸化が単結晶シリコンの側壁３２の内部に進行する前に、アモルファス・シリコンは完全に酸化される。また、窒化物界面層上で停止するか、あるいは、さらにトレンチ側壁３２に隣接する単結晶シリコンを所定量だけ酸化して、図１６に示すように、窒化物界面層１２５０の下に内部酸化物層１６２を形成するか、するように酸化工程を調製することができる。また、当技術分野でよく知られているように、酸化の程度は、酸化工程の熱計画（thermal budget: 温度と時間）を制御することにより、制御することができる。
【００４１】
通常、アモルファス・シリコンは、酸化工程中に大きさが２倍以上になる。したがって、アモルファス・シリコン層を形成する工程は、一般に、所望の酸化膜厚のおおよそ半分以下の厚さのアモルファス・シリコン層を堆積する工程を含んでいる。上述した実施形態では、単一のＤＲＡＭ構造の分離カラー１３０と垂直ゲート酸化膜１６０との双方を本発明に係る方法によって形成したけれども、一方の構成要素を本発明に係る方法によって形成し、他方の構成要素を当技術分野で公知の標準の方法によって形成することもできる。
【００４２】
以上のように、本発明の一実施形態に係る典型的な半導体メモリ・デバイスは、基板２４と、この基板２４に形成されトレンチ側壁３２を有するトレンチ２００とを備えている。トレンチ２００の下部領域３０には、ＤＲＡＭセルを構成するキャパシタの一方の電極を成す埋め込みプレート３４が配置されている。トレンチ２００の上部領域２８のトレンチ側壁３２には、分離カラー１３０が配置されている。上記半導体メモリ・デバイスは、さらに、分離カラー１３０の上方であってトレンチ２００の上部領域２８のトレンチ側壁３２に形成された埋め込み帯状領域４０と、トレンチ２００の上部領域２８に形成された埋め込み帯状領域４０を覆うトレンチ・トップ酸化膜１４とを備えている。トレンチ・トップ酸化膜１４の上方であってトレンチ２００の上部領域２８のトレンチ側壁３２には、垂直ゲート酸化膜１６０が配置されている。垂直ゲート酸化膜１６０は、窒化物界面層１２５０を覆って配置されている。また、分離カラー１３０は、酸化膜とトレンチ側壁３２との間に形成された窒化物界面層を覆って配置されている。本発明に係る方法に関して説明したように、窒化物界面層１２５０、１２５をそれぞれ覆ってゲート酸化膜１６０と分離カラー１３０との双方を配置する代わりに、一方の構成要素だけを上記のように配置し、他方の構成要素は当技術分野で公知の標準の方法で配置してもよい。
【００４３】
以上、本発明を特定の実施形態について説明したけれども、本発明は、ここに示した詳細に限定されるものではない。むしろ、特許請求の範囲およびその均等の範囲の内で、本発明の本旨から離れることなく、本発明の詳細について様々な変更をなしうる。
【００４４】
まとめとして以下の事項を開示する。
（１）基板に形成されたトレンチの側壁に酸化物層を形成する方法であって、
（ａ）基板にトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス層を形成する工程と、
（ｄ）前記アモルファス層を酸化して酸化物層を形成する工程と
を備えた方法。
（２）前記酸化物層を形成する工程（ｄ）に要する時間が、前記窒化物界面層を覆う前記アモルファス層を完全に消費するのに十分な時間である、
上記（１）に記載の方法。
（３）前記酸化物層を形成する工程（ｄ）に要する時間が、前記窒化物界面層の下のトレンチ側壁の一部を酸化するのに十分な時間である、
上記（１）に記載の方法。
（４）前記酸化物層を形成する工程が、ＤＲＡＭの垂直トランジスタのゲート酸化膜および分離カラーまたはどちらか一方を形成する工程を成している、
上記（１）に記載の方法。
（５）前記基板が単結晶シリコンから成り、前記アモルファス層がアモルファス・シリコンから成る、
上記（１）に記載の方法。
（６）前記アモルファス層を形成する工程が、前記酸化物層の所定の厚さの約半分の厚さのアモルファス層を形成する工程を備えている、
上記（１）に記載の方法。
（７）前記アモルファス層を約１ナノメートルから約１０ナノメートルの厚さに形成する、
上記（１）に記載の方法。
（８）前記酸化物層を約３ナノメートルから約１０ナノメートルの厚さに形成する、
上記（１）に記載の方法。
（９）前記アモルファス層を約２５オングストロームから約５０オングストロームの厚さに形成し、かつ、
前記酸化物層を約５０オングストロームから約１００オングストロームの厚さに形成する、
上記（１）に記載の方法。
（１０）前記酸化物層を形成する工程が分離カラーを形成する工程を備えており、
さらに、前記工程（ｃ）と前記（ｄ）との間に、
（ｃ１）前記アモルファス・シリコン層を覆うナイトライド−オキシナイトライド障壁層を形成する工程と、
（ｃ２）前記ナイトライド−オキシナイトライド障壁層の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と
を備えている、
上記（５）に記載の方法。
（１１）（ａ）基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス層を形成する工程と、
（ｄ）前記アモルファス層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。
（１２）（ａ）基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス・シリコン層を形成する工程と、
（ｄ）前記アモルファス・シリコン層を覆うナイトライド−オキシナイトライド障壁層を形成する工程と、
（ｅ）前記ナイトライド−オキシナイトライド障壁層の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と、
（ｆ）前記アモルファス・シリコン層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。
（１３）側壁を有するトレンチを備えた基板と、
前記トレンチの上部領域のトレンチ側壁に設けられた分離カラー酸化物層を備えた分離カラーと、
前記分離カラーの上方であって前記トレンチの上部領域の前記トレンチ側壁に設けられたゲート酸化物層を備えた垂直ゲート酸化膜と、
前記トレンチ側壁上に配置された分離カラー窒化物界面層および前記トレンチ側壁に配置されたゲート窒化物界面層のうちの少なくとも１つ
とを備え、
前記分離カラーは前記分離カラー窒化物界面障壁層を覆って配置されており、前記垂直ゲート酸化膜は前記ゲート窒化物界面層を覆って配置されている、
半導体メモリ・デバイス。
（１４）前記半導体メモリ・デバイスがＤＲＡＭデバイスから成る、
上記（１３）に記載の半導体メモリ・デバイス。
（１５）前記分離カラー酸化物層と前記ゲート酸化物層との双方がシリコン酸化物から成り、
前記基板が単結晶シリコン・ウェーハから成る、
上記（１３）に記載の半導体メモリ・デバイス。
（１６）前記分離カラー窒化物界面層を覆って配置された前記分離カラーの厚さが約５ナノメートルから約２０ナノメートルの範囲にあり、
前記ゲート窒化物界面層を覆って配置された前記垂直ゲート酸化膜の厚さが約５ナノメートルから約１０ナノメートルの範囲にある、
上記（１３）に記載の半導体メモリ・デバイス。
（１７）前記ゲート酸化膜は、厚さが約６ナノメートルであり、前記ゲート窒化物界面層を覆って配置されている、
上記（１３）に記載の半導体メモリ・デバイス。
（１８）前記分離カラーは、厚さが約１０ナノメートルであり、前記分離カラー窒化物界面層を覆って配置されている、
上記（１３）に記載の半導体メモリ・デバイス。
（１９）前記トレンチ側壁は、前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方を下に敷いて、さらに、その上に酸化物層を備えている、
上記（１３）に記載の半導体メモリ・デバイス。
（２０）前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方の厚さが約０．５ナノメートルから約２ナノメートルの範囲にある、
上記（１３）に記載の半導体メモリ・デバイス。
（２１）前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方の厚さが約１ナノメートルである、
上記（１３）に記載の半導体メモリ・デバイス。
【図面の簡単な説明】
【図１】 従来技術による垂直トランジスタ構造を有する典型的なＤＲＡＭデバイスの長手方向の断面の概略を示す図である。
【図２】 図１の構造のゲート酸化膜の部分を２−２線で切断した横断面図である。
【図３】 従来技術による典型的なトレンチとパッド層を示す図である。
【図４】 従来技術によるトレンチの上部領域に形成した分離カラーとトレンチの下部領域に形成した埋め込みプレートとを示す図である。
【図５】 絶縁物を堆積した後、トレンチをポリシリコンで充填した後の図４のトレンチを示す図である。
【図６】 分離カラーをエッチング除去した後の図５のトレンチを示す図である。
【図７】 埋め込み帯状領域を形成した後の図６のトレンチを示す図である。
【図８】 ポリシリコン上方およびパッド上方の埋め込み帯状領域をトレンチの側壁から除去した後の図７のトレンチを示す図である。
【図９】 トレンチ・トップ絶縁膜を形成し、パッドを剥離し、露出した基板表面と露出したトレンチ側壁とに犠牲酸化膜を成長させ、基板にｐウェルとｎ帯とを形成し、基板に拡散領域を形成した後の図８のトレンチを示す図である。
【図１０】 犠牲酸化膜を除去し、ゲート酸化膜を成長させ、導電性ゲート層を形成し、活性領域をパターニングし、エッチング工程を実施して活性領域以外の全ての場所にＳＴＩ（シャロウ・トレンチ分離）をエッチング形成し、ＳＴＩ領域を充填した後、パッド窒化膜の位置まで平坦化し、パッド窒化膜を剥離した後の図９のトレンチを示す図である。
【図１１】 当技術分野で公知の典型的なＤＲＡＭセルの平面概略図である。
【図１２】 図１１のＤＲＡＭセルを１２−１２線で切断した長手方向断面図である。
【図１３】 本発明に係る典型的な方法によって作製した分離カラーを備えたトレンチの製造中の長手方向断面図であって、酸化前のアモルファス・シリコン層を示している、製造中のトレンチの長手方向断面図である。
【図１４】 本発明に係る典型的な方法によってゲート酸化物層を形成する酸化工程直前の図１３のトレンチの製造中の長手方向断面図である。
【図１５】 ゲート酸化物層を形成した後の図１４のトレンチの製造中の長手方向断面図である。
【図１６】 図１５の構造のゲート酸化膜の部分を１６−１６線で切断した横断面図である。
【符号の説明】
１０…半導体メモリ・デバイス、１２…キャパシタ・トレンチ、１４…トレンチ・トップ酸化膜、１６…ゲート酸化膜、１８…拡散領域、２０…トレンチ、２１…表面、２２…パッド、２４…基板、２６…分離カラー、２８…上部領域、３０…下部領域、３２…側壁、３３…底部、３４…埋め込みプレート、３５…ノード絶縁膜、３６…ポリシリコン、４０…埋め込み帯状領域、４４…犠牲酸化膜、４６…ＳＴＩ領域、４８…導電性ゲート層、５０…ｐウェル、５２…ｎ帯、５４…活性領域、５６…中間層、５８…ゲート・キャップ層、６０…トレンチ側壁アレー・デバイス、６２…拡散領域、６３…層間絶縁膜、７２…オーバーラップ領域、１２５…窒化物界面障壁膜、１２７…アモルファス・シリコン（ａ−Ｓｉ）層、１２９…障壁膜、１６０…ゲート酸化膜、１６２…内部酸化物層、２００…トレンチ、２２０…ゲート・コンタクト、２２２…ソース・コンタクト、２４０…ゲート側壁分離スペーサ、１２５０…窒化物界面層、１２７０…アモルファス層。
【発明の属する技術分野】
本発明は、一般にＤＲＡＭ（Dynamic Random Access Memory）セルのトレンチ・キャパシタに設けられる垂直トランジスタ構造に関し、特にこのような構造の製造方法に関する。
【０００２】
【従来の技術】
トレンチ・キャパシタに設けられる垂直トランジスタ構造を備えた半導体メモリ・デバイスは、ＤＲＡＭチップなどの電子回路の表面積を節減するものとして、当技術分野ではよく知られている。図１は、典型的な半導体メモリ・デバイスの概略を示す図である。このような半導体メモリ・デバイスのより詳細な図を図１２に示す。図１において、半導体メモリ・デバイス１０は、キャパシタ・トレンチ１２、分離酸化膜すなわち「トレンチ・トップ（trench top）」酸化膜１４、ゲート酸化膜１６、拡散領域（コンタクト・イオン注入領域）１８、ゲート・コンタクト２２０、ソース・コンタクト２２２、および、ゲート側壁分離スペーサ２４０を備えている。半導体メモリ・デバイス１０の構成要素のうち、通常、ゲート・コンタクト２２０、ソース・コンタクト２２２、およびゲート側壁分離スペーサ２４０だけがシリコン・ウェーハから成る基板２４の表面２１よりも上にある。
【０００３】
図２は、図１の半導体メモリ・デバイスを２−２線で切断した横断面図である。図２に示すように、ゲート酸化膜１６は、表面方位が（１００）のシリコン・ウェーハに対して（１００）結晶面に整合された面と（１１０）結晶面に整合された面とで形成された連続した切子（きりこ）をなす壁を形成している（切子とは、四角な物体の角を切り落とした形のことである）。しかしながら、当技術分野でよく知られているように、シリコン・ウェーハには、表面方位が（１００）のものに限らず、任意の表面方位のものを用いることができる。
【０００４】
結晶は、材料の特性と作用とに影響を与える原子の面を備えている。したがって、結晶内の様々な面を特定することは、好都合である。このような特定は、標準的な結晶学上の用語法に従い、ミラー指数を使って行なう。ミラー指数は、ある面が切り取る３つの軸の切片の逆数から成る３つの分数に共通の乗数を乗じて整理したものである。ミラー指数は、括弧内の３つの数、すなわち（ｈｋｌ）で表わす。たとえば、ｘ軸、ｙ軸、ｚ軸とそれぞれ１、１、０．５で交わる面は、（１１２）と表わされる。
【０００５】
また、標準的な結晶学上の用語法による様々な記号には、特定の意味がある。それら様々な記号のうち、｛｝括弧は等価な結晶面の族を表わしている（たとえば｛００１｝面族）。（）括弧は特定の結晶面を表わしている（たとえば（１００）面）。＜＞括弧は等価な結晶軸の族を表わしている（たとえば＜０１１＞軸族）。［］括弧は特定の結晶軸を表わしている（たとえば［１１０］軸）。たとえば、シリコン単結晶では、（１００）面と（００１）面とは互いに等価である。したがって、両者は、共に同じ｛００１｝面族に属している。
【０００６】
ゲート酸化膜１６を形成するのに使う酸化工程は、結晶方位に強く依存している。すなわち、所定の温度で所定の時間経過した後の酸化膜の厚さは、下地シリコンの結晶方位に依存する。したがって、ゲート酸化工程で形成されるゲート酸化膜１６は、（１１０）面での厚さｄ1 が（１００）面での厚さｄ2 よりも厚くなりやすい。ゲート酸化膜の厚さが均一でないと、薄い部分に弱点が生じる。この弱点では、降伏に至るまでの時間がゲート酸化膜の残りの部分に比べて短くなってしまう。
【０００７】
同様に、酸化工程中の結晶方位依存性は、後述する「ＬＯＣＯＳ（local oxidation of silicon) カラー(collar)」など、ＤＲＡＭのトレンチ構造の他の酸化膜の形成にも影響する。次に図３〜図１２を参照する。全図を通じて同一の符号は同一の構成要素を表わしている。図３〜図１２には、典型的なＤＲＡＭセルの様々な側面、および該ＤＲＡＭセルを作製する典型的な方法における様々な中間工程が示されている。これらの工程は、この出願の出願人の出願に係る米国特許出願（出願番号第０９／３５９２９２号、発明者：グレイ・ブロナー（Gray Bronner）ら）に開示されている。
【０００８】
図３に示すように、半導体メモリ・デバイス１０の典型的な深いトレンチ型の蓄積キャパシタは、当技術分野でよく知られている既存のプロセス手法によって、パッド２２を貫き基板２４中に形成する。たとえば、パッド２２上にパターンを形成するには、光リソグラフィ工程を使うことができる。次いで、パッド２２を貫き基板２４中に所望の深さのトレンチ２０を形成するのに、ＲＩＥ（reactive-ion etching）などのドライ・エッチング工程を使うことができる。
【０００９】
深いトレンチ２０の深さは、一般に、約３μｍ〜約１０μｍである。トレンチ２０の直径すなわち最大幅は、リソグラフィの基本ルールの関数であるが、その大きさは、通常、約０．５μｍ〜０．１μｍ未満である。トレンチ２０には、側壁３２と底部３３がある。
【００１０】
次いで、図４に示すように、トレンチ２０の上部領域２８に分離カラー２６を形成する。上部領域２８は、通常、トレンチ２０の深さ全体の１０〜２０％を占めている。分離カラー２６は、ＬＯＣＯＳ（local thermal oxidation)プロセスを使って形成することができる。ＬＯＣＯＳプロセスは、後述する典型的なプロセスによってもよいし、あるいは、後述する別の物理的化学的な手法によってもよい。分離カラー２６は、ＬＯＣＯＳプロセスの既存の使い方で形成しているので、ＬＯＣＯＳカラーと呼ばれることがある。
【００１１】
酸化工程の前に、トレンチ２０とパッド２２との露出している表面に沿って障壁膜（図示せず）を形成してもよい。この障壁膜は、たとえば、厚さ約２ｎｍ〜約１０ｎｍのＳｉＮ膜をＬＰＣＶＤ（low-pressure chemical vapor deposition）を使って形成することができる。次いで、上部領域２８上の障壁膜は、除去する。これは、たとえば、次の手順で行なう。トレンチ２０をフォトレジスト（図示せず）で充填（じゅうてん）した後、トレンチ２０中のフォトレジストをオーバーエッチ時間によって制御された深さまでフォトレジストを部分的にエッチングして掘り下げる。この工程により、上部領域２８の障壁膜が露出する一方、下部領域３０の障壁膜はフォトレジストで覆われた状態に保たれる。次いで、トレンチ２０の上部領域２８とパッド２２とに形成された障壁膜を、たとえば化学エッチングまたはドライ・エッチングによって除去する。次いで、フォトレジストを剥離（はくり）する。あるいは、下部領域３０の側壁を保護しながら上部領域２８の側壁を分離するのに、別のプロセスを使ってもよい。
【００１２】
次いで、局所酸化工程を行なう。酸化工程は、たとえば、ある結晶軸族に沿った酸化速度が別の結晶軸族に沿った酸化速度よりも速くなる酸化条件で行なうことができる。このような酸化条件によると、分離カラー２６を成長している間に、下地シリコン基板２４に切子面が形成される。このような切子面が形成された分離カラー２６は、その横断面が、ゲート酸化膜１６用に図２に示した横断面と同様になる。図２では、ある結晶面に整合した酸化膜の厚さｄ1 が別の結晶面に整合した酸化膜の厚さｄ2 よりも厚くなっている。結晶方位が異なると酸化速度が異なるので、側壁全体に最小限の厚さの分離カラーを結晶方位と無関係に形成するには、酸化速度の速い部分の側壁では、不必要なほどの厚さの分離カラーが必要になることがありうる。熱酸化膜から成り、不可避の切子面が形成さた分離カラー２６は、トレンチ２０の上部領域２８の側壁３２にだけ形成される。トレンチ２０の下部３０の側壁３２は、障壁膜で保護されている。
【００１３】
続いて、トレンチ２０の上部領域２８の熱酸化膜から成る分離カラー２６を選択的に残す工程を経て、通常、下部領域３０の障壁膜を剥離する。次いで、下部領域３０に埋め込みプレート３４を形成する。この結果、図４に示す構造が形成される。埋め込みプレート３４は、分離カラー２６を上部領域２８のマスクとして使い、トレンチ２０の下部領域３０をドープして基板２４に外方拡散領域を形成することにより形成することができる。この外方拡散領域は、ＡＳＧ（arsenosilicate glass）のドライブイン、プラズマ・ドーピング（plasma doping:ＰＬＡＤ）、プラズマ・イオン注入（plasma ion implantation:ＰＩＩＩ）、ヒ素（Ａｓ）またはリン（Ｐ）の気相拡散、あるいは当技術分野で公知の他の手法を使って形成することができる。
【００１４】
続いて、図５に示すように、たとえばアンモニア（ＮＨ3 ）を用いた熱窒化を行なった後、ＳｉＮのＬＰＣＶＤを行なうなどにより、薄いノード絶縁膜３５を形成する。最後に、トレンチ２０をｎ+ にドープしたＬＰＣＶＤポリシリコンで充填した後、所望の深さＤ1 まで凹（くぼ）ませる。深さＤ1 は、通常は約３００ｎｍ〜約７００ｎｍ、好ましくは３００ｎｍ〜４５０ｎｍである。
【００１５】
次いで、フッ化水素（ＨＦ）を含有する溶液を使ったウエット・エッチングなどで、分離カラー２６をエッチング除去して、図６に示すように、分離カラー２６がポリシリコン３６で覆われていない部分、およびポリシリコン３６の上端から深さＤ2 までの部分から成る領域の側壁３２を露出させる。深さＤ2 は、通常、約１０ｎｍ〜約５０ｎｍである。
【００１６】
続いて、図７に示すように、埋め込み帯状領域４０を形成する。埋め込み帯状領域４０は、通常、ＬＰＣＶＤポリシリコンで約１０ｎｍ〜約５０ｎｍの厚さの層として形成する。次いで、図８に示すように、ポリシリコン３６の上方とパッド２２の上方にある埋め込み帯状領域４０は、等方性ウエット化学エッチング工程またはドライ・エッチング工程などによってトレンチ２０の側壁３２から除去する。
【００１７】
次いで、図９に示すように、トレンチ・トップ絶縁膜１４すなわちトレンチ・トップ酸化膜（trench-top oxide: ＴＴＯ）を、異方性の高密度プラズマ（high-density plasma:ＨＤＰ）支援酸化膜堆積工程または他のバイアス支援酸化膜堆積工程などによって形成する。トレンチ・トップ絶縁膜１４を形成すると、通常、パッド２２の上にも対応する層（図示せず）が形成されるが、この層は、当技術分野で公知のＣＭＰ（chemical mechanical polishing)によって除去する。次いで、これにより露出したパッド２２を、トレンチ・トップ絶縁膜１４に対して選択性のあるウエット化学エッチング工程によって除去する。その後、図９に示すように、基板の露出した表面とトレンチ２０の露出した側壁３２とに犠牲酸化膜４４を成長させる。
【００１８】
次いで、イオン注入を使って基板２４にｐウェル５０とこのｐウェル５０の下のｎ帯５２とをそれぞれ形成することができる。同様に、ＡｓまたはＰのイオン注入を使って拡散領域１８を形成することができる。また、ｎ+ にドープしたポリシリコン領域３６から埋め込み帯状領域４０を通じた外方拡散によって別の拡散領域６２を形成する。このような工程によって、図９に示す構造が得られる。また、この時点で、デバイスのしきい値調製用の別のイオン注入を行なってもよい。
【００１９】
続いて、図１０に示すように、ＨＦ含有溶液を使った化学ウエット・エッチング工程などによって、犠牲酸化膜４４を除去する。次いで、ゲート酸化膜１６を成長させた後、トレンチ２０の直径とほぼ等しい厚さのポリシリコンなどから成る導電性ゲート層４８を形成する。次いで、導電性ゲート層４８の厚さのほぼ半分からほぼ等しい厚さの窒化膜パッド（図示せず）を形成する。
【００２０】
続いて、通常、フォトリソグラフィによって活性領域５４をパターニングした後（図１１参照）、ＲＩＥなどのエッチング工程を実行して活性領域５４以外の全ての場所にＳＴＩ（shallow trench isolation: シャロウ〔浅い〕トレンチ分離）領域４６をエッチングで形成する。ＳＴＩ領域３６は、通常、酸化物で充填した後、ＣＭＰ工程によってパッド窒化膜まで平坦化する。次いで、パッド窒化膜を剥離すると、図１０に示す構造が得られる。
【００２１】
次に、通常、薄いポリシリコンのシード（seed: 種）層を堆積した後、基板２４のｐウェルに形成した拡散領域６２を覆い、かつトレンチ２０の端を覆うようにポリシリコン・ゲート層４８を広げる。次いで、通常、ポリシリコン・ゲート層４８よりも導電率が高い物質、たとえばタングステン（Ｗ）またはタングステン・シリサイド（ＷＳｉ）から成る中間層５６を形成する。最後に、ＳｉＮまたはシリコン酸化物から成るゲート・キャップ層５８を形成する。次いで、ゲート導電層をリソグラフィによってパターニングした後、ドライ・エッチングする。この結果、図１２に示すゲート・コンタクト２２０（ポリシリコン・ゲート層４８、中間層５６、およびゲート・キャップ層５８から成る）が得られる。
【００２２】
続いて、当技術分野で公知のプロセスによって、通常、シリコン窒化物、シリコン酸化物、またはこれら材料の組み合わせから成る側壁分離スペーサ２４０を形成して、ワード線（ゲート・コンタクト２２０）をビット線（ソース・コンタクトすなわち拡散コンタクト２２２）から電気的に分離する。側壁分離スペーサ２４０は、通常、厚さ約１０ｎｍ〜約１００ｎｍのＳｉＮを下地形状に対して忠実に堆積した後、異方性ドライ・スペーサ・エッチング工程を実行して、ゲート・コンタクト２２０の側壁だけに側壁分離スペーサ２４０を残すことにより形成する。この時、任意実行事項として追加のイオン注入を行なって、トランジスタのソース／ドレイン領域（拡散領域１８、６２）を調製してもよい。
【００２３】
続いて、通常、ウェーハ上の複数のゲート・コンタクト２２０の間の分離領域を層間絶縁膜６３で充填する。次いで、この層間絶縁膜６３にリソグラフィとドライ・エッチングによって開口を形成した後、その開口にソース・コンタクト２２２を形成する。ソース・コンタクト２２２は、通常、ドープしたポリシリコンまたはタングステンから成る。図１２に示すソース・コンタクト２２２とゲート・キャップ層５８とのオーバーラップ領域７２は、無境界コンタクト（borderless contact）と呼ばれている拡散コンタクトに特有のものである。
【００２４】
以上のように、上述した典型的なプロセスを経て、図１１および図１２に示す典型的なトレンチ側壁アレー・デバイス６０が得られる。図に示すように、トレンチ２０に隣接する拡散領域６４の下のｎ+ 拡散領域１８、６２は、トレンチ側壁アレー・デバイス６０のソース／ドレイン領域として機能する。基板２４（ｐウェル５０）の、トレンチ２０の切子面が形成された側壁３２に隣接した位置にチャネル６６が形成される。図１１に示すトレンチ側壁アレー・デバイス６０は（０１１）面と交差して作製されているけれども、トレンチ側壁アレー・デバイス６０は、（００１）面と交差する形で作製することもできる。基板２４の表面は、通常、（１００）面と平行である。したがって、図１１に示すように、トレンチ側壁アレー・デバイス６０は、基板表面と同じ｛００１｝面族に属す結晶面と平行にすることができるし、あるいは、別の面族に属す別の（０１１）結晶面上に作製することもできる。
【００２５】
上述したように、たとえば上述した既存のプロセスによって、あるいは当技術分野で公知の別のプロセスによって作製したＤＲＡＭトレンチにゲート酸化膜とＬＯＣＯＳカラーとを形成するのに使う標準の酸化プロセスには結晶方位依存性があるので、酸化膜の壁の厚さが場所によって異なってしまうことが多い。酸化膜の壁の厚さが場所によって異なると、好ましくない結果が招来する。そのような結果の１つに、電位の変動がある。
【００２６】
本発明は、結晶方位依存性という好ましくない結果を低減させるとともに、上述した電位の変動を避けることのできる方法を提供する。また、本発明は、上記方法によって作製した半導体メモリ・デバイスをも提供する。上述した構造が得られる上述した既存のプロセスは、垂直トランジスタを備えたＤＲＡＭセルを形成するための１つの典型的なプロセスに過ぎない、という点に留意すべきである。当技術分野で公知の他のプロセスも、上記プロセスと同様に、本発明に係る改良から恩恵を受けることができる。
【００２７】
【課題を解決するための手段】
本発明は、基板に設けられたトレンチの側壁に酸化物層を形成する方法を提供する。本発明に係る方法は、基板にトレンチを形成する工程と、前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、前記窒化物界面層を覆うアモルファス層を形成する工程と、前記アモルファス層を酸化して酸化物層を形成する工程とを備えている。
【００２８】
前記酸化物層を形成する工程に要する時間は、前記窒化物界面層を覆うアモルファス層を完全に消費するのに十分な時間であるのが望ましい。しかしながら、前記酸化物層を形成する工程に要する時間は、さらに、前記窒化物界面層の下のトレンチ側壁の一部を酸化するのに十分な時間にしてもよい。前記アモルファス層は、通常、前記酸化物層の所定の厚さの約半分の厚さに形成する。たとえば、前記酸化物層を約５０オングストロームから約１００オングストロームの厚さに成長させる場合、前記アモルファス層の厚さは、約２５オングストロームから約５０オングストロームにすればよい。
【００２９】
本発明に係る方法は、たとえば、垂直トランジスタのゲート酸化膜または分離カラーを形成するのに使うことができる。本発明に係る方法を分離カラーを形成するのに使う場合、当該方法は、さらに、アモルファス・シリコン層を覆うナイトライド−オキシナイトライド（nitride-oxynitride）障壁層を形成する工程と、このナイトライド−オキシナイトライド障壁層の一部をエッチング除去して前記アモルファス・シリコン層の酸化すべき部分を画定する工程とを備える。
【００３０】
また、本発明は、基板とこの基板に設けられた側壁を有するトレンチとを備えた半導体メモリ・デバイスをも提供する。この半導体メモリ・デバイスは、次の構造を有する。トレンチの上部領域のトレンチ側壁上に、分離カラー酸化物層から成る分離カラーが配置されている。前記分離カラーの上方であってトレンチの上部領域のトレンチ側壁に、ゲート酸化物層から成る垂直ゲート酸化膜が配置されている。前記分離カラー酸化物層は、この分離カラー酸化物層と前記トレンチ側壁との間に設けられた分離カラー窒化物界面層を覆って配置することができる。前記ゲート酸化物層は、このゲート酸化物層と前記トレンチ側壁との間に設けられたゲート窒化物界面層を覆って配置することができる。前記分離カラー窒化物界面層と、前記ゲート窒化物界面層とは、どちらか一方または双方を配置する。
【００３１】
上述した一般的な説明と以下で述べる詳細な説明とは、本発明の典型例であり、本発明を限定するものではない、ということを理解すべきである。
【００３２】
【発明の実施の形態】
次に、図１３および図１４を参照して、本発明に係る典型的な方法を説明する。図１３は、分離カラー１３０が形成されているトレンチ２００を示す図である。酸化を行なうには、〔従来の技術〕の項で説明したＬＯＣＯＳプロセスを実行してもよいし、あるいは、当技術分野で公知の別の酸化工程を使ってもよい。
【００３３】
酸化工程の前に、トレンチ２００とパッド２２との露出した表面に沿って窒化物界面障壁膜１２５を、たとえばＬＰＣＶＤ（low-pressure chemical vapor deposition）工程によって形成する。上記ＬＰＣＶＤ工程には、たとえば、４００〜９００℃、好ましくは５００〜７００℃のＮＨ3 雰囲気中に上記表面をさらすことが含まれている。窒化物界面障壁膜１２５の厚さは、通常０．５〜２ｎｍ、好ましくは１ｎｍである。窒化物界面障壁膜１２５を覆って、アモルファス・シリコン（ａ−Ｓｉ）層１２７を形成する。ａ−Ｓｉ層１２７の厚さは、約５ｎｍ〜約２０ｎｍ、好ましくは約１０ｎｍに設定することができる。次いで、ａ−Ｓｉ層１２７を覆うたとえばナイトライド−オキシナイトライド（nitride-oxynitride）膜から成る障壁膜１２９を、たとえば約２ｎｍ〜約１０ｎｍ、好ましくは約５．５ｎｍの厚さにＳｉＮのＬＰＣＶＤによって形成する。この明細書の定義では、「ナイトライド−オキシナイトライド」なる用語は、シリコン・ナイトライド（silicon nitride)、シリコン・オキシナイトライド（silicon oxynitride）、あるいはこれら材料の組み合わせから形成しうる膜を意味する。
【００３４】
次いで、上部領域２８を覆う部分の障壁膜１２９を除去する。これは、たとえば次のようにして行なう。まず、トレンチ２００をフォトレジスト（図示せず）で充填した後、トレンチ２００の中のフォトレジストをオーバー・エッチング時間によって制御された深さまで部分的にエッチングする。この工程の結果、上部領域２８を覆う部分の障壁膜１２９が露出される一方、下部領域３０を覆う部分の障壁膜１２９はフォトレジストで覆われたままの状態で残される。次いで、トレンチ２００の上部領域２８とパッド２２を覆う部分の障壁膜１２９を、たとえば化学エッチングまたはドライ・エッチング（chemical or dry etching:ＣＤＥ）による後退工程によって除去する。次いで、フォトレジストを剥離する。あるいは、下部領域３０の側壁３２を保護しながら、上部領域２８の側壁３２を分離するのに、上述したのとは別のプロセスを使うこともできる。
【００３５】
次いで、局所酸化工程を行なう。この局所酸化工程の間に、アモルファス・シリコン層１２７は酸化してシリコン酸化物層になって、図１３に示す酸化物分離カラー１３０を形成する。典型的な酸化条件は、８００〜９００℃の酸素雰囲気である。酸化物分離カラー１３０を形成した後、下部領域３０を覆う障壁層１２９を（任意実行事項としてａ−Ｓｉ層１２７と窒化物界面障壁膜１２５をも）、典型的には、トレンチ２００の上部領域２８の酸化物分離カラー１３０を選択的に残すプロセスによって除去する。プロセス・フローにとって望ましい場合には、下部領域３０のａ−Ｓｉ層１２７と窒化物界面障壁膜１２５とは、この工程で除去せずに残しておくこともできるけれども、両者は、最終的には除去しなければならない。
【００３６】
たとえば〔従来の技術〕の項で説明したような当技術分野で公知の方法で残りの工程を実行して、酸化物分離カラー１３０の長さを短くした後、図１４に示す残りの構成要素を形成する。たとえば酸化物のウエット・エッチング工程を使って、トレンチ側壁から犠牲酸化膜４４（図９参照）を除去した後、本発明に従ってゲート酸化膜１６０を成長させる。まず、酸化物分離カラー１３０の下の窒化物界面障壁膜１２５を形成する際に説明したのと同じ方法で、窒化物界面層１２５０を形成する。次いで、図１４に示すように、厚さが約１ｎｍ〜約１０ｎｍ、好ましくは約２．５ｎｍ〜約５ｎｍ、より好ましくは約３ｎｍのアモルファス層１２７０を形成する。次いで、アモルファス層１２７０からゲート酸化膜を成長させて、図１５に示すゲート酸化膜１６０を形成する。
【００３７】
残りの構造は、たとえば〔従来の技術〕の項で説明したような当技術分野で公知の方法で形成する。本発明によるプロセスを経ると、トレンチ・トップ酸化膜（ＴＴＯ）１４と基板２４の上表面２１とを覆う窒化物層と酸化物層とが残される。普通、ＴＴＯ１４を覆う余分な新たな窒化物層と酸化物層とは、新たな分離として役立つが、しかし、要すれば除去してもかまわない。同様に、表面２１を覆う窒化物層と酸化物層も、工程を追加するのが望ましいか否かに応じて、残してもよいし除去してもよい。
【００３８】
上述した分離カラーの成長プロセスと垂直ゲート酸化膜の成長プロセスとの双方は、窒化物界面層を覆って堆積したアモルファス層から酸化物層を形成している点で、従来技術に勝る利点を有している。この結果、酸化物の成長は、トレンチ側壁の結晶方位と無関係になる。酸化物の成長がトレンチ側壁の結晶方位と無関係であるので、図１６に示すように、酸化物層の厚さｄ3 は、トレンチの横断面の全体にわたって均一である。
【００３９】
結晶面に沿った酸化物の成長に変動がないので、従来技術の公知の方法の場合と異なり、酸化物成長工程によってトレンチ側壁に切子面が形成されることがない、という点に留意されたい。しかしながら、ある結晶面に対して選択性を有することがありうるウエット・エッチングなど他の工程では、切子面が形成されることがありうる。また、トレンチの形状は、始めにトレンチの形状をレイアウトするのに用いる初期マスク・パターンにも依存する。いずれにしても、トレンチの形状は、図２に示したものと同様に切子面を形成されうる（ただし、本発明による酸化物層の厚さはトレンチの横断面の全体にわたって均一である）。あるいは、トレンチの形状は、図１６に示すように、「円を引き延ばした形状（stretched-circle）」すなわち楕円形をした横断面になりうる。しかしながら、本発明による酸化物成長工程によれば、トレンチの形状は、酸化工程前の形状から変形することはない。
【００４０】
酸化工程中、窒化物界面層１２５、１２５０が酸化障壁として機能するから、酸化が単結晶シリコンの側壁３２の内部に進行する前に、アモルファス・シリコンは完全に酸化される。また、窒化物界面層上で停止するか、あるいは、さらにトレンチ側壁３２に隣接する単結晶シリコンを所定量だけ酸化して、図１６に示すように、窒化物界面層１２５０の下に内部酸化物層１６２を形成するか、するように酸化工程を調製することができる。また、当技術分野でよく知られているように、酸化の程度は、酸化工程の熱計画（thermal budget: 温度と時間）を制御することにより、制御することができる。
【００４１】
通常、アモルファス・シリコンは、酸化工程中に大きさが２倍以上になる。したがって、アモルファス・シリコン層を形成する工程は、一般に、所望の酸化膜厚のおおよそ半分以下の厚さのアモルファス・シリコン層を堆積する工程を含んでいる。上述した実施形態では、単一のＤＲＡＭ構造の分離カラー１３０と垂直ゲート酸化膜１６０との双方を本発明に係る方法によって形成したけれども、一方の構成要素を本発明に係る方法によって形成し、他方の構成要素を当技術分野で公知の標準の方法によって形成することもできる。
【００４２】
以上のように、本発明の一実施形態に係る典型的な半導体メモリ・デバイスは、基板２４と、この基板２４に形成されトレンチ側壁３２を有するトレンチ２００とを備えている。トレンチ２００の下部領域３０には、ＤＲＡＭセルを構成するキャパシタの一方の電極を成す埋め込みプレート３４が配置されている。トレンチ２００の上部領域２８のトレンチ側壁３２には、分離カラー１３０が配置されている。上記半導体メモリ・デバイスは、さらに、分離カラー１３０の上方であってトレンチ２００の上部領域２８のトレンチ側壁３２に形成された埋め込み帯状領域４０と、トレンチ２００の上部領域２８に形成された埋め込み帯状領域４０を覆うトレンチ・トップ酸化膜１４とを備えている。トレンチ・トップ酸化膜１４の上方であってトレンチ２００の上部領域２８のトレンチ側壁３２には、垂直ゲート酸化膜１６０が配置されている。垂直ゲート酸化膜１６０は、窒化物界面層１２５０を覆って配置されている。また、分離カラー１３０は、酸化膜とトレンチ側壁３２との間に形成された窒化物界面層を覆って配置されている。本発明に係る方法に関して説明したように、窒化物界面層１２５０、１２５をそれぞれ覆ってゲート酸化膜１６０と分離カラー１３０との双方を配置する代わりに、一方の構成要素だけを上記のように配置し、他方の構成要素は当技術分野で公知の標準の方法で配置してもよい。
【００４３】
以上、本発明を特定の実施形態について説明したけれども、本発明は、ここに示した詳細に限定されるものではない。むしろ、特許請求の範囲およびその均等の範囲の内で、本発明の本旨から離れることなく、本発明の詳細について様々な変更をなしうる。
【００４４】
まとめとして以下の事項を開示する。
（１）基板に形成されたトレンチの側壁に酸化物層を形成する方法であって、
（ａ）基板にトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス層を形成する工程と、
（ｄ）前記アモルファス層を酸化して酸化物層を形成する工程と
を備えた方法。
（２）前記酸化物層を形成する工程（ｄ）に要する時間が、前記窒化物界面層を覆う前記アモルファス層を完全に消費するのに十分な時間である、
上記（１）に記載の方法。
（３）前記酸化物層を形成する工程（ｄ）に要する時間が、前記窒化物界面層の下のトレンチ側壁の一部を酸化するのに十分な時間である、
上記（１）に記載の方法。
（４）前記酸化物層を形成する工程が、ＤＲＡＭの垂直トランジスタのゲート酸化膜および分離カラーまたはどちらか一方を形成する工程を成している、
上記（１）に記載の方法。
（５）前記基板が単結晶シリコンから成り、前記アモルファス層がアモルファス・シリコンから成る、
上記（１）に記載の方法。
（６）前記アモルファス層を形成する工程が、前記酸化物層の所定の厚さの約半分の厚さのアモルファス層を形成する工程を備えている、
上記（１）に記載の方法。
（７）前記アモルファス層を約１ナノメートルから約１０ナノメートルの厚さに形成する、
上記（１）に記載の方法。
（８）前記酸化物層を約３ナノメートルから約１０ナノメートルの厚さに形成する、
上記（１）に記載の方法。
（９）前記アモルファス層を約２５オングストロームから約５０オングストロームの厚さに形成し、かつ、
前記酸化物層を約５０オングストロームから約１００オングストロームの厚さに形成する、
上記（１）に記載の方法。
（１０）前記酸化物層を形成する工程が分離カラーを形成する工程を備えており、
さらに、前記工程（ｃ）と前記（ｄ）との間に、
（ｃ１）前記アモルファス・シリコン層を覆うナイトライド−オキシナイトライド障壁層を形成する工程と、
（ｃ２）前記ナイトライド−オキシナイトライド障壁層の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と
を備えている、
上記（５）に記載の方法。
（１１）（ａ）基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス層を形成する工程と、
（ｄ）前記アモルファス層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。
（１２）（ａ）基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆う窒化物界面層を形成する工程と、
（ｃ）前記窒化物界面層を覆うアモルファス・シリコン層を形成する工程と、
（ｄ）前記アモルファス・シリコン層を覆うナイトライド−オキシナイトライド障壁層を形成する工程と、
（ｅ）前記ナイトライド−オキシナイトライド障壁層の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と、
（ｆ）前記アモルファス・シリコン層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。
（１３）側壁を有するトレンチを備えた基板と、
前記トレンチの上部領域のトレンチ側壁に設けられた分離カラー酸化物層を備えた分離カラーと、
前記分離カラーの上方であって前記トレンチの上部領域の前記トレンチ側壁に設けられたゲート酸化物層を備えた垂直ゲート酸化膜と、
前記トレンチ側壁上に配置された分離カラー窒化物界面層および前記トレンチ側壁に配置されたゲート窒化物界面層のうちの少なくとも１つ
とを備え、
前記分離カラーは前記分離カラー窒化物界面障壁層を覆って配置されており、前記垂直ゲート酸化膜は前記ゲート窒化物界面層を覆って配置されている、
半導体メモリ・デバイス。
（１４）前記半導体メモリ・デバイスがＤＲＡＭデバイスから成る、
上記（１３）に記載の半導体メモリ・デバイス。
（１５）前記分離カラー酸化物層と前記ゲート酸化物層との双方がシリコン酸化物から成り、
前記基板が単結晶シリコン・ウェーハから成る、
上記（１３）に記載の半導体メモリ・デバイス。
（１６）前記分離カラー窒化物界面層を覆って配置された前記分離カラーの厚さが約５ナノメートルから約２０ナノメートルの範囲にあり、
前記ゲート窒化物界面層を覆って配置された前記垂直ゲート酸化膜の厚さが約５ナノメートルから約１０ナノメートルの範囲にある、
上記（１３）に記載の半導体メモリ・デバイス。
（１７）前記ゲート酸化膜は、厚さが約６ナノメートルであり、前記ゲート窒化物界面層を覆って配置されている、
上記（１３）に記載の半導体メモリ・デバイス。
（１８）前記分離カラーは、厚さが約１０ナノメートルであり、前記分離カラー窒化物界面層を覆って配置されている、
上記（１３）に記載の半導体メモリ・デバイス。
（１９）前記トレンチ側壁は、前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方を下に敷いて、さらに、その上に酸化物層を備えている、
上記（１３）に記載の半導体メモリ・デバイス。
（２０）前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方の厚さが約０．５ナノメートルから約２ナノメートルの範囲にある、
上記（１３）に記載の半導体メモリ・デバイス。
（２１）前記分離カラー窒化物界面層と前記ゲート窒化物界面層とのうちの少なくとも一方の厚さが約１ナノメートルである、
上記（１３）に記載の半導体メモリ・デバイス。
【図面の簡単な説明】
【図１】 従来技術による垂直トランジスタ構造を有する典型的なＤＲＡＭデバイスの長手方向の断面の概略を示す図である。
【図２】 図１の構造のゲート酸化膜の部分を２−２線で切断した横断面図である。
【図３】 従来技術による典型的なトレンチとパッド層を示す図である。
【図４】 従来技術によるトレンチの上部領域に形成した分離カラーとトレンチの下部領域に形成した埋め込みプレートとを示す図である。
【図５】 絶縁物を堆積した後、トレンチをポリシリコンで充填した後の図４のトレンチを示す図である。
【図６】 分離カラーをエッチング除去した後の図５のトレンチを示す図である。
【図７】 埋め込み帯状領域を形成した後の図６のトレンチを示す図である。
【図８】 ポリシリコン上方およびパッド上方の埋め込み帯状領域をトレンチの側壁から除去した後の図７のトレンチを示す図である。
【図９】 トレンチ・トップ絶縁膜を形成し、パッドを剥離し、露出した基板表面と露出したトレンチ側壁とに犠牲酸化膜を成長させ、基板にｐウェルとｎ帯とを形成し、基板に拡散領域を形成した後の図８のトレンチを示す図である。
【図１０】 犠牲酸化膜を除去し、ゲート酸化膜を成長させ、導電性ゲート層を形成し、活性領域をパターニングし、エッチング工程を実施して活性領域以外の全ての場所にＳＴＩ（シャロウ・トレンチ分離）をエッチング形成し、ＳＴＩ領域を充填した後、パッド窒化膜の位置まで平坦化し、パッド窒化膜を剥離した後の図９のトレンチを示す図である。
【図１１】 当技術分野で公知の典型的なＤＲＡＭセルの平面概略図である。
【図１２】 図１１のＤＲＡＭセルを１２−１２線で切断した長手方向断面図である。
【図１３】 本発明に係る典型的な方法によって作製した分離カラーを備えたトレンチの製造中の長手方向断面図であって、酸化前のアモルファス・シリコン層を示している、製造中のトレンチの長手方向断面図である。
【図１４】 本発明に係る典型的な方法によってゲート酸化物層を形成する酸化工程直前の図１３のトレンチの製造中の長手方向断面図である。
【図１５】 ゲート酸化物層を形成した後の図１４のトレンチの製造中の長手方向断面図である。
【図１６】 図１５の構造のゲート酸化膜の部分を１６−１６線で切断した横断面図である。
【符号の説明】
１０…半導体メモリ・デバイス、１２…キャパシタ・トレンチ、１４…トレンチ・トップ酸化膜、１６…ゲート酸化膜、１８…拡散領域、２０…トレンチ、２１…表面、２２…パッド、２４…基板、２６…分離カラー、２８…上部領域、３０…下部領域、３２…側壁、３３…底部、３４…埋め込みプレート、３５…ノード絶縁膜、３６…ポリシリコン、４０…埋め込み帯状領域、４４…犠牲酸化膜、４６…ＳＴＩ領域、４８…導電性ゲート層、５０…ｐウェル、５２…ｎ帯、５４…活性領域、５６…中間層、５８…ゲート・キャップ層、６０…トレンチ側壁アレー・デバイス、６２…拡散領域、６３…層間絶縁膜、７２…オーバーラップ領域、１２５…窒化物界面障壁膜、１２７…アモルファス・シリコン（ａ−Ｓｉ）層、１２９…障壁膜、１６０…ゲート酸化膜、１６２…内部酸化物層、２００…トレンチ、２２０…ゲート・コンタクト、２２２…ソース・コンタクト、２４０…ゲート側壁分離スペーサ、１２５０…窒化物界面層、１２７０…アモルファス層。
Claims (16)
- シリコン基板に形成されたトレンチの側壁に酸化物層を形成する方法であって、
（ａ）シリコン基板にトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆うシリコン窒化物からなる第１の障壁膜を形成する工程と、
（ｃ）前記第１の障壁膜を覆うアモルファス・シリコン層を形成する工程と、
（ｄ）前記アモルファス・シリコン層を酸化して酸化物層を形成する工程と、
を備えた方法。 - 前記酸化物層を形成する工程が分離カラーを形成する工程を備えており、
さらに、前記工程（ｃ）と前記（ｄ）との間に、
（ｃ１）前記アモルファス・シリコン層を覆う第２の障壁膜を形成する工程であって、前記第２の障壁膜は、シリコン・ナイトライド、シリコン・オキシナイトライド、あるいはこれらの材料の組み合わせからなる工程と、
（ｃ２）前記第２の障壁膜の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と
を備えている、
請求項１に記載の方法。 - 前記酸化物層を形成する工程が、ＤＲＡＭの垂直トランジスタのゲート酸化膜および分離カラーまたはどちらか一方を形成する工程を成している、
請求項１に記載の方法。 - 前記アモルファス・シリコン層を形成する工程が、前記酸化物層の所定の厚さの半分の厚さのアモルファス・シリコン層を形成する工程を備えている、
請求項１に記載の方法。 - 前記アモルファス・シリコン層を１ナノメートルから１０ナノメートルの厚さに形成する、
請求項１に記載の方法。 - 前記酸化物層を３ナノメートルから１０ナノメートルの厚さに形成する、
請求項１に記載の方法。 - 前記アモルファス・シリコン層を２５オングストロームから５０オングストロームの厚さに形成し、かつ、
前記酸化物層を５０オングストロームから１００オングストロームの厚さに形成する、
請求項１に記載の方法。 - （ａ）シリコン基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆うシリコン窒化物からなる第１の障壁膜を形成する工程と、
（ｃ）前記第１の障壁膜を覆うアモルファス・シリコン層を形成する工程と、
（ｄ）前記アモルファス・シリコン層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。 - （ａ）シリコン基板に側壁を備えたトレンチを形成する工程と、
（ｂ）前記トレンチの側壁の少なくとも一部を覆うシリコン窒化物からなる第１の障壁膜を形成する工程と、
（ｃ）前記第１の障壁膜を覆うアモルファス・シリコン層を形成する工程と、
（ｄ）前記アモルファス・シリコン層を覆う第２の障壁膜を形成する工程であって、前記第２の障壁膜はシリコン・ナイトライド、シリコン・オキシナイトライド、あるいはこれらの材料の組み合わせからなる工程と、
（ｅ）前記第２の障壁膜の一部をエッチング除去して、分離カラーを形成するのに必要な、前記アモルファス・シリコン層の部分を露出させる工程と、
（ｆ）前記アモルファス・シリコン層を酸化して酸化物層を形成する工程と
を備えた方法によって製造した製造物。 - 側壁を有するトレンチを備えたシリコン基板と、
前記トレンチの上部領域のトレンチ側壁に設けられた分離カラー酸化物層を備えた分離カラーと、
前記分離カラーの上方であって前記トレンチの上部領域の前記トレンチ側壁に設けられたゲート酸化物層を備えた垂直ゲート酸化膜と、
前記トレンチ側壁上に配置された分離カラー窒化物層および前記トレンチ側壁に配置されたゲート窒化物層のうちの少なくとも１つ
とを備え、
前記分離カラーは前記分離カラー窒化物層を覆って配置されており、前記垂直ゲート酸化膜は前記ゲート窒化物層を覆って配置されている、
半導体メモリ・デバイス。 - 前記半導体メモリ・デバイスがＤＲＡＭデバイスから成る、
請求項１０に記載の半導体メモリ・デバイス。 - 前記分離カラー酸化物層と前記ゲート酸化物層との双方がシリコン酸化物から成る、
請求項１０に記載の半導体メモリ・デバイス。 - 前記分離カラー窒化物層を覆って配置された前記分離カラーの厚さが５ナノメートルから２０ナノメートルの範囲にあり、
前記ゲート窒化物層を覆って配置された前記垂直ゲート酸化膜の厚さが５ナノメートルから１０ナノメートルの範囲にある、
請求項１０に記載の半導体メモリ・デバイス。 - 前記トレンチ側壁は、前記分離カラー窒化物層と前記ゲート窒化物層とのうちの少なくとも一方を下に敷いて、さらに、その上に酸化物層を備えている、
請求項１０に記載の半導体メモリ・デバイス。 - 前記分離カラー窒化物層と前記ゲート窒化物層とのうちの少なくとも一方の厚さが０．５ナノメートルから２ナノメートルの範囲にある、
請求項１０に記載の半導体メモリ・デバイス。 - 前記分離カラー酸化物層及び前記垂直ゲート酸化膜は、アモルファス・シリコン層から形成する、
請求項１０に記載の半導体メモリ・デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/560,081 US6437381B1 (en) | 2000-04-27 | 2000-04-27 | Semiconductor memory device with reduced orientation-dependent oxidation in trench structures |
| US09/560081 | 2000-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026143A JP2002026143A (ja) | 2002-01-25 |
| JP3683829B2 true JP3683829B2 (ja) | 2005-08-17 |
Family
ID=24236286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127022A Expired - Fee Related JP3683829B2 (ja) | 2000-04-27 | 2001-04-25 | トレンチ側壁に酸化物層を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6437381B1 (ja) |
| EP (1) | EP1150349A3 (ja) |
| JP (1) | JP3683829B2 (ja) |
| TW (1) | TW510024B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309924B1 (en) * | 2000-06-02 | 2001-10-30 | International Business Machines Corporation | Method of forming self-limiting polysilicon LOCOS for DRAM cell |
| US6809368B2 (en) * | 2001-04-11 | 2004-10-26 | International Business Machines Corporation | TTO nitride liner for improved collar protection and TTO reliability |
| DE50107496D1 (de) * | 2001-07-20 | 2006-02-02 | Infineon Technologies Ag | Verfahren zur Herstellung selbstjustierender Maskenschichten |
| DE10147120B4 (de) * | 2001-09-25 | 2005-08-25 | Infineon Technologies Ag | Grabenkondensator und Verfahren zur Herstellung desselben |
| US6656798B2 (en) * | 2001-09-28 | 2003-12-02 | Infineon Technologies, Ag | Gate processing method with reduced gate oxide corner and edge thinning |
| DE10153110B4 (de) * | 2001-10-22 | 2006-11-30 | Infineon Technologies Ag | Speicherzelle |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US6723611B2 (en) * | 2002-09-10 | 2004-04-20 | International Business Machines Corporation | Vertical hard mask |
| US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
| KR100632664B1 (ko) * | 2002-12-12 | 2006-10-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP4483179B2 (ja) * | 2003-03-03 | 2010-06-16 | 株式会社デンソー | 半導体装置の製造方法 |
| KR100505418B1 (ko) * | 2003-04-14 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| TWI223378B (en) * | 2003-07-03 | 2004-11-01 | Nanya Technology Corp | Method of controlling top width of a deep trench |
| US6913968B2 (en) * | 2003-07-30 | 2005-07-05 | International Business Machines Corporation | Method and structure for vertical DRAM devices with self-aligned upper trench shaping |
| US6884672B1 (en) * | 2003-11-04 | 2005-04-26 | International Business Machines Corporation | Method for forming an electronic device |
| TWI227933B (en) * | 2003-12-05 | 2005-02-11 | Nanya Technology Corp | Method for forming a self-aligned buried strap of a vertical memory cell |
| TWI225689B (en) * | 2003-12-05 | 2004-12-21 | Nanya Technology Corp | Method for forming a self-aligned buried strap in a vertical memory cell |
| US7034352B2 (en) * | 2004-02-11 | 2006-04-25 | Infineon Technologies Ag | DRAM with very shallow trench isolation |
| JP2006295048A (ja) * | 2005-04-14 | 2006-10-26 | Toshiba Corp | 半導体装置 |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7723201B2 (en) * | 2006-01-09 | 2010-05-25 | International Business Machines Corporation | Structure and method for making on-chip capacitors with various capacitances |
| US7294554B2 (en) * | 2006-02-10 | 2007-11-13 | International Business Machines Corporation | Method to eliminate arsenic contamination in trench capacitors |
| US20080048186A1 (en) * | 2006-03-30 | 2008-02-28 | International Business Machines Corporation | Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions |
| US7898014B2 (en) * | 2006-03-30 | 2011-03-01 | International Business Machines Corporation | Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures |
| US9601328B2 (en) | 2009-10-08 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Growing a III-V layer on silicon using aligned nano-scale patterns |
| US8357601B2 (en) | 2010-02-09 | 2013-01-22 | Micron Technology, Inc. | Cross-hair cell wordline formation |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168999A (en) | 1978-12-26 | 1979-09-25 | Fairchild Camera And Instrument Corporation | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques |
| US4432132A (en) | 1981-12-07 | 1984-02-21 | Bell Telephone Laboratories, Incorporated | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features |
| JPH0658966B2 (ja) | 1982-05-17 | 1994-08-03 | キヤノン株式会社 | 半導体素子 |
| US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
| IT1213192B (it) | 1984-07-19 | 1989-12-14 | Ates Componenti Elettron | Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'. |
| JPH0652792B2 (ja) | 1985-02-26 | 1994-07-06 | 日産自動車株式会社 | 半導体装置 |
| US4763180A (en) | 1986-12-22 | 1988-08-09 | International Business Machines Corporation | Method and structure for a high density VMOS dynamic ram array |
| JPS6472551A (en) * | 1987-09-14 | 1989-03-17 | Toshiba Corp | Manufacture of trench capacitor |
| US4985744A (en) | 1988-01-29 | 1991-01-15 | Texas Instruments Incorporated | Method for forming a recessed contact bipolar transistor and field effect transistor |
| US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
| JPH025467A (ja) * | 1988-06-23 | 1990-01-10 | Texas Instr Japan Ltd | 半導体装置 |
| US5021355A (en) | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
| US5252845A (en) | 1990-04-02 | 1993-10-12 | Electronics And Telecommunications Research Institute | Trench DRAM cell with vertical transistor |
| JPH0414868A (ja) | 1990-05-09 | 1992-01-20 | Hitachi Ltd | 半導体記憶装置とその製造方法 |
| US5254485A (en) | 1990-09-18 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing bipolar semiconductor device |
| US5128272A (en) | 1991-06-18 | 1992-07-07 | National Semiconductor Corporation | Self-aligned planar monolithic integrated circuit vertical transistor process |
| US5323054A (en) | 1991-07-01 | 1994-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including integrated injection logic and vertical NPN and PNP transistors |
| US5324673A (en) | 1992-11-19 | 1994-06-28 | Motorola, Inc. | Method of formation of vertical transistor |
| US5486706A (en) | 1993-05-26 | 1996-01-23 | Matsushita Electric Industrial Co., Ltd. | Quantization functional device utilizing a resonance tunneling effect and method for producing the same |
| US5422294A (en) * | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
| JP3480745B2 (ja) * | 1993-09-16 | 2003-12-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US5406515A (en) * | 1993-12-01 | 1995-04-11 | International Business Machines Corporation | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby |
| US5593912A (en) * | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
| US5679979A (en) | 1996-05-21 | 1997-10-21 | Weingand; Christopher Dirk | Surface mount package with heat transfer feature |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| US5877061A (en) * | 1997-02-25 | 1999-03-02 | International Business Machines Corporation | Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications |
| US6018174A (en) * | 1998-04-06 | 2000-01-25 | Siemens Aktiengesellschaft | Bottle-shaped trench capacitor with epi buried layer |
| US6150670A (en) * | 1999-11-30 | 2000-11-21 | International Business Machines Corporation | Process for fabricating a uniform gate oxide of a vertical transistor |
| US6281539B1 (en) * | 2000-03-31 | 2001-08-28 | International Business Machines Corporation | Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance |
-
2000
- 2000-04-27 US US09/560,081 patent/US6437381B1/en not_active Expired - Fee Related
-
2001
- 2001-04-25 JP JP2001127022A patent/JP3683829B2/ja not_active Expired - Fee Related
- 2001-04-26 EP EP01110324A patent/EP1150349A3/en not_active Withdrawn
- 2001-04-27 TW TW090110198A patent/TW510024B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026143A (ja) | 2002-01-25 |
| US6437381B1 (en) | 2002-08-20 |
| EP1150349A3 (en) | 2006-08-02 |
| EP1150349A2 (en) | 2001-10-31 |
| TW510024B (en) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683829B2 (ja) | トレンチ側壁に酸化物層を形成する方法 | |
| JP3828287B2 (ja) | シャロートレンチ分離構造の形成方法 | |
| JP3434488B2 (ja) | Ｄｒａｍセルの製造方法 | |
| US6287913B1 (en) | Double polysilicon process for providing single chip high performance logic and compact embedded memory structure | |
| US5716883A (en) | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns | |
| JP3476181B2 (ja) | 高密度半導体素子及びその形成プロセス | |
| US6204140B1 (en) | Dynamic random access memory | |
| USRE46890E1 (en) | Method of forming semiconductor device having contact pad on source/drain region in peripheral circuit area | |
| US7648875B2 (en) | Methods for forming DRAM devices including protective patterns and related devices | |
| EP1037281B1 (en) | Process for forming an active area and a shallow trench isolation self-aligned to a deep trench | |
| US5792690A (en) | Method of fabricating a DRAM cell with an area equal to four times the used minimum feature | |
| KR100474150B1 (ko) | 기가비트 디램용의 완전 밀봉된 다마신 게이트 | |
| JP2002009257A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| US6569729B1 (en) | Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application | |
| US5753551A (en) | Memory cell array with a self-aligned, buried bit line | |
| US6027969A (en) | Capacitor structure for a dynamic random access memory cell | |
| JPH06163851A (ja) | 半導体装置及びその製造方法 | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell | |
| KR0141950B1 (ko) | 반도체소자의 제조방법 | |
| US20020167045A1 (en) | Increase in deep trench capacitance by a central ground electrode | |
| US6852581B2 (en) | Methods of manufacturing a semiconductor device having increased gaps between gates | |
| US5792688A (en) | Method to increase the surface area of a storage node electrode, of an STC structure, for DRAM devices, via formation of polysilicon columns | |
| JP4044525B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR930004985B1 (ko) | 스택구조의 d램셀과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |