JP3828287B2 - シャロートレンチ分離構造の形成方法 - Google Patents
シャロートレンチ分離構造の形成方法 Download PDFInfo
- Publication number
- JP3828287B2 JP3828287B2 JP18242498A JP18242498A JP3828287B2 JP 3828287 B2 JP3828287 B2 JP 3828287B2 JP 18242498 A JP18242498 A JP 18242498A JP 18242498 A JP18242498 A JP 18242498A JP 3828287 B2 JP3828287 B2 JP 3828287B2
- Authority
- JP
- Japan
- Prior art keywords
- pad layer
- layer
- nitride
- shallow trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 78
- 238000002955 isolation Methods 0.000 title claims description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 78
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 58
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 54
- 150000004767 nitrides Chemical class 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 27
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 description 47
- 239000000377 silicon dioxide Substances 0.000 description 38
- 235000012239 silicon dioxide Nutrition 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 239000012212 insulator Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 244000208734 Pisonia aculeata Species 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高集積化された半導体メモリ装置等の半導体装置に関し、特に、素子相互を分離するための分離構造を形成するための方法に関する。
【０００２】
【従来の技術】
集積回路は、半導体基板上に形成されるトランジスタ等の種々の素子を一緒に接続することによって形成される。集積回路本来の機能を保証するため、これらの素子は互いに電気的に分離されていなければならない。この分離は、シリコンの局部的酸化（ＬＯＣＯＳ）あるいはシャロートレンチ分離（ＳＴＩ）を使用して達成される。シャロートレンチ分離は絶縁層及び導電層が順次形成される比較的平坦な表面に設けられるため、集積密度が高い回路に特に有効である。
【０００３】
図１（ａ）乃至（ｃ）、図２（ａ）乃至（ｃ）は、シャロートレンチ分離（ＳＴＩ）構造を形成するための通常のプロセスを示している。図１（ａ）に示すように、シリコン基板１００の表面上に二酸化シリコン（ＳｉＯ2 ）層１０２及び窒化シリコン（Ｓｉ3 Ｎ4 ）層１０４が連続して形成される。この窒化シリコン層１０４上に図示せぬパターニングされたレジストが形成され、このレジストをマスクとして、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスにより、図１（ｂ）に示すように、シリコン基板１００にトレンチ１０６が形成される。次に、熱酸化プロセスが実行され、図１（ｃ）に示すように、シリコン基板１００の露出された表面上に熱二酸化シリコン層（ＳｉＯ2 ）１０８が形成される。
【０００４】
次に、図２（ａ）に示すように、二酸化シリコン層（ＳｉＯ2 ）１１０が例えばＴＥＯＳ等の分解によって堆積され、トレンチ１０６が充填される。次に、図２（ｂ）に示すように、二酸化シリコン層１１０が例えば化学的機械研磨（ＣＭＰ）によって平坦化される。窒化シリコン層１０４は、平坦化プロセスのためのストッパとして作用する。次に、窒化シリコン層１０４が除去される。この後、種々のウエットエッチングプロセスが続く製造工程において使用され、二酸化シリコン層１０２が除去され、同様に、窒化シリコン層を取り除いた後に形成された犠牲あるいはダミーの二酸化シリコン層も取り除かれる。そのような犠牲シリコン酸化層は、ゲート酸化層を成長する前のイオン注入プロセス（例えば、トランジスタの閾値電圧を制御するためのチャンネル注入プロセス等）による基板の損傷除去及び基板表面の平坦化を目的として形成される。しかし、これらウエットエッチングプロセスによって、図２（ｃ）に示すようなシャロートレンチ分離構造のコーナー１１２において、二酸化シリコンがエッチングにより除去されてしまう。図３に詳細に示すように、このエッチングによるシャロートレンチ分離構造のコーナーにおける二酸化シリコンの除去は、結果的に、シャロートレンチ分離構造によって規定された活性領域に形成されるトランジスタの閾値電圧を低下させる。
【０００５】
シャロートレンチ分離構造のコーナーを保護する１つの技術がＭａｎｄｅｌｍａｎ等による米国特許第５，５２１，４２２号明細書に記載されている。図４乃至図６に示すＭａｎｄｅｌｍａｎ等による発明の一実施例のプロセスにおいて、シリコン基板５の表面上に酸化物パッド１０及び窒化物表面被覆１２が連続して形成される。次に、窒化物表面被覆１２がエッチングされ、図４（ａ）に示すように開口１４が形成される。次に、図４（ｂ）に示すように、ＣＶＤ酸化物等の絶縁層１６が堆積される。次に、図５（ａ）に示すように、層１６及び層１０がエッチングされ、窒化物表面被覆１２の側壁上にスペーサ１６ａ及び１６ｂが残される。次に、図５（ｂ）に示すように、スペーサ１６ａ及び１６ｂをマスクとして基板５がエッチングされ、シリコン基板５内にトレンチ１８が形成される。次に絶縁体２０が堆積され、トレンチ１８及び開口１４を充填する。この後、窒化物表面被覆１２をストッパとして絶縁体２０が平坦化される。次に、図５（ｃ）に示すように、窒化物表面被覆１２が除去され、シリコン基板５の表面の上方に突出しているスペーサ１６ａ及び１６ｂと共に絶縁体２０が残される。続いて、図６に示すように、酸化物パッド１０がエッチングされ、基板５の表面にゲート酸化膜２２が形成される。次にゲート導体２４が堆積され、フォトリソグラフによりパターニングされる。
【０００６】
【発明が解決しようとする課題】
上記Ｍａｎｄｅｌｍａｎ等による特許明細書に開示されたプロセスによれば、シャロートレンチ分離構造のコーナー部分がエッチングプロセス中に保護されているが、これは幾つかの問題を有している。特に、シャロートレンチ分離構造のコーナー部分の保護は、図７に示す長さ“Ｌ”に依存している。長さ“Ｌ”は、シャロートレンチ分離構造のコーナー部分から延在する側壁１６ａ及び１６ｂの距離を表している。この長さ“Ｌ”の変化によってシャロートレンチ分離構造の形状が変化し、特に、長さ“Ｌ”が非常に小さい場合、結果的に続くエッチングプロセスによって側壁が取り除かれ、シャロートレンチ分離構造のコーナー部分へのが生じる。このため、結果的にデバイスの特性が変動する可能性がある。したがって、長さ“Ｌ”は、シャロートレンチ分離構造のコーナー部分を確実に保護するように制御されなければならない。Ｍａｎｄｅｌｍａｎ等による米国特許明細書に開示されたプロセスにおいて、長さ“Ｌ”は、図４（ｂ）に示す堆積工程中に堆積された絶縁層１６の厚さと、図５（ａ）の反応性イオンエッチング工程中にエッチングされる絶縁層１６の量とによって決定される。長さ“Ｌ”はこれら両方のプロセスの均一性に依存しており、また、これらプロセスの均一性はとりわけウエハ中の位置（例えば、ウエハの中心かウエハの周辺部分か）によって影響を受けるため、長さ“Ｌ”はＭａｎｄｅｌｍａｎ等による特許明細書に開示されたプロセスにおいて制御するのが困難であり、デバイスの特性が変動してしまう。
【０００７】
さらに、図５（ｃ）に示すように、絶縁体２０及び側壁スペーサ１６ａ及び１６ｂはシリコン基板５の表面の上方に突出している。このため、図６に示すように、シリコン基板５の表面と絶縁体２０との間に形成されたレベル差により、ゲート電極２４上に必然的に段が形成される。このため、ゲート電極２４のパターン化が困難となり、特に６４Ｍビット及び２５６Ｍビットのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等のように、高集積化されたデバイスにおいては困難である。
【０００８】
さらに、Ｍａｎｄｅｌｍａｎ等による米国特許明細書に開示されたプロセスは、例えば絶縁層１６の堆積及び絶縁層１６のエッチング等、図１、図２に示す通常のプロセスと比較すると幾つかの付加的な工程が要求される。
【０００９】
本発明は、上記課題を解決するためになされたものであり、シャロートレンチのコーナー部分のを防止でき、デバイスの閾値電圧の低下、及び製造工程の増加を抑えることが可能なシャロートレンチ分離構造を形成するための方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明のシャロートレンチ分離構造の形成方法の第１の態様は、半導体基板上に酸化物パッド層を形成し、前記酸化物パッド層上に窒化物パッド層を形成し、前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、前記開口によって露出された前記半導体基板の表面を酸化し、前記窒化物パッド層を後退させることによって露出された前記酸化物パッド層上及び前記開口を充填するために絶縁層を堆積し、前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成することを特徴とする。
本発明のシャロートレンチ分離構造の形成方法の第２の態様は、半導体基板上に酸化物パッド層を形成し、前記酸化物パッド層上に窒化物パッド層を形成し、前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、前記開口によって露出された前記半導体基板の表面を酸化し、前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、前記窒化物パッド層の後退によって露出された前記酸化物パッド層の上面及び前記開口を充填するために絶縁層を堆積し、前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成することを特徴とする。
【００１１】
上記方法によれば、シャロートレンチ分離構造のコーナー部分における絶縁体は後続するエッチング処理中の浸蝕から保護され、シャロートレンチ分離構造によって定められた活性領域に形成された素子の閾値電圧の変化による問題を減少できる。さらに、窒化物パッドの縁部の後退は等方性エッチング工程において生じるため、本発明の方法によってシャロートレンチ分離構造の形状の制御性を高めることができる。さらに、本発明の方法は工程数が少ないため、装置の製造が容易になり、製造コストを減少できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図８乃至図１１は、本発明の第１の実施の形態に係るシャロートレンチ分離構造の形成方法を示している。図８（ａ）に示すように、シリコン基板２００上に二酸化シリコン（ＳｉＯ2 ）パッド層２０２及び窒化シリコン（Ｓｉ3 Ｎ4 ）パッド層２０４が設けられる。二酸化シリコン層２０２は約８０乃至１００オングストローム（例えば８２オングストローム）の厚さを有し、例えば熱酸化あるいは低圧化学気相成長（ＬＰＣＶＤ）等によって形成される。窒化シリコン層２０４は、約１０００乃至２０００オングストローム（例えば１３００オングストローム）の厚さを有し、例えばＬＰＣＶＤ等によって形成される。基板２００は、シリコンウエハあるいはシリコンウエハ上に形成されたエピタキシャル層であってもよい。次に、図示せぬパターニングされたフォトレジストが窒化シリコンパッド層２０４上に形成される。
【００１３】
この後、図８（ｂ）に示すように、パターニングされたフォトレジストをマスクとして窒化シリコンパッド層、二酸化シリコンパッド層及び基板が例えば反応性イオンエッチング等によってエッチングされ、基板２００内にトレンチ（開口）２０６が形成される。
【００１４】
次に、図８（ｃ）に示すように、高温（例えば１０００℃）の熱酸化を行うことによって、トレンチ２０６によって露出されたシリコン基板２００上に約８０乃至１００オングストロームの厚さの薄い二酸化シリコン（ＳｉＯ2 ）層が形成される。この高温の熱酸化によって、トレンチ２０６を形成するためのエッチングプロセスによって受けた基板の損傷が除去される。
【００１５】
次に、窒化シリコンパッド層２０４が例えば化学ドライエッチングによって等方性エッチングされる。本発明において、この等方性エッチング工程中にエッチングされた窒化シリコンの量は約２５０オングストロームである。したがって、図９（ａ）に示すように、等方性エッチングによって窒化シリコン層２０４の縁部はトレンチ２０６の側壁から距離Ｌ＝２５０オングストロームだけ後退（プルバック）される。このエッチング工程において、等方性エッチングされる窒化シリコンの量は、本発明の技術が含まれる製造工程全体に依存している。一般に、エッチングされる窒化シリコンの量は、浸蝕からシャロートレンチ分離構造のコーナー部分を保護するのに十分なものであるべきである。さらに、窒化シリコンパッド層の等方性エッチングは、図１０（ａ）において説明するように、窒化シリコンが平坦化プロセスのためのストッパとして機能するに十分な厚さを有するように窒化シリコンを残さなくてはならない。
【００１６】
その代わりに、図２１に示すように、例えば次の処理工程中に下部層の酸化等を防ぐため、窒化シリコン層２１０が設けられることもある。この場合、等方性エッチング工程中にエッチングされる窒化シリコンの量は約３００オングストロームである。この方法において、窒化シリコンパッド層２０４及び窒化シリコン層２１０から構成される複合窒化シリコン層は、トレンチ２０６の側壁から約２５０オングストロームだけ後退されている。
【００１７】
次に、図９（ｂ）に示すように、例えばＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を分解するＣＶＤ処理等を使用して基板の表面全体に二酸化シリコン層２１２がブランケット堆積される。例えばＯ3 及びＴＥＯＳ等を使用するプラズマＣＶＤ処理等の二酸化シリコン層２１２を堆積する別の堆積技術を使用してもよい。このようにして、トレンチ２０６及び前記後退された窒化シリコンパッド層２０４により露出された二酸化シリコンパッド層２０２の上面に二酸化シリコン層２１２が堆積される。
【００１８】
次に、図１０（ａ）に示すように、例えばＲＩＥや化学的機械研磨、あるいはそれらの組み合わせを使用して二酸化シリコン層２１２が平坦化される。次に、図１０（ｂ）に示すように、例えば化学的ドライエッチング（ＣＤＥ）、高温のリン酸あるいはＨＦ／グリセロール等によって窒化シリコンパッド層２０４が除去される。
【００１９】
次に、１回以上のウェットエッチング処理が行われ、二酸化シリコンパッド層２０２ならびに任意の犠牲あるいはダミーの酸化物が除去され、結果的に図１０（ｃ）に示す構造となる。窒化シリコンパッド層２０４は等方性エッチング処理によって後退されているため、図１０（ｂ）に示すシャロートレンチ分離構造はＴ字形である。この方法において、図１０（ｃ）に示すように、二酸化シリコンパッド層２０２及び任意の犠牲あるいはダミー酸化物層を除去するウェットエッチング処理はシャロートレンチ分離構造の延長部を浸蝕し、シャロートレンチ分離構造のコーナー部分において絶縁体をエッチングして除去することはない。
【００２０】
したがって、本発明の上記方法を使用すると、シャロートレンチ分離構造のコーナー部分における絶縁体のエッチングが抑制され、シャロートレンチ分離構造によって規定された活性領域中に形成される素子の閾値電圧の変化による問題が最小に抑えられる。図７で説明したように、シャロートレンチ分離構造のコーナー部分が保護される程度は、長さ“Ｌ”によって決定される。本発明によると、この長さ“Ｌ”は窒化シリコン層の等方性エッチングによって規定される。本発明によれば、唯一のプロセスファクタだけが長さ“Ｌ”に影響を及ぼすため、シャロートレンチ分離構造の形状の制御性を強化でき、デバイス特性の変動を減少することができる。さらに、シャロートレンチ分離構造の上部表面及び基板の表面がほぼ水平であるため、図１１に示すように、シャロートレンチ分離構造２１２とそれに続いて形成されたゲート電極２１４との間に殆ど段が形成されない。したがって、ゲート電極のパターニングが容易である。さらに、本発明の方法は工程数が少ないため、デバイスの製造が容易であり、製造コストを低減できる。
【００２１】
図１２（ａ）及び（ｂ）は、上記方法（図２１に図示された窒化シリコン層の形成工程を含む）によって製造されたシャロートレンチ構造の形状を示している。同図において、等方性エッチング工程中にエッチングされる窒化シリコンパッド層の量は、それぞれ１００オングストローム及び３００オングストロームである。これらの図面から分かるように、シャロートレンチ分離構造の形成後にシャロートレンチ分離構造のコーナー部分における絶縁体をウェットエッチングによってエッチングすると、１００オングストロームの等方性エッチングの方が３００オングストロームの等方性エッチングよりも大きくなる。したがって、窒化シリコンパッド層を３００オングストロームだけ後退（プルバック）させる方が、窒化シリコンパッド層を１００オングストロームだけ後退させるよりもシャロートレンチ分離構造のコーナー部分に対する保護が強化される。窒化シリコンパッド層の後退が大きくなるに従い、図１０（ｂ）に示す“Ｔ字形”の水平な延長部が長くなり、シャロートレンチ分離構造のコーナー部分に対する保護も強化される。しかし、窒化シリコンパッド層のエッチングは等方性エッチングであるので、後退量が大きくなるに伴い、残りの窒化シリコンパッド層が薄くなる。上述のように、残りの窒化シリコンパッド層は、図１０（ａ）に示す平坦化処理のためのストッパとして機能するため、十分な厚さを有する必要がある。
【００２２】
図１３乃至図１５は、本発明の第２の実施の形態を示すものであり、シャロートレンチ分離構造の形成方法を示している。図１３（ａ）に示すように、基板２００上に二酸化シリコンパッド（ＳｉＯ2 ）層２０２及び窒化シリコンパッド（Ｓｉ3 Ｎ4 ）層２０４が順次形成される。二酸化シリコン層２０２は約８０乃至１００オングストローム（例えば８２オングストローム）の厚さを有し、例えば熱酸化あるいは低圧化学気相成長（ＬＰＣＶＤ）等によって形成される。窒化シリコン層２０４は約１０００乃至２０００オングストローム （例えば１３００オングストローム）の厚さを有し、例えばＬＰＣＶＤ等によって形成される。基板２００はシリコンウエハであるか、シリコンウエハ上に形成されたエピタキシャル層であってもよい。次に、パターニングされた図示せぬフォトレジストが窒化シリコンパッド層２０４上に形成される。
【００２３】
次に、図１３（ｂ）に示すように、パターニングされたフォトレジストをマスクとして例えば反応性イオンエッチングによって窒化シリコンパッド層、二酸化シリコンパッド層及び基板がエッチングされ、基板２００内にトレンチ２０６が形成される。
【００２４】
次に、例えばＨＦ／グリセロールあるいは高温のリン酸を使用して窒化シリコンパッド層２０４が等方性エッチングされる。本発明の実施の形態において、この等方性エッチング工程中にエッチングされる窒化シリコンの量は約２５０オングストロームである。したがって、等方性エッチングにより、窒化シリコンパッド層は図１３（ｃ）に示すようにトレンチ２０６の側壁から距離Ｌ＝２５０オングストロームだけ後退する。
【００２５】
図１４（ａ）に示すように、約８０乃至１００オングストロームの厚さを有する薄い二酸化シリコン（ＳｉＯ2 ）層２０８が、トレンチ２０６を形成することによって露出されたシリコン基板２００上に高温（約１０００℃）の熱酸化を行うことによって形成される。この高温の酸化によって、トレンチ２０６を形成するためのエッチング処理によって生じた基板の損傷が除去される。場合によっては、厚さ約５０オングストロームの薄い窒化シリコン層（図示せず）が、例えばＣＶＤによって窒化シリコン層２０４上及び二酸化シリコン層２０８上に堆積される。後続する処理工程中に下部層が酸化されることを防ぐために、例えば窒化シリコン層を設けてもよい。第１の実施の形態のように、５０オングストロームの窒化物層が形成された場合、等方性エッチング工程中にエッチングされる窒化シリコンの量は約３００オングストロームである。この方法において、トレンチ２０６の側壁から約２５０オングストロームだけ後退された複合窒化シリコン層が形成される。
【００２６】
次に、図１４（ｂ）に示すように、例えばＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）が分解されるＣＶＤ処理等を使用して、基板の全面上に二酸化シリコン層２１２がブランケット堆積される。
【００２７】
次に、図１５（ａ）に示すように、例えばＲＩＥや、化学的機械研磨、あるいはそれらを組み合わせて、二酸化シリコン層２１２が平坦化される。次に、図１５（ｂ）に示すように、例えば化学的ドライエッチング（ＣＤＥ）あるいは高温のリン酸あるいはＨＦ／グリセロールを使用してエッチングすることによって、窒化シリコンパッド層２０４が除去される。次に、１回以上のウェットエッチング処理を行い、二酸化シリコンパッド層２０２ならびに任意の犠牲あるいはダミーの酸化物層が除去されることにより、図１５（ｃ）に示すような構造が形成される。
【００２８】
窒化シリコンパッド層は等方性エッチングプロセスによって後退されるため、図１５（ｂ）に示すシャロートレンチ分離構造はＴ字形である。この方法において、二酸化シリコンパッド層２０２及び任意の犠牲あるいはダミーの酸化物層を除去するためのウェットエッチングプロセスは、図１５（ｃ）に示すように、シャロートレンチ分離構造のＴ字形の延長部を浸蝕し、シャロートレンチ分離構造のコーナー部分において絶縁体がエッチングで除去されることはない。
【００２９】
第２の実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
図１６（ａ）及び図１６（ｂ）は、本発明によるシャロートレンチ分離構造によって他のセルから分離された自己整合埋設ストラップを有するトレンチＤＲＡＭセルを示している。図１６（ａ）はトレンチＤＲＡＭセルの上面図であり、図１６（ｂ）は図１６（ａ）の１６ｂ−１６ｂ線に沿った断面図である。ＤＲＡＭセル５０はトレンチキャパシタ５５及び転送ゲート６０を含んでいる。トレンチキャパシタ５５は、第１のＮ+ 型多結晶シリコン充填材料６５、第２の多結晶シリコン充填材料６７及び酸化物カラー７１を含んでいる。ＭＯＳ転送ゲート６０は、Ｐ型ウェル７５中に形成されたＮ型のソース／ドレイン領域７３及びドレイン／ソース領域７４と、ソース／ドレイン領域７３とドレイン／ソース領域７４との間のチャンネル領域から絶縁して間隔を設けられたＷＳｉx ／多結晶積層シリコンゲート（ワード線ＷＬ）７７とを含んでいる。例えばＢＰＳＧからなる絶縁層８０の開口部に形成されたビット線コンタクト７９は、電気的にソース／ドレイン領域７３とビット線（ＢＬ）８１とを接続する。本発明に従って形成されたシャロートレンチ分離構造ＳＴＩは、ＤＲＡＭセル５０を隣接したＤＲＡセル及び通過ワード線９２からＤＲＡＭセル５０を電気的に分離する。通過ワードライン９２は、ＷＳｉx ／多結晶シリコン積層構造を有している。絶縁層８７はビット線８１上に形成され、アルミニウム配線（Ａｌ１）８９が絶縁層８７上に形成されている。アルミニウム配線８９の１本は、例えばタングステン（Ｗ）のコンタクトスタッド９１によってビット線８１に接続されている。拡散領域８３は、第３の多結晶シリコン充填材料６９とＭＯＳ転送ゲート６０のドレイン／ソース領域７４とを電気的に接続する。この拡散領域８３は、記憶トレンチ中の多量にドープされたシリコン充填材料からドープ材料をＰ型ウェル７５に外方拡散することによって形成される。拡散領域８３と第３の多結晶シリコン充填材料６９とによりトレンチキャパシタ５５を転送ゲート６０に接続するための埋設ストラップが構成される。尚、図１６（ａ）において、ＡＡは活性領域を示している。
【００３０】
図１７乃至図２０を参照してシャロートレンチ分離構造、及び本発明の方法を使用してＤＲＡＭセル５０を製造する方法について説明する。図１７（ａ）に示すように、埋設されたＮ型ウェル４８は、メモリセルアレイのために意図されたＰ型ウェルの下方にリンを注入することによってＰ型半導体基板３００中に形成される。埋設されたＮ型ウェルは、例えばＰ型ウェルをＮ型半導体基板に注入する等の別の方法、あるいはエピタキシによって形成してもよい。
【００３１】
図１７（ｂ）に示すように、半導体基板３００上に厚さ約１０ナノメートルの薄い酸化物層３０１が例えば熱成長され、この表面上に厚さ約０．２マイクロメートルの窒化シリコン層３０２が例えば化学気相成長によって形成される。次に、酸化物層３０１及び窒化シリコン層３０２がパターニング及びエッチングされ、トレンチ３０３をエッチングするためのマスクが形成される。このマスクを用いて基板を異方性エッチングし、深さ約８マイクロメートルのトレンチ３０３が形成される。ストレージノードを構成するトレンチ３０３がエッチングされた後、トレンチ３０３の下部からヒ素を外方拡散することによってＮ型キャパシタプレート３０４が形成される。これは、例えばヒ素でドープされたガラス層を付着し、ヒ素でドープされたガラス層をトレンチ３０３の下部だけに残るようにエッチングし、ヒ素を外方拡散するためにアニール処理することによって達成される。
【００３２】
次に、窒化酸化物（ＯＮ）層あるいは酸化窒化物（ＮＯ）層等のストレージノード誘電体層（図示せず）がトレンチ３０３中に形成される。誘電体層が形成された後、トレンチ３０３をＮ+ 型多結晶シリコン等の不純物がドープされた第１の導電性材料で充填することによって第１の導電領域が形成される。充填の工程は、例えばシランあるいはジシランを化学気相成長することによって行われる。次に、Ｎ+ 型多結晶シリコンは、等方性エッチング処理を使用してトレンチ３０３内の第１のレベルにエッチバックされ、第１のトレンチ充填部６５が形成される。第１のトレンチ充填部６５の高さは、半導体基板３００の表面の下方の例えば約１．０マイクロメートル程度である。
【００３３】
次に、図１８（ａ）に示すように、低圧化学気相成長（ＬＰＣＶＤ）あるいはプラズマ増強された化学気相成長（ＰＥＣＶＤ）ＴＥＯＳを使用してＮ+ 型多結晶シリコンまでエッチバックすることによってトレンチ３０３の一部分の側壁上に酸化物カラー７１が形成される。
【００３４】
次に、図１８（ｂ）に示すように、トレンチ３０３の残りに第２の導電性材料を充填することによって第２の導電領域が形成される。第２の導電性材料は例えばＮ+ 型多結晶シリコンあるいはドープされていない多結晶シリコンであり、化学気相成長（ＣＶＤ）によって形成される。次に、第２の導電性材料及び酸化物カラー７１がトレンチ３０３内の第２のレベルにエッチバックされ、その結果、酸化物カラー７１によって半導体基板から絶縁された第２のトレンチ充填部６７が形成される。後続するプロセスにおいて形成される埋設ストラップの深さは、この第２の導電性材料及び酸化物カラー７１の制御されたエッチバックによって定められる。第２のトレンチ充填６７は、半導体基板３００の表面の下方に約０．１マイクロメートルエッチバックされる。
【００３５】
次に、トレンチ３０３内の自然酸化物がその場で除去される。特に、第２のトレンチ充填部６７の上部表面上の自然酸化物、及び埋設ストラップのための不純物がその後外方拡散されるときに通るトレンチ３０３の側壁上の自然酸化物が除去される。この自然酸化物の除去は、例えば８５０℃以上の温度の水素中でその場で予備焼成することによって行われる。
【００３６】
次に、図１９（ａ）に示すように、酸化物カラー７１及び第２の導電性材料のエッチバックによって開けられたトレンチ３０３の部分は、第３の導電性材料によって充填される。第３の導電性材料は、例えば、化学気相成長（ＣＶＤ）によって堆積されたドープされていない多結晶シリコンである。次に、例えば反応性イオンエッチングを使用して多結晶シリコンがエッチバックされ、第３のトレンチ充填部６９が形成される。多結晶シリコンは、埋設ストラップの許容可能な抵抗及び凹部のエッチングの制御性によって決定され、半導体基板３００の表面の下方に約０．０５マイクロメートルエッチバックされるのが好ましい。
【００３７】
図１９（ｂ）に示すように、シャロートレンチ分離を設けるため、シャロートレンチ３１０が形成される。上述のように、シャロートレンチ分離は、ディスクリートなメモリセルがそれらの間で干渉するのを防ぐために使用される。特に、シャロートレンチは、第１、第２の実施の形態で説明したようにして形成される。したがって、例えばトレンチ３１０は、窒化シリコンパッド層３０２上に形成されたパターニングされたフォトレジストをマスクとしてエッチングされる。次に、窒化シリコンパッド層３０２は等方性エッチングされ、約３００オングストローム取り除かれる。
【００３８】
次に、図２０に示すように、トレンチの側壁が酸化され、約１００オングストロームの厚さの酸化物層３２０が形成され、次に、厚さ約５０オングストロームの窒化シリコン層３２２が堆積される。酸化物と窒化物のライニングはオキシダントから酸化物カラー７１を分離するのに役立ち、それによって転位及び応力が抑制される。次に、トレンチが二酸化シリコン等の絶縁体３２４で充填され、その後、トレンチ充填部は化学的機械研磨（ＣＭＰ）及び／または反応性イオンエッチング（ＲＩＥ）を使用して平坦化される。次に、窒化シリコンパッドが化学的ドライエッチング（ＣＤＥ）あるいは高温のリン酸によって除去され、その後、例えば２００オングストロームの二酸化シリコンを取り除くため、ウェットエッチングを使用して酸化物パッドが除去される。この時、トレンチ中の二酸化シリコンもエッチングされる。次に、約１００オングストロームの厚さの犠牲の二酸化シリコン層が基板３００の表面上に形成され、転送ゲートのチャンネル領域の閾値電圧を制御するために転送ゲートのチャンネル領域となる場所に不純物が注入される。次に、１２０オングストロームの酸化物をエッチングして取り除くことによって犠牲酸化物が取り除かれる。
【００３９】
次に、ゲート酸化膜がプレーナ表面上に形成され、ゲート電極材料が堆積及びパターニングされ、ゲート電極が形成される。ゲート電極をマスクとして、ソース／ドレイン領域がイオン注入によって形成される。この結果、トレンチキャパシタに結合された転送ゲートが実現される。デバイス間の相互接続及び出力端子へのメタライゼイションは、周知の技術を使用して行われる。ＤＲＡＭ製造プロセス中、トレンチ内の導電領域からの不純物が外方拡散されてストラップ部分８３が形成される。
【００４０】
上記プロセスによれば、シャロートレンチ分離構造のコーナー部分はメモリセル製造プロセス中のエッチングから保護されており、これらコーナー部分は前記半導体基板の表面部分及び、図２０に示すように、シャロートレンチを充填している絶縁体３２４の上部表面とほぼ水平である。
【００４１】
以上、本発明のシャロートレンチ分離構造及びその形成方法をトレンチキャパシタを含むメモリデバイスに適用される例について説明したが、本発明はこれに限定されず、基板上に形成された任意の半導体装置の素子分離に適用することが可能である。
その他、この発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００４２】
【発明の効果】
以上、詳述したようにこの発明によれば、シャロートレンチのコーナー部分の浸蝕を防止でき、デバイスの閾値電圧の低下、及び製造工程の増加を抑えることが可能なシャロートレンチ分離構造を形成するための方法を提供できる。
しかも、トレンチに埋め込まれた絶縁物の表面と活性領域の表面との間に殆ど段差がないため、ゲート電極の段切れを防止することが可能である。
【図面の簡単な説明】
【図１】シャロートレンチ分離構造を形成するための従来の方法を示す断面図。
【図２】シャロートレンチ分離構造を形成するための従来の方法を示す断面図。
【図３】シャロートレンチ分離構造の形成後のエッチング処理によってシャロートレンチ分離構造のコーナー部分において二酸化シリコンがエッチングで取り除かれた状態を表す断面図。
【図４】図３に示されたエッチングによる二酸化シリコンの除去を防ぐための従来技術による方法を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図４乃至図６に示す方法に関連した問題を説明するために示す断面図。
【図８】本発明の第１の実施の形態を示すものであり、シャロートレンチ分離構造を形成する工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】厚さがそれぞれ１００オングストローム及び３００オングストロームの窒化シリコン層の縁部の後退（プルバック）で得られたシャロートレンチ分離構造を示す断面図。
【図１３】本発明の第２の実施の形態を示すものであり、シャロートレンチ分離構造を形成する工程を示す断面のＳＥＭ写真。
【図１４】図１３に続く工程を示す断面図。
【図１５】図１４に続く工程を示す断面図。
【図１６】図１６（ａ）は本発明のシャロートレンチ分離構造を用いて製造された自己整合埋設ストラップを有するトレンチＤＲＡＭセルの上面図、図１６（ｂ）は図１６（ａ）の１６ｂ−１６ｂ線に沿った断面図。
【図１７】図１６に示すＤＲＡＭメモリセルの製造工程を示す断面図。
【図１８】図１７に続く製造工程を示す断面図。
【図１９】図１８に続く製造工程を示す断面図。
【図２０】図１９に続く製造工程を示す断面図。
【図２１】本発明の第１の実施の形態の変形例を示す断面図。
【符号の説明】
２００…シリコン基板、
２０２…二酸化シリコン層、
２０４…窒化シリコン層、
２０６…トレンチ、
２０８…二酸化シリコン層、
２１０…窒化シリコン層、
２１２…二酸化シリコン層、
２１４…ゲート電極、
５０…ＤＲＡＭセル、
６０…ＭＯＳ転送ゲート、
ＳＴＩ…シャロートレンチ分離構造、
５５…トレンチキャパシタ、
７７…ワード線（ＷＬ）、
８１…ビット線（ＢＬ）。
【発明の属する技術分野】
本発明は、高集積化された半導体メモリ装置等の半導体装置に関し、特に、素子相互を分離するための分離構造を形成するための方法に関する。
【０００２】
【従来の技術】
集積回路は、半導体基板上に形成されるトランジスタ等の種々の素子を一緒に接続することによって形成される。集積回路本来の機能を保証するため、これらの素子は互いに電気的に分離されていなければならない。この分離は、シリコンの局部的酸化（ＬＯＣＯＳ）あるいはシャロートレンチ分離（ＳＴＩ）を使用して達成される。シャロートレンチ分離は絶縁層及び導電層が順次形成される比較的平坦な表面に設けられるため、集積密度が高い回路に特に有効である。
【０００３】
図１（ａ）乃至（ｃ）、図２（ａ）乃至（ｃ）は、シャロートレンチ分離（ＳＴＩ）構造を形成するための通常のプロセスを示している。図１（ａ）に示すように、シリコン基板１００の表面上に二酸化シリコン（ＳｉＯ2 ）層１０２及び窒化シリコン（Ｓｉ3 Ｎ4 ）層１０４が連続して形成される。この窒化シリコン層１０４上に図示せぬパターニングされたレジストが形成され、このレジストをマスクとして、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスにより、図１（ｂ）に示すように、シリコン基板１００にトレンチ１０６が形成される。次に、熱酸化プロセスが実行され、図１（ｃ）に示すように、シリコン基板１００の露出された表面上に熱二酸化シリコン層（ＳｉＯ2 ）１０８が形成される。
【０００４】
次に、図２（ａ）に示すように、二酸化シリコン層（ＳｉＯ2 ）１１０が例えばＴＥＯＳ等の分解によって堆積され、トレンチ１０６が充填される。次に、図２（ｂ）に示すように、二酸化シリコン層１１０が例えば化学的機械研磨（ＣＭＰ）によって平坦化される。窒化シリコン層１０４は、平坦化プロセスのためのストッパとして作用する。次に、窒化シリコン層１０４が除去される。この後、種々のウエットエッチングプロセスが続く製造工程において使用され、二酸化シリコン層１０２が除去され、同様に、窒化シリコン層を取り除いた後に形成された犠牲あるいはダミーの二酸化シリコン層も取り除かれる。そのような犠牲シリコン酸化層は、ゲート酸化層を成長する前のイオン注入プロセス（例えば、トランジスタの閾値電圧を制御するためのチャンネル注入プロセス等）による基板の損傷除去及び基板表面の平坦化を目的として形成される。しかし、これらウエットエッチングプロセスによって、図２（ｃ）に示すようなシャロートレンチ分離構造のコーナー１１２において、二酸化シリコンがエッチングにより除去されてしまう。図３に詳細に示すように、このエッチングによるシャロートレンチ分離構造のコーナーにおける二酸化シリコンの除去は、結果的に、シャロートレンチ分離構造によって規定された活性領域に形成されるトランジスタの閾値電圧を低下させる。
【０００５】
シャロートレンチ分離構造のコーナーを保護する１つの技術がＭａｎｄｅｌｍａｎ等による米国特許第５，５２１，４２２号明細書に記載されている。図４乃至図６に示すＭａｎｄｅｌｍａｎ等による発明の一実施例のプロセスにおいて、シリコン基板５の表面上に酸化物パッド１０及び窒化物表面被覆１２が連続して形成される。次に、窒化物表面被覆１２がエッチングされ、図４（ａ）に示すように開口１４が形成される。次に、図４（ｂ）に示すように、ＣＶＤ酸化物等の絶縁層１６が堆積される。次に、図５（ａ）に示すように、層１６及び層１０がエッチングされ、窒化物表面被覆１２の側壁上にスペーサ１６ａ及び１６ｂが残される。次に、図５（ｂ）に示すように、スペーサ１６ａ及び１６ｂをマスクとして基板５がエッチングされ、シリコン基板５内にトレンチ１８が形成される。次に絶縁体２０が堆積され、トレンチ１８及び開口１４を充填する。この後、窒化物表面被覆１２をストッパとして絶縁体２０が平坦化される。次に、図５（ｃ）に示すように、窒化物表面被覆１２が除去され、シリコン基板５の表面の上方に突出しているスペーサ１６ａ及び１６ｂと共に絶縁体２０が残される。続いて、図６に示すように、酸化物パッド１０がエッチングされ、基板５の表面にゲート酸化膜２２が形成される。次にゲート導体２４が堆積され、フォトリソグラフによりパターニングされる。
【０００６】
【発明が解決しようとする課題】
上記Ｍａｎｄｅｌｍａｎ等による特許明細書に開示されたプロセスによれば、シャロートレンチ分離構造のコーナー部分がエッチングプロセス中に保護されているが、これは幾つかの問題を有している。特に、シャロートレンチ分離構造のコーナー部分の保護は、図７に示す長さ“Ｌ”に依存している。長さ“Ｌ”は、シャロートレンチ分離構造のコーナー部分から延在する側壁１６ａ及び１６ｂの距離を表している。この長さ“Ｌ”の変化によってシャロートレンチ分離構造の形状が変化し、特に、長さ“Ｌ”が非常に小さい場合、結果的に続くエッチングプロセスによって側壁が取り除かれ、シャロートレンチ分離構造のコーナー部分へのが生じる。このため、結果的にデバイスの特性が変動する可能性がある。したがって、長さ“Ｌ”は、シャロートレンチ分離構造のコーナー部分を確実に保護するように制御されなければならない。Ｍａｎｄｅｌｍａｎ等による米国特許明細書に開示されたプロセスにおいて、長さ“Ｌ”は、図４（ｂ）に示す堆積工程中に堆積された絶縁層１６の厚さと、図５（ａ）の反応性イオンエッチング工程中にエッチングされる絶縁層１６の量とによって決定される。長さ“Ｌ”はこれら両方のプロセスの均一性に依存しており、また、これらプロセスの均一性はとりわけウエハ中の位置（例えば、ウエハの中心かウエハの周辺部分か）によって影響を受けるため、長さ“Ｌ”はＭａｎｄｅｌｍａｎ等による特許明細書に開示されたプロセスにおいて制御するのが困難であり、デバイスの特性が変動してしまう。
【０００７】
さらに、図５（ｃ）に示すように、絶縁体２０及び側壁スペーサ１６ａ及び１６ｂはシリコン基板５の表面の上方に突出している。このため、図６に示すように、シリコン基板５の表面と絶縁体２０との間に形成されたレベル差により、ゲート電極２４上に必然的に段が形成される。このため、ゲート電極２４のパターン化が困難となり、特に６４Ｍビット及び２５６Ｍビットのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等のように、高集積化されたデバイスにおいては困難である。
【０００８】
さらに、Ｍａｎｄｅｌｍａｎ等による米国特許明細書に開示されたプロセスは、例えば絶縁層１６の堆積及び絶縁層１６のエッチング等、図１、図２に示す通常のプロセスと比較すると幾つかの付加的な工程が要求される。
【０００９】
本発明は、上記課題を解決するためになされたものであり、シャロートレンチのコーナー部分のを防止でき、デバイスの閾値電圧の低下、及び製造工程の増加を抑えることが可能なシャロートレンチ分離構造を形成するための方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明のシャロートレンチ分離構造の形成方法の第１の態様は、半導体基板上に酸化物パッド層を形成し、前記酸化物パッド層上に窒化物パッド層を形成し、前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、前記開口によって露出された前記半導体基板の表面を酸化し、前記窒化物パッド層を後退させることによって露出された前記酸化物パッド層上及び前記開口を充填するために絶縁層を堆積し、前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成することを特徴とする。
本発明のシャロートレンチ分離構造の形成方法の第２の態様は、半導体基板上に酸化物パッド層を形成し、前記酸化物パッド層上に窒化物パッド層を形成し、前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、前記開口によって露出された前記半導体基板の表面を酸化し、前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、前記窒化物パッド層の後退によって露出された前記酸化物パッド層の上面及び前記開口を充填するために絶縁層を堆積し、前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成することを特徴とする。
【００１１】
上記方法によれば、シャロートレンチ分離構造のコーナー部分における絶縁体は後続するエッチング処理中の浸蝕から保護され、シャロートレンチ分離構造によって定められた活性領域に形成された素子の閾値電圧の変化による問題を減少できる。さらに、窒化物パッドの縁部の後退は等方性エッチング工程において生じるため、本発明の方法によってシャロートレンチ分離構造の形状の制御性を高めることができる。さらに、本発明の方法は工程数が少ないため、装置の製造が容易になり、製造コストを減少できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図８乃至図１１は、本発明の第１の実施の形態に係るシャロートレンチ分離構造の形成方法を示している。図８（ａ）に示すように、シリコン基板２００上に二酸化シリコン（ＳｉＯ2 ）パッド層２０２及び窒化シリコン（Ｓｉ3 Ｎ4 ）パッド層２０４が設けられる。二酸化シリコン層２０２は約８０乃至１００オングストローム（例えば８２オングストローム）の厚さを有し、例えば熱酸化あるいは低圧化学気相成長（ＬＰＣＶＤ）等によって形成される。窒化シリコン層２０４は、約１０００乃至２０００オングストローム（例えば１３００オングストローム）の厚さを有し、例えばＬＰＣＶＤ等によって形成される。基板２００は、シリコンウエハあるいはシリコンウエハ上に形成されたエピタキシャル層であってもよい。次に、図示せぬパターニングされたフォトレジストが窒化シリコンパッド層２０４上に形成される。
【００１３】
この後、図８（ｂ）に示すように、パターニングされたフォトレジストをマスクとして窒化シリコンパッド層、二酸化シリコンパッド層及び基板が例えば反応性イオンエッチング等によってエッチングされ、基板２００内にトレンチ（開口）２０６が形成される。
【００１４】
次に、図８（ｃ）に示すように、高温（例えば１０００℃）の熱酸化を行うことによって、トレンチ２０６によって露出されたシリコン基板２００上に約８０乃至１００オングストロームの厚さの薄い二酸化シリコン（ＳｉＯ2 ）層が形成される。この高温の熱酸化によって、トレンチ２０６を形成するためのエッチングプロセスによって受けた基板の損傷が除去される。
【００１５】
次に、窒化シリコンパッド層２０４が例えば化学ドライエッチングによって等方性エッチングされる。本発明において、この等方性エッチング工程中にエッチングされた窒化シリコンの量は約２５０オングストロームである。したがって、図９（ａ）に示すように、等方性エッチングによって窒化シリコン層２０４の縁部はトレンチ２０６の側壁から距離Ｌ＝２５０オングストロームだけ後退（プルバック）される。このエッチング工程において、等方性エッチングされる窒化シリコンの量は、本発明の技術が含まれる製造工程全体に依存している。一般に、エッチングされる窒化シリコンの量は、浸蝕からシャロートレンチ分離構造のコーナー部分を保護するのに十分なものであるべきである。さらに、窒化シリコンパッド層の等方性エッチングは、図１０（ａ）において説明するように、窒化シリコンが平坦化プロセスのためのストッパとして機能するに十分な厚さを有するように窒化シリコンを残さなくてはならない。
【００１６】
その代わりに、図２１に示すように、例えば次の処理工程中に下部層の酸化等を防ぐため、窒化シリコン層２１０が設けられることもある。この場合、等方性エッチング工程中にエッチングされる窒化シリコンの量は約３００オングストロームである。この方法において、窒化シリコンパッド層２０４及び窒化シリコン層２１０から構成される複合窒化シリコン層は、トレンチ２０６の側壁から約２５０オングストロームだけ後退されている。
【００１７】
次に、図９（ｂ）に示すように、例えばＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を分解するＣＶＤ処理等を使用して基板の表面全体に二酸化シリコン層２１２がブランケット堆積される。例えばＯ3 及びＴＥＯＳ等を使用するプラズマＣＶＤ処理等の二酸化シリコン層２１２を堆積する別の堆積技術を使用してもよい。このようにして、トレンチ２０６及び前記後退された窒化シリコンパッド層２０４により露出された二酸化シリコンパッド層２０２の上面に二酸化シリコン層２１２が堆積される。
【００１８】
次に、図１０（ａ）に示すように、例えばＲＩＥや化学的機械研磨、あるいはそれらの組み合わせを使用して二酸化シリコン層２１２が平坦化される。次に、図１０（ｂ）に示すように、例えば化学的ドライエッチング（ＣＤＥ）、高温のリン酸あるいはＨＦ／グリセロール等によって窒化シリコンパッド層２０４が除去される。
【００１９】
次に、１回以上のウェットエッチング処理が行われ、二酸化シリコンパッド層２０２ならびに任意の犠牲あるいはダミーの酸化物が除去され、結果的に図１０（ｃ）に示す構造となる。窒化シリコンパッド層２０４は等方性エッチング処理によって後退されているため、図１０（ｂ）に示すシャロートレンチ分離構造はＴ字形である。この方法において、図１０（ｃ）に示すように、二酸化シリコンパッド層２０２及び任意の犠牲あるいはダミー酸化物層を除去するウェットエッチング処理はシャロートレンチ分離構造の延長部を浸蝕し、シャロートレンチ分離構造のコーナー部分において絶縁体をエッチングして除去することはない。
【００２０】
したがって、本発明の上記方法を使用すると、シャロートレンチ分離構造のコーナー部分における絶縁体のエッチングが抑制され、シャロートレンチ分離構造によって規定された活性領域中に形成される素子の閾値電圧の変化による問題が最小に抑えられる。図７で説明したように、シャロートレンチ分離構造のコーナー部分が保護される程度は、長さ“Ｌ”によって決定される。本発明によると、この長さ“Ｌ”は窒化シリコン層の等方性エッチングによって規定される。本発明によれば、唯一のプロセスファクタだけが長さ“Ｌ”に影響を及ぼすため、シャロートレンチ分離構造の形状の制御性を強化でき、デバイス特性の変動を減少することができる。さらに、シャロートレンチ分離構造の上部表面及び基板の表面がほぼ水平であるため、図１１に示すように、シャロートレンチ分離構造２１２とそれに続いて形成されたゲート電極２１４との間に殆ど段が形成されない。したがって、ゲート電極のパターニングが容易である。さらに、本発明の方法は工程数が少ないため、デバイスの製造が容易であり、製造コストを低減できる。
【００２１】
図１２（ａ）及び（ｂ）は、上記方法（図２１に図示された窒化シリコン層の形成工程を含む）によって製造されたシャロートレンチ構造の形状を示している。同図において、等方性エッチング工程中にエッチングされる窒化シリコンパッド層の量は、それぞれ１００オングストローム及び３００オングストロームである。これらの図面から分かるように、シャロートレンチ分離構造の形成後にシャロートレンチ分離構造のコーナー部分における絶縁体をウェットエッチングによってエッチングすると、１００オングストロームの等方性エッチングの方が３００オングストロームの等方性エッチングよりも大きくなる。したがって、窒化シリコンパッド層を３００オングストロームだけ後退（プルバック）させる方が、窒化シリコンパッド層を１００オングストロームだけ後退させるよりもシャロートレンチ分離構造のコーナー部分に対する保護が強化される。窒化シリコンパッド層の後退が大きくなるに従い、図１０（ｂ）に示す“Ｔ字形”の水平な延長部が長くなり、シャロートレンチ分離構造のコーナー部分に対する保護も強化される。しかし、窒化シリコンパッド層のエッチングは等方性エッチングであるので、後退量が大きくなるに伴い、残りの窒化シリコンパッド層が薄くなる。上述のように、残りの窒化シリコンパッド層は、図１０（ａ）に示す平坦化処理のためのストッパとして機能するため、十分な厚さを有する必要がある。
【００２２】
図１３乃至図１５は、本発明の第２の実施の形態を示すものであり、シャロートレンチ分離構造の形成方法を示している。図１３（ａ）に示すように、基板２００上に二酸化シリコンパッド（ＳｉＯ2 ）層２０２及び窒化シリコンパッド（Ｓｉ3 Ｎ4 ）層２０４が順次形成される。二酸化シリコン層２０２は約８０乃至１００オングストローム（例えば８２オングストローム）の厚さを有し、例えば熱酸化あるいは低圧化学気相成長（ＬＰＣＶＤ）等によって形成される。窒化シリコン層２０４は約１０００乃至２０００オングストローム （例えば１３００オングストローム）の厚さを有し、例えばＬＰＣＶＤ等によって形成される。基板２００はシリコンウエハであるか、シリコンウエハ上に形成されたエピタキシャル層であってもよい。次に、パターニングされた図示せぬフォトレジストが窒化シリコンパッド層２０４上に形成される。
【００２３】
次に、図１３（ｂ）に示すように、パターニングされたフォトレジストをマスクとして例えば反応性イオンエッチングによって窒化シリコンパッド層、二酸化シリコンパッド層及び基板がエッチングされ、基板２００内にトレンチ２０６が形成される。
【００２４】
次に、例えばＨＦ／グリセロールあるいは高温のリン酸を使用して窒化シリコンパッド層２０４が等方性エッチングされる。本発明の実施の形態において、この等方性エッチング工程中にエッチングされる窒化シリコンの量は約２５０オングストロームである。したがって、等方性エッチングにより、窒化シリコンパッド層は図１３（ｃ）に示すようにトレンチ２０６の側壁から距離Ｌ＝２５０オングストロームだけ後退する。
【００２５】
図１４（ａ）に示すように、約８０乃至１００オングストロームの厚さを有する薄い二酸化シリコン（ＳｉＯ2 ）層２０８が、トレンチ２０６を形成することによって露出されたシリコン基板２００上に高温（約１０００℃）の熱酸化を行うことによって形成される。この高温の酸化によって、トレンチ２０６を形成するためのエッチング処理によって生じた基板の損傷が除去される。場合によっては、厚さ約５０オングストロームの薄い窒化シリコン層（図示せず）が、例えばＣＶＤによって窒化シリコン層２０４上及び二酸化シリコン層２０８上に堆積される。後続する処理工程中に下部層が酸化されることを防ぐために、例えば窒化シリコン層を設けてもよい。第１の実施の形態のように、５０オングストロームの窒化物層が形成された場合、等方性エッチング工程中にエッチングされる窒化シリコンの量は約３００オングストロームである。この方法において、トレンチ２０６の側壁から約２５０オングストロームだけ後退された複合窒化シリコン層が形成される。
【００２６】
次に、図１４（ｂ）に示すように、例えばＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）が分解されるＣＶＤ処理等を使用して、基板の全面上に二酸化シリコン層２１２がブランケット堆積される。
【００２７】
次に、図１５（ａ）に示すように、例えばＲＩＥや、化学的機械研磨、あるいはそれらを組み合わせて、二酸化シリコン層２１２が平坦化される。次に、図１５（ｂ）に示すように、例えば化学的ドライエッチング（ＣＤＥ）あるいは高温のリン酸あるいはＨＦ／グリセロールを使用してエッチングすることによって、窒化シリコンパッド層２０４が除去される。次に、１回以上のウェットエッチング処理を行い、二酸化シリコンパッド層２０２ならびに任意の犠牲あるいはダミーの酸化物層が除去されることにより、図１５（ｃ）に示すような構造が形成される。
【００２８】
窒化シリコンパッド層は等方性エッチングプロセスによって後退されるため、図１５（ｂ）に示すシャロートレンチ分離構造はＴ字形である。この方法において、二酸化シリコンパッド層２０２及び任意の犠牲あるいはダミーの酸化物層を除去するためのウェットエッチングプロセスは、図１５（ｃ）に示すように、シャロートレンチ分離構造のＴ字形の延長部を浸蝕し、シャロートレンチ分離構造のコーナー部分において絶縁体がエッチングで除去されることはない。
【００２９】
第２の実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
図１６（ａ）及び図１６（ｂ）は、本発明によるシャロートレンチ分離構造によって他のセルから分離された自己整合埋設ストラップを有するトレンチＤＲＡＭセルを示している。図１６（ａ）はトレンチＤＲＡＭセルの上面図であり、図１６（ｂ）は図１６（ａ）の１６ｂ−１６ｂ線に沿った断面図である。ＤＲＡＭセル５０はトレンチキャパシタ５５及び転送ゲート６０を含んでいる。トレンチキャパシタ５５は、第１のＮ+ 型多結晶シリコン充填材料６５、第２の多結晶シリコン充填材料６７及び酸化物カラー７１を含んでいる。ＭＯＳ転送ゲート６０は、Ｐ型ウェル７５中に形成されたＮ型のソース／ドレイン領域７３及びドレイン／ソース領域７４と、ソース／ドレイン領域７３とドレイン／ソース領域７４との間のチャンネル領域から絶縁して間隔を設けられたＷＳｉx ／多結晶積層シリコンゲート（ワード線ＷＬ）７７とを含んでいる。例えばＢＰＳＧからなる絶縁層８０の開口部に形成されたビット線コンタクト７９は、電気的にソース／ドレイン領域７３とビット線（ＢＬ）８１とを接続する。本発明に従って形成されたシャロートレンチ分離構造ＳＴＩは、ＤＲＡＭセル５０を隣接したＤＲＡセル及び通過ワード線９２からＤＲＡＭセル５０を電気的に分離する。通過ワードライン９２は、ＷＳｉx ／多結晶シリコン積層構造を有している。絶縁層８７はビット線８１上に形成され、アルミニウム配線（Ａｌ１）８９が絶縁層８７上に形成されている。アルミニウム配線８９の１本は、例えばタングステン（Ｗ）のコンタクトスタッド９１によってビット線８１に接続されている。拡散領域８３は、第３の多結晶シリコン充填材料６９とＭＯＳ転送ゲート６０のドレイン／ソース領域７４とを電気的に接続する。この拡散領域８３は、記憶トレンチ中の多量にドープされたシリコン充填材料からドープ材料をＰ型ウェル７５に外方拡散することによって形成される。拡散領域８３と第３の多結晶シリコン充填材料６９とによりトレンチキャパシタ５５を転送ゲート６０に接続するための埋設ストラップが構成される。尚、図１６（ａ）において、ＡＡは活性領域を示している。
【００３０】
図１７乃至図２０を参照してシャロートレンチ分離構造、及び本発明の方法を使用してＤＲＡＭセル５０を製造する方法について説明する。図１７（ａ）に示すように、埋設されたＮ型ウェル４８は、メモリセルアレイのために意図されたＰ型ウェルの下方にリンを注入することによってＰ型半導体基板３００中に形成される。埋設されたＮ型ウェルは、例えばＰ型ウェルをＮ型半導体基板に注入する等の別の方法、あるいはエピタキシによって形成してもよい。
【００３１】
図１７（ｂ）に示すように、半導体基板３００上に厚さ約１０ナノメートルの薄い酸化物層３０１が例えば熱成長され、この表面上に厚さ約０．２マイクロメートルの窒化シリコン層３０２が例えば化学気相成長によって形成される。次に、酸化物層３０１及び窒化シリコン層３０２がパターニング及びエッチングされ、トレンチ３０３をエッチングするためのマスクが形成される。このマスクを用いて基板を異方性エッチングし、深さ約８マイクロメートルのトレンチ３０３が形成される。ストレージノードを構成するトレンチ３０３がエッチングされた後、トレンチ３０３の下部からヒ素を外方拡散することによってＮ型キャパシタプレート３０４が形成される。これは、例えばヒ素でドープされたガラス層を付着し、ヒ素でドープされたガラス層をトレンチ３０３の下部だけに残るようにエッチングし、ヒ素を外方拡散するためにアニール処理することによって達成される。
【００３２】
次に、窒化酸化物（ＯＮ）層あるいは酸化窒化物（ＮＯ）層等のストレージノード誘電体層（図示せず）がトレンチ３０３中に形成される。誘電体層が形成された後、トレンチ３０３をＮ+ 型多結晶シリコン等の不純物がドープされた第１の導電性材料で充填することによって第１の導電領域が形成される。充填の工程は、例えばシランあるいはジシランを化学気相成長することによって行われる。次に、Ｎ+ 型多結晶シリコンは、等方性エッチング処理を使用してトレンチ３０３内の第１のレベルにエッチバックされ、第１のトレンチ充填部６５が形成される。第１のトレンチ充填部６５の高さは、半導体基板３００の表面の下方の例えば約１．０マイクロメートル程度である。
【００３３】
次に、図１８（ａ）に示すように、低圧化学気相成長（ＬＰＣＶＤ）あるいはプラズマ増強された化学気相成長（ＰＥＣＶＤ）ＴＥＯＳを使用してＮ+ 型多結晶シリコンまでエッチバックすることによってトレンチ３０３の一部分の側壁上に酸化物カラー７１が形成される。
【００３４】
次に、図１８（ｂ）に示すように、トレンチ３０３の残りに第２の導電性材料を充填することによって第２の導電領域が形成される。第２の導電性材料は例えばＮ+ 型多結晶シリコンあるいはドープされていない多結晶シリコンであり、化学気相成長（ＣＶＤ）によって形成される。次に、第２の導電性材料及び酸化物カラー７１がトレンチ３０３内の第２のレベルにエッチバックされ、その結果、酸化物カラー７１によって半導体基板から絶縁された第２のトレンチ充填部６７が形成される。後続するプロセスにおいて形成される埋設ストラップの深さは、この第２の導電性材料及び酸化物カラー７１の制御されたエッチバックによって定められる。第２のトレンチ充填６７は、半導体基板３００の表面の下方に約０．１マイクロメートルエッチバックされる。
【００３５】
次に、トレンチ３０３内の自然酸化物がその場で除去される。特に、第２のトレンチ充填部６７の上部表面上の自然酸化物、及び埋設ストラップのための不純物がその後外方拡散されるときに通るトレンチ３０３の側壁上の自然酸化物が除去される。この自然酸化物の除去は、例えば８５０℃以上の温度の水素中でその場で予備焼成することによって行われる。
【００３６】
次に、図１９（ａ）に示すように、酸化物カラー７１及び第２の導電性材料のエッチバックによって開けられたトレンチ３０３の部分は、第３の導電性材料によって充填される。第３の導電性材料は、例えば、化学気相成長（ＣＶＤ）によって堆積されたドープされていない多結晶シリコンである。次に、例えば反応性イオンエッチングを使用して多結晶シリコンがエッチバックされ、第３のトレンチ充填部６９が形成される。多結晶シリコンは、埋設ストラップの許容可能な抵抗及び凹部のエッチングの制御性によって決定され、半導体基板３００の表面の下方に約０．０５マイクロメートルエッチバックされるのが好ましい。
【００３７】
図１９（ｂ）に示すように、シャロートレンチ分離を設けるため、シャロートレンチ３１０が形成される。上述のように、シャロートレンチ分離は、ディスクリートなメモリセルがそれらの間で干渉するのを防ぐために使用される。特に、シャロートレンチは、第１、第２の実施の形態で説明したようにして形成される。したがって、例えばトレンチ３１０は、窒化シリコンパッド層３０２上に形成されたパターニングされたフォトレジストをマスクとしてエッチングされる。次に、窒化シリコンパッド層３０２は等方性エッチングされ、約３００オングストローム取り除かれる。
【００３８】
次に、図２０に示すように、トレンチの側壁が酸化され、約１００オングストロームの厚さの酸化物層３２０が形成され、次に、厚さ約５０オングストロームの窒化シリコン層３２２が堆積される。酸化物と窒化物のライニングはオキシダントから酸化物カラー７１を分離するのに役立ち、それによって転位及び応力が抑制される。次に、トレンチが二酸化シリコン等の絶縁体３２４で充填され、その後、トレンチ充填部は化学的機械研磨（ＣＭＰ）及び／または反応性イオンエッチング（ＲＩＥ）を使用して平坦化される。次に、窒化シリコンパッドが化学的ドライエッチング（ＣＤＥ）あるいは高温のリン酸によって除去され、その後、例えば２００オングストロームの二酸化シリコンを取り除くため、ウェットエッチングを使用して酸化物パッドが除去される。この時、トレンチ中の二酸化シリコンもエッチングされる。次に、約１００オングストロームの厚さの犠牲の二酸化シリコン層が基板３００の表面上に形成され、転送ゲートのチャンネル領域の閾値電圧を制御するために転送ゲートのチャンネル領域となる場所に不純物が注入される。次に、１２０オングストロームの酸化物をエッチングして取り除くことによって犠牲酸化物が取り除かれる。
【００３９】
次に、ゲート酸化膜がプレーナ表面上に形成され、ゲート電極材料が堆積及びパターニングされ、ゲート電極が形成される。ゲート電極をマスクとして、ソース／ドレイン領域がイオン注入によって形成される。この結果、トレンチキャパシタに結合された転送ゲートが実現される。デバイス間の相互接続及び出力端子へのメタライゼイションは、周知の技術を使用して行われる。ＤＲＡＭ製造プロセス中、トレンチ内の導電領域からの不純物が外方拡散されてストラップ部分８３が形成される。
【００４０】
上記プロセスによれば、シャロートレンチ分離構造のコーナー部分はメモリセル製造プロセス中のエッチングから保護されており、これらコーナー部分は前記半導体基板の表面部分及び、図２０に示すように、シャロートレンチを充填している絶縁体３２４の上部表面とほぼ水平である。
【００４１】
以上、本発明のシャロートレンチ分離構造及びその形成方法をトレンチキャパシタを含むメモリデバイスに適用される例について説明したが、本発明はこれに限定されず、基板上に形成された任意の半導体装置の素子分離に適用することが可能である。
その他、この発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００４２】
【発明の効果】
以上、詳述したようにこの発明によれば、シャロートレンチのコーナー部分の浸蝕を防止でき、デバイスの閾値電圧の低下、及び製造工程の増加を抑えることが可能なシャロートレンチ分離構造を形成するための方法を提供できる。
しかも、トレンチに埋め込まれた絶縁物の表面と活性領域の表面との間に殆ど段差がないため、ゲート電極の段切れを防止することが可能である。
【図面の簡単な説明】
【図１】シャロートレンチ分離構造を形成するための従来の方法を示す断面図。
【図２】シャロートレンチ分離構造を形成するための従来の方法を示す断面図。
【図３】シャロートレンチ分離構造の形成後のエッチング処理によってシャロートレンチ分離構造のコーナー部分において二酸化シリコンがエッチングで取り除かれた状態を表す断面図。
【図４】図３に示されたエッチングによる二酸化シリコンの除去を防ぐための従来技術による方法を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図４乃至図６に示す方法に関連した問題を説明するために示す断面図。
【図８】本発明の第１の実施の形態を示すものであり、シャロートレンチ分離構造を形成する工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】厚さがそれぞれ１００オングストローム及び３００オングストロームの窒化シリコン層の縁部の後退（プルバック）で得られたシャロートレンチ分離構造を示す断面図。
【図１３】本発明の第２の実施の形態を示すものであり、シャロートレンチ分離構造を形成する工程を示す断面のＳＥＭ写真。
【図１４】図１３に続く工程を示す断面図。
【図１５】図１４に続く工程を示す断面図。
【図１６】図１６（ａ）は本発明のシャロートレンチ分離構造を用いて製造された自己整合埋設ストラップを有するトレンチＤＲＡＭセルの上面図、図１６（ｂ）は図１６（ａ）の１６ｂ−１６ｂ線に沿った断面図。
【図１７】図１６に示すＤＲＡＭメモリセルの製造工程を示す断面図。
【図１８】図１７に続く製造工程を示す断面図。
【図１９】図１８に続く製造工程を示す断面図。
【図２０】図１９に続く製造工程を示す断面図。
【図２１】本発明の第１の実施の形態の変形例を示す断面図。
【符号の説明】
２００…シリコン基板、
２０２…二酸化シリコン層、
２０４…窒化シリコン層、
２０６…トレンチ、
２０８…二酸化シリコン層、
２１０…窒化シリコン層、
２１２…二酸化シリコン層、
２１４…ゲート電極、
５０…ＤＲＡＭセル、
６０…ＭＯＳ転送ゲート、
ＳＴＩ…シャロートレンチ分離構造、
５５…トレンチキャパシタ、
７７…ワード線（ＷＬ）、
８１…ビット線（ＢＬ）。
Claims (6)
- 半導体基板上に酸化物パッド層を形成し、
前記酸化物パッド層上に窒化物パッド層を形成し、
前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、
前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、
前記開口によって露出された前記半導体基板の表面を酸化し、
前記窒化物パッド層を後退させることによって露出された前記酸化物パッド層上及び前記開口を充填するために絶縁層を堆積し、
前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、
前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、
前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成する
ことを特徴とするシャロートレンチ分離構造の形成方法。 - 半導体基板上に酸化物パッド層を形成し、
前記酸化物パッド層上に窒化物パッド層を形成し、
前記窒化物パッド層及び前記酸化物パッド層を貫通させて前記半導体基板内に開口を形成し、
前記開口によって露出された前記半導体基板の表面を酸化し、
前記窒化物パッド層を等方性エッチングし、前記酸化物パッド層を貫通している前記開口から前記窒化物パッド層を後退させ、
前記窒化物パッド層の後退によって露出された前記酸化物パッド層の上面及び前記開口を充填するために絶縁層を堆積し、
前記後退された窒化物パッド層をストッパとして前記堆積された絶縁層を平坦化し、
前記後退された窒化物パッド層及び前記酸化物パッド層を除去し、
前記絶縁層を堆積する前に前記半導体基板の前記酸化された部分上に窒化膜を形成する
ことを特徴とするシャロートレンチ分離構造の形成方法。 - 前記窒化物パッド層は、化学的ドライエッチング、あるいはリン酸あるいはＨＦ／グリセロールを用いて等方性エッチングされることを特徴とする請求項１又は２記載のシャロートレンチ分離構造の形成方法。
- 前記絶縁層は少なくとも反応性イオンエッチングと化学的機械研磨の一方を用いて平坦化されることを特徴とする請求項１又は２記載のシャロートレンチ分離構造の形成方法。
- 前記絶縁層は、シリコン酸化膜により構成されていることを特徴とする請求項１又は２記載のシャロートレンチ分離構造の形成方法。
- 前記窒化膜は、シリコン窒化膜からなることを特徴とする請求項１又は２記載のシャロートレンチ分離構造の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US887137 | 1997-07-02 | ||
| US08/887,137 US5960297A (en) | 1997-07-02 | 1997-07-02 | Shallow trench isolation structure and method of forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145275A JPH11145275A (ja) | 1999-05-28 |
| JP3828287B2 true JP3828287B2 (ja) | 2006-10-04 |
Family
ID=25390513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18242498A Expired - Lifetime JP3828287B2 (ja) | 1997-07-02 | 1998-06-29 | シャロートレンチ分離構造の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5960297A (ja) |
| JP (1) | JP3828287B2 (ja) |
Families Citing this family (108)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114741A (en) * | 1996-12-13 | 2000-09-05 | Texas Instruments Incorporated | Trench isolation of a CMOS structure |
| US6322634B1 (en) * | 1997-01-27 | 2001-11-27 | Micron Technology, Inc. | Shallow trench isolation structure without corner exposure |
| EP0881669B1 (en) * | 1997-05-30 | 2005-12-14 | STMicroelectronics S.r.l. | Manufacturing process of a germanium implanted heterojunction bipolar transistor |
| US6022788A (en) * | 1997-12-23 | 2000-02-08 | Stmicroelectronics, Inc. | Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby |
| US6555476B1 (en) * | 1997-12-23 | 2003-04-29 | Texas Instruments Incorporated | Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric |
| KR100244300B1 (ko) * | 1997-12-26 | 2000-03-02 | 김영환 | 반도체 소자의 격리영역 형성방법 |
| TW366559B (en) * | 1998-04-27 | 1999-08-11 | United Microelectronics Corp | Manufacturing method of shallow trench isolation structure |
| KR100283469B1 (ko) * | 1998-06-08 | 2001-04-02 | 윤종용 | 반도체소자제조방법 |
| US6060370A (en) * | 1998-06-16 | 2000-05-09 | Lsi Logic Corporation | Method for shallow trench isolations with chemical-mechanical polishing |
| US6274498B1 (en) * | 1998-09-03 | 2001-08-14 | Micron Technology, Inc. | Methods of forming materials within openings, and method of forming isolation regions |
| US6372601B1 (en) * | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
| US6063657A (en) * | 1999-02-22 | 2000-05-16 | International Business Machines Corporation | Method of forming a buried strap in a DRAM |
| KR100761637B1 (ko) * | 1999-03-03 | 2007-09-27 | 엘피다 메모리, 아이엔씨. | 반도체 집적 회로 장치 및 그 제조 방법 |
| US6281050B1 (en) | 1999-03-15 | 2001-08-28 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device |
| US6093621A (en) * | 1999-04-05 | 2000-07-25 | Vanguard International Semiconductor Corp. | Method of forming shallow trench isolation |
| US6235608B1 (en) * | 1999-04-14 | 2001-05-22 | Winbond Electronics Corp. | STI process by method of in-situ multilayer dielectric deposition |
| US6180490B1 (en) * | 1999-05-25 | 2001-01-30 | Chartered Semiconductor Manufacturing Ltd. | Method of filling shallow trenches |
| US6159822A (en) * | 1999-06-02 | 2000-12-12 | Vanguard International Semiconductor Corporation | Self-planarized shallow trench isolation |
| US6251747B1 (en) * | 1999-11-02 | 2001-06-26 | Philips Semiconductors, Inc. | Use of an insulating spacer to prevent threshold voltage roll-off in narrow devices |
| US6479394B1 (en) * | 2000-05-03 | 2002-11-12 | Maxim Integrated Products, Inc. | Method of low-selective etching of dissimilar materials having interfaces at non-perpendicular angles to the etch propagation direction |
| KR100500923B1 (ko) * | 2000-05-23 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100672768B1 (ko) * | 2000-05-23 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
| JP2001332613A (ja) * | 2000-05-24 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
| KR20020005851A (ko) * | 2000-07-10 | 2002-01-18 | 윤종용 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| US6819922B1 (en) | 2000-08-14 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | Personal digital assistant vehicle interface and method |
| US6368970B1 (en) * | 2000-08-24 | 2002-04-09 | Infineon Technologies Ag | Semiconductor configuration and corresponding production process |
| US6541351B1 (en) | 2001-11-20 | 2003-04-01 | International Business Machines Corporation | Method for limiting divot formation in post shallow trench isolation processes |
| US6551893B1 (en) * | 2001-11-27 | 2003-04-22 | Micron Technology, Inc. | Atomic layer deposition of capacitor dielectric |
| US6613648B1 (en) * | 2002-07-15 | 2003-09-02 | Chartered Semiconductor Manufacturing Limited | Shallow trench isolation using TEOS cap and polysilicon pullback |
| US20040065937A1 (en) * | 2002-10-07 | 2004-04-08 | Chia-Shun Hsiao | Floating gate memory structures and fabrication methods |
| US7388259B2 (en) * | 2002-11-25 | 2008-06-17 | International Business Machines Corporation | Strained finFET CMOS device structures |
| US6887798B2 (en) * | 2003-05-30 | 2005-05-03 | International Business Machines Corporation | STI stress modification by nitrogen plasma treatment for improving performance in small width devices |
| US20050006795A1 (en) * | 2003-07-09 | 2005-01-13 | Cheng-Ming Yih | Corner free structure of nonvolatile memory |
| US7410846B2 (en) * | 2003-09-09 | 2008-08-12 | International Business Machines Corporation | Method for reduced N+ diffusion in strained Si on SiGe substrate |
| US6890808B2 (en) * | 2003-09-10 | 2005-05-10 | International Business Machines Corporation | Method and structure for improved MOSFETs using poly/silicide gate height control |
| US6887751B2 (en) * | 2003-09-12 | 2005-05-03 | International Business Machines Corporation | MOSFET performance improvement using deformation in SOI structure |
| US7170126B2 (en) * | 2003-09-16 | 2007-01-30 | International Business Machines Corporation | Structure of vertical strained silicon devices |
| US7144767B2 (en) * | 2003-09-23 | 2006-12-05 | International Business Machines Corporation | NFETs using gate induced stress modulation |
| US7119403B2 (en) | 2003-10-16 | 2006-10-10 | International Business Machines Corporation | High performance strained CMOS devices |
| US7037770B2 (en) * | 2003-10-20 | 2006-05-02 | International Business Machines Corporation | Method of manufacturing strained dislocation-free channels for CMOS |
| US7303949B2 (en) | 2003-10-20 | 2007-12-04 | International Business Machines Corporation | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture |
| US7129126B2 (en) * | 2003-11-05 | 2006-10-31 | International Business Machines Corporation | Method and structure for forming strained Si for CMOS devices |
| US7015082B2 (en) * | 2003-11-06 | 2006-03-21 | International Business Machines Corporation | High mobility CMOS circuits |
| US7029964B2 (en) * | 2003-11-13 | 2006-04-18 | International Business Machines Corporation | Method of manufacturing a strained silicon on a SiGe on SOI substrate |
| US7122849B2 (en) * | 2003-11-14 | 2006-10-17 | International Business Machines Corporation | Stressed semiconductor device structures having granular semiconductor material |
| US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
| US7198995B2 (en) * | 2003-12-12 | 2007-04-03 | International Business Machines Corporation | Strained finFETs and method of manufacture |
| US7247912B2 (en) * | 2004-01-05 | 2007-07-24 | International Business Machines Corporation | Structures and methods for making strained MOSFETs |
| US7202132B2 (en) | 2004-01-16 | 2007-04-10 | International Business Machines Corporation | Protecting silicon germanium sidewall with silicon for strained silicon/silicon germanium MOSFETs |
| US7118999B2 (en) * | 2004-01-16 | 2006-10-10 | International Business Machines Corporation | Method and apparatus to increase strain effect in a transistor channel |
| US7381609B2 (en) | 2004-01-16 | 2008-06-03 | International Business Machines Corporation | Method and structure for controlling stress in a transistor channel |
| KR100560492B1 (ko) * | 2004-02-25 | 2006-03-13 | 삼성에스디아이 주식회사 | 리튬 이차 전지용 양극 전류 집전체 및 이를 포함하는리튬 이차 전지 |
| US7923782B2 (en) * | 2004-02-27 | 2011-04-12 | International Business Machines Corporation | Hybrid SOI/bulk semiconductor transistors |
| US7205206B2 (en) * | 2004-03-03 | 2007-04-17 | International Business Machines Corporation | Method of fabricating mobility enhanced CMOS devices |
| US7504693B2 (en) * | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
| US7223994B2 (en) * | 2004-06-03 | 2007-05-29 | International Business Machines Corporation | Strained Si on multiple materials for bulk or SOI substrates |
| US7037794B2 (en) * | 2004-06-09 | 2006-05-02 | International Business Machines Corporation | Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain |
| TWI463526B (zh) * | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件 |
| US7227205B2 (en) * | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
| US7288443B2 (en) * | 2004-06-29 | 2007-10-30 | International Business Machines Corporation | Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension |
| US7217949B2 (en) | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
| KR100613372B1 (ko) * | 2004-07-13 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리 영역 형성 방법 |
| US7384829B2 (en) * | 2004-07-23 | 2008-06-10 | International Business Machines Corporation | Patterned strained semiconductor substrate and device |
| US7405165B2 (en) * | 2004-11-05 | 2008-07-29 | Taiwan Semiconductor Manufacturing Co, Ltd | Dual-tank etch method for oxide thickness control |
| US7238565B2 (en) * | 2004-12-08 | 2007-07-03 | International Business Machines Corporation | Methodology for recovery of hot carrier induced degradation in bipolar devices |
| US7262087B2 (en) * | 2004-12-14 | 2007-08-28 | International Business Machines Corporation | Dual stressed SOI substrates |
| US7173312B2 (en) * | 2004-12-15 | 2007-02-06 | International Business Machines Corporation | Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification |
| US7274084B2 (en) * | 2005-01-12 | 2007-09-25 | International Business Machines Corporation | Enhanced PFET using shear stress |
| US20060160317A1 (en) * | 2005-01-18 | 2006-07-20 | International Business Machines Corporation | Structure and method to enhance stress in a channel of cmos devices using a thin gate |
| US7432553B2 (en) * | 2005-01-19 | 2008-10-07 | International Business Machines Corporation | Structure and method to optimize strain in CMOSFETs |
| US7220626B2 (en) * | 2005-01-28 | 2007-05-22 | International Business Machines Corporation | Structure and method for manufacturing planar strained Si/SiGe substrate with multiple orientations and different stress levels |
| US7256081B2 (en) * | 2005-02-01 | 2007-08-14 | International Business Machines Corporation | Structure and method to induce strain in a semiconductor device channel with stressed film under the gate |
| US7224033B2 (en) * | 2005-02-15 | 2007-05-29 | International Business Machines Corporation | Structure and method for manufacturing strained FINFET |
| US7545004B2 (en) * | 2005-04-12 | 2009-06-09 | International Business Machines Corporation | Method and structure for forming strained devices |
| JP4476196B2 (ja) * | 2005-08-23 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| US7202513B1 (en) * | 2005-09-29 | 2007-04-10 | International Business Machines Corporation | Stress engineering using dual pad nitride with selective SOI device architecture |
| US20070096170A1 (en) * | 2005-11-02 | 2007-05-03 | International Business Machines Corporation | Low modulus spacers for channel stress enhancement |
| US20070099360A1 (en) * | 2005-11-03 | 2007-05-03 | International Business Machines Corporation | Integrated circuits having strained channel field effect transistors and methods of making |
| US7655511B2 (en) | 2005-11-03 | 2010-02-02 | International Business Machines Corporation | Gate electrode stress control for finFET performance enhancement |
| US7785950B2 (en) * | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
| US7709317B2 (en) * | 2005-11-14 | 2010-05-04 | International Business Machines Corporation | Method to increase strain enhancement with spacerless FET and dual liner process |
| US7348638B2 (en) * | 2005-11-14 | 2008-03-25 | International Business Machines Corporation | Rotational shear stress for charge carrier mobility modification |
| US7564081B2 (en) * | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
| US7863197B2 (en) * | 2006-01-09 | 2011-01-04 | International Business Machines Corporation | Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification |
| US7776695B2 (en) * | 2006-01-09 | 2010-08-17 | International Business Machines Corporation | Semiconductor device structure having low and high performance devices of same conductive type on same substrate |
| US7635620B2 (en) * | 2006-01-10 | 2009-12-22 | International Business Machines Corporation | Semiconductor device structure having enhanced performance FET device |
| US20070158743A1 (en) * | 2006-01-11 | 2007-07-12 | International Business Machines Corporation | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners |
| US7691698B2 (en) | 2006-02-21 | 2010-04-06 | International Business Machines Corporation | Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain |
| US8461009B2 (en) * | 2006-02-28 | 2013-06-11 | International Business Machines Corporation | Spacer and process to enhance the strain in the channel with stress liner |
| US7521307B2 (en) * | 2006-04-28 | 2009-04-21 | International Business Machines Corporation | CMOS structures and methods using self-aligned dual stressed layers |
| US7608489B2 (en) * | 2006-04-28 | 2009-10-27 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
| US7615418B2 (en) * | 2006-04-28 | 2009-11-10 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
| KR100753155B1 (ko) * | 2006-05-09 | 2007-08-30 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US7803690B2 (en) * | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| US8853746B2 (en) * | 2006-06-29 | 2014-10-07 | International Business Machines Corporation | CMOS devices with stressed channel regions, and methods for fabricating the same |
| US7790540B2 (en) | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| US7462522B2 (en) * | 2006-08-30 | 2008-12-09 | International Business Machines Corporation | Method and structure for improving device performance variation in dual stress liner technology |
| US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
| TW200903654A (en) * | 2007-07-02 | 2009-01-16 | Promos Technologies Inc | Method of forming a gate oxide layer |
| US8115254B2 (en) | 2007-09-25 | 2012-02-14 | International Business Machines Corporation | Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same |
| US8492846B2 (en) | 2007-11-15 | 2013-07-23 | International Business Machines Corporation | Stress-generating shallow trench isolation structure having dual composition |
| EP2109143B1 (en) | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| JP2009272596A (ja) * | 2008-04-09 | 2009-11-19 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP2009117855A (ja) * | 2008-12-22 | 2009-05-28 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| KR101029391B1 (ko) | 2009-06-17 | 2011-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US8598006B2 (en) * | 2010-03-16 | 2013-12-03 | International Business Machines Corporation | Strain preserving ion implantation methods |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1204525A (en) * | 1982-11-29 | 1986-05-13 | Tetsu Fukano | Method for forming an isolation region for electrically isolating elements |
| US4580330A (en) * | 1984-06-15 | 1986-04-08 | Texas Instruments Incorporated | Integrated circuit isolation |
| US5298450A (en) * | 1987-12-10 | 1994-03-29 | Texas Instruments Incorporated | Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| DE4300986C2 (de) * | 1992-01-17 | 1999-08-26 | Mitsubishi Electric Corp | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben |
| US5358894A (en) * | 1992-02-06 | 1994-10-25 | Micron Technology, Inc. | Oxidation enhancement in narrow masked field regions of a semiconductor wafer |
| US5356828A (en) * | 1993-07-01 | 1994-10-18 | Digital Equipment Corporation | Method of forming micro-trench isolation regions in the fabrication of semiconductor devices |
| US5346584A (en) * | 1993-07-28 | 1994-09-13 | Digital Equipment Corporation | Planarization process for IC trench isolation using oxidized polysilicon filler |
| US5498566A (en) * | 1993-11-15 | 1996-03-12 | Lg Semicon Co., Ltd. | Isolation region structure of semiconductor device and method for fabricating the same |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07193121A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
| KR0172262B1 (ko) * | 1995-12-30 | 1999-02-01 | 김주용 | 반도체 소자의 제조방법 |
| US5712185A (en) * | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
| US5863827A (en) * | 1997-06-03 | 1999-01-26 | Texas Instruments Incorporated | Oxide deglaze before sidewall oxidation of mesa or trench |
-
1997
- 1997-07-02 US US08/887,137 patent/US5960297A/en not_active Expired - Fee Related
-
1998
- 1998-06-29 JP JP18242498A patent/JP3828287B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5960297A (en) | 1999-09-28 |
| JPH11145275A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828287B2 (ja) | シャロートレンチ分離構造の形成方法 | |
| US6204112B1 (en) | Process for forming a high density semiconductor device | |
| US5933748A (en) | Shallow trench isolation process | |
| US6759704B2 (en) | Method for fabricating semiconductor device, and semiconductor device, having storage node contact plugs | |
| US6686617B2 (en) | Semiconductor chip having both compact memory and high performance logic | |
| US5780338A (en) | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits | |
| US7595231B2 (en) | Semiconductor device and its manufacture | |
| US6187624B1 (en) | Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device | |
| KR100609545B1 (ko) | 절연 칼라를 갖는 트렌치 커패시터 및 그의 제조 방법 | |
| US6008513A (en) | Dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-space bit lines | |
| US6352892B2 (en) | Method of making DRAM trench capacitor | |
| JP3683829B2 (ja) | トレンチ側壁に酸化物層を形成する方法 | |
| KR100267415B1 (ko) | 실리콘 산화 에칭 방지막을 사용하는 dram 스택 캐패시터의 형성 방법 | |
| US7332392B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
| US6100137A (en) | Etch stop layer used for the fabrication of an overlying crown shaped storage node structure | |
| US20070059888A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US5753551A (en) | Memory cell array with a self-aligned, buried bit line | |
| KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| KR19990006509A (ko) | 산화 응력이 감소된 소자와 그 제조 방법 | |
| US5470778A (en) | Method of manufacturing a semiconductor device | |
| JP4015369B2 (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| US6677197B2 (en) | High aspect ratio PBL SiN barrier formation | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell | |
| US7015145B2 (en) | Self-aligned collar and strap formation for semiconductor devices | |
| US6372573B2 (en) | Self-aligned trench capacitor capping process for high density DRAM cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |