JP2001332613A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001332613A JP2001332613A JP2000153019A JP2000153019A JP2001332613A JP 2001332613 A JP2001332613 A JP 2001332613A JP 2000153019 A JP2000153019 A JP 2000153019A JP 2000153019 A JP2000153019 A JP 2000153019A JP 2001332613 A JP2001332613 A JP 2001332613A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ディボットの発生を抑えながらも、別途の工
程を要せず、エッチングダメージが残らないゲート酸化
膜の形成領域が得られる半導体装置の製造方法を提供す
る。 【解決手段】 開口部を形成した酸化シリコン膜２及び
窒化シリコン膜３をマスクとしてシリコン基板１をエッ
チングして素子分離溝６を形成し、素子分離溝６の内面
に、縁部が酸化シリコン膜２に連続する熱酸化膜１０を
形成する。更に、開口部３ａの幅を素子分離溝６の幅よ
りも拡張し、開口部２ａ、３ａ内及び素子分離溝６内を
含み全面に酸化シリコン膜７を堆積し、酸化シリコン膜
７を所定の厚みになるまでエッチングすると共に、窒化
シリコン膜３をエッチングで除去して、酸化シリコン膜
７の表面における外縁部を酸化シリコン膜２上に突出さ
せ、酸化シリコン膜７を酸化シリコン膜２と共にエッチ
ングして、酸化シリコン膜７、熱酸化膜１０及びシリコ
ン基板１の各表面を同じレベルにする。
程を要せず、エッチングダメージが残らないゲート酸化
膜の形成領域が得られる半導体装置の製造方法を提供す
る。 【解決手段】 開口部を形成した酸化シリコン膜２及び
窒化シリコン膜３をマスクとしてシリコン基板１をエッ
チングして素子分離溝６を形成し、素子分離溝６の内面
に、縁部が酸化シリコン膜２に連続する熱酸化膜１０を
形成する。更に、開口部３ａの幅を素子分離溝６の幅よ
りも拡張し、開口部２ａ、３ａ内及び素子分離溝６内を
含み全面に酸化シリコン膜７を堆積し、酸化シリコン膜
７を所定の厚みになるまでエッチングすると共に、窒化
シリコン膜３をエッチングで除去して、酸化シリコン膜
７の表面における外縁部を酸化シリコン膜２上に突出さ
せ、酸化シリコン膜７を酸化シリコン膜２と共にエッチ
ングして、酸化シリコン膜７、熱酸化膜１０及びシリコ
ン基板１の各表面を同じレベルにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ディボットの発生を抑止可能な半導
体装置の製造方法に関する。
方法に関し、特に、ディボットの発生を抑止可能な半導
体装置の製造方法に関する。
【０００２】
【従来の技術】素子分離溝が半導体装置の各素子間の分
離のために利用されている。図３は、従来の半導体装置
に形成した素子分離溝(STI:Shallow Trench Isolation)
内の酸化シリコン膜の表面にディボットが生じた状態を
示す断面図である。この半導体装置では、シリコン基板
１に形成された素子分離溝６内に埋め込まれた酸化シリ
コン膜７の上端面には、素子分離溝６の内縁部にディボ
ット８が生じている。ディボット８は、素子分離溝６内
に埋め込まれた酸化シリコン膜７をエッチングする際
に、素子分離溝６の縁部が過剰にエッチングされる結果
として生じる。
離のために利用されている。図３は、従来の半導体装置
に形成した素子分離溝(STI:Shallow Trench Isolation)
内の酸化シリコン膜の表面にディボットが生じた状態を
示す断面図である。この半導体装置では、シリコン基板
１に形成された素子分離溝６内に埋め込まれた酸化シリ
コン膜７の上端面には、素子分離溝６の内縁部にディボ
ット８が生じている。ディボット８は、素子分離溝６内
に埋め込まれた酸化シリコン膜７をエッチングする際
に、素子分離溝６の縁部が過剰にエッチングされる結果
として生じる。
【０００３】素子分離構造の半導体装置では、ディボッ
トの発生を抑えることが良好なトランジスタ物性を得る
上で必要である。図４は、ディボットの発生を低減する
ための従来の製造方法を示す断面図であり、（ａ）〜
（ｈ）は段階的に実施される各工程である。
トの発生を抑えることが良好なトランジスタ物性を得る
上で必要である。図４は、ディボットの発生を低減する
ための従来の製造方法を示す断面図であり、（ａ）〜
（ｈ）は段階的に実施される各工程である。
【０００４】まず、図４（ａ）に示すように、単結晶の
シリコン基板１上に、酸化シリコン膜２及び窒化シリコ
ン膜３をこの順に堆積した後、窒化シリコン膜３上に所
定パターンのフォトレジスト膜４を形成し、フォトレジ
スト膜４をマスクとして、窒化シリコン膜３及び酸化シ
リコン膜２を異方性エッチングして開口部を形成し、シ
リコン基板１を露出させる。
シリコン基板１上に、酸化シリコン膜２及び窒化シリコ
ン膜３をこの順に堆積した後、窒化シリコン膜３上に所
定パターンのフォトレジスト膜４を形成し、フォトレジ
スト膜４をマスクとして、窒化シリコン膜３及び酸化シ
リコン膜２を異方性エッチングして開口部を形成し、シ
リコン基板１を露出させる。
【０００５】続いて、フォトレジスト膜４を除去した後
に、全面に亘り酸化シリコン膜を成膜し、窒化シリコン
膜３上に堆積した膜厚分だけ酸化シリコン膜を全面エッ
チングする。その結果、図４（ｂ）に示すように、酸化
シリコン膜から成るサイドウォール５が、窒化シリコン
膜３の開口部の内端部に形成される。次いで、図４
（ｃ）に示すように、窒化シリコン膜３及びサイドウォ
ール５をマスクとしてシリコン基板１を異方性エッチン
グして、所定深さの素子分離溝６を形成する。更に、サ
イドウォール５をエッチングで除去してから、図４
（ｄ）に示すように、上記開口部内及び素子分離溝６内
を含み全面に酸化シリコン膜７を堆積する。
に、全面に亘り酸化シリコン膜を成膜し、窒化シリコン
膜３上に堆積した膜厚分だけ酸化シリコン膜を全面エッ
チングする。その結果、図４（ｂ）に示すように、酸化
シリコン膜から成るサイドウォール５が、窒化シリコン
膜３の開口部の内端部に形成される。次いで、図４
（ｃ）に示すように、窒化シリコン膜３及びサイドウォ
ール５をマスクとしてシリコン基板１を異方性エッチン
グして、所定深さの素子分離溝６を形成する。更に、サ
イドウォール５をエッチングで除去してから、図４
（ｄ）に示すように、上記開口部内及び素子分離溝６内
を含み全面に酸化シリコン膜７を堆積する。
【０００６】引き続き、図４（ｅ）に示すように、窒化
シリコン膜３及び酸化シリコン膜７を所定量研磨し、露
出した窒化膜シリコン３の表面を酸化シリコン膜７の表
面と同じレベルにする。続いて、図４（ｆ）に示すよう
に、エッチング液に弗酸等を用い、酸化シリコン膜７を
所定量エッチングする。
シリコン膜３及び酸化シリコン膜７を所定量研磨し、露
出した窒化膜シリコン３の表面を酸化シリコン膜７の表
面と同じレベルにする。続いて、図４（ｆ）に示すよう
に、エッチング液に弗酸等を用い、酸化シリコン膜７を
所定量エッチングする。
【０００７】次いで、図４（ｇ）に示すように、燐酸等
を用いて窒化シリコン膜３を選択的にエッチングする。
これにより、酸化シリコン膜７の表面の幅Ｂが、素子分
離溝６の幅Ａよりも広く形成される。更に、図４（ｈ）
に示すように、弗酸等を用いて酸化シリコン膜２及び酸
化シリコン膜７をエッチングするが、このエッチング
は、素子分離溝の幅Ａよりも広くなった酸化シリコン膜
７の表面に対して行われるので、素子分離溝６の縁部が
過剰にエッチングされることがなく、ディボットは発生
しない。
を用いて窒化シリコン膜３を選択的にエッチングする。
これにより、酸化シリコン膜７の表面の幅Ｂが、素子分
離溝６の幅Ａよりも広く形成される。更に、図４（ｈ）
に示すように、弗酸等を用いて酸化シリコン膜２及び酸
化シリコン膜７をエッチングするが、このエッチング
は、素子分離溝の幅Ａよりも広くなった酸化シリコン膜
７の表面に対して行われるので、素子分離溝６の縁部が
過剰にエッチングされることがなく、ディボットは発生
しない。
【０００８】
【発明が解決しようとする課題】ところで、上記従来の
製造方法では、フォトレジスト膜４をマスクとしたエッ
チング時にシリコン基板１上に生じる図４（ａ）のエッ
チングダメージ１ａが、図４（ｂ）の工程でサイドウォ
ール５に覆われ、その状態を維持したままで、図４
（ｃ）のように素子分離溝６が形成される。更に、素子
分離溝６内及び素子分離溝６の縁部を酸化シリコン膜７
が覆うので、エッチングダメージ１ａが素子分離溝の外
縁部に残ったままで処理が進み、図４（ｈ）に至ること
になる。このため、素子分離溝６の外縁部が、エッチン
グダメージ１ａを残したままでその後のゲート酸化膜の
形成領域になるという問題が生じる。
製造方法では、フォトレジスト膜４をマスクとしたエッ
チング時にシリコン基板１上に生じる図４（ａ）のエッ
チングダメージ１ａが、図４（ｂ）の工程でサイドウォ
ール５に覆われ、その状態を維持したままで、図４
（ｃ）のように素子分離溝６が形成される。更に、素子
分離溝６内及び素子分離溝６の縁部を酸化シリコン膜７
が覆うので、エッチングダメージ１ａが素子分離溝の外
縁部に残ったままで処理が進み、図４（ｈ）に至ること
になる。このため、素子分離溝６の外縁部が、エッチン
グダメージ１ａを残したままでその後のゲート酸化膜の
形成領域になるという問題が生じる。
【０００９】上記問題を回避するため、エッチングダメ
ージ１ａを修復してから次工程に進むことが考えられる
が、その場合、例えばエッチングダメージ層（１ａ）を
所定の厚みで酸化しこの酸化膜を弗酸でエッチングする
等の工程が増える。これにより、製造プロセスが複雑に
なり、半導体装置のスループットが低下する等の新たな
問題が生じる。
ージ１ａを修復してから次工程に進むことが考えられる
が、その場合、例えばエッチングダメージ層（１ａ）を
所定の厚みで酸化しこの酸化膜を弗酸でエッチングする
等の工程が増える。これにより、製造プロセスが複雑に
なり、半導体装置のスループットが低下する等の新たな
問題が生じる。
【００１０】また、上記従来の製造方法では、素子分離
溝寸法を一定に保つためには、素子分離溝形成時のマス
クとなるサイドウォール５に高い寸法精度が要求され
る。この要求を満たすため、サイドウォール５となる酸
化膜を減圧化学的気相成長法で成長すると、成長に多く
の時間を要し、更にスループットの低下を招くことにな
る。
溝寸法を一定に保つためには、素子分離溝形成時のマス
クとなるサイドウォール５に高い寸法精度が要求され
る。この要求を満たすため、サイドウォール５となる酸
化膜を減圧化学的気相成長法で成長すると、成長に多く
の時間を要し、更にスループットの低下を招くことにな
る。
【００１１】本発明は、上記に鑑み、ディボットの発生
を抑えながらも、特別な工程を別途要することなく、エ
ッチングダメージが残らないゲート酸化膜の形成領域を
得ることができ、サイドウォールを要した従来の製造方
法に比して製造プロセスが簡素で、高いスループットで
半導体装置を製造できる半導体装置の製造方法を提供す
ることを目的とする。
を抑えながらも、特別な工程を別途要することなく、エ
ッチングダメージが残らないゲート酸化膜の形成領域を
得ることができ、サイドウォールを要した従来の製造方
法に比して製造プロセスが簡素で、高いスループットで
半導体装置を製造できる半導体装置の製造方法を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
第１及び第２の絶縁膜を順次に形成し、前記第１及び第
２の絶縁膜に夫々、相互に連通する第１及び第２の開口
部を形成し、前記第１及び第２の絶縁膜をマスクとして
前記半導体基板をエッチングし、前記第１及び第２の開
口部に対応する素子分離溝を形成し、前記素子分離溝の
内面に、縁部が前記第１の絶縁膜に連続する熱酸化膜を
形成し、前記第２の開口部の幅を前記素子分離溝の幅よ
りも拡張し、前記第１及び第２の開口部内並びに前記素
子分離溝内を含み全面に酸化シリコン膜を堆積し、前記
酸化シリコン膜を所定の厚みになるまでエッチングする
と共に、前記第２の絶縁膜をエッチングで除去して、前
記酸化シリコン膜の表面における外縁部を前記第１の絶
縁膜上に突出した状態で露出させ、前記酸化シリコン膜
を前記第１の絶縁膜と共にエッチングして、前記酸化シ
リコン膜、前記熱酸化膜及び前記半導体基板の各表面を
同じレベルにすることを特徴とする。
に、本発明の半導体装置の製造方法は、半導体基板上に
第１及び第２の絶縁膜を順次に形成し、前記第１及び第
２の絶縁膜に夫々、相互に連通する第１及び第２の開口
部を形成し、前記第１及び第２の絶縁膜をマスクとして
前記半導体基板をエッチングし、前記第１及び第２の開
口部に対応する素子分離溝を形成し、前記素子分離溝の
内面に、縁部が前記第１の絶縁膜に連続する熱酸化膜を
形成し、前記第２の開口部の幅を前記素子分離溝の幅よ
りも拡張し、前記第１及び第２の開口部内並びに前記素
子分離溝内を含み全面に酸化シリコン膜を堆積し、前記
酸化シリコン膜を所定の厚みになるまでエッチングする
と共に、前記第２の絶縁膜をエッチングで除去して、前
記酸化シリコン膜の表面における外縁部を前記第１の絶
縁膜上に突出した状態で露出させ、前記酸化シリコン膜
を前記第１の絶縁膜と共にエッチングして、前記酸化シ
リコン膜、前記熱酸化膜及び前記半導体基板の各表面を
同じレベルにすることを特徴とする。
【００１３】本発明の半導体装置の製造方法では、最終
段階で、素子分離溝幅よりも広く突き出た酸化シリコン
膜を第１の絶縁膜と共にエッチングできるので、素子分
離溝の縁部の過剰なエッチングを抑制し、ディボットの
発生を抑えることができる。また、第１及び第２の絶縁
膜に開口部を形成する際に半導体基板上にエッチングダ
メージが生じても、エッチングダメージは第１及び第２
の絶縁膜をマスクとして素子分離溝を形成する際に除去
され、この状態を維持しつつ、縁部が第１の絶縁膜に連
続する熱酸化膜と第１の絶縁膜とで素子分離溝内面及び
その近傍が保護されて、最終の第１の絶縁膜及び酸化シ
リコンのエッチング工程に進む。このため、特別な工程
を別途要することなく、エッチングダメージが残らない
ゲート酸化膜の形成領域が得られ、また、サイドウォー
ルを要した従来の製造方法に比して製造プロセスが簡素
化し、高いスループットで半導体装置を製造することが
できる。
段階で、素子分離溝幅よりも広く突き出た酸化シリコン
膜を第１の絶縁膜と共にエッチングできるので、素子分
離溝の縁部の過剰なエッチングを抑制し、ディボットの
発生を抑えることができる。また、第１及び第２の絶縁
膜に開口部を形成する際に半導体基板上にエッチングダ
メージが生じても、エッチングダメージは第１及び第２
の絶縁膜をマスクとして素子分離溝を形成する際に除去
され、この状態を維持しつつ、縁部が第１の絶縁膜に連
続する熱酸化膜と第１の絶縁膜とで素子分離溝内面及び
その近傍が保護されて、最終の第１の絶縁膜及び酸化シ
リコンのエッチング工程に進む。このため、特別な工程
を別途要することなく、エッチングダメージが残らない
ゲート酸化膜の形成領域が得られ、また、サイドウォー
ルを要した従来の製造方法に比して製造プロセスが簡素
化し、高いスループットで半導体装置を製造することが
できる。
【００１４】ここで、前記第１及び第２の絶縁膜の形成
工程では、前記第１の絶縁膜を第１の酸化シリコン膜
で、前記第２の絶縁膜を窒化シリコン膜で夫々形成し、
該窒化シリコン膜上に別の酸化シリコン膜を更に形成す
ることが好ましい。この場合、窒化シリコン膜が第２の
酸化シリコン膜で覆われるので、フォトレジスト（Ｐ
Ｒ）膜の再工事発生時やシリコンエッチング時における
窒化シリコン膜の減りを抑えることができる。
工程では、前記第１の絶縁膜を第１の酸化シリコン膜
で、前記第２の絶縁膜を窒化シリコン膜で夫々形成し、
該窒化シリコン膜上に別の酸化シリコン膜を更に形成す
ることが好ましい。この場合、窒化シリコン膜が第２の
酸化シリコン膜で覆われるので、フォトレジスト（Ｐ
Ｒ）膜の再工事発生時やシリコンエッチング時における
窒化シリコン膜の減りを抑えることができる。
【００１５】具体的には、前記熱酸化膜の形成工程で
は、８５０〜１１００℃の温度下で前記熱酸化膜を１０
〜４０ｎｍの厚みに形成する。この場合、エッチングダ
メージの残存を回避するための最適の熱酸化膜を形成す
ることができる。
は、８５０〜１１００℃の温度下で前記熱酸化膜を１０
〜４０ｎｍの厚みに形成する。この場合、エッチングダ
メージの残存を回避するための最適の熱酸化膜を形成す
ることができる。
【００１６】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
は、本発明の第１実施形態例に係る半導体装置の製造方
法を示す断面図であり、（ａ）〜（ｉ）は段階的に実施
される各工程である。
施形態例に基づいて本発明を更に詳細に説明する。図１
は、本発明の第１実施形態例に係る半導体装置の製造方
法を示す断面図であり、（ａ）〜（ｉ）は段階的に実施
される各工程である。
【００１７】まず、図１（ａ）に示すように、単結晶の
シリコン基板１上に、例えば５〜３０ｎｍの厚みの酸化
シリコン膜（第１の絶縁膜）２と、１００〜３００ｎｍ
の厚みの窒化シリコン膜（第２の絶縁膜）３とをこの順
に堆積し、更に、窒化シリコン膜３上にフォトレジスト
膜４を成膜する。次いで、フォトリソグラフィによって
フォトレジスト膜４を所定のパターン状に形成し、この
フォトレジスト膜４をマスクとして、窒化シリコン膜３
及び酸化シリコン膜２を異方性エッチングし、素子領域
上に回路パターンを形成する。これにより、酸化シリコ
ン膜２及び窒化シリコン膜３を貫通する開口部２ａ、３
ａが、素子分離溝６の形成領域に対応して形成される。
シリコン基板１上に、例えば５〜３０ｎｍの厚みの酸化
シリコン膜（第１の絶縁膜）２と、１００〜３００ｎｍ
の厚みの窒化シリコン膜（第２の絶縁膜）３とをこの順
に堆積し、更に、窒化シリコン膜３上にフォトレジスト
膜４を成膜する。次いで、フォトリソグラフィによって
フォトレジスト膜４を所定のパターン状に形成し、この
フォトレジスト膜４をマスクとして、窒化シリコン膜３
及び酸化シリコン膜２を異方性エッチングし、素子領域
上に回路パターンを形成する。これにより、酸化シリコ
ン膜２及び窒化シリコン膜３を貫通する開口部２ａ、３
ａが、素子分離溝６の形成領域に対応して形成される。
【００１８】引き続き、図１（ｂ）に示すように、フォ
トレジスト膜４を除去してから、窒化シリコン膜３及び
酸化シリコン膜２をマスクとしてシリコン基板１を異方
性エッチングし、例えば深さ１００〜４００ｎｍの素子
分離溝６を形成する。なお、フォトレジスト膜４を除去
せずに残しておき、素子分離溝６の形成工程でフォトレ
ジスト膜４をマスクとして用いることも可能である。
トレジスト膜４を除去してから、窒化シリコン膜３及び
酸化シリコン膜２をマスクとしてシリコン基板１を異方
性エッチングし、例えば深さ１００〜４００ｎｍの素子
分離溝６を形成する。なお、フォトレジスト膜４を除去
せずに残しておき、素子分離溝６の形成工程でフォトレ
ジスト膜４をマスクとして用いることも可能である。
【００１９】次いで、図１（ｃ）に示すように、Ｈ2＋
Ｏ2＋Ｎ2、Ｏ2＋Ｎ2、又は、ハロゲン系ガスを含む雰囲
気下、及び８５０〜１１００℃の温度下で、例えば１０
〜４０ｎｍの厚みの熱酸化膜１０を素子分離溝６の内面
に形成して、酸化シリコン膜２の開口部２ａに結合させ
る。更に、低エッチレートの弗酸で、熱酸化膜１０の形
成時に窒化シリコン膜３表面に形成された酸化膜を除去
する。
Ｏ2＋Ｎ2、Ｏ2＋Ｎ2、又は、ハロゲン系ガスを含む雰囲
気下、及び８５０〜１１００℃の温度下で、例えば１０
〜４０ｎｍの厚みの熱酸化膜１０を素子分離溝６の内面
に形成して、酸化シリコン膜２の開口部２ａに結合させ
る。更に、低エッチレートの弗酸で、熱酸化膜１０の形
成時に窒化シリコン膜３表面に形成された酸化膜を除去
する。
【００２０】引き続き、図１（ｄ）に示すように、燐酸
を用いたウエットエッチング、又は等方性ドライエッチ
ングによって、窒化シリコン膜３の開口部３ａを選択的
に１０〜４０ｎｍ除去して素子分離溝６の縁部から基板
面と平行な方向に後退させ、素子分離溝６の幅Ａよりも
広い幅Ｂの開口部３ａとして形成する。
を用いたウエットエッチング、又は等方性ドライエッチ
ングによって、窒化シリコン膜３の開口部３ａを選択的
に１０〜４０ｎｍ除去して素子分離溝６の縁部から基板
面と平行な方向に後退させ、素子分離溝６の幅Ａよりも
広い幅Ｂの開口部３ａとして形成する。
【００２１】次いで、図１（ｅ）に示すように、段差被
覆率が良好な方法、例えば減圧化学気相成長法等を用い
て、素子分離溝６の内面及び開口部３ａ内を含むシリコ
ン基板１上の全面に、開口部３ａ及び素子分離溝６内を
埋め込み、且つ窒化シリコン膜３上を覆うように、例え
ば５００ｎｍの酸化シリコン膜７を成長する。
覆率が良好な方法、例えば減圧化学気相成長法等を用い
て、素子分離溝６の内面及び開口部３ａ内を含むシリコ
ン基板１上の全面に、開口部３ａ及び素子分離溝６内を
埋め込み、且つ窒化シリコン膜３上を覆うように、例え
ば５００ｎｍの酸化シリコン膜７を成長する。
【００２２】引き続き、図１（ｆ）に示すように、酸化
シリコン膜７を窒化シリコン膜３と共に所定量研磨して
平坦化し、酸化シリコン膜７と、露出した窒化膜シリコ
ン３とを同じレベルにする。ここでは、シリコン基板１
の表面のレベル（素子領域表面）７ｂから、酸化シリコ
ン膜７の表面７ａまでの高さが１５０ｎｍとする。窒化
シリコン膜３は、マスクとしての機能以外に、研磨の際
のストップ部材としての機能も有する。
シリコン膜７を窒化シリコン膜３と共に所定量研磨して
平坦化し、酸化シリコン膜７と、露出した窒化膜シリコ
ン３とを同じレベルにする。ここでは、シリコン基板１
の表面のレベル（素子領域表面）７ｂから、酸化シリコ
ン膜７の表面７ａまでの高さが１５０ｎｍとする。窒化
シリコン膜３は、マスクとしての機能以外に、研磨の際
のストップ部材としての機能も有する。
【００２３】次いで、図１（ｇ）に示すように、弗酸等
を用いた選択性のあるエッチングにより、酸化シリコン
膜７のみを所定量エッチングして、素子領域表面７ｂか
らの酸化シリコン膜７の表面７ａの高さを整える。更
に、図１（ｈ）に示すように、燐酸等を用いたエッチン
グで、窒化シリコン膜３を選択的に除去して、膜表面の
幅が開口部３ａの幅Ｂと同等にされた酸化シリコン膜７
を得る。
を用いた選択性のあるエッチングにより、酸化シリコン
膜７のみを所定量エッチングして、素子領域表面７ｂか
らの酸化シリコン膜７の表面７ａの高さを整える。更
に、図１（ｈ）に示すように、燐酸等を用いたエッチン
グで、窒化シリコン膜３を選択的に除去して、膜表面の
幅が開口部３ａの幅Ｂと同等にされた酸化シリコン膜７
を得る。
【００２４】引き続き、図１（ｉ）に示すように、弗酸
を用いたエッチングで、酸化シリコン膜２、及び酸化シ
リコン膜７の上部を除去して、酸化シリコン膜７の表面
７ａと熱酸化膜１０の上端部分（表面）とシリコン基板
１の表面とを同じレベルにする。このエッチングでは、
素子分離溝６の幅Ａよりも広く突き出た幅Ｂの酸化シリ
コン膜７表面を酸化シリコン膜２と共に除去できるの
で、素子分離溝６の縁部が過剰にエッチングされること
がなく、従って、ディボットは発生しない。
を用いたエッチングで、酸化シリコン膜２、及び酸化シ
リコン膜７の上部を除去して、酸化シリコン膜７の表面
７ａと熱酸化膜１０の上端部分（表面）とシリコン基板
１の表面とを同じレベルにする。このエッチングでは、
素子分離溝６の幅Ａよりも広く突き出た幅Ｂの酸化シリ
コン膜７表面を酸化シリコン膜２と共に除去できるの
で、素子分離溝６の縁部が過剰にエッチングされること
がなく、従って、ディボットは発生しない。
【００２５】また、酸化シリコン膜２及び窒化シリコン
膜３に開口部２ａ、３ａを形成する際に、シリコン基板
１上にエッチングダメージ１ａが生じても、エッチング
ダメージ１ａは酸化シリコン膜２及び窒化シリコン膜３
をマスクとして素子分離溝６を形成する際に除去され、
この状態を維持しつつ、縁部が酸化シリコン膜２に連続
する熱酸化膜１０と酸化シリコン膜２とで素子分離溝６
内面及びその近傍が保護されて、図１（ｉ）の最終エッ
チング工程に進む。このため、特別な処理を別途要する
ことなく、エッチングダメージ１ａが残らないゲート酸
化膜の形成領域が得られ、また、サイドウォールを要し
た従来の製造方法に比して製造プロセスが簡素化し、高
いスループットで半導体装置を製造することができる。
膜３に開口部２ａ、３ａを形成する際に、シリコン基板
１上にエッチングダメージ１ａが生じても、エッチング
ダメージ１ａは酸化シリコン膜２及び窒化シリコン膜３
をマスクとして素子分離溝６を形成する際に除去され、
この状態を維持しつつ、縁部が酸化シリコン膜２に連続
する熱酸化膜１０と酸化シリコン膜２とで素子分離溝６
内面及びその近傍が保護されて、図１（ｉ）の最終エッ
チング工程に進む。このため、特別な処理を別途要する
ことなく、エッチングダメージ１ａが残らないゲート酸
化膜の形成領域が得られ、また、サイドウォールを要し
た従来の製造方法に比して製造プロセスが簡素化し、高
いスループットで半導体装置を製造することができる。
【００２６】次に、本発明の第２実施形態例について説
明する。図２は、本実施形態例に係る半導体装置の製造
方法を示す断面図であり、（ａ）〜（ｅ）は段階的に実
施される各工程である。図２（ａ）〜（ｅ）は、図１
（ａ）〜（ｄ）に対応する工程であり、図２では図１
（ｅ）以降の工程は同様であるので図示を省略した。
明する。図２は、本実施形態例に係る半導体装置の製造
方法を示す断面図であり、（ａ）〜（ｅ）は段階的に実
施される各工程である。図２（ａ）〜（ｅ）は、図１
（ａ）〜（ｄ）に対応する工程であり、図２では図１
（ｅ）以降の工程は同様であるので図示を省略した。
【００２７】本実施形態例では、まず、図２（ａ）に示
すように、単結晶のシリコン基板１上に、例えば５〜３
０ｎｍの厚みの酸化シリコン膜２と、１００〜３００ｎ
ｍの厚みの窒化シリコン膜３と、５〜３０ｎｍの厚みの
酸化シリコン膜９とをこの順に堆積し、更に、酸化シリ
コン膜９上にフォトレジスト膜４を成膜する。次いで、
フォトリソグラフィで所定のパターン状に形成したフォ
トレジスト膜４をマスクとして、酸化シリコン膜９、窒
化シリコン膜３及び酸化シリコン膜２を異方性エッチン
グする。これにより、酸化シリコン膜９、窒化シリコン
膜３及び酸化シリコン膜２を貫通する開口部９ａ、３
ａ、２ａを、素子分離溝６の形成領域に対応して形成す
る。
すように、単結晶のシリコン基板１上に、例えば５〜３
０ｎｍの厚みの酸化シリコン膜２と、１００〜３００ｎ
ｍの厚みの窒化シリコン膜３と、５〜３０ｎｍの厚みの
酸化シリコン膜９とをこの順に堆積し、更に、酸化シリ
コン膜９上にフォトレジスト膜４を成膜する。次いで、
フォトリソグラフィで所定のパターン状に形成したフォ
トレジスト膜４をマスクとして、酸化シリコン膜９、窒
化シリコン膜３及び酸化シリコン膜２を異方性エッチン
グする。これにより、酸化シリコン膜９、窒化シリコン
膜３及び酸化シリコン膜２を貫通する開口部９ａ、３
ａ、２ａを、素子分離溝６の形成領域に対応して形成す
る。
【００２８】次いで、図２（ｂ）に示すように、フォト
レジスト膜４を除去してから、酸化シリコン膜９、窒化
シリコン膜３及び酸化シリコン膜２をマスクとしてシリ
コン基板１を異方性エッチングして、第１実施形態例と
同じ深さの素子分離溝６を形成する。この場合、第１実
施形態例と同様に、フォトレジスト膜４を残しておき、
素子分離溝６の形成工程でフォトレジスト膜４をマスク
として用いることもできる。
レジスト膜４を除去してから、酸化シリコン膜９、窒化
シリコン膜３及び酸化シリコン膜２をマスクとしてシリ
コン基板１を異方性エッチングして、第１実施形態例と
同じ深さの素子分離溝６を形成する。この場合、第１実
施形態例と同様に、フォトレジスト膜４を残しておき、
素子分離溝６の形成工程でフォトレジスト膜４をマスク
として用いることもできる。
【００２９】引き続き、図２（ｃ）に示すように、弗酸
を用いたエッチングで酸化シリコン膜９を除去して窒化
シリコン膜３を露出させる。なお、酸化シリコン膜９を
素子分離溝６の形成前に除去してから、窒化シリコン膜
３をマスクとして素子分離溝６を形成することも可能で
ある。
を用いたエッチングで酸化シリコン膜９を除去して窒化
シリコン膜３を露出させる。なお、酸化シリコン膜９を
素子分離溝６の形成前に除去してから、窒化シリコン膜
３をマスクとして素子分離溝６を形成することも可能で
ある。
【００３０】次いで、図２（ｄ）に示すように、第１実
施形態例と同じ雰囲気下及び温度下で、例えば１０〜４
０ｎｍの厚みの熱酸化膜１０を素子分離溝６の内面に形
成して、酸化シリコン膜２の開口部２ａに結合させる。
更に、熱酸化膜１０の形成時に窒化シリコン膜３表面に
形成された酸化膜を、低エッチレートの弗酸で除去す
る。
施形態例と同じ雰囲気下及び温度下で、例えば１０〜４
０ｎｍの厚みの熱酸化膜１０を素子分離溝６の内面に形
成して、酸化シリコン膜２の開口部２ａに結合させる。
更に、熱酸化膜１０の形成時に窒化シリコン膜３表面に
形成された酸化膜を、低エッチレートの弗酸で除去す
る。
【００３１】引き続き、図２（ｅ）に示すように、第１
実施形態例と同様に、窒化シリコン膜３の開口部３ａを
選択的にエッチングして、素子分離溝６上から基板面と
平行な方向に後退させ、開口部３ａの幅を素子分離溝６
の幅よりも拡張する。これ以降は、第１実施形態例にお
ける図１（ｅ）〜（ｉ）と同様の工程を行う。
実施形態例と同様に、窒化シリコン膜３の開口部３ａを
選択的にエッチングして、素子分離溝６上から基板面と
平行な方向に後退させ、開口部３ａの幅を素子分離溝６
の幅よりも拡張する。これ以降は、第１実施形態例にお
ける図１（ｅ）〜（ｉ）と同様の工程を行う。
【００３２】本実施形態例によっても第１実施形態例と
同様の効果が得られるが、本実施形態例では更に、図２
（ａ）の工程で窒化シリコン膜３上に酸化シリコン膜９
を形成するので、フォトレジスト膜の再工事発生時やシ
リコンエッチング時における窒化シリコン膜の減りを抑
えるという効果が得られる。
同様の効果が得られるが、本実施形態例では更に、図２
（ａ）の工程で窒化シリコン膜３上に酸化シリコン膜９
を形成するので、フォトレジスト膜の再工事発生時やシ
リコンエッチング時における窒化シリコン膜の減りを抑
えるという効果が得られる。
【００３３】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置の製造方法は、
上記実施形態例の構成にのみ限定されるものではなく、
上記実施形態例の構成から種々の修正及び変更を施した
半導体装置の製造方法も、本発明の範囲に含まれる。
づいて説明したが、本発明の半導体装置の製造方法は、
上記実施形態例の構成にのみ限定されるものではなく、
上記実施形態例の構成から種々の修正及び変更を施した
半導体装置の製造方法も、本発明の範囲に含まれる。
【００３４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によると、ディボットの発生を抑えながら
も、特別な工程を別途要することなく、エッチングダメ
ージが残らないゲート酸化膜の形成領域を得ることがで
き、サイドウォールを要した従来の製造方法に比して製
造プロセスを簡素にし、高いスループットで半導体装置
を製造することができる。
置の製造方法によると、ディボットの発生を抑えながら
も、特別な工程を別途要することなく、エッチングダメ
ージが残らないゲート酸化膜の形成領域を得ることがで
き、サイドウォールを要した従来の製造方法に比して製
造プロセスを簡素にし、高いスループットで半導体装置
を製造することができる。
【図１】本発明の第１実施形態例に係る半導体装置の製
造方法を示す断面図であり、（ａ）〜（ｉ）は段階的に
実施される各工程である。
造方法を示す断面図であり、（ａ）〜（ｉ）は段階的に
実施される各工程である。
【図２】本発明の第２実施形態例に係る半導体装置の製
造方法を示す断面図であり、（ａ）〜（ｅ）は段階的に
実施される各工程である。
造方法を示す断面図であり、（ａ）〜（ｅ）は段階的に
実施される各工程である。
【図３】従来の素子分離構造の半導体装置における素子
分離溝内の酸化シリコン膜の表面にディボットが生じた
状態を示す断面図である。
分離溝内の酸化シリコン膜の表面にディボットが生じた
状態を示す断面図である。
【図４】ディボットの発生を低減するための従来の製造
方法を示す断面図であり、（ａ）〜（ｈ）は段階的に実
施される各工程である。
方法を示す断面図であり、（ａ）〜（ｈ）は段階的に実
施される各工程である。
１：シリコン基板 １ａ:エッチングダメージ ２：酸化シリコン膜 ２ａ、３ａ、９ａ：開口部 ３：窒化シリコン膜 ４：フォトレジスト膜 ６：素子分離溝 ７：酸化シリコン膜 ７ａ：酸化シリコン膜の表面 ７ｂ：素子領域表面 ８：ディボット ９：酸化シリコン膜 １０：熱酸化膜 Ａ：素子分離溝の幅 Ｂ：酸化シリコン膜表面の幅
Claims (3)
- 【請求項１】 半導体基板上に第１及び第２の絶縁膜を
順次に形成し、前記第１及び第２の絶縁膜に夫々、相互
に連通する第１及び第２の開口部を形成し、 前記第１及び第２の絶縁膜をマスクとして前記半導体基
板をエッチングし、前記第１及び第２の開口部に対応す
る素子分離溝を形成し、 前記素子分離溝の内面に、縁部が前記第１の絶縁膜に連
続する熱酸化膜を形成し、 前記第２の開口部の幅を前記素子分離溝の幅よりも拡張
し、 前記第１及び第２の開口部内並びに前記素子分離溝内を
含み全面に酸化シリコン膜を堆積し、 前記酸化シリコン膜を所定の厚みになるまでエッチング
すると共に、前記第２の絶縁膜をエッチングで除去し
て、前記酸化シリコン膜の表面における外縁部を前記第
１の絶縁膜上に突出した状態で露出させ、 前記酸化シリコン膜を前記第１の絶縁膜と共にエッチン
グして、前記酸化シリコン膜、前記熱酸化膜及び前記半
導体基板の各表面を同じレベルにすることを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記第１及び第２の絶縁膜の形成工程で
は、前記第１の絶縁膜を第１の酸化シリコン膜で、前記
第２の絶縁膜を窒化シリコン膜で夫々形成し、該窒化シ
リコン膜上に別の酸化シリコン膜を更に形成することを
特徴とする、請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記熱酸化膜の形成工程では、８５０〜
１１００℃の温度下で前記熱酸化膜を１０〜４０ｎｍの
厚みに形成することを特徴とする、請求項１又は２に記
載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153019A JP2001332613A (ja) | 2000-05-24 | 2000-05-24 | 半導体装置の製造方法 |
| US09/862,517 US20010046750A1 (en) | 2000-05-24 | 2001-05-23 | Method for manufacturing semiconductor device having a STI structure |
| KR1020010028592A KR20010107707A (ko) | 2000-05-24 | 2001-05-24 | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153019A JP2001332613A (ja) | 2000-05-24 | 2000-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332613A true JP2001332613A (ja) | 2001-11-30 |
Family
ID=18658353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153019A Pending JP2001332613A (ja) | 2000-05-24 | 2000-05-24 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010046750A1 (ja) |
| JP (1) | JP2001332613A (ja) |
| KR (1) | KR20010107707A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762843B1 (ko) * | 2001-12-07 | 2007-10-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 트렌치 절연막 형성 방법 |
| CN102254817A (zh) * | 2011-08-01 | 2011-11-23 | 上海宏力半导体制造有限公司 | 沟槽制造方法及半导体器件制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050158963A1 (en) * | 2004-01-20 | 2005-07-21 | Advanced Micro Devices, Inc. | Method of forming planarized shallow trench isolation |
| DE102009055368A1 (de) * | 2009-12-29 | 2012-03-29 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Siliziumbasiertes Halbleiterbauelement mit E-Sicherungen, die durch eine eingebettete Halbleiterlegierung hergestellt sind |
| CN102270583A (zh) * | 2011-08-26 | 2011-12-07 | 上海宏力半导体制造有限公司 | 沟槽mos及其形成方法 |
| CN104157601B (zh) * | 2014-08-20 | 2017-03-15 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1174340A (ja) * | 1997-06-30 | 1999-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11145275A (ja) * | 1997-07-02 | 1999-05-28 | Toshiba Corp | シャロートレンチ分離構造及びその形成方法 |
| JPH11260903A (ja) * | 1998-01-26 | 1999-09-24 | Samsung Electronics Co Ltd | 無空洞トレンチ隔離を形成する方法 |
| JPH11289005A (ja) * | 1998-04-06 | 1999-10-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2000
- 2000-05-24 JP JP2000153019A patent/JP2001332613A/ja active Pending
-
2001
- 2001-05-23 US US09/862,517 patent/US20010046750A1/en not_active Abandoned
- 2001-05-24 KR KR1020010028592A patent/KR20010107707A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1174340A (ja) * | 1997-06-30 | 1999-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11145275A (ja) * | 1997-07-02 | 1999-05-28 | Toshiba Corp | シャロートレンチ分離構造及びその形成方法 |
| JPH11260903A (ja) * | 1998-01-26 | 1999-09-24 | Samsung Electronics Co Ltd | 無空洞トレンチ隔離を形成する方法 |
| JPH11289005A (ja) * | 1998-04-06 | 1999-10-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762843B1 (ko) * | 2001-12-07 | 2007-10-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 트렌치 절연막 형성 방법 |
| CN102254817A (zh) * | 2011-08-01 | 2011-11-23 | 上海宏力半导体制造有限公司 | 沟槽制造方法及半导体器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010046750A1 (en) | 2001-11-29 |
| KR20010107707A (ko) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747377A (en) | Process for forming shallow trench isolation | |
| US6121110A (en) | Trench isolation method for semiconductor device | |
| US20050255668A1 (en) | Method of fabricating shallow trench isolation structure | |
| JP2001044273A (ja) | 半導体装置の製造方法 | |
| JP2001332613A (ja) | 半導体装置の製造方法 | |
| JPS6038832A (ja) | 半導体装置とその製造方法 | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000323565A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| KR100685581B1 (ko) | 소자분리막 형성 방법 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| KR20000044885A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100524459B1 (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR100470160B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP2006108423A (ja) | 素子分離構造部の製造方法 | |
| KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH05218191A (ja) | 幅の異なる素子間分離領域を有する半導体装置の製造方法 | |
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| KR100417195B1 (ko) | 반도체 소자의 제조방법 | |
| KR100849064B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100455095B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2001257258A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101012 |