JP3680521B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3680521B2 JP3680521B2 JP29663297A JP29663297A JP3680521B2 JP 3680521 B2 JP3680521 B2 JP 3680521B2 JP 29663297 A JP29663297 A JP 29663297A JP 29663297 A JP29663297 A JP 29663297A JP 3680521 B2 JP3680521 B2 JP 3680521B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- groove
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に半導体基板にトレンチを形成することにより素子分離を行う方法に関する。
【０００２】
【従来の技術】
従来の半導体基板にトレンチを形成することにより素子分離を行う方法においては論文「ＩＥＩＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８５〜Ｐ．１３９４」に示されるように半導体基板平面に対して垂直にトレンチを形成していた。そのため、素子分離領域に接する素子形成領域端部で結晶性の欠陥が発生してトランジスタ特性に悪影響を及ぼしていた。
【０００３】
また、論文「ＩＥＤＭ９６ Ｐ．８２９〜Ｐ．８３２」に示されるように素子分離予定領域を熱酸化により熱酸化膜を形成した後、酸化膜を除去してトレンチを形成するという方法があった。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の技術ではトレンチを形成する際の半導体基板に発生する欠陥が素子形成領域の半導体基板表面に近いところにできる可能性がある。そのため、トランジスタ特性に悪影響を与えるという課題があった。
【０００５】
また、素子分離予定領域を熱酸化により熱酸化膜を形成するため、素子形成領域に酸化膜が形成され、素子形成領域を狭めるという課題があった。
【０００６】
そこで、本発明はかかる課題を解決するため、トランジスタ特性に悪影響を与えず、素子形成領域を狭めない素子分離方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に第１の酸化膜を形成する工程、
前記第１の酸化膜上にシリコン窒化膜を堆積する工程、前記シリコン窒化膜上に第２の酸化膜を堆積する工程、素子分離予定領域の上方の前記第２の酸化膜と前記シリコン窒化膜と前記第１の酸化膜と、前記素子分離予定領域の前記半導体基板とをエッチングし、該半導体基板に第１の溝を形成する異方性エッチング工程、露出した前記半導体基板表面に熱酸化により第３の酸化膜を形成する工程、ウェットエッチングにより前記第３の酸化膜を除去する工程、前記第２の酸化膜をマスクとして前記異方性エッチングにより露出された前記半導体基板をエッチングし、前記第１の溝の側面の該半導体基板はエッチングされないよう前記第１の溝より深い第２の溝を形成する工程、露出した前記半導体基板表面に熱酸化により第４の酸化膜を形成する工程、前記第１の溝及び前記第２の溝に第５の酸化膜を埋め込む工程、を具備する。
【０００９】
また、本発明の半導体装置の製造方法は、前記半導体装置の製造方法において、前記第１の酸化膜をシリコンオキシナイトライドにより形成する。
【００１０】
さらに、本発明の半導体装置の製造方法は、前記半導体装置の製造方法において、前記第１の溝の深さは、第２の溝の深さの１／１０以上である。
【００１２】
【作用】
上記のように本発明によれば、半導体基板上に浅い溝を形成する第１次異方性エッチング処理を行う。このエッチングは溝の深さを浅くするため、半導体基板に発生する結晶性の欠陥は少ない。次工程の熱酸化により、結晶性の欠陥は回復される。
【００１３】
そして、トレンチを形成する第２次異方性エッチング処理は前記浅い溝の側面の半導体基板をエッチングしないよう溝を深くするため、エッチングによる半導体基板に発生する結晶性の欠陥は、素子形成領域の端部から離れた位置にあるため、トランジスタ特性に与える悪影響はない。
【００１４】
また、半導体基板上に浅い溝を形成する第１次異方性エッチング処理後の熱酸化も結晶性の欠陥は回復を目的とする工程であるため、酸化量は少なくて良い。
【００１５】
したがって、熱酸化による素子形成領域への酸化膜の侵入はほとんどない。
【００１６】
【発明の実施の形態】
本発明の実施の形態を添付図面の実施例に基づき以下に詳細に説明する。図中の１０１、２０１、３０１、４０１はシリコン基板であり、１０２、１０４、２０２、２０４は、シリコン酸化膜またはシリコンオキシナイトライドであり、１０３、１０３’、２０３、２０３’、３０３、４０３、４０３’は、シリコン窒化膜であり、１０５、２０５、３０４、４０５は、レジストであり、１０６、１０８、２０６、４０７は、浅い溝であり、１０７、１１０、２０７、２１０、３０２、３０６、４０２、４０６は、熱酸化膜であり、１０９、２０９、３０５、４０９は、深い溝であり、１１０、１１０’、２０８、２０８’、２１１、２１１’、３０７、３０７’、４０４、４０８、４１０、４１０’は、ＣＶＤ酸化膜である。
【００１７】
まず、図１（ａ）に示すようにシリコン基板１０１上にドライ酸化またはウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１０２を形成する。または、熱酸化膜１０２の代わりにＣＶＤ法によりシリコンオキシナイトライド膜１０２を堆積する。
【００１８】
それから、膜厚１０００Å〜２５００Åのシリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２上に堆積する。
【００１９】
更に、シリコン窒化膜１０３上にＣＶＤ法により膜厚１０００Å〜２０００Åのシリコン酸化膜１０４を堆積する。または、シリコン酸化膜１０４の代わりにＣＶＤ法によりシリコンオキシナイトライド膜１０４を堆積する。
【００２０】
そして、フォトリソグラフィー法により素子分離予定領域のレジスト１０５を開口し、エッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化膜１０４を選択的に除去する。
【００２１】
次に図１（ｂ）に示すようにレジスト１０５を剥離した後、シリコン酸化膜１０４をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン窒化膜１０３と熱酸化膜１０２および、シリコン基板１０１を３００Å〜１０００Åの深さに達する浅い溝１０６を形成するようにエッチングする。
【００２２】
ついで、図１（ｃ）に示すように９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１０７を露出したシリコン基板表面に形成する。
【００２３】
本発明によれば、素子分離領域に接する素子形成領域の端部は熱酸化により、フォトリソグラフィー法により開口されたシリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３の端部より、素子形成領域側に位置するようになる。
【００２４】
また、シリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３は庇状になり、素子分離領域に張り出してくる。
【００２５】
しかし、熱酸化によって形成される熱酸化膜１０７は、結晶性の欠陥の回復が目的であるため、酸化膜厚は少なくてよい。
【００２６】
したがって、素子形成領域を削る量に値する酸化膜厚は少なくできる。
【００２７】
そして、図１（ｄ）に示すようにフッ酸溶液により熱酸化膜１０７をエッチングし、再度素子分離予定領域のシリコン基板表面を露出させる。
【００２８】
次に、図１（ｅ）に示すようにシリコン酸化膜１０４を再度マスクとしてエッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板１０１を３０００Å〜５０００Åの深さに達する溝１０９を形成するようにエッチングする。
【００２９】
本発明によれば、このエッチング時、シリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３が庇状に素子分離領域側に位置する出っ張るようになる。
【００３０】
そのため、エッチング時のダメージによる結晶性の欠陥は図１（ｄ）に示される浅い溝１０８の底部に発生する。
【００３１】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがない。
【００３２】
ついで、図１（ｆ）に示すように９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１１０を露出したシリコン基板表面に形成する。
【００３３】
それから、図１（ｇ）に示すようにＣＶＤ法によりシリコン酸化膜１１１を溝１０９を完全に埋め込むように堆積する。
【００３４】
そして、図１（ｈ）に示すようにＣＭＰ法により表面を削り取り、シリコン酸化膜１１１’とシリコン窒化膜１０３’がシリコン基板に対して水平となるように平坦化する。
【００３５】
それから後は、ＬＯＣＯＳ法によるトランジスタの製造方法と同様にシリコン窒化膜１０３’下の素子形成領域にトランジスタを形成していく。
【００３６】
もうひとつの実施例として図２に基づき、説明する。
【００３７】
まず、図２（ａ）に示すようにシリコン基板２０１上にドライ酸化またはウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２０２を形成する。または、熱酸化膜２０２の代わりにＣＶＤ法によりシリコンオキシナイトライド膜２０２を堆積する。
【００３８】
それから、膜厚１０００Å〜２５００Åのシリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２上に堆積する。
【００３９】
更に、シリコン窒化膜２０３上にＣＶＤ法により膜厚１０００Å〜２０００Åのシリコン酸化膜２０４を堆積する。または、シリコン酸化膜２０４の代わりにＣＶＤ法によりシリコンオキシナイトライド膜２０４を堆積する。
【００４０】
そして、フォトリソグラフィー法により素子分離予定領域のレジスト２０５を開口し、エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化膜２０４を選択的に除去する。
【００４１】
次に、図２（ｂ）に示すようにレジスト２０５を剥離した後、シリコン酸化膜２０４をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン窒化膜２０３と熱酸化膜２０２および、シリコン基板２０１を３００Å〜１０００Åの深さの浅い溝２０６を形成するようにエッチングする。
【００４２】
ついで、図２（ｃ）に示すように９００℃以上でドライ酸化または、８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２０７を露出したシリコン基板表面に形成する。
【００４３】
本発明によれば、素子分離領域に接する素子形成領域の端部は熱酸化により、フォトリソグラフィー法により開口されたシリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３の端部より、素子形成領域側に位置するようになる。
【００４４】
また、シリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３は庇状になり、素子分離領域に張り出してくる。
【００４５】
しかし、熱酸化によって形成される熱酸化膜２０７は、結晶性の欠陥の回復が目的であるため、酸化膜厚は少なくてよい。
【００４６】
したがって、素子形成領域を削る量に値する酸化膜厚は少なくできる。
【００４７】
そして、図２（ｄ）に示すようにＣＶＤ法によりシリコン酸化膜２０８を堆積する。
【００４８】
次に、図２（ｅ）に示すようにエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板が露出するまでシリコン酸化膜２０８をエッチングする。結果的に素子分離予定領域に内側にシリコン酸化膜の側壁ができる。
【００４９】
さらに、シリコン酸化膜２０８’をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板２０１を３０００Å〜５０００Åの深さに達する溝２０９を形成するようにエッチングする。
【００５０】
本発明によれば、このエッチング時、シリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３が庇状に素子分離領域側に位置する出っ張るようになる。
【００５１】
そのため、エッチング時のダメージによる結晶性の欠陥は図２（ｃ）に示されるシリコン基板の浅い溝の底部に発生する。
【００５２】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがない。
【００５３】
ついで、図２（ｆ）に示すように一旦、フッ酸溶液によりシリコン酸化膜２０８、２０８’をエッチングし、再度素子分離予定領域のシリコン基板表面を露出させる。
【００５４】
それから、９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２１０を露出したシリコン基板表面に形成する。
【００５５】
つづいて、図２（ｇ）に示すようにＣＶＤ法によりシリコン酸化膜２１１を溝２０９を完全に埋め込むように堆積する。
【００５６】
そして、図２（ｈ）に示すようにＣＭＰ法により表面を削り取り、シリコン酸化膜２１１’とシリコン窒化膜２０３’がシリコン基板に対して水平となるように平坦化する。
【００５７】
それから後は、ＬＯＣＯＳ法によるトランジスタの製造方法と同様にシリコン窒化膜２０３’下の素子形成領域にトランジスタを形成していく。
【００５８】
【発明の効果】
以上のように、本発明によれば、トレンチを形成する際のマスクとしてのシリコン酸化膜または、シリコンオキシナイトライド膜および、シリコン窒化膜が庇状に素子分離領域側に出っ張り、エッチング時のダメージを防ぐことができる。
【００５９】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがないという効果を有する。
【００６０】
また、その庇は熱酸化によって形成される熱酸化膜の膜厚の量で制御でき、素子形成領域が狭くなることを軽減できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を工程に従って示した断面図。
【図２】本発明の半導体装置の製造方法を工程に従って示した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示した断面図。
【図４】従来の半導体装置の製造方法を工程に従って示した断面図。
【符号の説明】
１０１，２０１，３０１，４０１・・・シリコン基板
１０２，１０４，２０２，２０４・・・シリコン酸化膜またはシリコンオキシナイトライド
１０３，１０３’，２０３，２０３’，３０３，４０３，４０３’・・・シリコン窒化膜
１０５，２０５，３０４，４０５・・・レジスト
１０６，１０８，２０６，４０７・・・浅い溝
１０７，１１０，２０７，２１０，３０２，３０６，４０２，４０６・・・熱酸化膜
１０９，２０９，３０５，４０９・・・深い溝
１１０，１１０’，２０８，２０８’，２１１，２１１’，３０７，３０７’，４０４，４０８，４１０，４１０’・・・ＣＶＤ酸化膜
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に半導体基板にトレンチを形成することにより素子分離を行う方法に関する。
【０００２】
【従来の技術】
従来の半導体基板にトレンチを形成することにより素子分離を行う方法においては論文「ＩＥＩＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８５〜Ｐ．１３９４」に示されるように半導体基板平面に対して垂直にトレンチを形成していた。そのため、素子分離領域に接する素子形成領域端部で結晶性の欠陥が発生してトランジスタ特性に悪影響を及ぼしていた。
【０００３】
また、論文「ＩＥＤＭ９６ Ｐ．８２９〜Ｐ．８３２」に示されるように素子分離予定領域を熱酸化により熱酸化膜を形成した後、酸化膜を除去してトレンチを形成するという方法があった。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の技術ではトレンチを形成する際の半導体基板に発生する欠陥が素子形成領域の半導体基板表面に近いところにできる可能性がある。そのため、トランジスタ特性に悪影響を与えるという課題があった。
【０００５】
また、素子分離予定領域を熱酸化により熱酸化膜を形成するため、素子形成領域に酸化膜が形成され、素子形成領域を狭めるという課題があった。
【０００６】
そこで、本発明はかかる課題を解決するため、トランジスタ特性に悪影響を与えず、素子形成領域を狭めない素子分離方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に第１の酸化膜を形成する工程、
前記第１の酸化膜上にシリコン窒化膜を堆積する工程、前記シリコン窒化膜上に第２の酸化膜を堆積する工程、素子分離予定領域の上方の前記第２の酸化膜と前記シリコン窒化膜と前記第１の酸化膜と、前記素子分離予定領域の前記半導体基板とをエッチングし、該半導体基板に第１の溝を形成する異方性エッチング工程、露出した前記半導体基板表面に熱酸化により第３の酸化膜を形成する工程、ウェットエッチングにより前記第３の酸化膜を除去する工程、前記第２の酸化膜をマスクとして前記異方性エッチングにより露出された前記半導体基板をエッチングし、前記第１の溝の側面の該半導体基板はエッチングされないよう前記第１の溝より深い第２の溝を形成する工程、露出した前記半導体基板表面に熱酸化により第４の酸化膜を形成する工程、前記第１の溝及び前記第２の溝に第５の酸化膜を埋め込む工程、を具備する。
【０００９】
また、本発明の半導体装置の製造方法は、前記半導体装置の製造方法において、前記第１の酸化膜をシリコンオキシナイトライドにより形成する。
【００１０】
さらに、本発明の半導体装置の製造方法は、前記半導体装置の製造方法において、前記第１の溝の深さは、第２の溝の深さの１／１０以上である。
【００１２】
【作用】
上記のように本発明によれば、半導体基板上に浅い溝を形成する第１次異方性エッチング処理を行う。このエッチングは溝の深さを浅くするため、半導体基板に発生する結晶性の欠陥は少ない。次工程の熱酸化により、結晶性の欠陥は回復される。
【００１３】
そして、トレンチを形成する第２次異方性エッチング処理は前記浅い溝の側面の半導体基板をエッチングしないよう溝を深くするため、エッチングによる半導体基板に発生する結晶性の欠陥は、素子形成領域の端部から離れた位置にあるため、トランジスタ特性に与える悪影響はない。
【００１４】
また、半導体基板上に浅い溝を形成する第１次異方性エッチング処理後の熱酸化も結晶性の欠陥は回復を目的とする工程であるため、酸化量は少なくて良い。
【００１５】
したがって、熱酸化による素子形成領域への酸化膜の侵入はほとんどない。
【００１６】
【発明の実施の形態】
本発明の実施の形態を添付図面の実施例に基づき以下に詳細に説明する。図中の１０１、２０１、３０１、４０１はシリコン基板であり、１０２、１０４、２０２、２０４は、シリコン酸化膜またはシリコンオキシナイトライドであり、１０３、１０３’、２０３、２０３’、３０３、４０３、４０３’は、シリコン窒化膜であり、１０５、２０５、３０４、４０５は、レジストであり、１０６、１０８、２０６、４０７は、浅い溝であり、１０７、１１０、２０７、２１０、３０２、３０６、４０２、４０６は、熱酸化膜であり、１０９、２０９、３０５、４０９は、深い溝であり、１１０、１１０’、２０８、２０８’、２１１、２１１’、３０７、３０７’、４０４、４０８、４１０、４１０’は、ＣＶＤ酸化膜である。
【００１７】
まず、図１（ａ）に示すようにシリコン基板１０１上にドライ酸化またはウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１０２を形成する。または、熱酸化膜１０２の代わりにＣＶＤ法によりシリコンオキシナイトライド膜１０２を堆積する。
【００１８】
それから、膜厚１０００Å〜２５００Åのシリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２上に堆積する。
【００１９】
更に、シリコン窒化膜１０３上にＣＶＤ法により膜厚１０００Å〜２０００Åのシリコン酸化膜１０４を堆積する。または、シリコン酸化膜１０４の代わりにＣＶＤ法によりシリコンオキシナイトライド膜１０４を堆積する。
【００２０】
そして、フォトリソグラフィー法により素子分離予定領域のレジスト１０５を開口し、エッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化膜１０４を選択的に除去する。
【００２１】
次に図１（ｂ）に示すようにレジスト１０５を剥離した後、シリコン酸化膜１０４をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン窒化膜１０３と熱酸化膜１０２および、シリコン基板１０１を３００Å〜１０００Åの深さに達する浅い溝１０６を形成するようにエッチングする。
【００２２】
ついで、図１（ｃ）に示すように９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１０７を露出したシリコン基板表面に形成する。
【００２３】
本発明によれば、素子分離領域に接する素子形成領域の端部は熱酸化により、フォトリソグラフィー法により開口されたシリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３の端部より、素子形成領域側に位置するようになる。
【００２４】
また、シリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３は庇状になり、素子分離領域に張り出してくる。
【００２５】
しかし、熱酸化によって形成される熱酸化膜１０７は、結晶性の欠陥の回復が目的であるため、酸化膜厚は少なくてよい。
【００２６】
したがって、素子形成領域を削る量に値する酸化膜厚は少なくできる。
【００２７】
そして、図１（ｄ）に示すようにフッ酸溶液により熱酸化膜１０７をエッチングし、再度素子分離予定領域のシリコン基板表面を露出させる。
【００２８】
次に、図１（ｅ）に示すようにシリコン酸化膜１０４を再度マスクとしてエッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板１０１を３０００Å〜５０００Åの深さに達する溝１０９を形成するようにエッチングする。
【００２９】
本発明によれば、このエッチング時、シリコン酸化膜１０４または、シリコンオキシナイトライド膜１０４および、シリコン窒化膜１０３が庇状に素子分離領域側に位置する出っ張るようになる。
【００３０】
そのため、エッチング時のダメージによる結晶性の欠陥は図１（ｄ）に示される浅い溝１０８の底部に発生する。
【００３１】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがない。
【００３２】
ついで、図１（ｆ）に示すように９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜１１０を露出したシリコン基板表面に形成する。
【００３３】
それから、図１（ｇ）に示すようにＣＶＤ法によりシリコン酸化膜１１１を溝１０９を完全に埋め込むように堆積する。
【００３４】
そして、図１（ｈ）に示すようにＣＭＰ法により表面を削り取り、シリコン酸化膜１１１’とシリコン窒化膜１０３’がシリコン基板に対して水平となるように平坦化する。
【００３５】
それから後は、ＬＯＣＯＳ法によるトランジスタの製造方法と同様にシリコン窒化膜１０３’下の素子形成領域にトランジスタを形成していく。
【００３６】
もうひとつの実施例として図２に基づき、説明する。
【００３７】
まず、図２（ａ）に示すようにシリコン基板２０１上にドライ酸化またはウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２０２を形成する。または、熱酸化膜２０２の代わりにＣＶＤ法によりシリコンオキシナイトライド膜２０２を堆積する。
【００３８】
それから、膜厚１０００Å〜２５００Åのシリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２上に堆積する。
【００３９】
更に、シリコン窒化膜２０３上にＣＶＤ法により膜厚１０００Å〜２０００Åのシリコン酸化膜２０４を堆積する。または、シリコン酸化膜２０４の代わりにＣＶＤ法によりシリコンオキシナイトライド膜２０４を堆積する。
【００４０】
そして、フォトリソグラフィー法により素子分離予定領域のレジスト２０５を開口し、エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化膜２０４を選択的に除去する。
【００４１】
次に、図２（ｂ）に示すようにレジスト２０５を剥離した後、シリコン酸化膜２０４をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン窒化膜２０３と熱酸化膜２０２および、シリコン基板２０１を３００Å〜１０００Åの深さの浅い溝２０６を形成するようにエッチングする。
【００４２】
ついで、図２（ｃ）に示すように９００℃以上でドライ酸化または、８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２０７を露出したシリコン基板表面に形成する。
【００４３】
本発明によれば、素子分離領域に接する素子形成領域の端部は熱酸化により、フォトリソグラフィー法により開口されたシリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３の端部より、素子形成領域側に位置するようになる。
【００４４】
また、シリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３は庇状になり、素子分離領域に張り出してくる。
【００４５】
しかし、熱酸化によって形成される熱酸化膜２０７は、結晶性の欠陥の回復が目的であるため、酸化膜厚は少なくてよい。
【００４６】
したがって、素子形成領域を削る量に値する酸化膜厚は少なくできる。
【００４７】
そして、図２（ｄ）に示すようにＣＶＤ法によりシリコン酸化膜２０８を堆積する。
【００４８】
次に、図２（ｅ）に示すようにエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板が露出するまでシリコン酸化膜２０８をエッチングする。結果的に素子分離予定領域に内側にシリコン酸化膜の側壁ができる。
【００４９】
さらに、シリコン酸化膜２０８’をマスクとしてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基板２０１を３０００Å〜５０００Åの深さに達する溝２０９を形成するようにエッチングする。
【００５０】
本発明によれば、このエッチング時、シリコン酸化膜２０４または、シリコンオキシナイトライド膜２０４および、シリコン窒化膜２０３が庇状に素子分離領域側に位置する出っ張るようになる。
【００５１】
そのため、エッチング時のダメージによる結晶性の欠陥は図２（ｃ）に示されるシリコン基板の浅い溝の底部に発生する。
【００５２】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがない。
【００５３】
ついで、図２（ｆ）に示すように一旦、フッ酸溶液によりシリコン酸化膜２０８、２０８’をエッチングし、再度素子分離予定領域のシリコン基板表面を露出させる。
【００５４】
それから、９００℃以上でドライ酸化または８００℃以上でウェット酸化により膜厚１００Å〜２００Åの熱酸化膜２１０を露出したシリコン基板表面に形成する。
【００５５】
つづいて、図２（ｇ）に示すようにＣＶＤ法によりシリコン酸化膜２１１を溝２０９を完全に埋め込むように堆積する。
【００５６】
そして、図２（ｈ）に示すようにＣＭＰ法により表面を削り取り、シリコン酸化膜２１１’とシリコン窒化膜２０３’がシリコン基板に対して水平となるように平坦化する。
【００５７】
それから後は、ＬＯＣＯＳ法によるトランジスタの製造方法と同様にシリコン窒化膜２０３’下の素子形成領域にトランジスタを形成していく。
【００５８】
【発明の効果】
以上のように、本発明によれば、トレンチを形成する際のマスクとしてのシリコン酸化膜または、シリコンオキシナイトライド膜および、シリコン窒化膜が庇状に素子分離領域側に出っ張り、エッチング時のダメージを防ぐことができる。
【００５９】
したがって、トランジスタ特性に影響を与えるシリコン基板表面近傍かつ、素子形成領域の端部と結晶性の欠陥は遠くなるため、トランジスタ特性に影響を及ぼすことがないという効果を有する。
【００６０】
また、その庇は熱酸化によって形成される熱酸化膜の膜厚の量で制御でき、素子形成領域が狭くなることを軽減できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を工程に従って示した断面図。
【図２】本発明の半導体装置の製造方法を工程に従って示した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示した断面図。
【図４】従来の半導体装置の製造方法を工程に従って示した断面図。
【符号の説明】
１０１，２０１，３０１，４０１・・・シリコン基板
１０２，１０４，２０２，２０４・・・シリコン酸化膜またはシリコンオキシナイトライド
１０３，１０３’，２０３，２０３’，３０３，４０３，４０３’・・・シリコン窒化膜
１０５，２０５，３０４，４０５・・・レジスト
１０６，１０８，２０６，４０７・・・浅い溝
１０７，１１０，２０７，２１０，３０２，３０６，４０２，４０６・・・熱酸化膜
１０９，２０９，３０５，４０９・・・深い溝
１１０，１１０’，２０８，２０８’，２１１，２１１’，３０７，３０７’，４０４，４０８，４１０，４１０’・・・ＣＶＤ酸化膜
Claims (3)
- 半導体基板上に第１の酸化膜を形成する工程、
前記第１の酸化膜上にシリコン窒化膜を堆積する工程、
前記シリコン窒化膜上に第２の酸化膜を堆積する工程、
素子分離予定領域の上方の前記第２の酸化膜と前記シリコン窒化膜と前記第１の酸化膜
と、前記素子分離予定領域の前記半導体基板とをエッチングし、該半導体基板に第１の溝
を形成する異方性エッチング工程、
露出した前記半導体基板表面に熱酸化により第３の酸化膜を形成する工程、
ウェットエッチングにより前記第３の酸化膜を除去する工程、
前記第２の酸化膜をマスクとして前記異方性エッチングにより露出された前記半導体基板をエッチングし、前記第１の溝の側面の該半導体基板はエッチングされないよう前記第１の溝より深い第２の溝を形成する工程、
露出した前記半導体基板表面に熱酸化により第４の酸化膜を形成する工程、
前記第１の溝及び前記第２の溝に第５の酸化膜を埋め込む工程、を具備する、半導体装置の製造方法。 - 前記第１の酸化膜をシリコンオキシナイトライドにより形成する、請求項１記載の半導体装置の製造方法。
- 前記第１の溝の深さは、第２の溝の深さの１／１０以上である、請求項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663297A JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663297A JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135608A JPH11135608A (ja) | 1999-05-21 |
| JP3680521B2 true JP3680521B2 (ja) | 2005-08-10 |
Family
ID=17836066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29663297A Expired - Fee Related JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3680521B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163262A (ja) * | 2001-11-28 | 2003-06-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN105244278B (zh) * | 2014-07-08 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN106241731A (zh) * | 2016-08-25 | 2016-12-21 | 华东光电集成器件研究所 | 一种平板电容mems器件电容间隙的控制制备方法 |
-
1997
- 1997-10-29 JP JP29663297A patent/JP3680521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135608A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| US20040110358A1 (en) | Method for forming isolation film for semiconductor devices | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| US20010046750A1 (en) | Method for manufacturing semiconductor device having a STI structure | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| KR100325608B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| KR100325626B1 (ko) | 반도체 소자 분리 방법 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| KR100429555B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| KR100922074B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100355875B1 (ko) | 반도체 소자 분리 방법 | |
| KR19980067721A (ko) | 반도체소자의 격리막 형성방법 | |
| KR100396792B1 (ko) | 반도체소자의 격리영역 화학기계적 연마방법 | |
| KR100312983B1 (ko) | 반도체장치의소자분리막형성방법 | |
| JPH0344060A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001257258A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |