KR100396792B1 - 반도체소자의 격리영역 화학기계적 연마방법 - Google Patents

반도체소자의 격리영역 화학기계적 연마방법 Download PDF

Info

Publication number
KR100396792B1
KR100396792B1 KR10-2000-0065366A KR20000065366A KR100396792B1 KR 100396792 B1 KR100396792 B1 KR 100396792B1 KR 20000065366 A KR20000065366 A KR 20000065366A KR 100396792 B1 KR100396792 B1 KR 100396792B1
Authority
KR
South Korea
Prior art keywords
nitride film
mechanical polishing
chemical mechanical
density plasma
etching
Prior art date
Application number
KR10-2000-0065366A
Other languages
English (en)
Other versions
KR20020035197A (ko
Inventor
윤일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0065366A priority Critical patent/KR100396792B1/ko
Publication of KR20020035197A publication Critical patent/KR20020035197A/ko
Application granted granted Critical
Publication of KR100396792B1 publication Critical patent/KR100396792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체소자의 격리영역 화학기계적 연마방법에 관한 것으로, 반도체기판의 상부에 질화막을 증착한 다음 사진식각을 통해 질화막의 일부를 선택적으로 식각하는 공정과; 상기 일부가 식각된 질화막을 마스크로 적용하여 반도체기판을 식각함으로써, 얕은 트렌치를 형성하여 액티브영역과 격리영역을 정의하는 공정과; 상기 결과물의 상부전면에 고밀도 플라즈마 산화막을 형성한 다음 넓은 액티브영역에 형성된 고밀도 플라즈마 산화막을 질화막과의 선택비가 우수한 식각을 통해 질화막이 노출될때까지 역식각하는 공정과; 상기 잔류하는 고밀도 플라즈마 산화막을 전면에 걸쳐 질화막이 노출될때까지 화학기계적 연마를 통해 평탄화하는 공정으로 이루어지는 반도체소자의 격리영역 화학기계적 연마방법을 통해 넓은 액티브영역에서 고밀도 플라즈마 산화막이 역식각에 의해 제거됨에 따라 질화막의 균일도가 향상되어 공정마진을 넓게 확보함과 아울러 화학기계적 연마에 소요되는 시간을 단축시킬 수 있으며, 화학기계적 연마가 진행된 후에는 넓은 액티브영역의 질화막 상부에 고밀도 플라즈마 산화막이 완전히 제거됨에 따라 후속 질화막의 제거를 용이하게 실시하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 격리영역 화학기계적 연마방법{METHOD FOR CHEMICAL MECHANICAL POLISHING ISOLATION REGION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 격리영역 화학기계적 연마방법에 관한 것으로, 특히 0.18㎛ 이하의 얕은 트렌치 격리영역(shallow trench isolation : STI)에서 역 식각 적용에 따른 화학기계적 연마의 특성을 향상시키기에 적당하도록 한 반도체소자의 격리영역 화학기계적 연마방법에 관한 것이다.
종래 반도체소자의 격리영역 화학기계적 연마방법을 첨부한 도1a 내지 도1c의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상부에 질화막(2)을 형성한 다음 사진식각을 적용하여 질화막(2)의 일부를 선택적으로 식각하고, 그 일부가 식각된 질화막(2)을 마스크로 적용하여 반도체기판(1)을 소정의 두께로 식각하여 얕은 트렌치를 형성한 다음 상부전면에 고밀도 플라즈마(high density plasma : HDP) 산화막(3)을 형성한다.
그리고, 도1b에 도시한 바와같이 상기 잔류하는 질화막(2)의 넓은 영역(즉, 넓은 액티브영역) 상부에 형성된 고밀도 플라즈마 산화막(3)을 일정한 깊이만큼 역 식각한다. 이때, 고밀도 플라즈마 산화막(3)의 역식각을 실시하는 이유는 후속 화학기계적 연마를 적용함에 있어서, 고밀도 플라즈마 산화막(3)의 요철이 밀집된 영역(즉, 좁은 액티브영역)과 그렇지 않은 영역(즉, 넓은 액티브영역)에서 평탄화 차이에 따른 단차가 발생하며, 아울러 화학기계적 연마 시간이 오래 걸리는 문제들을 최소화하기 위해서이다. 그리고, 상기 잔류하는 질화막(2)의 넓은 영역이 완전히 노출되지 않도록 고밀도 플라즈마 산화막(3)을 역식각하는 이유는 고밀도 플라즈마 산화막(3)과 질화막(2)의 식각 선택비를 고려하지 않고 역식각을 실시함에 따른 하부 질화막(2)의 손상을 방지하기 위해서이다.
그리고, 도1c에 도시한 바와같이 상기 질화막(2)이 노출될때까지 화학기계적 연마를 통해 고밀도 플라즈마 산화막(3)을 평탄화한다. 이때, 상기 잔류하는 질화막(2)의 넓은 영역(즉, 넓은 액티브영역) 상부에는 화학기계적 연마에 의해 고밀도 플라즈마 산화막(3)이 완전히 제거되지 않고, 잔류하게 되어 후속 질화막(2)의 제거공정에서 질화막(2)이 제거되지 않음으로써, 반도체소자의 신뢰성 저하를 초래하고 있다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 0.18㎛ 이하의 얕은 트렌치 격리영역에서 역 식각 적용에 따른 화학기계적 연마의 특성을 향상시킬 수 있는 반도체소자의 격리영역 연마방법을 제공하는데 있다.
도1a 내지 도1c는 종래 반도체소자의 격리영역 화학기계적 연마방법을 보인 수순단면도.
도2a 내지 도2c는 본 발명에 의한 반도체소자의 격리영역 화학기계적 연마방법을 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:질화막
13:고밀도 플라즈마 산화막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 격리영역 연마방법은 반도체기판의 상부에 질화막을 증착한 다음 사진식각을 통해 질화막의 일부를 선택적으로 식각하는 공정과; 상기 일부가 식각된 질화막을 마스크로 적용하여 반도체기판을 식각함으로써, 얕은 트렌치를 형성하여 액티브영역과 격리영역을정의하는 공정과; 상기 결과물의 상부전면에 고밀도 플라즈마 산화막을 형성한 다음 넓은 액티브영역에 형성된 고밀도 플라즈마 산화막을 질화막과의 선택비가 우수한 식각을 통해 질화막이 노출될때까지 역식각하는 공정과; 상기 잔류하는 고밀도 플라즈마 산화막을 전면에 걸쳐 질화막이 노출될때까지 화학기계적 연마를 통해 평탄화하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 화학기계적 연마방법을 도2a 내지 도2c의 수순 단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11) 상부에 질화막(12)을 형성한 다음 사진식각을 적용하여 질화막(12)의 일부를 선택적으로 식각하고, 그 일부가 식각된 질화막(12)을 마스크로 적용하여 반도체기판(11)을 소정의 두께로 식각함으로써, 얕은 트렌치를 형성하여 액티브영역과 격리영역을 정의한 다음 상부전면에 고밀도 플라즈마 산화막(13)을 형성한다.
그리고, 도2b에 도시한 바와같이 상기 넓은 액티브영역에 형성된 고밀도 플라즈마 산화막(13)을 질화막(12)과의 선택비가 우수한 식각을 통해 질화막(12)이 노출될때까지 역식각한다.
그리고, 도2c에 도시한 바와같이 상기 잔류하는 고밀도 플라즈마 산화막(13)을 전면에 걸쳐 질화막(12)이 노출될때까지 화학기계적 연마를 통해 평탄화한다. 이때, 넓은 액티브영역에서 고밀도 플라즈마 산화막(13)이 역식각에 의해 제거됨에 따라 화학기계적 연마가 진행된 후에는 넓은 액티브영역의 질화막(12) 상부에 고밀도 플라즈마 산화막(13)이 완전히 제거되어 후속 질화막(12)의 제거를 용이하게 실시할 수 있게 된다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 화학기계적 연마방법은 넓은 액티브영역에서 고밀도 플라즈마 산화막이 역식각에 의해 제거됨에 따라 질화막의 균일도가 향상되어 공정마진을 넓게 확보함과 아울러 화학기계적 연마에 소요되는 시간을 단축시킬 수 있으며, 화학기계적 연마가 진행된 후에는 넓은 액티브영역의 질화막 상부에 고밀도 플라즈마 산화막이 완전히 제거됨에 따라 후속 질화막의 제거를 용이하게 실시하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 반도체기판의 상부에 질화막을 증착한 다음 사진식각을 통해 그 질화막의 일부를 선택적으로 식각하는 공정과; 상기 일부가 식각된 질화막을 마스크로 적용하여 상기 반도체기판을 식각함으로써, 얕은 트렌치를 형성하여 액티브영역과 격리영역을 정의하는 공정과; 상기 결과물의 상부전면에 고밀도 플라즈마 산화막을 형성한 다음 넓은 액티브영역에 형성된 고밀도 플라즈마 산화막을 질화막과의 선택비가 우수한 식각을 통해 상기 질화막이 노출될때까지 역식각하는 공정과; 상기 잔류하는 고밀도 플라즈마 산화막을 전면에 걸쳐 상기 질화막이 노출될때까지 화학기계적 연마를 통해 평탄화하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 격리영역 화학기계적 연마방법.
KR10-2000-0065366A 2000-11-04 2000-11-04 반도체소자의 격리영역 화학기계적 연마방법 KR100396792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065366A KR100396792B1 (ko) 2000-11-04 2000-11-04 반도체소자의 격리영역 화학기계적 연마방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065366A KR100396792B1 (ko) 2000-11-04 2000-11-04 반도체소자의 격리영역 화학기계적 연마방법

Publications (2)

Publication Number Publication Date
KR20020035197A KR20020035197A (ko) 2002-05-11
KR100396792B1 true KR100396792B1 (ko) 2003-09-02

Family

ID=19697250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0065366A KR100396792B1 (ko) 2000-11-04 2000-11-04 반도체소자의 격리영역 화학기계적 연마방법

Country Status (1)

Country Link
KR (1) KR100396792B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354629A (ja) * 1998-06-10 1999-12-24 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000100934A (ja) * 1998-09-28 2000-04-07 Sony Corp 半導体装置の製造方法
JP2000174114A (ja) * 1998-12-01 2000-06-23 Nec Kyushu Ltd 半導体装置の製造方法
JP2000216237A (ja) * 1998-11-19 2000-08-04 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354629A (ja) * 1998-06-10 1999-12-24 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000100934A (ja) * 1998-09-28 2000-04-07 Sony Corp 半導体装置の製造方法
JP2000216237A (ja) * 1998-11-19 2000-08-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000174114A (ja) * 1998-12-01 2000-06-23 Nec Kyushu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020035197A (ko) 2002-05-11

Similar Documents

Publication Publication Date Title
JPH05206261A (ja) 集積回路製造において溝分離を行うための平坦化方法
KR100403627B1 (ko) 트랜치 소자분리 방법
US6103581A (en) Method for producing shallow trench isolation structure
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100226728B1 (ko) 격리영역 형성방법
KR100798802B1 (ko) 반도체소자의 소자분리막 형성방법
KR100333378B1 (ko) 반도체 소자의 제조방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR20020002164A (ko) 반도체 소자분리막의 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR20050064228A (ko) 반도체소자의 소자분리막 형성방법
KR100317716B1 (ko) 트랜치를 이용한 소자분리 방법
KR100922074B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR20030050702A (ko) 반도체 소자의 격리막 형성 방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR20040070648A (ko) Ｓｔｉ 갭필 마진 제조 방법
KR20040103718A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040000678A (ko) 반도체 소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법
KR20010084524A (ko) 반도체소자의 격리영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee