JPH11135610A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11135610A JPH11135610A JP29663497A JP29663497A JPH11135610A JP H11135610 A JPH11135610 A JP H11135610A JP 29663497 A JP29663497 A JP 29663497A JP 29663497 A JP29663497 A JP 29663497A JP H11135610 A JPH11135610 A JP H11135610A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- silicon nitride
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造方法に関し、微細なトレンチ
素子分離において、ソース・ドレイン端でトランジスタ
特性不良の発生が発生してしまう。 【解決手段】シリコン窒化膜から成る側壁１０７’によ
り、狭い分離幅を実現する。シリコン酸化膜１０８を一
旦、形成した後、除去することにより浅い溝１０７を形
成する。その後、庇状のシリコン酸化膜１０４をマスク
にして、異方性エッチングによりシリコン基板１０１を
エッチングし、トレンチ形成する。それにより、シリコ
ン基板へのダメージが懸念されるポイントを素子形成領
域から遠ざけ、トランジスタ特性への影響を回避する。
また、素子形成領域端の基板に丸みを持たせることによ
り、素子形成領域端でのゲート絶縁膜の薄膜化を防ぐ。
素子分離において、ソース・ドレイン端でトランジスタ
特性不良の発生が発生してしまう。 【解決手段】シリコン窒化膜から成る側壁１０７’によ
り、狭い分離幅を実現する。シリコン酸化膜１０８を一
旦、形成した後、除去することにより浅い溝１０７を形
成する。その後、庇状のシリコン酸化膜１０４をマスク
にして、異方性エッチングによりシリコン基板１０１を
エッチングし、トレンチ形成する。それにより、シリコ
ン基板へのダメージが懸念されるポイントを素子形成領
域から遠ざけ、トランジスタ特性への影響を回避する。
また、素子形成領域端の基板に丸みを持たせることによ
り、素子形成領域端でのゲート絶縁膜の薄膜化を防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
【０００２】
【従来の技術】従来の半導体基板にトレンチを形成する
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
【０００３】また、論文「ＩＥＤＭ９６ Ｐ．８２９〜
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の技
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
【０００５】また、素子分離予定領域を熱酸化により熱
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
【０００６】そこで、本発明はかかる課題を解決するた
め、トランジスタ特性に悪影響を与えずかつ、素子形成
領域を狭めない素子分離方法を提供することを目的とす
る。
め、トランジスタ特性に悪影響を与えずかつ、素子形成
領域を狭めない素子分離方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上に第１のシリコン窒化膜を堆積する工程、前記第
１のシリコン窒化膜上に第２の酸化膜を堆積する工程、
フォトリソグラフィー法により素子分離予定領域を開口
する工程、レジストを剥離した後に前記第２の酸化膜上
に第２のシリコン窒化膜を堆積する工程、異方性エッチ
ングにより開口された素子分離予定領域にシリコン窒化
膜から成る側壁を形成する工程、熱酸化により開口され
た素子分離予定領域に第３の酸化膜を形成する工程、前
記第３の酸化膜をエッチングする工程、前記第２の酸化
膜をマスクとして開口された素子分離予定領域の半導体
基板を異方性エッチングする工程、露出した半導体基板
表面に熱酸化により第４の酸化膜を形成する工程、前記
溝に第５の酸化膜を埋め込む工程を具備することを特徴
とする。
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上に第１のシリコン窒化膜を堆積する工程、前記第
１のシリコン窒化膜上に第２の酸化膜を堆積する工程、
フォトリソグラフィー法により素子分離予定領域を開口
する工程、レジストを剥離した後に前記第２の酸化膜上
に第２のシリコン窒化膜を堆積する工程、異方性エッチ
ングにより開口された素子分離予定領域にシリコン窒化
膜から成る側壁を形成する工程、熱酸化により開口され
た素子分離予定領域に第３の酸化膜を形成する工程、前
記第３の酸化膜をエッチングする工程、前記第２の酸化
膜をマスクとして開口された素子分離予定領域の半導体
基板を異方性エッチングする工程、露出した半導体基板
表面に熱酸化により第４の酸化膜を形成する工程、前記
溝に第５の酸化膜を埋め込む工程を具備することを特徴
とする。
【０００８】また、半導体基板上に第１の酸化膜を形成
する工程、前記第１のシリコン酸化膜上に第１のシリコ
ン窒化膜を堆積する工程、前記第１のシリコン窒化膜上
に第２の酸化膜を堆積する工程、フォトリソグラフィー
法により素子分離予定領域を開口する工程、レジストを
剥離した後に前記第２の酸化膜上に第２のシリコン窒化
膜を堆積する工程、異方性エッチングにより開口された
素子分離予定領域にシリコン窒化膜から成る側壁を形成
する工程、熱酸化により開口された素子分離予定領域に
第３の酸化膜を形成する工程、前記第３の酸化膜をエッ
チングする工程、全面に第４の酸化膜を堆積する工程、
前記第４の酸化膜を異方性エッチングし、前記シリコン
窒化膜から成る側壁下に前記第４の酸化膜を残す工程、
前記第２の酸化膜および、前記シリコン窒化膜から成る
側壁下の前記第４の酸化膜をマスクとして開口された素
子分離予定領域の半導体基板を異方性エッチングする工
程、露出した半導体基板表面に熱酸化により第５の酸化
膜を形成する工程、前記溝に第６の酸化膜を埋め込む工
程を具備することを特徴とする。
する工程、前記第１のシリコン酸化膜上に第１のシリコ
ン窒化膜を堆積する工程、前記第１のシリコン窒化膜上
に第２の酸化膜を堆積する工程、フォトリソグラフィー
法により素子分離予定領域を開口する工程、レジストを
剥離した後に前記第２の酸化膜上に第２のシリコン窒化
膜を堆積する工程、異方性エッチングにより開口された
素子分離予定領域にシリコン窒化膜から成る側壁を形成
する工程、熱酸化により開口された素子分離予定領域に
第３の酸化膜を形成する工程、前記第３の酸化膜をエッ
チングする工程、全面に第４の酸化膜を堆積する工程、
前記第４の酸化膜を異方性エッチングし、前記シリコン
窒化膜から成る側壁下に前記第４の酸化膜を残す工程、
前記第２の酸化膜および、前記シリコン窒化膜から成る
側壁下の前記第４の酸化膜をマスクとして開口された素
子分離予定領域の半導体基板を異方性エッチングする工
程、露出した半導体基板表面に熱酸化により第５の酸化
膜を形成する工程、前記溝に第６の酸化膜を埋め込む工
程を具備することを特徴とする。
【０００９】それから、上記の半導体基板上に形成する
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
【００１０】さらに、熱酸化により開口された素子分離
予定領域に第３の酸化膜を形成する工程において、第３
の酸化膜の膜厚が最終的に形成される溝の深さの１／１
０以上であることを特徴とする。
予定領域に第３の酸化膜を形成する工程において、第３
の酸化膜の膜厚が最終的に形成される溝の深さの１／１
０以上であることを特徴とする。
【００１１】
【作用】上記のように本発明によれば、開口した素子分
離予定領域に側壁を形成するために、フォトリソグラフ
ィー法により制限される寸法よりも狭い領域に素子分離
領域を形成できる。
離予定領域に側壁を形成するために、フォトリソグラフ
ィー法により制限される寸法よりも狭い領域に素子分離
領域を形成できる。
【００１２】また、開口した素子分離予定領域の半導体
基板上を酸化してシリコン酸化膜を形成した後、ウェッ
トエッチングしてそのシリコン酸化膜を除去することに
より、浅い溝を形成する。
基板上を酸化してシリコン酸化膜を形成した後、ウェッ
トエッチングしてそのシリコン酸化膜を除去することに
より、浅い溝を形成する。
【００１３】この酸化処理時、酸化膜は素子形成領域に
わずかに広がるため、ウェットエッチングしてその酸化
膜を除去することにより、トレンチを形成する異方性ド
ライエッチングの際マスクとして働く酸化膜または、シ
リコン窒化膜は庇状となる。
わずかに広がるため、ウェットエッチングしてその酸化
膜を除去することにより、トレンチを形成する異方性ド
ライエッチングの際マスクとして働く酸化膜または、シ
リコン窒化膜は庇状となる。
【００１４】そして、エッチングされるシリコン基板の
端部はウェットエッチングによりシリコン酸化膜を除去
された庇状の根元にあたる部分と距離をおくことにな
る。
端部はウェットエッチングによりシリコン酸化膜を除去
された庇状の根元にあたる部分と距離をおくことにな
る。
【００１５】そのため、異方性ドライエッチングの際、
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
【００１６】また、素子形成領域の端部はシリコン酸化
膜を形成したのち、除去されるため、その形状は、丸み
のあるものとなる。そのため、後の工程で形成されるゲ
ート絶縁膜の薄膜化が回避できる。
膜を形成したのち、除去されるため、その形状は、丸み
のあるものとなる。そのため、後の工程で形成されるゲ
ート絶縁膜の薄膜化が回避できる。
【００１７】
【発明の実施の形態】本発明の実施の形態を添付図面の
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、１０７、２０３、２０３’、３０３、４０３、４
０３’は、シリコン窒化膜であり、１０５、２０５、３
０４、４０５は、レジストであり、１０６、２０６は、
素子分離予定領域であり、１０６’、２１０、４０７
は、浅い溝であり、１０７’、２０７はシリコン窒化膜
から成る側壁であり、１０８、１１０、２０８、２１
１、３０２、３０６、４０２、４０６は、熱酸化膜であ
り、１１０、２１０、３０５、４０９は、深い溝であ
り、１１１、１１１’、２０９、２０９’、２１２、２
１２’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜である。
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、１０７、２０３、２０３’、３０３、４０３、４
０３’は、シリコン窒化膜であり、１０５、２０５、３
０４、４０５は、レジストであり、１０６、２０６は、
素子分離予定領域であり、１０６’、２１０、４０７
は、浅い溝であり、１０７’、２０７はシリコン窒化膜
から成る側壁であり、１０８、１１０、２０８、２１
１、３０２、３０６、４０２、４０６は、熱酸化膜であ
り、１１０、２１０、３０５、４０９は、深い溝であ
り、１１１、１１１’、２０９、２０９’、２１２、２
１２’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜である。
【００１８】まず、図１（ａ）に示すようにシリコン基
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＳｉＨ２Ｃｌ２、Ｎ
Ｈ３、Ｎ２Ｏのガスを用い、０．２〜０．５Ｔｏｒｒ、
温度７５０℃〜７８０℃の条件下でＣＶＤ法により膜厚
１００Å〜２００Åのシリコンオキシナイトライド膜１
０２を堆積する。
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＳｉＨ２Ｃｌ２、Ｎ
Ｈ３、Ｎ２Ｏのガスを用い、０．２〜０．５Ｔｏｒｒ、
温度７５０℃〜７８０℃の条件下でＣＶＤ法により膜厚
１００Å〜２００Åのシリコンオキシナイトライド膜１
０２を堆積する。
【００１９】それから、ＳｉＨ２Ｃｌ２、ＮＨ３のガス
を用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８０
０℃の条件下でＣＶＤ法により膜厚１０００Å〜２５０
０Åのシリコン窒化膜１０３をＣＶＤ法によりシリコン
酸化膜１０２上に堆積する。
を用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８０
０℃の条件下でＣＶＤ法により膜厚１０００Å〜２５０
０Åのシリコン窒化膜１０３をＣＶＤ法によりシリコン
酸化膜１０２上に堆積する。
【００２０】更に、シリコン窒化膜１０３上にＣＶＤ法
により膜厚３０００Å〜４０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
により膜厚３０００Å〜４０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
【００２１】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト１０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜１０４を選択的に除去する。
子分離予定領域のレジスト１０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜１０４を選択的に除去する。
【００２２】次に図１（ｂ）に示すようにレジスト１０
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３を除去し、素子分離予定領域１０６の
シリコン酸化膜１０２を露出させる。
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３を除去し、素子分離予定領域１０６の
シリコン酸化膜１０２を露出させる。
【００２３】ついで、図１（ｃ）に示すようにＣＶＤ法
により膜厚２５００Å〜４０００Åのシリコン窒化膜１
０７をＣＶＤ法によりシリコン酸化膜１０４上および、
開口されたシリコン酸化膜１０２上に堆積する。
により膜厚２５００Å〜４０００Åのシリコン窒化膜１
０７をＣＶＤ法によりシリコン酸化膜１０４上および、
開口されたシリコン酸化膜１０２上に堆積する。
【００２４】続いて、図１（ｄ）に示すようにシリコン
窒化膜１０７をエッチングガスＣＨＦ３、ＣＦ４、Ａｒ
の混合ガスを０．２〜１Ｔｏｒｒの圧力下で異方性エッ
チングし、シリコン窒化膜から成る側壁１０７’を形成
する。
窒化膜１０７をエッチングガスＣＨＦ３、ＣＦ４、Ａｒ
の混合ガスを０．２〜１Ｔｏｒｒの圧力下で異方性エッ
チングし、シリコン窒化膜から成る側壁１０７’を形成
する。
【００２５】次に、図１（ｅ）に示すようにシリコン窒
化膜１０３および、シリコン窒化膜から成る側壁１０
７’を酸化防止膜としてドライ酸化または、ウェット酸
化により素子分離領域に膜厚４００Å〜１０００Åの熱
酸化膜１０８を形成する。
化膜１０３および、シリコン窒化膜から成る側壁１０
７’を酸化防止膜としてドライ酸化または、ウェット酸
化により素子分離領域に膜厚４００Å〜１０００Åの熱
酸化膜１０８を形成する。
【００２６】この熱酸化膜１０８の膜厚は、後のシリコ
ン基板のエッチング時のダメージが最も大きいポイント
から離れるようにする。
ン基板のエッチング時のダメージが最も大きいポイント
から離れるようにする。
【００２７】そして、図１（ｆ）に示すように希釈した
フッ酸溶液に浸漬させ、熱酸化膜１０８を完全に除去
し、素子分離予定領域１０６のシリコン基板を露出させ
る。
フッ酸溶液に浸漬させ、熱酸化膜１０８を完全に除去
し、素子分離予定領域１０６のシリコン基板を露出させ
る。
【００２８】かつ、シリコン酸化膜１０４は残すように
する。
する。
【００２９】この熱酸化膜１０８の除去は、ドライエッ
チングを用いても可能であるが、シリコン基板１０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
チングを用いても可能であるが、シリコン基板１０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
【００３０】また、シリコン窒化膜から成る側壁１０
７’は庇状になり、素子分離領域に張り出してくる。
７’は庇状になり、素子分離領域に張り出してくる。
【００３１】ここにおいて、素子形成領域端にあたるシ
リコン基板は鋭角から鈍角になり、さらに後の工程の熱
酸化により丸みを帯びた形状となる。
リコン基板は鋭角から鈍角になり、さらに後の工程の熱
酸化により丸みを帯びた形状となる。
【００３２】つまり、ゲート絶縁膜形成時に薄膜化が懸
念される箇所において、薄膜化を防止できる。
念される箇所において、薄膜化を防止できる。
【００３３】続いて、図１（ｇ）に示すようにシリコン
酸化膜１０４をマスクとしてエッチングガスＣＨＦ３、
ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下
で素子分離予定領域１０６’のシリコン基板１０１を３
０００Å〜５０００Åの深さに達する溝１０９を形成す
るようにエッチングする。
酸化膜１０４をマスクとしてエッチングガスＣＨＦ３、
ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下
で素子分離予定領域１０６’のシリコン基板１０１を３
０００Å〜５０００Åの深さに達する溝１０９を形成す
るようにエッチングする。
【００３４】このとき、シリコン窒化膜から成る側壁１
０７’は除去されるが、シリコン窒化膜１０３は庇状に
なり、素子分離領域に張り出してくる。
０７’は除去されるが、シリコン窒化膜１０３は庇状に
なり、素子分離領域に張り出してくる。
【００３５】そのため、ドライエッチング時のダメージ
によるシリコン基板の結晶性の欠陥は発生したとしても
図１（ｆ）に示される浅い溝の底部に位置し、トランジ
スタ特性に影響を与えるソース・ドレイン領域と距離を
おくことができる。
によるシリコン基板の結晶性の欠陥は発生したとしても
図１（ｆ）に示される浅い溝の底部に位置し、トランジ
スタ特性に影響を与えるソース・ドレイン領域と距離を
おくことができる。
【００３６】従って、結晶性の欠陥は発生したとして
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
【００３７】つぎに、図１（ｈ）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０９を露出し
たシリコン基板表面に形成する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０９を露出し
たシリコン基板表面に形成する。
【００３８】ついで、図１（ｉ）に示すようにＣＶＤ法
によりシリコン酸化膜１１１を溝１０９を完全に埋め込
むように堆積する。
によりシリコン酸化膜１１１を溝１０９を完全に埋め込
むように堆積する。
【００３９】つづいて、図１（ｊ）に示すようにＣＭＰ
法により表面を削り取り、シリコン酸化膜１１１’とシ
リコン窒化膜１０３’がシリコン基板に対して水平とな
るように平坦化する。
法により表面を削り取り、シリコン酸化膜１１１’とシ
リコン窒化膜１０３’がシリコン基板に対して水平とな
るように平坦化する。
【００４０】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
【００４１】もうひとつの実施例として図２に基づき、
説明する。
説明する。
【００４２】図２（ａ）に示すようにシリコン基板２０
１上にドライ酸化またはウェット酸化により膜厚１００
Å〜２００Åの熱酸化膜２０２を形成する。または、熱
酸化膜２０２の代わりにＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２
Ｏのガスを用い、０．２〜０．５Ｔｏｒｒ、温度７５０
℃〜７８０℃の条件下でＣＶＤ法により膜厚１００Å〜
２００Åのシリコンオキシナイトライド膜２０２を堆積
する。
１上にドライ酸化またはウェット酸化により膜厚１００
Å〜２００Åの熱酸化膜２０２を形成する。または、熱
酸化膜２０２の代わりにＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２
Ｏのガスを用い、０．２〜０．５Ｔｏｒｒ、温度７５０
℃〜７８０℃の条件下でＣＶＤ法により膜厚１００Å〜
２００Åのシリコンオキシナイトライド膜２０２を堆積
する。
【００４３】それから、ＳｉＨ２Ｃｌ２、ＮＨ３のガス
を用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８０
０℃の条件下でＣＶＤ法により膜厚１０００Å〜２５０
０Åのシリコン窒化膜２０３をＣＶＤ法によりシリコン
酸化膜２０２上に堆積する。
を用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８０
０℃の条件下でＣＶＤ法により膜厚１０００Å〜２５０
０Åのシリコン窒化膜２０３をＣＶＤ法によりシリコン
酸化膜２０２上に堆積する。
【００４４】更に、シリコン窒化膜２０３上にＣＶＤ法
により膜厚３０００Å〜４０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
により膜厚３０００Å〜４０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
【００４５】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
【００４６】次に図２（ｂ）に示すようにレジスト２０
５を剥離した後、シリコン酸化膜２０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜２０３を除去し、素子分離予定領域２０６の
シリコン酸化膜２０２を露出させる。
５を剥離した後、シリコン酸化膜２０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜２０３を除去し、素子分離予定領域２０６の
シリコン酸化膜２０２を露出させる。
【００４７】ついで、図２（ｃ）に示すようにＣＶＤ法
により膜厚２５００Å〜４０００Åのシリコン窒化膜を
ＣＶＤ法によりシリコン酸化膜２０４上および、開口さ
れたシリコン酸化膜２０２上に堆積した後、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜１Ｔ
ｏｒｒの圧力下で異方性エッチングし、シリコン窒化膜
から成る側壁２０７を形成する。
により膜厚２５００Å〜４０００Åのシリコン窒化膜を
ＣＶＤ法によりシリコン酸化膜２０４上および、開口さ
れたシリコン酸化膜２０２上に堆積した後、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜１Ｔ
ｏｒｒの圧力下で異方性エッチングし、シリコン窒化膜
から成る側壁２０７を形成する。
【００４８】次に、図２（ｄ）に示すようにシリコン窒
化膜２０３および、シリコン窒化膜から成る側壁２０７
を酸化防止膜としてドライ酸化または、ウェット酸化に
より素子分離領域に膜厚４００Å〜１０００Åの熱酸化
膜２０８を形成する。
化膜２０３および、シリコン窒化膜から成る側壁２０７
を酸化防止膜としてドライ酸化または、ウェット酸化に
より素子分離領域に膜厚４００Å〜１０００Åの熱酸化
膜２０８を形成する。
【００４９】この熱酸化膜２０８の膜厚は、後のシリコ
ン基板のエッチング時のダメージが最も大きいポイント
から離れるようにする。
ン基板のエッチング時のダメージが最も大きいポイント
から離れるようにする。
【００５０】そして、図２（ｅ）に示すように希釈した
フッ酸溶液に浸漬させ、熱酸化膜２０８を完全に除去
し、素子分離予定領域の浅い溝２０６’のシリコン基板
を露出させる。
フッ酸溶液に浸漬させ、熱酸化膜２０８を完全に除去
し、素子分離予定領域の浅い溝２０６’のシリコン基板
を露出させる。
【００５１】かつ、シリコン酸化膜２０４は残すように
する。
する。
【００５２】この熱酸化膜２０８の除去は、ドライエッ
チングを用いても可能であるが、シリコン基板２０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
チングを用いても可能であるが、シリコン基板２０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
【００５３】また、シリコン窒化膜から成る側壁２０７
は庇状になり、素子分離領域に張り出してくる。
は庇状になり、素子分離領域に張り出してくる。
【００５４】ここにおいて、素子形成領域端にあたるシ
リコン基板は鋭角から鈍角になり、さらに後の工程の熱
酸化により丸みを帯びた形状となる。
リコン基板は鋭角から鈍角になり、さらに後の工程の熱
酸化により丸みを帯びた形状となる。
【００５５】つまり、ゲート絶縁膜形成時に薄膜化が懸
念される箇所において、薄膜化を防止できる。
念される箇所において、薄膜化を防止できる。
【００５６】続いて、図２（ｆ）に示すようにＣＶＤ法
により膜厚２５００Å〜４０００Åのシリコン酸化膜２
０９を全面に堆積する。
により膜厚２５００Å〜４０００Åのシリコン酸化膜２
０９を全面に堆積する。
【００５７】このとき、加圧することにより、庇状のシ
リコン窒化膜から成る側壁２０７下にシリコン酸化膜２
０９を堆積させる。
リコン窒化膜から成る側壁２０７下にシリコン酸化膜２
０９を堆積させる。
【００５８】それから、図２（ｇ）に示すようにエッチ
ングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを用い、
０．２〜１Ｔｏｒｒの圧力下でシリコン酸化膜２０９を
異方性エッチングし、シリコン酸化膜から成る側壁２０
９’を残し且つ、シリコン基板を露出させる。
ングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを用い、
０．２〜１Ｔｏｒｒの圧力下でシリコン酸化膜２０９を
異方性エッチングし、シリコン酸化膜から成る側壁２０
９’を残し且つ、シリコン基板を露出させる。
【００５９】次に、図２（ｈ）に示すようにエッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを用い、０．２
〜１Ｔｏｒｒの圧力下でシリコン酸化膜２０９をマスク
としてシリコン基板２０１をエッチングし、３０００Å
〜５０００Åの深さに達する溝２１０溝を形成する。
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを用い、０．２
〜１Ｔｏｒｒの圧力下でシリコン酸化膜２０９をマスク
としてシリコン基板２０１をエッチングし、３０００Å
〜５０００Åの深さに達する溝２１０溝を形成する。
【００６０】このとき、シリコン酸化膜から成る側壁２
０９’はシリコン基板２０１のエッチング時のマスクと
なるため、ドライエッチング時のダメージによるシリコ
ン基板の結晶性の欠陥は発生したとしても図２（ｅ）に
示される浅い溝の底部に位置し、トランジスタ特性に影
響を与えるソース・ドレイン領域と距離をおくことがで
きる。
０９’はシリコン基板２０１のエッチング時のマスクと
なるため、ドライエッチング時のダメージによるシリコ
ン基板の結晶性の欠陥は発生したとしても図２（ｅ）に
示される浅い溝の底部に位置し、トランジスタ特性に影
響を与えるソース・ドレイン領域と距離をおくことがで
きる。
【００６１】従って、結晶性の欠陥は発生したとして
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
【００６２】つぎに、図２（ｉ）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜２１１を露出し
たシリコン基板表面に形成した後、ＣＶＤ法によりシリ
コン酸化膜２１２を溝２１０を完全に埋め込むように堆
積する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜２１１を露出し
たシリコン基板表面に形成した後、ＣＶＤ法によりシリ
コン酸化膜２１２を溝２１０を完全に埋め込むように堆
積する。
【００６３】つづいて、図２（ｊ）に示すようにＣＭＰ
法により表面を削り取り、シリコン酸化膜２１２’とシ
リコン窒化膜２０３’がシリコン基板に対して水平とな
るように平坦化する。
法により表面を削り取り、シリコン酸化膜２１２’とシ
リコン窒化膜２０３’がシリコン基板に対して水平とな
るように平坦化する。
【００６４】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
【００６５】
【発明の効果】以上のように本発明によれば、トレンチ
を形成する際のマスクとしてシリコン窒化膜が働き、素
子分離領域を狭くできる。また、庇状のシリコン窒化膜
が素子分離領域側に出っ張り、シリコン基板のドライエ
ッチング時のダメージを素子形成領域のソース・ドレイ
ン端から遠ざけることができる。
を形成する際のマスクとしてシリコン窒化膜が働き、素
子分離領域を狭くできる。また、庇状のシリコン窒化膜
が素子分離領域側に出っ張り、シリコン基板のドライエ
ッチング時のダメージを素子形成領域のソース・ドレイ
ン端から遠ざけることができる。
【００６６】さらに、素子形成領域のソース・ドレイン
端のシリコン基板の形状が丸みを帯びるため、ゲート絶
縁膜形成時の薄膜化が防げる。
端のシリコン基板の形状が丸みを帯びるため、ゲート絶
縁膜形成時の薄膜化が防げる。
【００６７】よって、高集積化に有利かつ、トランジス
タ特性への悪影響を防ぐという効果を有する。
タ特性への悪影響を防ぐという効果を有する。
【図１】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図２】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
【図４】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
１０１，２０１，３０１，４０１・・・シリコン基板 １０２，１０４，２０２，２０４・・・シリコン酸化膜
またはシリコンオキシナイトライド １０３，１０３’，１０７，２０３，２０３’，３０
３，４０３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６，２０６・・・素子分離予定領域 １０６’，２１０，４０７・・・浅い溝 １０７’，２０７・・・シリコン窒化膜から成る側壁 １０８，１１０，２０８，２１１，３０２，３０６，４
０２，４０６・・・熱酸化膜 １１０，２１０，３０５，４０９・・・深い溝 １１１，１１１’，２０９，２０９’，２１２，２１
２’，３０７，３０７’，４０４，４０８，４１０，４
１０’・・・ＣＶＤ酸化膜
またはシリコンオキシナイトライド １０３，１０３’，１０７，２０３，２０３’，３０
３，４０３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６，２０６・・・素子分離予定領域 １０６’，２１０，４０７・・・浅い溝 １０７’，２０７・・・シリコン窒化膜から成る側壁 １０８，１１０，２０８，２１１，３０２，３０６，４
０２，４０６・・・熱酸化膜 １１０，２１０，３０５，４０９・・・深い溝 １１１，１１１’，２０９，２０９’，２１２，２１
２’，３０７，３０７’，４０４，４０８，４１０，４
１０’・・・ＣＶＤ酸化膜
Claims (8)
- 【請求項１】半導体基板上に第１の酸化膜を形成する工
程、前記第１のシリコン酸化膜上に第１のシリコン窒化
膜を堆積する工程、前記第１のシリコン窒化膜上に第２
の酸化膜を堆積する工程、フォトリソグラフィー法によ
り素子分離予定領域を開口する工程、レジストを剥離し
た後に前記第２の酸化膜上に第２のシリコン窒化膜を堆
積する工程、異方性エッチングにより開口された素子分
離予定領域にシリコン窒化膜から成る側壁を形成する工
程、熱酸化により開口された素子分離予定領域に第３の
酸化膜を形成する工程、前記第３の酸化膜をエッチング
する工程、前記第２の酸化膜をマスクとして開口された
素子分離予定領域の半導体基板を異方性エッチングする
工程、露出した半導体基板表面に熱酸化により第４の酸
化膜を形成する工程、前記溝に第５の酸化膜を埋め込む
工程を具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】熱酸化により開口された素子分離予定領域
に第３の酸化膜を形成する工程において、第３の酸化膜
の膜厚が最終的に形成される溝の深さの１／１０以上で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項５】半導体基板上に第１の酸化膜を形成する工
程、前記第１のシリコン酸化膜上に第１のシリコン窒化
膜を堆積する工程、前記第１のシリコン窒化膜上に第２
の酸化膜を堆積する工程、フォトリソグラフィー法によ
り素子分離予定領域を開口する工程、レジストを剥離し
た後に前記第２の酸化膜上に第２のシリコン窒化膜を堆
積する工程、異方性エッチングにより開口された素子分
離予定領域にシリコン窒化膜から成る側壁を形成する工
程、熱酸化により開口された素子分離予定領域に第３の
酸化膜を形成する工程、前記第３の酸化膜をエッチング
する工程、全面に第４の酸化膜を堆積する工程、前記第
４の酸化膜を異方性エッチングし、前記シリコン窒化膜
から成る側壁下に前記第４の酸化膜を残す工程、前記第
２の酸化膜および、前記シリコン窒化膜から成る側壁下
の前記第４の酸化膜をマスクとして開口された素子分離
予定領域の半導体基板を異方性エッチングする工程、露
出した半導体基板表面に熱酸化により第５の酸化膜を形
成する工程、前記溝に第６の酸化膜を埋め込む工程を具
備することを特徴とする半導体装置の製造方法。 - 【請求項６】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項７】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項８】熱酸化により開口された素子分離予定領域
に第３の酸化膜を形成する工程において、第３の酸化膜
の膜厚が最終的に形成される溝の深さの１／１０以上で
あることを特徴とする請求項５記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663497A JPH11135610A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663497A JPH11135610A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135610A true JPH11135610A (ja) | 1999-05-21 |
Family
ID=17836092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29663497A Withdrawn JPH11135610A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135610A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043601A (ko) * | 2001-11-28 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100461328B1 (ko) * | 2002-06-29 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 제조 방법 |
| KR100800942B1 (ko) | 2006-08-21 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1997
- 1997-10-29 JP JP29663497A patent/JPH11135610A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043601A (ko) * | 2001-11-28 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100461328B1 (ko) * | 2002-06-29 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 제조 방법 |
| KR100800942B1 (ko) | 2006-08-21 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| JP2000124303A (ja) | トレンチ隔離の製造方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR20070082921A (ko) | 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법 | |
| JP3098942B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR0161112B1 (ko) | 반도체 소자 격리방법 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JP3196830B2 (ja) | 半導体装置及びその製造方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR930008849B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| JPH1050695A (ja) | 半導体装置の製造方法 | |
| KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
| KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 | |
| KR101097981B1 (ko) | 반도체 소자 제조 방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |