KR930008849B1 - 반도체 소자의 격리막 형성방법 - Google Patents
반도체 소자의 격리막 형성방법 Download PDFInfo
- Publication number
- KR930008849B1 KR930008849B1 KR1019900018180A KR900018180A KR930008849B1 KR 930008849 B1 KR930008849 B1 KR 930008849B1 KR 1019900018180 A KR1019900018180 A KR 1019900018180A KR 900018180 A KR900018180 A KR 900018180A KR 930008849 B1 KR930008849 B1 KR 930008849B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- trench
- silicon substrate
- silicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
Abstract
내용 없음.
Description
제 1 도는 종래의 공정 단면도.
제 2 도는 본 발명의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기관 2 : 패드산화막
3, 6 : 실리콘 질화막 4 : 산화막
5 : 측벽 폴리실리콘 7 : 측벽산화막
8 : 필드 산화막
본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 특히, 경사 트렌치를 이용한 격리막 형성방법에 관한 것이다.
종래의 OSE LOCOS(Offset Local Oxidation of Silicon) Ⅱ공정을 첨부된 제 1a 도 내지 제 1e 도를 참조하여 상술하면 다음과 같다. 먼저 제 1a 도와 같이 실리콘 기판(10)위에 패드(Pad)산화막(11)과 제 1 실리콘 질화막(12)을 형성한 후, 감광제(Photo resist)를 이용하여 필드영역을 한정하고, 이 한정된 영역내의 패드산화막(11)과 제 1 실리콘 질화막(12)을 에치하여 개구부를 형성한 다음 채널 스톱 이온(Channel Stop Ion)을 주입한다.
그리고, 제 1b 도와 같이 제 2 실리콘 질화막(13)을 300∼700Å의 두께로 형성하고, CVD(Chemical Vapour Deposition)법으로 산화막(14)을 증착한다.
이어, 제 1c 도와 같이 상기 산화막(14)을 에치하여 상기 개구부의 측벽에 측벽산화막(15)을 형성한다.
이때 산화막(14) 두께이상으로 오버 에치(Over Etch)하여 개구부내에서 측벽산화막(15) 밑의 제 2 실리콘 질화막(13)을 제외하고 노출된 제 2 실리콘 질화막(13)을 제거한 다음 측벽산화막(15)과 그 밑의 제 2 실리콘 질화막(13)을 마스크로 하여 실리콘기판(10)을 에치하므로써 수직구조의 트렌치를 형성한다.
그리고, 제 1d 도와 같이 상기 측벽산화막(15)을 습식에치하여 제거한 후 제 1e 도와 같이 상기 트랜지치내에 필드치내에 필드산화를 행하여 필드산화막(16)을 형성한다.
그러나, 상기 OSELOCOS Ⅱ공정은 실리콘기판(10)을 이방성 건식법으로 에치하여 수직구조의 트렌치를 형성하므로 필드산화막을 형성하기 위한 필드산화시 실리콘기판(10)과 필드산화막(16)의 부피팽창을 차이에 의해 트렌치 에지(Edge)와 코너(Conner)에 응력이 집중되므로 실리콘 기판(10) 내부에 결정결함이 발생되는 단점이 있었다.
본 발명은 상기 단점을 제거키 위한 것으로, 필드산화시 발생되는 응력 즉 스트레스(Stress)를 완화시키므로써 기판의 결정결함(Crystal Defect)의 발생을 억제하고 필드산화막의 표면을 평탄화시킬 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 소자격리막 형성공정에 있어서, 트렌치 마스크 측벽에 측벽 폴리실리콘을 형성하는 단계와, 상기 측벽 폴리실리콘을 마스크로 기판을 이방성 건식식각법으로 에치하여 경사트렌치를 형성하는 단계, 상기 경사트렌치내에 필드산화를 행하여 필드산화막을 형성하는 단계를 차례로 포함한다.
이를 첨부된 제 2a 도 내지 f를 참조하여 설명하면 다음과 같다. 먼저 제 2a 도와 같이 실리콘 기판(1) 위에 패드산화막(2)과 제 1 실리콘 질화막(3) 및 CVD 산화막(4)을 차례로 형성하고 감광제를 이용하여 트렌치 형성영역을 한정한 다음 트렌치 형성영역내의 패드산화막(2)과 제 1 실리콘 질화막(3)을 제거하여 개구부을 형성한다.
그리고 제 2b 도와 같이 폴리실리콘막을 형성한 다음 이를 이방성 건식에치하여 상기 개구부의 측벽에 측벽 폴리실리콘(5)을 형성한다. 이어 제 2c 도와 같이 측벽 폴리실피콘(5)의 실리콘기판(1)에 대한 에치 선택도(Etch Selectivity)를 0.5∼2.0되도록 하여 실리콘 기판(1)을 에치하므로써 기판(1)내에 경사트랜치를 형성한다.
이어 제 2d 도와 같이 제 2 실리콘 질화막(6)을 약 300∼700Å의 두께로 형성하고, 그 위에 산화막을 증착한 다음 이방성 전식에치로 산화막의 두께이상 에치하여 상기 개구부와, 경사트렌치의 측벽에 측벽산화막을 형성한다.
이때, 측벽산화막(7)이 덮히지 않은 실리콘기판(1) 위에 노출된 제 2 실리콘 질화막(6)도 제거한다.
그리고, 오픈(Open)된 실리콘 기판(1)위에 채널 스톱 이온을 주입한다. 그리고, 제 2e 도와 같이 상기 측벽산화막(7)과 산화막(4)을 습식에치하여 제거한 다음 경사 트렌치내에 필드산화를 행하여 필드산화막(8)을 형성한다.
이어 제 2f 도와 같이 패드산화막(2)과 제 1 실리콘 질화막(3) 및 제 2 실리콘 질화막(6)을 제거하므로써 공정이 완료된다.
이상과 같이 본 발명에 의하면 실리콘 기판내에 트렌치를 형성함에 있어서, 트렌치 형성을 위한 개구부의 측벽에 측벽 폴리실리콘을 형성한 다음 이를 마스크로 실리콘 기판을 이방성 건식에치하여 경사트렌치를 형성하므로써 필드산화막이 형성될시 트렌치 에지나 코너부분의 응력을 완화시켜 실리콘 기판의 결정 결함을 막을 수 있는 효과가 있다.
Claims (2)
- 실리콘 기판위에 패드산화막과 제 1 실리콘 질화막 및 산화막을 차례로 형성하고, 포토/에치공정을 거쳐 트렌치 마스크를 형성하는 단계, 상기 트렌치 마스크의 개구부 측벽에 측벽폴리실리콘을 형성하는 단계, 상기 개구부내의 측벽 폴리실리콘과 실리콘 기판을 에치하여 실리콘기판내에 경사트렌치를 형성하는 단계, 제 2 실리콘 질화막과 산화막을 차례로 형성하고, 이 산화막 두께이상으로 에치하여 개구부 및 경사트렌치내에 측벽 산화막을 형성함과 동시에 개구부내의 측벽 산화막이 덮히지 않는 제 2 실리콘 질화막을 제거하여 실리콘 기판을 오픈시킨다음 채널스톱이온을 주입하는 단계, 경사 트렌치내에 필드산화를 행하여 필드산화막을 형성하는 단계가 차례로 포함됨을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제 1 항에 있어서, 측벽 폴리실리콘의 실리콘 기판에 대한 에치선택도는 0.5∼2.0이 되도록 함을 특징으로 하는 반도체 소자의 격리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018180A KR930008849B1 (ko) | 1990-11-10 | 1990-11-10 | 반도체 소자의 격리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018180A KR930008849B1 (ko) | 1990-11-10 | 1990-11-10 | 반도체 소자의 격리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010752A KR920010752A (ko) | 1992-06-27 |
| KR930008849B1 true KR930008849B1 (ko) | 1993-09-16 |
Family
ID=19305848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900018180A KR930008849B1 (ko) | 1990-11-10 | 1990-11-10 | 반도체 소자의 격리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008849B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415440B1 (ko) * | 2001-04-19 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법 |
-
1990
- 1990-11-10 KR KR1019900018180A patent/KR930008849B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010752A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354439B1 (ko) | 트렌치 소자 분리막 형성 방법 | |
| KR100213196B1 (ko) | 트렌치 소자분리 | |
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| US5658822A (en) | Locos method with double polysilicon/silicon nitride spacer | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US5981355A (en) | Method of forming isolating region | |
| US5940719A (en) | Method for forming element isolating film of semiconductor device | |
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR930008849B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| US20020001933A1 (en) | MOSFET and fabrication method thereof | |
| US5930649A (en) | Method of forming device isolating layer of semiconductor device | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR100226795B1 (ko) | 반도체소자의 격리방법 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| US5960301A (en) | Method of forming isolation layer of semiconductor device | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |