JPH1126572A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1126572A JPH1126572A JP19776097A JP19776097A JPH1126572A JP H1126572 A JPH1126572 A JP H1126572A JP 19776097 A JP19776097 A JP 19776097A JP 19776097 A JP19776097 A JP 19776097A JP H1126572 A JPH1126572 A JP H1126572A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- mask
- silicon oxide
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 素子分離領域端において素子分離用酸化膜が
素子分離用の溝の側面にまで後退しないトレンチ分離構
造を形成できるようにする。 【解決手段】 半導体基板１上に第１のシリコン酸化膜
２とシリコン窒化膜３とを順に積層し、次に、このシリ
コン窒化膜３を所定のパターンに微細加工を施してシリ
コン窒化膜３のマスクを形成し、次に前記半導体基板１
を熱酸化して第２のシリコン酸化膜４を選択的に形成
し、次にシリコン窒化膜３をマスクとして第２のシリコ
ン酸化膜４を選択的にエッチングし、次に、シリコン窒
化膜３をマスクとして半導体基板１に素子分離領域用の
溝ＤＴを形成し、次に、溝ＤＴの側面を熱酸化して第３
のシリコン酸化膜５を形成し、次に、溝ＤＴ上に第４の
シリコン酸化膜６を堆積した後、化学機械的研磨法を用
いてシリコン窒化膜３が露出するまで第４のシリコン酸
化膜６を平坦化した後、シリコン窒化膜３、第１のシリ
コン酸化膜２を除去する。
素子分離用の溝の側面にまで後退しないトレンチ分離構
造を形成できるようにする。 【解決手段】 半導体基板１上に第１のシリコン酸化膜
２とシリコン窒化膜３とを順に積層し、次に、このシリ
コン窒化膜３を所定のパターンに微細加工を施してシリ
コン窒化膜３のマスクを形成し、次に前記半導体基板１
を熱酸化して第２のシリコン酸化膜４を選択的に形成
し、次にシリコン窒化膜３をマスクとして第２のシリコ
ン酸化膜４を選択的にエッチングし、次に、シリコン窒
化膜３をマスクとして半導体基板１に素子分離領域用の
溝ＤＴを形成し、次に、溝ＤＴの側面を熱酸化して第３
のシリコン酸化膜５を形成し、次に、溝ＤＴ上に第４の
シリコン酸化膜６を堆積した後、化学機械的研磨法を用
いてシリコン窒化膜３が露出するまで第４のシリコン酸
化膜６を平坦化した後、シリコン窒化膜３、第１のシリ
コン酸化膜２を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）の形成方法に関する。
方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）の形成方法に関する。
【０００２】
【従来の技術】半導体装置の素子分離技術の一つとし
て、半導体基板に溝を掘り、前記溝に酸化膜を埋め込む
トレンチ素子分離法がある。トレンチ素子分離法の形成
方法の一例を以下に示す。
て、半導体基板に溝を掘り、前記溝に酸化膜を埋め込む
トレンチ素子分離法がある。トレンチ素子分離法の形成
方法の一例を以下に示す。
【０００３】まず、図２（ａ）に示すように、半導体基
板１上に、酸化膜２／窒化膜３の積層膜を形成し、次
に、図２（ｂ）のように、素子分離領域の酸化膜２が露
出するように窒化膜３をパターニングする。
板１上に、酸化膜２／窒化膜３の積層膜を形成し、次
に、図２（ｂ）のように、素子分離領域の酸化膜２が露
出するように窒化膜３をパターニングする。
【０００４】次に、前記パターニングした窒化膜３をマ
スクにして、図２（ｃ）のように、酸化膜２および半導
体基板１をエッチングして、半導体基板１に素子分離用
の溝ＤＴを形成する。
スクにして、図２（ｃ）のように、酸化膜２および半導
体基板１をエッチングして、半導体基板１に素子分離用
の溝ＤＴを形成する。
【０００５】次に、図２（ｄ）ように、半導体基板１を
熱酸化して、溝ＤＴの底面及び側面に酸化膜５を形成し
た後、図２（ｅ）のように、半導体基板１上に化学気相
成長法（ＣＶＤ法）を用いて酸化膜６を形成する。
熱酸化して、溝ＤＴの底面及び側面に酸化膜５を形成し
た後、図２（ｅ）のように、半導体基板１上に化学気相
成長法（ＣＶＤ法）を用いて酸化膜６を形成する。
【０００６】次に、図２（ｆ）のように、化学機械的研
磨法を用いて、窒化膜３が露出するまで酸化膜６を平坦
化する。次に、熱リン酸を用いて窒化膜３を除去した
後、酸化膜２を除去してトレンチ分離を形成する。
磨法を用いて、窒化膜３が露出するまで酸化膜６を平坦
化する。次に、熱リン酸を用いて窒化膜３を除去した
後、酸化膜２を除去してトレンチ分離を形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た従来の技術では、窒化膜３を熱リン酸で除去する工程
において、熱リン酸は酸化膜６に対してもエッチング効
果があるため、窒化膜３の除去が完了した段階で、図２
（ｇ）のＡの部分のような酸化膜６の窪みが発生してし
まう。
た従来の技術では、窒化膜３を熱リン酸で除去する工程
において、熱リン酸は酸化膜６に対してもエッチング効
果があるため、窒化膜３の除去が完了した段階で、図２
（ｇ）のＡの部分のような酸化膜６の窪みが発生してし
まう。
【０００８】酸化膜６の窪みが発生した半導体基板１上
にトランジスタを後で形成すると、素子分離領域端の酸
化膜６が半導体基板１表面よりも下方に後退しているた
め、（イ）トレンチ側壁に寄生トランジスタが形成され
てしまう。（ロ）トランジスタ形成領域端部に電界集中
が起こり、リーク電流が増加してしまうという問題点が
あった。
にトランジスタを後で形成すると、素子分離領域端の酸
化膜６が半導体基板１表面よりも下方に後退しているた
め、（イ）トレンチ側壁に寄生トランジスタが形成され
てしまう。（ロ）トランジスタ形成領域端部に電界集中
が起こり、リーク電流が増加してしまうという問題点が
あった。
【０００９】そこで本発明の目的は、素子分離領域端で
素子分離用酸化膜が半導体基板表面よりも下方に後退し
ないトレンチ分離の形成方法を提供することにある。
素子分離用酸化膜が半導体基板表面よりも下方に後退し
ないトレンチ分離の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に、第一の酸化膜および前記第
一の酸化膜とは異なるマスク膜を順次形成する第一の工
程と、前記第一の酸化膜が部分的に露出するように前記
マスク膜をエッチング加工する第二の工程と、前記第二
の工程後、前記第一の酸化膜が露出した部分の半導体基
板上に第二の酸化膜を形成する第三の工程と、前記マス
ク膜をマスクにして、前記第二の酸化膜をエッチング除
去する第四の工程と、前記第四の工程後、前記マスク膜
をマスクにして、前記半導体基板に溝を形成する第五の
工程と、前記溝が形成された前記半導体基板表面に熱酸
化膜を形成する第六の工程と、前記第六の工程後、前記
半導体基板上に、少なくとも前記溝が埋るように第三の
酸化膜を形成する第七の工程と、前記マスク膜が露出す
るまで前記第三の酸化膜を除去する第八の工程と、前記
第八の工程後、前記マスク膜を除去する第九の工程と、
前記第九の工程後、前記第一の酸化膜を除去する第十の
工程とを備えることを特徴としている。
造方法は、半導体基板上に、第一の酸化膜および前記第
一の酸化膜とは異なるマスク膜を順次形成する第一の工
程と、前記第一の酸化膜が部分的に露出するように前記
マスク膜をエッチング加工する第二の工程と、前記第二
の工程後、前記第一の酸化膜が露出した部分の半導体基
板上に第二の酸化膜を形成する第三の工程と、前記マス
ク膜をマスクにして、前記第二の酸化膜をエッチング除
去する第四の工程と、前記第四の工程後、前記マスク膜
をマスクにして、前記半導体基板に溝を形成する第五の
工程と、前記溝が形成された前記半導体基板表面に熱酸
化膜を形成する第六の工程と、前記第六の工程後、前記
半導体基板上に、少なくとも前記溝が埋るように第三の
酸化膜を形成する第七の工程と、前記マスク膜が露出す
るまで前記第三の酸化膜を除去する第八の工程と、前記
第八の工程後、前記マスク膜を除去する第九の工程と、
前記第九の工程後、前記第一の酸化膜を除去する第十の
工程とを備えることを特徴としている。
【００１１】また、本発明の他の特徴とするところは、
前記マスク膜は、窒化膜を含むことを特徴としている。
前記マスク膜は、窒化膜を含むことを特徴としている。
【００１２】また、本発明のその他の特徴とするところ
は、前記第三の工程で、７００〜９００度の熱酸化によ
り、最も厚い部分の膜厚が４０００〜６０００Åの第二
の酸化膜を形成することを特徴としている。
は、前記第三の工程で、７００〜９００度の熱酸化によ
り、最も厚い部分の膜厚が４０００〜６０００Åの第二
の酸化膜を形成することを特徴としている。
【００１３】また、本発明のその他の特徴とするところ
は、前記第八の工程で、前記マスク膜が露出するまで前
記第三の酸化膜を除去する方法は、化学機械的研磨法で
あることを特徴としている。
は、前記第八の工程で、前記マスク膜が露出するまで前
記第三の酸化膜を除去する方法は、化学機械的研磨法で
あることを特徴としている。
【００１４】
【作用】本発明は前記技術手段よりなるので、シリコン
窒化膜をマスクとして半導体基板に第２のシリコン酸化
膜を形成する工程で、前記半導体基板と前記シリコン窒
化膜の間に第２のシリコン酸化膜が形成されることで素
子分離端部が熱酸化されるので、窒化膜除去時に発生す
る素子分離端の酸化膜の窪みが素子分離領域用の溝の側
面にまで後退することがなくなる。
窒化膜をマスクとして半導体基板に第２のシリコン酸化
膜を形成する工程で、前記半導体基板と前記シリコン窒
化膜の間に第２のシリコン酸化膜が形成されることで素
子分離端部が熱酸化されるので、窒化膜除去時に発生す
る素子分離端の酸化膜の窪みが素子分離領域用の溝の側
面にまで後退することがなくなる。
【００１５】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態を、図１に基づき説明する。図１は、
本発明の実施の形態を示す製造工程図である。
方法の実施の形態を、図１に基づき説明する。図１は、
本発明の実施の形態を示す製造工程図である。
【００１６】図１（ａ）に示すように、半導体基板１上
に酸化拡散技術により、８００℃の温度で１００Åのシ
リコン酸化膜２を形成した後、ＣＶＤ技術により、７８
０℃の温度でシリコン窒化膜３を１５００Å堆積する。
に酸化拡散技術により、８００℃の温度で１００Åのシ
リコン酸化膜２を形成した後、ＣＶＤ技術により、７８
０℃の温度でシリコン窒化膜３を１５００Å堆積する。
【００１７】次に、図１（ｂ）のように、フォトリソグ
ラフィー技術および異方性エッチング技術を用いて、素
子分離領域上のシリコン酸化膜２が露出するようにし、
シリコン窒化膜３をパターニングする。前記異方性エッ
チング処理は、平行平板型のエッチングチャンバーを用
い、ＣＦ4 ／Ａｒ＝１２０／８００ｓｃｃｍ、１．７Ｔ
ｏｒｒ、７５０Ｗの雰囲気中で行った。
ラフィー技術および異方性エッチング技術を用いて、素
子分離領域上のシリコン酸化膜２が露出するようにし、
シリコン窒化膜３をパターニングする。前記異方性エッ
チング処理は、平行平板型のエッチングチャンバーを用
い、ＣＦ4 ／Ａｒ＝１２０／８００ｓｃｃｍ、１．７Ｔ
ｏｒｒ、７５０Ｗの雰囲気中で行った。
【００１８】次に、図１（ｃ）のように、パターニング
した窒化膜３をマスクにして、半導体基板１上を７００
〜９００℃の温度、例えば、８００℃の温度で酸化処理
して、最も厚い部分の膜厚が４０００〜６０００Åのシ
リコン酸化膜４を、例えば膜厚約５０００Åで形成す
る。
した窒化膜３をマスクにして、半導体基板１上を７００
〜９００℃の温度、例えば、８００℃の温度で酸化処理
して、最も厚い部分の膜厚が４０００〜６０００Åのシ
リコン酸化膜４を、例えば膜厚約５０００Åで形成す
る。
【００１９】次に、図１（ｄ）のように、シリコン酸化
膜４を異方性エッチングして除去する。前記異方性エッ
チング処理は，平行平板型のエッチングチャンバーを用
い、ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝２０／１０／１００ｓｃ
ｃｍ、０．２Ｔｏｒｒ、８００Ｗの雰囲気中で行った。
これにより、窒化膜マスクの下側にバーズビークを形成
することができ、後述するように、前記バーズビークに
より、素子分離用酸化膜が半導体基板表面よりも下側に
後退することなくトレンチ分離構造を形成することがで
きる。
膜４を異方性エッチングして除去する。前記異方性エッ
チング処理は，平行平板型のエッチングチャンバーを用
い、ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝２０／１０／１００ｓｃ
ｃｍ、０．２Ｔｏｒｒ、８００Ｗの雰囲気中で行った。
これにより、窒化膜マスクの下側にバーズビークを形成
することができ、後述するように、前記バーズビークに
より、素子分離用酸化膜が半導体基板表面よりも下側に
後退することなくトレンチ分離構造を形成することがで
きる。
【００２０】次に、図１（ｅ）のように、半導体基板１
をエッチングして深さ０．７４μｍの素子分離用の溝Ｄ
Ｔを形成する。前記エッチング処理は、平行平板型のエ
ッチングチャンバーを用い、Ｈｅ／ＨＢｒ／Ｃｌ2 ＝４
００／１５／２００ｓｃｃｍ、４２５ｍＴｏｒｒ、２２
５Ｗの雰囲気中で行った。
をエッチングして深さ０．７４μｍの素子分離用の溝Ｄ
Ｔを形成する。前記エッチング処理は、平行平板型のエ
ッチングチャンバーを用い、Ｈｅ／ＨＢｒ／Ｃｌ2 ＝４
００／１５／２００ｓｃｃｍ、４２５ｍＴｏｒｒ、２２
５Ｗの雰囲気中で行った。
【００２１】次に、図１（ｆ）のように、半導体基板１
を８００℃の温度で酸化処理して、素子分離用の溝ＤＴ
の底面及び側面に１５０Åのシリコン酸化膜膜５を形成
した後、図１（ｇ）のように、ＣＶＤ技術により、温度
６８０℃でシリコン酸化膜６を１００００Å堆積させ
る。
を８００℃の温度で酸化処理して、素子分離用の溝ＤＴ
の底面及び側面に１５０Åのシリコン酸化膜膜５を形成
した後、図１（ｇ）のように、ＣＶＤ技術により、温度
６８０℃でシリコン酸化膜６を１００００Å堆積させ
る。
【００２２】次に、図１（ｈ）のように、化学機械的研
磨法を用いて、シリコン窒化膜３が露出するまでシリコ
ン酸化膜６を平坦化する。前記化学機械的研磨処理は、
回転数７０ｒｐｍ、圧力３００ｇ／ｃｍ2 の条件で行っ
た。
磨法を用いて、シリコン窒化膜３が露出するまでシリコ
ン酸化膜６を平坦化する。前記化学機械的研磨処理は、
回転数７０ｒｐｍ、圧力３００ｇ／ｃｍ2 の条件で行っ
た。
【００２３】次に、図１（ｉ）のように、温度１７０℃
の熱リン酸液中で、シリコン窒化膜３を除去する。この
時、素子分離端のシリコン酸化膜６に窪みが発生する
が、シリコン酸化膜４を形成した時に素子分離端部を酸
化しているため、シリコン酸化膜６が素子分離用の溝Ｄ
Ｔの側面にまで後退することはない。
の熱リン酸液中で、シリコン窒化膜３を除去する。この
時、素子分離端のシリコン酸化膜６に窪みが発生する
が、シリコン酸化膜４を形成した時に素子分離端部を酸
化しているため、シリコン酸化膜６が素子分離用の溝Ｄ
Ｔの側面にまで後退することはない。
【００２４】次に、図１（ｊ）のように、異方性エッチ
ング技術により、シリコン酸化膜２を除去してトレンチ
分離構造を形成する。
ング技術により、シリコン酸化膜２を除去してトレンチ
分離構造を形成する。
【００２５】なお、前述した実施例では、図１（ｊ）で
酸化膜２を除去したが、シリコン酸化膜２を除去せず、
酸化膜２をゲート酸化膜としてそのまま利用することも
可能である。
酸化膜２を除去したが、シリコン酸化膜２を除去せず、
酸化膜２をゲート酸化膜としてそのまま利用することも
可能である。
【００２６】
【発明の効果】以上の説明により明らかなように、本発
明による半導体装置の製造方法によれば、素子分離領域
の半導体基板を熱酸化することで、窒化膜マスクの下側
にバーズビークを形成でき、前記バーズビークにより、
素子分離用酸化膜が半導体基板表面よりも下に後退する
ことなくトレンチ分離が形成できるので、良好な特性の
素子分離領域を形成することができる。
明による半導体装置の製造方法によれば、素子分離領域
の半導体基板を熱酸化することで、窒化膜マスクの下側
にバーズビークを形成でき、前記バーズビークにより、
素子分離用酸化膜が半導体基板表面よりも下に後退する
ことなくトレンチ分離が形成できるので、良好な特性の
素子分離領域を形成することができる。
【図１】本発明の実施の形態における半導体装置の工程
概略図である。
概略図である。
【図２】従来法で作製した半導体装置の工程概略図であ
る。
る。
１ 半導体基板 ２ シリコン酸化膜 ３ シリコン窒化膜 ４ シリコン酸化膜 ５ シリコン酸化膜 ６ シリコン酸化膜 ＤＴ 溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 21/306 Ｍ 21/76 Ｍ
Claims (4)
- 【請求項１】 半導体基板上に、第一の酸化膜および前
記第一の酸化膜とは異なるマスク膜を順次形成する第一
の工程と、 前記第一の酸化膜が部分的に露出するように前記マスク
膜をエッチング加工する第二の工程と、 前記第二の工程後、前記第一の酸化膜が露出した部分の
半導体基板上に第二の酸化膜を形成する第三の工程と、 前記マスク膜をマスクにして、前記第二の酸化膜をエッ
チング除去する第四の工程と、 前記第四の工程後、前記マスク膜をマスクにして、前記
半導体基板に溝を形成する第五の工程と、 前記溝が形成された前記半導体基板表面に熱酸化膜を形
成する第六の工程と、 前記第六の工程後、前記半導体基板上に、少なくとも前
記溝が埋るように第三の酸化膜を形成する第七の工程
と、 前記マスク膜が露出するまで前記第三の酸化膜を除去す
る第八の工程と、 前記第八の工程後、前記マスク膜を除去する第九の工程
と、 前記第九の工程後、前記第一の酸化膜を除去する第十の
工程とを備えることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記マスク膜は、窒化膜を含むことを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第三の工程で、７００〜９００度の
熱酸化により、最も厚い部分の膜厚が４０００〜６００
０Åの第二の酸化膜を形成することを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項４】 前記第八の工程で、前記マスク膜が露出
するまで前記第三の酸化膜を除去する方法は、化学機械
的研磨法であることを特徴とする請求項１に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19776097A JPH1126572A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19776097A JPH1126572A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126572A true JPH1126572A (ja) | 1999-01-29 |
Family
ID=16379901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19776097A Withdrawn JPH1126572A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126572A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846721B2 (en) | 2001-11-28 | 2005-01-25 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2010232677A (ja) * | 2010-06-18 | 2010-10-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1997
- 1997-07-08 JP JP19776097A patent/JPH1126572A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846721B2 (en) | 2001-11-28 | 2005-01-25 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2010232677A (ja) * | 2010-06-18 | 2010-10-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JP3462174B2 (ja) | シリコン基板内にトレンチ構造部を形成するための方法 | |
| JP2001044274A (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| KR100459929B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0258778B2 (ja) | ||
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| JPH0744213B2 (ja) | 半導体装置の製造方法 | |
| KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JP5674304B2 (ja) | Ｓｏｉウェハの製造方法 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| JPH11297813A (ja) | 半導体装置及びその製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JP3319415B2 (ja) | 半導体装置の素子分離方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |