JP2001044274A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001044274A JP2001044274A JP11212342A JP21234299A JP2001044274A JP 2001044274 A JP2001044274 A JP 2001044274A JP 11212342 A JP11212342 A JP 11212342A JP 21234299 A JP21234299 A JP 21234299A JP 2001044274 A JP2001044274 A JP 2001044274A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- etching
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
膜上の酸化膜の膜厚を低減し、微細化の要求に対応す
る。 【解決手段】 半導体基板1上に形成したシリコン窒化
膜3及び当該膜上のCVDシリコン酸化膜4をレジスト
マスク5によりパターン化し、レジストマスク剥離後、
パターン化されたシリコン窒化膜3及びCVDシリコン
酸化膜4をマスクとして半導体基板をエッチングして溝
7を形成し、該溝に絶縁物を埋め込み、前記シリコン窒
化膜3をストッパとして埋め込み絶縁物を平坦化して前
記絶縁物による素子分離領域を形成する工程を有する半
導体装置の製造方法において、前記CVDシリコン酸化
膜4の形成後であって、前記半導体基板のエッチング前
に半導体基板をアニールして緻密な酸化膜4とする。
Description
法に関し、特にトレンチ素子分離領域の形成方法に関す
る。
で、素子分離の間隔を狭めることが必要になっている。
従来、素子分離領域を形成する方法としては、LOCO
S法が一般的であったが、このような微細化の要求には
十分対応できない。そこで、このLOCOS法に代わる
方法として、最近、STI(Shallow Trench Isolatio
n)が注目されている。
導体基板上に薄いパッド酸化膜、窒化膜を積層し、フォ
トリソグラフィー法により素子分離する領域を開口した
レジストマスクを形成し、これをマスクに窒化膜、パッ
ド酸化膜、半導体基板を異方性エッチングして、溝(ト
レンチ)を形成し、レジストマスクを除去した後、絶縁
性物質を全面に堆積し、窒化膜をストッパとして化学機
械研磨(Chemical Mechanical Polishing: CMP)に
より、前記トレンチに絶縁物質を埋め込んで素子分離を
形成していた。
の形状に形成できなかった場合には、レジストマスクを
剥離して、レジストマスクの再形成(再工事)が必要と
なる場合がある。しかしながら、レジストマスク剥離時
に剥離液である酸溶液により窒化膜表面が荒らされて、
窒化膜表面上の光学特性が変化し、再工事の効率が悪化
するという問題があった。つまり、窒化膜膜厚変動によ
り定在波の影響で所望のパターンが形成できない場合が
あり、再工事の度に膜厚が変動してしまうことから、パ
ターン形成に困難を極めていた。
決するため、窒化膜上にシリコン酸化膜を堆積すること
が提案されている。以下、図面を参照してこの従来技術
を説明する。
の形成方法を説明する工程断面図である。まず、図5
(a)に示すように、Si基板1などの半導体基板上に
薄いパッド酸化膜2を熱酸化法などにより形成し、続い
て、シリコン窒化膜3をLPCVD法などにより所望の
厚みに形成する。更にその上にシリコン酸化膜4’をL
PCVD法などにより1000〜2000Å程度の厚み
に形成する。続いて、図5(b)に示すように、レジス
トを塗布し、通常のフォトリソ工程により素子分離を形
成する部分を開口するようにレジストマスク5を形成
し、これをマスクに酸化膜4’、窒化膜3、パッド酸化
膜2を順次ドライエッチングして、Si基板1表面を露
出させて開口6を形成する。続いて、レジストマスク5
を剥離し、前記酸化膜4’をマスクに露出したSi基板
1表面を異方性エッチング、特にドライエッチングして
2000〜4000Å程度のトレンチ7を形成する(図
5(c))。尚、Si基板1のエッチング時に、酸化膜
4’も同時にエッチングされて膜減りするため、前記の
ように酸化膜4’は厚く形成する必要がある。又、Si
基板エッチング時にレジストマスク5を剥離するのは、
酸化膜4’、窒化膜3及びパッド酸化膜2のエッチング
時に酸化膜エッチング用のエッチングガスと酸化膜、窒
化膜エッチング用のエッチングガスと窒化膜などの或い
はこれらのエッチングガスとレジスト材料とが反応して
エッチング残渣(以下、「絶縁物由来のエッチング残
渣」と称す)が形成されるが、そのままレジストマスク
5をマスクとしてSi基板をエッチングすると、Siと
エッチングガスとの反応生成物などのエッチング残渣
(以下、「Si由来のエッチング残渣」と称す)が形成
される。これらエッチング残渣は、その後のトレンチ内
への酸化膜埋め込み前に除去する必要がある。ここで絶
縁物由来のエッチング残渣の除去はO2プラズマ処理後
に酸系の液、例えばレジストの剥離液などで処理するこ
とができるが、Si由来のエッチング残渣は除去困難と
なる。一方、酸系剥離液のみで処理すると、絶縁物由来
のエッチング残渣の除去が困難となり、これらのエッチ
ング残渣を同時に除去することはできない。そこで、S
i基板エッチング前にレジストマスク5を剥離して、絶
縁物由来のエッチング残渣を除去し、その後、酸化膜
4’をマスクにSi基板をエッチングして、その後Si
由来のエッチング残渣を除去するようにした。
酸化膜で埋め込む。この時、トレンチ形成時の異方性エ
ッチングによりシリコン基板にエッチングダメージが導
入されているため、熱酸化膜8を形成して、そのダメー
ジを除いておく(図5(d))。続いて、HDPCVD
(High Density Plasma Chemical Vapor Deposition)
法などのCVD法により全面に厚いCVD酸化膜9を堆
積し(図6(a))、窒化膜3をストッパとして化学機
械研磨(CMP)法にてCVD酸化膜9を研磨する(図
6(b))。最後に、窒化膜3を熱リン酸で、パッド酸
化膜2をフッ酸系溶液で除去することで、図6(c)に
示すようにトレンチ素子分離が形成される。
膜3上に形成する酸化膜4’はSi基板1のエッチング
時に膜減りするため、厚く形成する必要がある。その理
由は、図7に示すように、酸化膜4’の膜厚が薄いと、
Si基板エッチング時に酸化膜4’もエッチングされて
消失し(4”)、窒化膜3が露出してしまい、窒化膜3
が露出した状態でトレンチエッチングを続けると、トレ
ンチ底にエッチングガスと窒化膜との反応生成物による
柱状の残渣12が発生してしまう。このような残渣が発
生すると、所望形状のトレンチが形成できなくなるとい
う問題があり、このような残渣を発生させないために酸
化膜4’を十分厚く形成していた。
グして開口を形成すると、開口幅寸法の変動が膜厚に比
例して大きくなるという問題がある。昨今、半導体装置
の微細化が進む中で、開口幅寸法の変動の許容範囲はよ
り狭められる傾向にあり、このような厚い酸化膜では対
応しきれなくなりつつある。
なければならなかった窒化膜上の酸化膜の膜厚を低減
し、上記微細化の要求に対応することである。
解決するべく鋭意検討した結果、従来、窒化膜上に形成
したCVD法により成膜したままのCVD酸化膜にアニ
ール処理を施すことにより、膜の緻密化が起こり、その
結果、シリコン基板などの半導体基板のエッチングの際
に、この緻密化された酸化膜がエッチングされにくくな
り、膜減りが少なくなることを見出した。つまり、この
ような緻密化を行うことで、従来のような窒化膜上の酸
化膜を厚く形成する必要がなくなり、開口幅寸法の変動
が抑えられる。
たシリコン窒化膜及び当該膜上のCVDシリコン酸化膜
をレジストマスクによりパターン化し、レジストマスク
剥離後、パターン化されたシリコン窒化膜及びCVDシ
リコン酸化膜をマスクとして半導体基板をエッチングし
て溝を形成し、該溝に絶縁物を埋め込み、前記シリコン
窒化膜をストッパとして埋め込み絶縁物を平坦化して前
記絶縁物による素子分離領域を形成する工程を有する半
導体装置の製造方法において、前記CVDシリコン酸化
膜の形成後であって、前記半導体基板のエッチング前に
半導体基板をアニールすることを特徴とする半導体装置
の製造方法である。
CVDシリコン酸化膜形成後に、前記半導体基板のアニ
ールを行う。このアニールは、レジスト塗布前、或いは
半導体基板上の絶縁膜をパターニング後に行うことがで
きる。アニール条件は不活性ガス雰囲気中、酸化雰囲気
中で行うことができ、レジスト塗布前では酸化雰囲気
中、特にH2−O2雰囲気下で行うと効果が高い。一方、
絶縁膜のパターニング後では、露出した半導体基板表面
が酸化されることを防止するため、不活性ガス雰囲気中
で行う。
リコン酸化膜が緻密化されて半導体基板のエッチング時
に半導体基板とのエッチング選択比が高くなり、エッチ
ングされ難くなることで、従来よりCVDシリコン酸化
膜を薄くすることができる。つまり、従来、2000〜
4000Å程度のトレンチを形成するには、1000〜
2000Å必要であったのに対し、本発明では、100
0Å未満とすることができる。尚、膜厚の下限について
は、形成すべき溝の深さにより一概に規定することはで
きないが、膜の平坦性や、半導体基板とのエッチング選
択比との観点から200Å以上とするのが望ましい。
化膜の成膜時の温度、例えば、TEOSを用いたLPC
VD法では、650〜700℃、O3/TEOSを用い
た常圧CVDでは400℃程度であるが、この成膜時の
温度よりも高い温度であれば緻密化が進行する。好まし
くは700℃以上とするのが望ましい。アニール温度は
高いほど効果が大きいが、シリコン酸化膜の軟化温度よ
り高くすることは避けるべきであり、その点で、120
0℃までとするのが望ましい。
縁物としては、従来公知のシリコン酸化膜やポリシリコ
ンなどを使用することができる。
成する必要があり、トレンチパターン形成の際のフォト
リソ工程では、KrFなどのエキシマレーザーによる短
波長露光が必要となっている。i線を用いた従来の露光
時には窒化膜からの反射はあまりなく、問題とはならな
かったが、このような短波長露光による微細パターン形
成時には、窒化膜からの反射光により所望通りにパター
ンが形成できなくなっており、反射防止膜としてSiO
N膜などを用いることが提案されている。本発明におい
ても、SiON膜を窒化膜と表面の酸化膜との間に介在
させることで、更なる微細化の要求にも対応し得るもの
である。尚、SiON膜の膜厚としては、反射防止膜と
しての機能が発現し得る膜厚であればよいが、あまり厚
く形成すると、エッチングが煩雑となることから、10
00Å程度を上限とする。
るが、本発明はこれらの実施例のみに限定されるもので
はない。
1、2は、本発明の第1の実施例に係る半導体装置の製
造方法の工程断面図である。
囲気中で熱酸化して、200Å程度の厚みのパッド酸化
膜2を形成し、その上に、シラン及びアンモニアを原料
ガスとして、700〜800℃程度の温度範囲でLPC
VD法により窒化膜(Si3N4)膜3を1500Å程度
の厚みに成膜する。更に、TEOSを原料として650
〜700℃の温度範囲でLPCVD法により500Å程
度の膜厚のCVDシリコン酸化膜(SiO2)膜を形成
する。
VDシリコン酸化膜を成膜したSi基板1をH2−O2雰
囲気中、900℃で30分間アニール処理することで、
表面のCVDシリコン酸化膜が緻密化される。以下、緻
密化された酸化膜を酸化膜4として説明する(図1
(a))。
フォトリソ工程により所定のパターンを形成してレジス
トマスク5とし、このレジストマスク5をマスクとして
酸化膜4、窒化膜3、パッド酸化膜2をそれぞれ異方性
ドライエッチングし、開口6を形成する(図1
(b))。
ト剥離液を用いてレジストマスク5及び開口6内壁に付
着したエッチング残渣を除去した後、酸化膜4をマスク
として開口6に露出したSi基板1をドライエッチング
し、トレンチ7を形成する(図1(c))。ここでは、
トレンチ深さとして、2500Åのトレンチを形成し
た。
熱酸化して、トレンチ内壁に400Å程度の熱酸化膜8
を形成した(図1(d))。
を埋め込むため、まず、図2(a)に示すように全面に
HDPCVD法により5500Å程度の厚みにCVD酸
化膜9を成膜した。続いて、窒化膜3をCMPストッパ
として、CVD酸化膜9及び酸化膜4をCMP法により
研磨し、図2(b)に示す構造を得た。更に窒化膜3を
熱リン酸で除去し、パッド酸化膜2をフッ酸系溶液で除
去することで、図2(c)に示すようなトレンチ素子分
離が形成された。
トレンチパターンを形成する場合を例に説明する。図
3、4は、本実施例に係る半導体装置の製造方法の工程
断面図である。
に、熱酸化によるパッド酸化膜2及び窒化膜3を形成す
る。その上に、シラン、一酸化窒素及び窒素ガスを用い
てプラズマCVD法により400℃で350Å程度の膜
厚のSiON膜10を成膜する。更にその上に実施例1
と同様にCVD酸化膜を成膜し、アニール処理を施して
CVD酸化膜を緻密化して酸化膜4とする(図3
(a))。
光性を有する化学増幅型レジストを塗布し、KrFエキ
シマレーザーを用いたフォトリソ工程により、微細なト
レンチパターンを有するレジストマスク5を形成し、該
レジストマスク5を用いて酸化膜4、SiON膜10、
窒化膜3及びパッド酸化膜2を順次ドライエッチングし
て、開口6を形成する(図3(b))。
ト剥離液を用いてレジストマスク5及び開口6内壁に付
着したエッチング残渣を除去した後、酸化膜4をマスク
として開口6に露出したSi基板1をドライエッチング
し、トレンチ7を形成する(図3(c))。ここでは、
トレンチ深さとして、2500Åのトレンチを形成し
た。
熱酸化して、トレンチ内壁に400Å程度の熱酸化膜8
を形成した(図3(d))。
を埋め込むため、まず、図4(a)に示すように全面に
HDPCVD法により5500Å程度の厚みにCVD酸
化膜9を成膜した。続いて、窒化膜3をCMPストッパ
として、CVD酸化膜9及び酸化膜4をCMP法により
研磨し、図4(b)に示す構造を得た。更に窒化膜3を
熱リン酸で除去し、パッド酸化膜2をフッ酸系溶液で除
去することで、図4(c)に示すようなトレンチ素子分
離が形成された。
トレンチ形成のためのハードマスクとして使用する窒化
膜上のシリコン酸化膜の厚みを薄くすることができ、開
口幅寸法の変動を抑制できる。その結果、半導体装置の
微細化の要求を満たすことができる。
工程断面図である。
工程断面図である。
工程断面図である。
工程断面図である。
ある。
ある。
る。
Claims (8)
- 【請求項1】 半導体基板上に形成したシリコン窒化膜
及び当該膜上のCVDシリコン酸化膜をレジストマスク
によりパターン化し、レジストマスク剥離後、パターン
化されたシリコン窒化膜及びCVDシリコン酸化膜をマ
スクとして半導体基板をエッチングして溝を形成し、該
溝に絶縁物を埋め込み、前記シリコン窒化膜をストッパ
として埋め込み絶縁物を平坦化して前記絶縁物による素
子分離領域を形成する工程を有する半導体装置の製造方
法において、前記CVDシリコン酸化膜の形成後であっ
て、前記半導体基板のエッチング前に半導体基板をアニ
ールすることを特徴とする半導体装置の製造方法。 - 【請求項2】 前記アニールは、レジスト塗布前に酸化
雰囲気中で行うことを特徴とする請求項1に記載の半導
体装置の製造方法。 - 【請求項3】 前記アニールは、シリコン窒化膜及びC
VDシリコン酸化膜をパターン化後に不活性ガス雰囲気
中で行うことを特徴とする請求項1に記載の半導体装置
の製造方法。 - 【請求項4】 前記CVDシリコン酸化膜の膜厚が20
0Å以上、1000Å未満であることを特徴とする請求
項1乃至3のいずれか1項に記載の半導体装置の製造方
法。 - 【請求項5】 前記アニール温度は、CVDシリコン酸
化膜の成膜時の温度よりも高いことを特徴とする請求項
1乃至4のいずれか1項に記載の半導体装置の製造方
法。 - 【請求項6】 前記アニール温度は、700〜1200
℃の温度範囲であることを特徴とする請求項5に記載の
半導体装置の製造方法。 - 【請求項7】 前記シリコン窒化膜とCVDシリコン酸
化膜との間にSiON膜を有することを特徴とする請求
項1乃至6のいずれか1項に記載の半導体装置の製造方
法。 - 【請求項8】 前記SiON膜の膜厚が、1000Å以
下であることを特徴とする請求項7に記載の半導体装置
の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21234299A JP3439388B2 (ja) | 1999-07-27 | 1999-07-27 | 半導体装置の製造方法 |
TW089114500A TW454298B (en) | 1999-07-27 | 2000-07-20 | Manufacturing method of semiconductor device |
US09/621,566 US6509271B1 (en) | 1999-07-27 | 2000-07-21 | Manufacturing method of semiconductor device |
KR1020000042941A KR20010030004A (ko) | 1999-07-27 | 2000-07-26 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21234299A JP3439388B2 (ja) | 1999-07-27 | 1999-07-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044274A true JP2001044274A (ja) | 2001-02-16 |
JP3439388B2 JP3439388B2 (ja) | 2003-08-25 |
Family
ID=16620958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21234299A Expired - Fee Related JP3439388B2 (ja) | 1999-07-27 | 1999-07-27 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6509271B1 (ja) |
JP (1) | JP3439388B2 (ja) |
KR (1) | KR20010030004A (ja) |
TW (1) | TW454298B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203508A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置の製造方法 |
US6979610B2 (en) | 2002-10-30 | 2005-12-27 | Fujitsu Limited | Semiconductor device fabrication method |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064344A1 (en) * | 2003-09-18 | 2005-03-24 | University Of Texas System Board Of Regents | Imprint lithography templates having alignment marks |
GB2379796A (en) * | 2001-09-14 | 2003-03-19 | Zarlink Semiconductor Ltd | A method of forming a low resistance contact |
US6777307B1 (en) * | 2001-12-04 | 2004-08-17 | Cypress Semiconductor Corp. | Method of forming semiconductor structures with reduced step heights |
US6576530B1 (en) * | 2002-10-01 | 2003-06-10 | Nanya Technology Corporation | Method of fabricating shallow trench isolation |
JP5319868B2 (ja) * | 2005-10-17 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100801053B1 (ko) * | 2006-10-27 | 2008-02-04 | 삼성전자주식회사 | 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 |
KR100821852B1 (ko) * | 2006-11-29 | 2008-04-14 | 동부일렉트로닉스 주식회사 | 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법 |
KR20090052024A (ko) * | 2007-11-20 | 2009-05-25 | 삼성전기주식회사 | 절연층의 손상 없는 금속 패턴 형성 방법 |
CN111211086A (zh) * | 2019-05-13 | 2020-05-29 | 合肥晶合集成电路有限公司 | 半导体结构的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2131668C (en) * | 1993-12-23 | 1999-03-02 | Carol Galli | Isolation structure using liquid phase oxide deposition |
KR0183860B1 (ko) * | 1996-05-21 | 1999-04-15 | 김광호 | 반도체 장치의 트렌치 소자 분리 방법 |
-
1999
- 1999-07-27 JP JP21234299A patent/JP3439388B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-20 TW TW089114500A patent/TW454298B/zh not_active IP Right Cessation
- 2000-07-21 US US09/621,566 patent/US6509271B1/en not_active Expired - Lifetime
- 2000-07-26 KR KR1020000042941A patent/KR20010030004A/ko active Search and Examination
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979610B2 (en) | 2002-10-30 | 2005-12-27 | Fujitsu Limited | Semiconductor device fabrication method |
JP2005203508A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3439388B2 (ja) | 2003-08-25 |
TW454298B (en) | 2001-09-11 |
US6509271B1 (en) | 2003-01-21 |
KR20010030004A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
US6339004B1 (en) | Method of forming shallow trench isolation for preventing torn oxide | |
US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
JP2003347398A (ja) | シャープコーナーのないシャロートレンチ素子分離構造の製造方法 | |
JP3439388B2 (ja) | 半導体装置の製造方法 | |
US6649488B2 (en) | Method of shallow trench isolation | |
US5998278A (en) | Method of fabricating shallow trench isolation structures using a oxidized polysilicon trench mask | |
US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
US7402500B2 (en) | Methods of forming shallow trench isolation structures in semiconductor devices | |
US6022789A (en) | Method of selective oxidation | |
US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
JP3773785B2 (ja) | 半導体装置の製造方法 | |
TW412838B (en) | Method of forming shallow trench isolation | |
US5804492A (en) | Method of fabricating an isolation region for semiconductor device | |
JP2000306989A (ja) | 半導体装置の製造方法 | |
KR100685581B1 (ko) | 소자분리막 형성 방법 | |
JPH06163528A (ja) | 半導体装置の製造方法 | |
KR20010008560A (ko) | 반도체소자의 소자분리막 형성방법 | |
JP2000306990A (ja) | 半導体装置の製造方法 | |
KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
KR100782789B1 (ko) | 반도체 소자의 제조 방법 | |
KR100801724B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100478266B1 (ko) | 반도체 제조 장치에서의 소자 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |