KR100801053B1 - 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 - Google Patents
소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 Download PDFInfo
- Publication number
- KR100801053B1 KR100801053B1 KR1020060105097A KR20060105097A KR100801053B1 KR 100801053 B1 KR100801053 B1 KR 100801053B1 KR 1020060105097 A KR1020060105097 A KR 1020060105097A KR 20060105097 A KR20060105097 A KR 20060105097A KR 100801053 B1 KR100801053 B1 KR 100801053B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- trench
- forming
- mask
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000005388 borosilicate glass Substances 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000005360 phosphosilicate glass Substances 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 88
- 239000010408 film Substances 0.000 description 69
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 241000519995 Stachys sylvatica Species 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법에 있어서, 기판 상에 상기 기판을 부분적으로 노출시키는 마스크 패턴을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성한다. 상기 트렌치 내측 표면 부위에 불순물을 도핑한다. 상기 트렌치를 매립하는 소자 분리막을 형성한다. 상기 소자 분리막에 의해 한정된 액티브 영역 상에 포토 다이오드(photo diode) 및 트랜지스터(transistor)를 포함하는 단위 픽셀들(unit pixels)을 형성한다. 상기 트렌치 내측 표면에 불순물 확산 영역이 형성됨으로써, 소자 분리막 표면에 잔류하는 전자가 포토 다이오드로 유입되는 것을 막아 백점 및 다크 레벨(dark level)을 감소시킬 수 있다.
Description
도 1 내지 도 9는 본 발명의 일 실시예에 따른 소자 분리 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 10 내지 도 12는 도 1 내지 도 9에 따른 소자 분리 방법을 이용한 이미지 소자의 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 패드 절연막
104 : 제1 마스크막 106 : 제2 마스크막
108 : 제1 마스크 패턴 110 : 제2 마스크 패턴
112 : 마스크 패턴 구조물 114 : 패드 절연막 패턴
116 : 트렌치
118 : 불순물이 도핑된 실리콘 박막
120 : 불순물 확산 영역 122 : 희생막 패턴
124 : 열 산화막 126 : 라이너
128 : 소자 분리 패턴
128 : 소자 분리 패턴
본 발명은 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법에 관한 것이다. 보다 상세하게는, 소자 분리 방법 및 이를 이용한 CMOS(Complementary Metal Oxide Semiconductor) 이미지 소자의 형성 방법에 관한 것이다.
이미지 센서(image sensor)는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 모듈로서, 그 영상 신호를 저장, 전송 및 디스플레이 장치로 표시하기 위하여 사용한다. 이미지 센서는 실리콘 반도체를 기반으로 한 고체 촬상 소자(Charge Coupled Device : CCD, 이하 'CCD'라 나타낸다)와 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor : CMOS, 이하 'CMOS'라 나타낸다)로 크게 두 가지로 분류된다.
CCD는 다수의 MOS 커패시터를 포함하며 상기 MOS 커패시터는 광에 의해 생성되는 전하를 이동시킴으로써 동작된다. 반면, CMOS 이미지 센서는 다수의 단위 픽셀 및 상기 단위 픽셀의 출력 신호를 제어하는 CMOS 회로에 의해 구동된다.
상기 CCD는 그 구동 방식이 복잡하고 전력 소모가 크며 제조 공정이 복잡할 뿐만 아니라, 신호 프로세스 회로(signal processing circuit)를 상기 CCD칩 내에 집적시키기가 어려워 하나의 칩으로 제조하기 어렵다. 한편, 상기 CMOS 이미지 센서는 기존의 상용되고 있는 CMOS 기술에 의해 제작이 가능하므로, 근래에는 제조가 용이한 CMOS 이미지 센서에 대한 연구 개발이 주로 진행되고 있다.
상기 CMOS 이미지 센서는 이미지를 촬상하는 액티브 픽셀 영역과 상기 액티브 픽셀 영역의 출력 신호를 컨트롤하기 위한 CMOS 로직 영역을 포함한다. 상기 액 티브 픽셀 영역은 포토 다이오드 및 MOS 트랜지스터로 구성되고, 상기 CMOS 로직 영역은 다수의 CMOS 트랜지스터들로 구성된다.
상기 액티브 픽셀 영역은 소자 분리 패턴에 의해 한정된다. 종래에는 상기 소자 분리 패턴을 LOCOS(Local Oxidation Of Silicon) 공정으로 형성하였으나, 근래에는 TI(Trench Isolation) 방법으로 형성하고 있다.
또한, 상기 CMOS 이미지 센서의 집적도가 향상됨에 따라, 혼색(cross talk)을 방지하기 위하여 더욱 깊은 트렌치를 이용하는 DTI(Deep Trench Isolation) 공정을 수행하여 소자 분리 패턴을 사용하고 있다.
그러나, DTI 구조의 소자 분리 패턴을 사용하면, 상기 소자 분리 패턴 표면의 전자가 포토 다이오드로 유입될 수 있으며, 상기 유입된 전자에 의해 백점이 생성되거나 다크 레벨(dark level)이 향상될 수 있다.
또한, 상기 트렌치가 깊어짐으로써 상기 트렌치 내부를 완전히 매립하는 데에도 한계가 있어, 상기 소자 분리 패턴 내에 형성된 심(seam) 또는 보이드(void)가 상기 소자 분리 패턴 외부로 노출되어 상기 이미지 소자의 특성을 저하시킬 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 심 또는 보이드의 생성을 억제하고, 내부 또는 표면에 잔류하는 전자가 액티브 영역으로 유입되는 것을 방지하는 소자 분리 방법을 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 상기 소자 분리 패턴을 이용한 이미지 소자의 형성 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 소자 분리 방법에 있어서, 기판 상에 상기 기판을 부분적으로 노출시키는 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성한다. 상기 트렌치 내측 표면 부위들에 불순물 확산 영역을 형성한다. 상기 트렌치를 매립하는 소자 분리막을 형성한다.
본 발명의 일 실시예에 따르면, 상기 트렌치 내측 표면들 부위에 형성된 불순물 확산 영역은, 상기 트렌치의 내측 표면들 상에 불순물을 포함하는 실리콘 박막을 형성하고, 상기 불순물을 포함하는 실리콘 박막을 열처리함으로써 형성된다. 상기 열처리는 질소를 포함하는 가스 분위기 하에서 수행될 수 있다. 상기 불순물은 3족 원소를 포함할 수 있다. 상기 불순물을 포함하는 실리콘막은 BSG(Boro-Silicate Glass)를 포함할 수 있으며, 화학 기상 증착(chemical vapor deposition) 또는 열적 확산(thermal diffusion) 공정으로 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 소자 분리 방법에 있어서, 상기 마스크 패턴 상에, 상기 마스크 패턴과 다른 연마 선택비를 갖는 제2 마스크 패턴을 형성하고, 상기 트렌치를 매립하는 소자 분리막을 형성하기 이전에 상기 제2 마스크 패턴을 제거하는 공정을 더 포함할 수 있다. 상기 제2 마스크 패턴의 제거는, 상기 불순물이 도핑된 트렌치 내부를 매립하도록 상기 제2 마스크 패턴 상에 희생막을 형성하고, 상기 마스크 패턴이 노출되도록 평탄화 공정을 수행하여 제2 마스크 패턴 및 상기 희생막의 일부를 제거하며, 상기 희생막의 나머지 부분을 제거함으로써 수행될 수 있다. 상기 희생막은 BSG, PSG(phospho-silicate glass), USG(undoped silicate glass), BPSG(borophosphorsilicate glass) 또는 ALD 실리콘 산화물(atomic layer deposition SiO2)을 포함할 수 있다. 상기 마스크 패턴은 질화물을 포함하고, 상기 제2 마스크 패턴은 산화물을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 소자 분리 방법에 있어서, 상기 트렌치 내측 표면에 불순물을 도핑한 후, 상기 트렌치의 손상 부위를 치유하기 위하여 상기 트렌치 표면을 열산화 처리하고, 상기 산화된 트렌치 표면을 따라 질화물을 포함하는 라이너(liner)를 더 형성할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 이미지 소자의 형성 방법에 있어서, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성한다. 상기 트렌치 내측 표면 부위들에 불순물 확산 영역을 형성한다. 상기 트렌치를 매립하는 소자 분리막을 형성한다. 상기 소자 분리막에 의해 한정된 액티브 영역 상에 포토 다이오드(photo diode) 및 트랜지스터들(transistors)을 포함하는 단위 픽셀들(unit pixels)을 형성한다.
본 발명의 일 실시예에 따르면, 상기 트렌치 내측 표면들 부위에 불순물 확산 영역은, 상기 트렌치의 내측 표면들 상에 불순물을 포함하는 실리콘 박막을 형성하고, 상기 불순물을 포함하는 실리콘 박막을 열처리함으로써 형성될 수 있다. 상기 열처리는 질소를 포함하는 가스 분위기 하에서 수행될 수 있다. 상기 불순물 은 3족 원소를 포함할 수 있다. 상기 불순물을 포함하는 실리콘막은 BSG를 포함하며, 화학 기상 증착 또는 열적 확산 공정으로 형성될 수 있다.
본 발명의 다른 실시예에서 따르면, 이미지 소자의 형성 방법에 있어서, 상기 마스크 패턴 상에 상기 마스크 패턴과 다른 연마 선택비를 갖는 제2 마스크 패턴을 형성하고, 상기 트렌치를 매립하는 소자 분리막을 형성하기 이전에, 상기 제2 마스크 패턴을 제거하는 것을 더 수행할 수 있다. 상기 제2 마스크 패턴은, 상기 불순물 확산 영역이 형성된 트렌치 내부를 매립하도록 상기 제2 마스크 패턴 상에 희생막을 형성하고, 상기 마스크 패턴이 노출되도록 평탄화 공정을 수행하여 상기 제2 마스크 패턴 및 상기 희생막의 일부를 제거하며, 상기 희생 패턴의 나머지 부분을 제거함으로써 제거될 수 있다. 상기 희생막은 BSG, PSG, USG, BPSG 또는 ALD 실리콘 산화물을 포함할 수 있다. 상기 마스크 패턴은 질화물을 포함하고, 상기 제2 마스크 패턴은 산화물을 포함할 수 있다.
본 발명의 또 다른 실시예에서 따르면, 상기 이미지 소자의 형성 방법에 있어서, 상기 트렌치 내측 표면들에 불순물 확산 영역을 형성한 후, 상기 트렌치의 손상 부위를 치유하기 위하여 상기 트렌치 표면들을 열 산화 처리하고, 상기 산화된 트렌치 표면들을 따라 질화물을 포함하는 라이너를 더 형성할 수 있다.
상기와 같은 본 발명에 따르면, 트렌치 내측 표면 부위에 불순물을 도핑함으로써, 소자 분리막에 잔류하는 전자들이 액티브 영역으로 유입되는 것을 방지할 수 있다. 또한, 제2 마스크 패턴을 제거한 후 트렌치 내부를 소자 분리막으로 매립함으로써, 매립하여야 하는 부위의 종횡비가 감소하여 소자 분리막 내부의 심 또는 보이드의 생성을 억제할 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드 또는 패턴들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 막, 영역, 패드 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
이하, 본 발명에 따른 일 실시예에 따른 소자 분리 방법에 대해 상세하게 설명하면 다음과 같다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 소자 분리 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 1을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(100) 상에 패드 산화막(pad oxide layer, 102), 제1 마스크막(104) 및 제2 마스크막(106)을 순차적으로 형성한다.
상기 패드 산화막(102)은 이후 형성되는 질화막과 상기 반도체 기판(100) 사이의 스트레스(stress)를 감소시키기 위한 막이다. 상기 패드 산화막(102)은 얇은 두께로 열 산화(thermal oxidation) 또는 화학 기상 증착(chemical vapor deposition) 공정에 의해 형성될 수 있다.
이어서, 상기 패드 산화막(102) 상에 제1 마스크막(104)을 형성한다. 상기 제1 마스크막(104)은 질화물을 포함할 수 있으며, 본 실시예에서는 상기 제1 마스크막(104)으로 실리콘 질화막을 사용한다. 이때, 상기 제1 마스크막(104)은 약 800 내지 1,200Å의 두께를 갖는다.
계속해서, 상기 제1 마스크막(104) 상에 제2 마스크막(106)을 형성한다. 상기 제2 마스크막(106)은 상기 제1 마스크막(104)과 동일한 식각 물질에 대하여 연마 선택비를 갖는 물질을 포함한다. 예컨대, 상기 제1 마스크막(104)이 질화물을 포함하는 경우, 상기 제2 마스크막(106)은 산화물을 포함한다. 본 실시예에서는 상기 제2 마스크막(106)으로 실리콘 산화막을 사용한다. 이때, 상기 제2 마스크막(106)은 약 10,000 내지 14,000Å의 두께를 갖는다.
도 2를 참조하면, 상기 제2 마스크막(106) 상에 상기 제2 마스크막(106)을 부분적으로 노출시키는 포토레지스트 패턴(photoresist pattern, 도시되지 않음)을 형성한다.
상기 포토레지스트 패턴에 의해 노출되는 부위는 이후 소자 분리 패턴이 형성되는 부분이며, 상기 포토레지스트 패턴에 의해 마스킹되는 부위는 상기 소자 분리 패턴에 의해 액티브 영역으로 한정된다.
한편, 도시되어 있지는 않지만, 상기 포토레지스트 패턴을 형성하기 이전에, 상기 제2 마스크막(106) 상에 비정질 탄소막(Amorphous Carbon Layer; ACL) 및 유기 반사 방지막(Anti-Reflection Layer; ARL)을 순차적으로 더 형성할 수 있다. 상기 비정질 탄소막 및 유기 반사 방지막은 이후에 수행되는 사진 공정에서 난반사에 의해 포토레지스트 패턴 측벽 프로파일이 불량해지는 것을 방지하기 위해 제공되는 막이다. 특히, 상기 유기 반사 방지막은 실리콘 산질화막(SiON)일 수 있으며, 상기 포토레지스트 패턴이 제거되는 동안 제거될 수 있다.
계속해서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 마스크막(106) 및 제1 마스크막(104)을 순차적으로 식각하여, 상기 패드 산화막(102) 상에 제1 마스크 패턴(108) 및 제2 마스크 패턴(110)이 순차적으로 적층된 마스크 패턴 구조물(112)을 형성한다.
상기 마스크 패턴 구조물(112)을 형성한 후, 상기 포토레지스트 패턴을 에싱(ashing) 또는 스트립(strip) 공정에 의해 제거된다.
도 3을 참조하면, 상기 마스크 패턴 구조물(112)을 식각 마스크로 사용하여 상기 노출된 패드 산화막(102)을 식각하고, 계속해서 노출되는 반도체 기판(100)을 식각하여 패드 산화막 패턴(114) 및 트렌치(trench, 116)를 형성한다.
상기 식각 공정은 전면 이방성 식각 공정으로, 플라즈마 건식 식각(plasma dry etch)을 이용할 수 있다. 이때, 상기 트렌치(116)는 약 38,000Å 내지 42,000Å의 깊이로 매우 깊게 형성된다.
여기에서, 상기 마스크 패턴 구조물(112)을 이용하여 트렌치(116)를 형성하는 동안 상기 제2 마스크 패턴(110)의 일부가 식각될 수 있다. 통상 제2 마스크막(106)이 약 10,000 내지 14,000Å인 경우, 상기 트렌치(116)를 형성한 후, 제2 마스크 패턴(110)은 약 7,000Å의 두께를 가진다.
도 4를 참조하면, 상기 트렌치(116) 및 마스크 패턴 구조물(112)을 따라 불순물을 포함하는 실리콘 박막(118)을 형성한다.
예를 들어 보다 상세하게 설명하면, 상기 불순물이 3족 원소 중 하나일 수 있으며, 본 실시예에서는 붕소(B)를 상기 불순물로 사용한다. 우선, 상기 트렌치(116) 내측 및 마스크 패턴 구조물(112)의 프로파일을 따라 붕소를 포함하는 실리콘 박막(118)을 얇게 형성한다. 상기 붕소를 포함하는 실리콘 박막(118)은 BSG(Boro-silicate Glass)막일 수 있다.
상기 BSG막(118)은 열적 확산(thermal diffusion), 고주파 스퍼터링(high frequency sputtering) 또는 화학 기상 증착 공정에 의해 형성될 수 있다. 예를 들어 설명하면, 상기 BSG막(118)이 화학 기상 증착 공정에 의해 형성되는 경우, 0.2 내지 0.3 기압 하에서 실리콘 소스로 Tetraethyl-orthosilicate를 사용하고, 붕소 소스로 Tri-ethyl-borate를 사용할 수 있다.
이때, 상기 반응물의 유량 및 시간을 조절하여 상기 BSG막(118)의 두께를 조 절할 수 있다. 예컨대, 상기 반응 소스를 약 400 내지 500mg/min의 속도로, 약 15 내지 20초 동안 주입하면, 약 800 내지 1,200Å의 BSG막(118)을 형성할 수 있다.
도 5를 참조하면, 상기 BSG막(118)을 열처리(annealing)하여 상기 트렌치(116) 내측 표면에 불순물 확산 영역(120)을 형성한다. 상기 열처리는 질소를 포함하는 가스 분위기 하에서 750 내지 1,000의 온도로 약 30분 동안 수행될 수 있다.
보다 상세하게 설명하면, 상기 열처리 공정을 수행하는 동안, 상기 BSG막(118)의 붕소가 상기 트렌치(116) 내측 표면에 확산되어, 상기 트렌치(116) 내측 표면 부위에 붕소가 도핑되어 불순물 확산 영역(120)을 형성한다.
상기 트렌치(116) 내측 표면 부위의 붕소는 이후, 상기 트렌치(116)를 매립하는 소자 분리 패턴 표면 또는 내부에 잔류하는 전자가 이동하는 것을 미연에 차단시킬 수 있다.
도 6을 참조하면, 상기 트렌치(116) 내부를 매립하도록 상기 제2 마스크 패턴(110) 상에 희생막(도시되지 않음)을 형성한다.
상기 희생막은 갭 필(gap fill) 능력이 우수한 산화물을 포함할 수 있으며, 상기 산화물로는 USG(Undoped Silicate Glass), BPSG(Boro-Phosphor-Silicate Glass), O3-TEOS USG(O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass), ALD SiO2(Atomic layer deposition SiO2) 또는 고밀도 플라즈마(High Density Plasma : HDP) 산화물 등을 들 수 있다.
한편, 다른 실시예에 따르면, 상기 도 4에서 상기 BSG막(118)이 상기 트렌치(116) 내부를 완전하게 매립하여 따로 희생막을 형성하지 않을 수 있다. 이 경우, 상기 트렌치(116) 내부를 매립하는 BSG막(118) 중 상기 트렌치(116) 내측과 접한 부위의 BSG막(118)에 의해 상기 트렌치(116) 내측 표면 부위에 붕소를 도핑할 수 있는 동시에, 상기 희생막을 따로 형성하는 공정을 생략할 수 있다.
계속해서, 상기 제2 마스크 패턴(110)의 상부면이 노출되도록 상기 희생막 상부면을 연마하여 희생막 패턴(122)을 형성한다.
도 7을 참조하면, 제1 마스크 패턴(108)의 상부면이 노출될 때까지 상기 희생막 패턴(122) 및 제2 마스크 패턴(110)을 함께 연마한다.
상기 제2 마스크 패턴(110)이 약 7,000Å의 두께를 가짐으로, 상기 제2 마스크 패턴(110)을 제거하지 않고, 이후 트렌치(116) 내부를 소자 분리막으로 매립하게 되면, 제2 마스크 패턴(110)에 의해 매립해야하는 부분의 종횡비가 더욱 커져 상기 소자 분리막 내부에 심(seam) 또는 보이드(void)가 생성되어 이후 트랩 사이트(trap site)로 제공될 수 있다. 따라서, 상기 제2 마스크 패턴(110)을 제거함으로써 상기 종횡비를 감소시킬 수 있으며, 심 또는 보이드의 생성을 억제할 수 있다.
이때, 전술한 바와 같이 상기 제2 마스크 패턴(110)은 산화물을 포함하며, 상기 희생막 패턴(122)도 산화물을 포함하여 연마 선택비가 작다. 그러나, 상기 제1 마스크 패턴(108)은 질화물을 포함하고 있어 상기 제2 마스크 패턴(110) 및 희생막 패턴(122)과 큰 연마 선택비를 갖는다. 따라서, 상기 제1 마스크 패턴(108)의 상부면을 연마 종점으로 사용할 수 있다.
이어서, 상기 트렌치(116) 내부에 잔류하는 희생막 패턴(122)을 습식 식각을 이용하여 완전하게 제거한다. 이로써, 제1 마스크 패턴(108) 및 상기 내측에 불순물 확산 영역(120)이 형성된 트렌치(116)가 노출된다.
도 8을 참조하면, 상기 트렌치(116) 내측 표면을 열 산화 처리시킨다. 상기 열 산화는 상기 트렌치(116)를 플라즈마 건식 식각으로 식각함으로써 상기 트렌치(116) 표면이 손상되는데, 상기 손상된 트렌치(116) 표면을 치유하기 위하여 수행된다. 이로써, 상기 트렌치(116) 내측 표면에 얇은 열 산화막(124)이 형성된다.
계속해서, 열 산화막(124), 패드 산화막 패턴(114) 및 제1 마스크 패턴(108)의 표면을 따라 질화물을 포함하는 라이너(liner, 126)를 형성한다. 상기 라이너(126)는 이후 공정에 의해 상기 트렌치(116) 내에 매립되는 소자 분리막 내부의 스트레스를 감소시키며, 불순물이 침투하는 것을 방지하기 위해 형성된다.
도 9를 참조하면, 상기 트렌치(116) 내부를 매립하기 위하여 상기 제1 마스크 패턴(108) 상에 소자 분리막을 형성한다.
상기 소자 분리막은 갭 필(gap fill) 능력이 우수한 산화물을 포함할 수 있으며, 상기 산화물로는 USG, BPSG, O3-TEOS USG, ALD SiO2 또는 고밀도 플라즈마(High Density Plasma : HDP) 산화물 등을 들 수 있다.
바람직하게는, SiH4, O2 및 Ar 가스를 플라즈마 소스로 이용하여 고밀도 플라즈마를 발생시킴으로써 고밀도 플라즈마 산화막을 형성한다. 이때, 트렌치(116) 의 내부에 균열이나 보이드가 생성되지 않도록 고밀도 플라즈마 산화막의 갭 매립 능력을 향상시켜 트렌치(116)를 매립한다.
필요한 경우, 상기 소자 분리막을 약 800 내지 1050℃의 고온 및 불활성 가스 분위기 하에서 열처리(annealing) 공정을 수행하여 상기 산화물을 치밀화(densification)시켜 후속하는 세정 공정에 대한 습식 식각율을 낮출 수 있다.
계속해서, 상기 제1 마스크 패턴(108)의 상부면이 노출되도록 상기 소자 분리막의 상부를 연마하여 소자 분리 패턴(128)을 형성할 수 있다.
상기 연마 공정으로는 에치백(etch back) 또는 화학 기계적 연마 공정(chemical mechanical polishing)을 사용할 수 있다.
또한, 상세하게 도시되어 있지 않지만, 상기 소자 분리 패턴(128)을 형성한 후, 상기 제1 마스크 패턴(108) 및 패드 산화막 패턴(114)을 제거할 수 있다.
이하, 도 1 내지 도 9에 도시된 소자 분리 방법을 이용하여 이미지 소자를 형성하는 방법에 대하여 살펴보기로 한다.
도 10 내지 도 12는 도 1 내지 도 9에 도시된 소자 분리 방법을 이용한 이미지 소자의 형성 방법을 설명하기 위한 개략적인 공정 단면도이다.
도 10을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(200)을 마련하다. 상기 반도체 기판(200)은 P형 불순물이 고농도(P++층)로 도핑되어 있다. 이어서, P형 반도체 기판(200) 상에 에피텍시얼 성장 공정을 이용하여 P형 불순물이 저 농도로 도 핑된 P형 에피층(P-Epi층, 202)을 형성한다.
이어서, 도 1 내지 도 9에서 설명한 소자 분리 방법을 이용하여 상기 P-Epi층(202)에 소자 분리 패턴(210)을 형성한다.
이때, 상기 소자 분리 패턴(210)은 약 40,000Å의 깊은 두께를 가짐으로써 혼색 발생을 억제할 수 있다. 그리고, 상기 소자 분리 패턴(210)과 접하는 P-Epi층(202) 표면에는 불순물 확산 영역(204)이 형성되어 있어 상기 소자 분리 패턴(210)에 잔류하는 전자가 이후 포토 다이오드 영역으로 유입되는 것을 방지할 수 있다. 또한, 도 1 내지 도 9에서 설명한 바와 같이 마스크 패턴 구조물(도시되지 않음)의 일부를 제거한 후 소자 분리막(도시되지 않음)을 형성함으로써, 소자 분리 패턴(210) 내부에 보이드 및 심의 생성이 억제될 수 있다. 여기에서 설명되지 않은 도면 부호 206, 208은 각각 열 산화막 및 라이너이다.
상기 소자 분리 패턴(210)에 의해 액티브 픽셀 영역이 한정된다. 상기 액티브 픽셀 영역에는 1개의 포토 다이오드 및 4개의 트랜지스터들을 포함하는 단위 픽셀들이 형성된다.
도 11을 참조하면, 상기 액티브 픽셀 영역 상에 게이트 절연막(도시되지 않음), 게이트용 도전막(도시되지 않음) 및 마스크막(도시되지 않음)을 순차적으로 형성한다.
상기 게이트 절연막은 산화물을 포함하며 열 산화 또는 화학 기상 증착 공정을 수행하여 얇게 형성될 수 있다. 게이트용 도전막은 불순물이 도핑된 폴리실리콘 또는 금속을 포함할 수 있으며, 마스크막은 질화물을 포함할 수 있다.
이어서, 상기 마스크막을 패터닝하여 마스크 패턴들(216)을 형성한다. 상기 마스크 패턴들(216)을 식각 마스크로 사용하여 상기 도전막 및 게이트 절연막을 식각하여, 게이트 절연막 패턴들(212), 도전막 패턴들(214) 및 마스크 패턴들(216)이 순차적으로 적층된 게이트 전극들(212, 214, 216)을 형성한다.
이때, 상기 마스크 패턴들(216)은 상기 게이트 전극들(212, 214, 216)을 패터닝하기 위한 패턴으로도 기능하고, 이후 상기 도전막 패턴들(214)을 보호하는 기능도 수행한다.
각각의 단위 픽셀에는 4개의 게이트 전극들이 포함되며, 상기 게이트 전극들(212, 214, 216)은 트랜스퍼 게이트 전극(Transfer gate electrode), 리셋 게이트 전극(Reset gate electrode), 선택 게이트 전극(Selection gate electrode) 및 액세스 게이트 전극(Excess gate electrode)이다.
또한, 도시된 바와 같이 상기 게이트 전극들(212, 214, 216) 측벽에는 스페이서들(218)이 각각 형성될 수 있다.
도 12를 참조하면, 상기 게이트 전극들(212, 214, 216) 및 스페이서들(218)에 의해 노출된 P-Epi층(202) 일부 표면에 저 농도 N형 불순물층(N-층, 220)을 형성한다. 상기 N-층(220)은 상기 P-Epi층(202) 내에 형성되고, 상기 N-층(220)이 형성된 영역은 포토 다이오드 영역이다.
이어서, 상기 포토 다이오드 영역 표면에 P-Epi층(202)의 농도보다는 높고, P++층(200)의 농도보다는 낮은 농도의 P형 불순물층(P0층, 222)을 형성한다. 상기 P0 층(222)은 상기 N-층(220) 내에 형성된다.
이로써, 포토 다이오드(220)를 형성한다. 상기 포토 다이오드(220)는 저전압 포토 다이오드로써, 상기 트랜스퍼 게이트 전극의 일 측에 매립되어 형성된다.
한편, 상기 게이트 전극들(212, 214, 216)에 의해 노출된 P-Epi층(202) 다른 일부 표면에 고농도 N형 불순물층(N+층, 224)을 형성한다. 상기 N+층(224)은 상기 게이트 전극들의 소스 및 드레인 영역으로 기능하게 된다.
이로써, 상기 게이트 전극(212, 214, 216), 스페이서들(218) 및 소스/드레인 영역을 각각 포함하는 트랜지스터들을 형성할 수 있다. 즉, P-Epi층(202) 상에 포토 다이오드(222) 및 4개의 트랜지스터들을 포함하는 단위 픽셀들을 형성할 수 있다.
도시되어 있지는 않지만, 상기 P-Epi층(202) 상에 단위 픽셀들을 매립하는 제1 층간 절연막과 상기 제1 층간 절연막 상에 구비된 금속 배선을 형성한다. 상기 제1 층간 절연막은 다층 구조를 가질 수 있으며, 상기 금속 배선은 상기 제1 층간 절연막 내부에 포토 다이오드 영역과 중첩되지 않은 위치에 형성된다. 또한, 제1 상기 층간 절연막은 광투과성이 우수한 물질을 사용한다. 본 실시예에서는 상기 제1 층간 절연막이 실리콘 산화물(SiO2)을 포함한다. 이때, 상기 금속 배선들은 상기 단위 픽셀들의 소스/드레인 영역들에 전기적으로 연결된다.
계속해서, 상기 층간 절연막 상에 이너 렌즈를 형성한다. 보다 상세하게 설명하면, 우선, 이너 렌즈막을 형성하고, 상기 이너 렌즈막 상에 소정의 곡률을 갖 는 반구 형상을 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 이너 렌즈막을 식각하여 목적하는 사이즈 및 곡률을 갖는 이너 렌즈를 형성한다.
그리고, 상기 이너 렌즈 상에 제2 층간 절연막을 형성하고, 상기 제2 층간 절연막 상에 컬러 필터, 평탄층 및 마이크로 렌즈를 순차적으로 형성한다. 구체적으로, 상기 컬러 필터는 컬러 이미지를 구현하며, 상기 컬러 필터는 레드(R), 그린(G), 블루(B)로 염색된 포토레지스트를 상기 제2 층간 절연막 상에 형성한 후, 선택적으로 패터닝하여 형성한다.
이어서, 상기 컬러 필터 상에 평탄층을 형성하고, 상기 평탄층은 포토레지스트를 도포한 후, 열처리를 수행하여 형성한다. 또한, 선택적으로 마이크로 렌즈 표면상에 상기 마이크로 렌즈를 보호하기 위한 저온 산화막과 같은 캡핑막을 더 형성할 수 있다.
이로써, 이미지 소자를 형성할 수 있다. 이때, 상기와 같이 소자 분리 패턴(202)을 깊게 형성함으로써, 이미지 소자의 혼색(cross talk)을 방지할 수 있다.
또한, 트렌치(도시되지 않음) 내측 표면 부위에 불순물 확산 영역이 형성되어 있어 포토 다이오드로 전자가 유입되는 것을 억제할 수 있다. 이로써, 백점(white spot) 생성을 억제하고, 다크 레벨(dark level)을 감소시킬 수 있다.
그리고, 상기 트렌치 내에 소자 분리막을 매립하기 전에 마스크 패턴 구조물의 일부를 제거한 후 형성함으로써 소자 분리 패턴(210) 내의 보이드 및 심의 생성을 억제할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 소자 분리 패턴을 깊게 형성함으로써 혼색을 방지할 수 있으며, 트렌치 내측 표면 부위에 불순물을 도핑함으로써 백점 생성 및 다크 레벨 감소의 효과를 발생시킨다.
또한, 트렌치를 매립하기 전에 마스크 패턴 구조물의 일부를 제거함으로써, 상기 트렌치 내부를 매립하는 소자 분리 패턴 내의 보이드 및 심 생성이 억제된다.
따라서, 상기와 같은 소자 분리 패턴을 포함하는 이미지 소자의 신뢰성이 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (20)
- 기판 상에 상기 기판을 부분적으로 노출시키는 제1 마스크 패턴을 형성하는 단계;상기 제1 마스크 패턴 상에 상기 제1 마스크 패턴과 다른 연마 선택비를 갖는 제2 마스크 패턴을 형성하는 단계;상기 제1 마스크 패턴 및 제2 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치 내측 표면 부위들에 불순물 확산 영역을 형성하는 단계;상기 제2 마스크 패턴을 제거하는 단계; 및상기 트렌치를 매립하는 소자 분리막을 형성하는 단계를 포함하는 소자 분리 방법.
- 제1항에 있어서, 상기 트렌치 내측 표면들 부위에 불순물 확산 영역을 형성하는 단계는,상기 트렌치의 내측 표면들 상에 불순물을 포함하는 실리콘 박막을 형성하는 단계; 및상기 불순물을 포함하는 실리콘 박막을 열처리하는(annealing) 단계를 포함하는 것을 특징으로 하는 소자 분리 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제2항에 있어서, 상기 열처리는 질소를 포함하는 가스 분위기 하에서 수행되는 것을 특징으로 하는 소자 분리 방법.
- 제2항에 있어서, 상기 불순물은 3족 원소를 포함하는 것을 특징으로 하는 소자 분리 방법.
- 제4항에 있어서, 상기 불순물을 포함하는 실리콘 박막은 BSG(Boro-Silicate Glass)를 포함하며, 화학 기상 증착(chemical vapor deposition) 또는 열적 확산(thermal diffusion) 공정으로 형성되는 것을 특징으로 하는 소자 분리 방법.
- 삭제
- 제1항에 있어서, 상기 제2 마스크 패턴을 제거하는 단계는,상기 불순물 확산 영역이 형성된 트렌치 내부를 매립하도록 상기 제2 마스크 패턴 상에 희생막을 형성하는 단계;상기 제1 마스크 패턴이 노출되도록 평탄화 공정을 수행하여 상기 제2 마스크 패턴 및 상기 희생막의 일부를 제거하는 단계; 및상기 희생막의 나머지 부분을 제거하는 단계를 포함하는 것을 특징으로 소자 분리 방법.
- 제7항에 있어서, 상기 희생막은 BSG, PSG(phospho-silicate glass), USG(undoped silicate glass), BPSG(borophosphorsilicate glass) 또는 ALD 실리콘 산화물(atomic layer deposition SiO2)을 포함하는 것을 특징으로 하는 소자 분리 방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서, 상기 제1 마스크 패턴은 질화물을 포함하고, 상기 제2 마스크 패턴은 산화물을 포함하는 것을 특징으로 하는 소자 분리 방법.
- 제1항에 있어서, 상기 트렌치 내측 표면들에 불순물 확산 영역을 형성한 후,상기 트렌치의 손상 부위를 치유하기 위하여 상기 트렌치 표면들을 열 산화 처리하는 단계; 및상기 산화된 트렌치 표면들을 따라 질화물을 포함하는 라이너(liner)를 형성하는 단계를 포함하는 소자 분리 방법.
- 기판 상에 상기 기판을 부분적으로 노출시키는 마스크 패턴을 형성하는 단 계;상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치 내측 표면 부위들에 불순물 확산 영역을 형성하는 단계;상기 트렌치를 매립하는 소자 분리막을 형성하는 단계; 및상기 소자 분리막에 의해 한정된 액티브 영역 상에 포토 다이오드(photo diode) 및 트랜지스터들(transistors)을 포함하는 단위 픽셀들(unit pixels)을 형성하는 단계를 포함하는 이미지 소자의 형성 방법.
- 제11항에 있어서, 상기 트렌치 내측 표면들 부위에 불순물 확산 영역을 형성하는 단계는,상기 트렌치의 내측 표면들 상에 불순물을 포함하는 실리콘 박막을 형성하는 단계; 및상기 불순물을 포함하는 실리콘 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서, 상기 열처리는 질소를 포함하는 가스 분위기 하에서 수행되는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서, 상기 불순물은 3족 원소를 포함하는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제14항에 있어서, 상기 불순물을 포함하는 실리콘 박막은 BSG를 포함하며, 화학 기상 증착 또는 열적 확산 공정으로 형성되는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제11항에 있어서, 상기 마스크 패턴 상에 상기 마스크 패턴과 다른 연마 선택비를 갖는 제2 마스크 패턴을 형성하는 단계; 및상기 트렌치를 매립하는 소자 분리막을 형성하기 이전에, 상기 제2 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제16항에 있어서, 상기 제2 마스크 패턴을 제거하는 단계는,상기 불순물 확산 영역이 형성된 트렌치 내부를 매립하도록 상기 제2 마스크 패턴 상에 희생막을 형성하는 단계;상기 마스크 패턴이 노출되도록 평탄화 공정을 수행하여 상기 제2 마스크 패턴 및 상기 희생막의 일부를 제거하는 단계; 및상기 희생막의 나머지 부분을 제거하는 단계를 포함하는 것을 특징으로 이미지 소자의 형성 방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제16항에 있어서, 상기 마스크 패턴은 질화물을 포함하고, 상기 제2 마스크 패턴은 산화물을 포함하는 것을 특징으로 하는 이미지 소자의 형성 방법.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제11항에 있어서, 상기 트렌치 내측 표면들에 불순물 확산 영역을 형성한 후,상기 트렌치의 손상 부위를 치유하기 위하여 상기 트렌치 표면들을 열 산화 처리하는 단계; 및상기 산화된 트렌치 표면들을 따라 질화물을 포함하는 라이너를 형성하는 단계를 포함하는 이미지 소자의 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060105097A KR100801053B1 (ko) | 2006-10-27 | 2006-10-27 | 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 |
| US11/976,660 US20080102557A1 (en) | 2006-10-27 | 2007-10-26 | Method of forming an isolation layer and method of manufacturing an image device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060105097A KR100801053B1 (ko) | 2006-10-27 | 2006-10-27 | 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100801053B1 true KR100801053B1 (ko) | 2008-02-04 |
Family
ID=39330717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060105097A KR100801053B1 (ko) | 2006-10-27 | 2006-10-27 | 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080102557A1 (ko) |
| KR (1) | KR100801053B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101324084B1 (ko) | 2012-05-14 | 2013-10-31 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| KR20190056999A (ko) * | 2017-11-17 | 2019-05-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조 및 그 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8043884B1 (en) * | 2010-05-24 | 2011-10-25 | Nanya Technology Corporation | Methods of seamless gap filling |
| JP5450493B2 (ja) * | 2011-03-25 | 2014-03-26 | 株式会社東芝 | 半導体装置 |
| CN102751303A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 图像传感器制造方法以及图像传感器 |
| FR3019378A1 (fr) | 2014-03-25 | 2015-10-02 | St Microelectronics Crolles 2 | Structure d'isolement entre des photodiodes |
| US9653507B2 (en) * | 2014-06-25 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation shrinkage method for enhanced device performance |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| EP4250361A3 (en) * | 2016-12-13 | 2024-04-17 | STMicroelectronics (Research & Development) Limited | A charge storage cell and method of manufacturing a charge storage cell |
| JP2018181911A (ja) * | 2017-04-04 | 2018-11-15 | 浜松ホトニクス株式会社 | 光半導体装置 |
| US10475828B2 (en) * | 2017-11-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device structure with doping layer in light-sensing region |
| CN108257995A (zh) * | 2018-01-16 | 2018-07-06 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| KR102589608B1 (ko) | 2018-10-22 | 2023-10-16 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR102599049B1 (ko) | 2018-11-06 | 2023-11-06 | 삼성전자주식회사 | 이미지 센서 |
| US11424346B2 (en) * | 2020-06-30 | 2022-08-23 | Nanya Technology Corporation | Semiconductor device with programmable feature and method for fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212006B1 (ko) | 1996-02-06 | 1999-08-02 | 김영환 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20010026809A (ko) * | 1999-09-09 | 2001-04-06 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20040002137A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3325538B2 (ja) * | 1999-04-06 | 2002-09-17 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置の製造方法 |
| JP3439388B2 (ja) * | 1999-07-27 | 2003-08-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6548372B1 (en) * | 1999-08-23 | 2003-04-15 | Micron Technology, Inc. | Forming sidewall oxide layers for trench isolation |
| US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100652343B1 (ko) * | 2004-12-31 | 2006-11-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100721661B1 (ko) * | 2005-08-26 | 2007-05-23 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| KR100761829B1 (ko) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법 |
-
2006
- 2006-10-27 KR KR1020060105097A patent/KR100801053B1/ko not_active IP Right Cessation
-
2007
- 2007-10-26 US US11/976,660 patent/US20080102557A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212006B1 (ko) | 1996-02-06 | 1999-08-02 | 김영환 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20010026809A (ko) * | 1999-09-09 | 2001-04-06 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20040002137A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101324084B1 (ko) | 2012-05-14 | 2013-10-31 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| US8946796B2 (en) | 2012-05-14 | 2015-02-03 | Dongbu Hitek Co., Ltd. | Image sensor |
| KR20190056999A (ko) * | 2017-11-17 | 2019-05-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조 및 그 제조 방법 |
| US10658409B2 (en) | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. U. | Semiconductor structure and method of manufacturing the same |
| KR102193513B1 (ko) * | 2017-11-17 | 2020-12-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080102557A1 (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801053B1 (ko) | 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법 | |
| US10062728B2 (en) | Image sensor device and method | |
| KR100761829B1 (ko) | 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법 | |
| KR100399952B1 (ko) | 암전류를 감소시키기 위한 이미지센서의 제조 방법 | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20080157141A1 (en) | Cmos device and method of manufacturing the same | |
| JP2011129935A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| US20070063299A1 (en) | CMOS image sensor and method of manufacturing the same | |
| US20060273355A1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7592196B2 (en) | Method for fabricating a CMOS image sensor | |
| US20070148846A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| JP2022169429A (ja) | イメージセンサ及びその形成方法 | |
| US20100062559A1 (en) | Methods of manufacturing image sensors having shielding members | |
| KR20070034883A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7692225B2 (en) | CMOS image sensor | |
| US20090068784A1 (en) | Method for Manufacturing of the Image Sensor | |
| KR20100138087A (ko) | 이미지 센서 및 그 제조방법 | |
| JP2019029448A (ja) | 撮像装置、カメラおよび撮像装置の製造方法 | |
| KR100595899B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN100576511C (zh) | Cmos图像传感器的制造方法 | |
| CN107046044B (zh) | 一种图像传感器像素单元及其制造方法 | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| JP2017183668A (ja) | 固体撮像装置の製造方法 | |
| US20070155082A1 (en) | Method for Fabricating CMOS Image Sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |