FR3019378A1 - Structure d'isolement entre des photodiodes - Google Patents
Structure d'isolement entre des photodiodes Download PDFInfo
- Publication number
- FR3019378A1 FR3019378A1 FR1452482A FR1452482A FR3019378A1 FR 3019378 A1 FR3019378 A1 FR 3019378A1 FR 1452482 A FR1452482 A FR 1452482A FR 1452482 A FR1452482 A FR 1452482A FR 3019378 A1 FR3019378 A1 FR 3019378A1
- Authority
- FR
- France
- Prior art keywords
- trench
- layer
- conductive material
- doped
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002019 doping agent Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005513 bias potential Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000006862 quantum yield reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne une structure d'isolement entre des photodiodes formées dans une couche semiconductrice (42) dopée d'un premier type de conductivité s'étendant sur un substrat semiconducteur (41) dopé du deuxième type de conductivité, la structure d'isolement comprenant une tranchée (45) traversant la couche semiconductrice, les parois de la tranchée étant revêtues d'une couche isolante (49, 51, 53), la tranchée étant remplie d'un matériau conducteur (47) et étant bordée d'une zone à dopage P (55), plus dopée que la couche semiconductrice.
Description
B13221 - 13-GR3-1216 1 STRUCTURE D'ISOLEMENT ENTRE DES PHOTODIODES Domaine La présente description concerne le domaine des tranchées d'isolement et leur utilisation pour isoler une photodiode d'un capteur d'image.
Exposé de l'art antérieur De façon classique, un capteur d'image comprend matrice de pixels, chaque pixel comprenant un photosite qu'une photodiode et divers transfert, de remise à zéro, etc. Chaque photodiode comprend une région semiconductrice de photogénération de porteurs de charges. Lorsque la photodiode est éclairée, des charges photogénérées s'accumulent dans la région de photogénération et sont ensuite transférées vers un circuit de lecture par un transistor de transfert associé à la photodiode.
Pour éviter toute diaphotie (en anglais "crosstalk") entre pixels voisins, une tranchée d'isolement, couramment désignée par l'acronyme anglais DTI ("Deep Trench Isolation"), est formée autour de chaque photodiode du capteur d'image. La structure la plus simple d'isolement d'une 20 photodiode comprend une tranchée remplie d'oxyde de silicium. Cette structure présente des inconvénients. Notamment le courant photogénéré par la photodiode est plus faible que ce qu'il une tel transistors de lecture, de B13221 - 13-GR3-1216 2 devrait théoriquement être. De plus, le courant d'obscurité de la photodiode est élevé. Il serait souhaitable de prévoir une structure de tranchée d'isolement d'une photodiode telle que le courant d'obscurité de la photodiode soit aussi faible que possible et que l'intensité du courant photogénéré de cette photodiode soit aussi élevé que possible. Résumé Ainsi, un mode de réalisation prévoit une structure d'isolement entre des photodiodes formées dans une couche semiconductrice dopée d'un premier type de conductivité s'étendant sur un substrat semiconducteur dopé du deuxième type de conductivité, la structure d'isolement comprenant une tranchée traversant la couche semiconductrice, les parois de la tranchée étant revêtues d'une couche isolante, la tranchée étant remplie d'un matériau conducteur et étant bordée d'une zone à dopage P, plus dopée que la couche semiconductrice. Selon un mode de réalisation, le matériau conducteur est couplé à un contact de connexion à un potentiel de 20 polarisation négatif ou nul. Selon un mode de réalisation, l'épaisseur de la couche isolante est supérieure à 25 nm. Selon un mode de réalisation, la couche isolante comprend une couche d'oxyde thermique, une couche d'oxyde déposé 25 et une couche de nitrure de silicium. Selon un mode de réalisation, le matériau conducteur est du silicium polycristallin dopé. Selon un mode de réalisation, le premier type de conductivité est le type N. 30 Un mode de réalisation prévoit un procédé de fabrication d'une structure d'isolement comprenant les étapes successives suivantes : graver une tranchée dans un empilement de couches semiconductrices ; B13221 - 13-GR3-1216 3 implanter un dopant P à partir de la tranchée pour former une zone de type P bordant les parois de la tranchée ; former thermiquement une première couche d'oxyde sur les parois de la tranchée ; déposer une deuxième couche d'oxyde ; déposer une couche de nitrure de silicium ; et remplir la tranchée d'un matériau conducteur. Selon un mode de réalisation, le procédé de fabrication comprend en outre la formation d'un contact de 10 connexion à un potentiel de polarisation lié au matériau conducteur. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes 15 de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe schématique d'un exemple de tranchée d'isolement entre des photodiodes voisines ; la figure 2 correspond à la figure 2 de la demande de 20 brevet US 2009/266973 ; la figure 3 est une vue en coupe schématique d'un mode de réalisation d'une tranchée d'isolement entre des photodiodes voisines ; la figure 4 représente l'évolution de la densité de 25 trous au voisinage des parois de différents types de tranchées d'isolement ; la figure 5 représente la distribution du courant d'obscurité pour des photodiodes isolées par différents types de tranchées d'isolement ; 30 la figure 6 représente la quantité de trous dans une photodiode au voisinage de deux différents types de tranchées d'isolement en fonction du potentiel de polarisation appliqué au matériau conducteur remplissant ces tranchées ; et B13221 - 13-GR3-1216 4 les figures 7A à 7D sont des vues en coupe schématiques illustrant des étapes de fabrication d'un mode de réalisation d'une tranchée d'isolement. Par souci de clarté, de mêmes éléments ont été 5 désignés par de mêmes références aux différentes figures et les diverses figures ne sont pas tracées à l'échelle. Description détaillée La figure 1 est une vue en coupe schématique d'un exemple d'une tranchée d'isolement formée entre des photodiodes 10 voisines, tel que décrit dans la demande de brevet US 2010/289107 de la demanderesse. Chaque photodiode comprend, sur un substrat semiconducteur 1 dopé de type P, une région semiconductrice de photogénération 2 dopée de type N généralement surmontée d'une 15 couche semiconductrice 3 fortement dopée de type P (P+). Chaque photodiode est isolée latéralement des photodiodes voisines par une tranchée 5 remplie d'un matériau isolant 7, par exemple de l'oxyde de silicium. Une zone 8 dopée de type P est formée le long des parois de chaque tranchée 5. Les tranchées 5 s'étendent 20 depuis la surface de la structure jusque dans le substrat 1. Cette strucuture permet de réduire les inconvénients liés à l'utilisation d'une tranchée remplie d'oxyde de silicium. La figure 2 correspond à la figure 2 de la demande de brevet US 2009/266973 de la demanderesse. Cette figure est une 25 vue en perspective représentant schématiquement une photodiode 10 associée à un transistor vertical de transfert des charges photogénérées. La photodiode 10 et le transistor de transfert sont formés dans une couche semiconductrice 12 de type N qui s'étend sur un substrat semiconducteur 14 de type P. La grille 30 du transistor de transfert comprend une colonne 16 remplie d'un matériau conducteur 18 entouré d'une couche diélectrique 20. La colonne 16 traverse la couche 12 jusqu'au substrat 14 et est formée entre une région de photogénération de charges 22 de la couche 12 qui constitue la source du transistor et une région 24 35 de la couche 12 qui constitue le drain du transistor. La région B13221 - 13-GR3-1216 de photogénération 22 peut être surmontée d'une couche semiconductrice 26 fortement dopée de type P (P+). Un mur 28 en un matériau conducteur 30 revêtu d'une couche diélectrique 32 traverse la couche 12 jusqu'au substrat 5 14 et délimite latéralement l'ensemble de la photodiode 10 et du transistor de transfert. Des prolongements 34 du mur 28 s'étendent en direction de la grille 16, entre les régions 22 et 24 de la couche 12. Afin de stocker ou de transférer des charges photogénérées, un potentiel alternativement positif et négatif, par exemple -1 V et 2,5 V, est appliqué au matériau conducteur 18 de la grille 16 pendant que la photodiode 10 est en fonctionnement. L'application d'un potentiel négatif entraine un isolement entre les régions 22 et 24 et le stockage des charges dans la région de photogénération 22. L'application d'un potentiel positif entraine la formation d'un canal le long des parois de la grille et le transfert des charges stockées dans la région de photogénération 22 vers la région de drain 24 du transistor. Pour que l'action de la grille soit efficace, il faut que l'épaisseur de la couche diélectrique 20, et donc de la couche diélectrique 32, soit aussi faible que possible, typiquement inférieure à 15 nm. Ceci présente l'inconvénient que des rayons lumineux obliques arrivant dans la région de photogénération 22 et frappant les couches 20 et 32 sont partiellement perdus, ce qui dégrade le rendement quantique de la photodiode. Il serait souhaitable de prévoir une structure de tranchée d'isolement d'une photodiode telle que le courant d'obscurité de la photodiode soit aussi faible que possible et que l'intensité du courant photogénéré de cette photodiode soit aussi élevé que possible. La figure 3 est une vue en coupe schématique d'un mode de réalisation d'une tranchée d'isolement formée entre une photodiode et des photodiodes voisines partiellement représentées.
B13221 - 13-GR3-1216 6 Chaque photodiode comprend, sur un substrat semiconducteur 41 de type P, une région de photogénération 42 dopée de type N surmontée d'une région semiconductrice 43 fortement dopée de type P (P+). A titre d'exemple, le substrat 41 est en silicium et a une concentration en dopants comprise entre 1014 et 1019 at./cm3. La région 42 peut avoir une épaisseur comprise entre 0,3 et 3 fun et peut être formée par implantation/diffusion de dopants dans le substrat 41. La région 42 peut également être formée par épitaxie sur le substrat 41.
La concentration en dopants de la région de type N 42 peut être comprise entre 1015 et 5*1017 at./cm3. La concentration en dopants de la région de type P+ 43 peut être supérieure à 5*1019 at./cm3, cette région 43 pouvant être formée sur une épaisseur inférieure à 0,5 fun par implantation/diffusion de dopants dans la région 42. Chaque photodiode est isolée latéralement des photodiodes voisines par une tranchée périphérique 45 entourant les régions 43 et 42 et pénétrant dans le substrat 41. Chaque tranchée est remplie d'un matériau conducteur 47 entouré d'un revêtement isolant choisi pour réaliser un effet capacitif entre le substrat et le matériau conducteur séparés l'un de l'autre par le revêtement isolant. Dans l'exemple représenté, le revêtement isolant comprend successivement, de l'intérieur vers l'extérieur de la tranchée, une couche de barrière de diffusion 49, par exemple de nitrure de silicium ou d'oxynitrure de silicium, une couche d'oxyde de silicium déposé 51 et une couche d'oxyde de silicium thermique 53. Une zone 55 fortement dopée de type P (P+) entoure les parois de la tranchée isolée. Le matériau conducteur 47 remplissant la tranchée est lié à un contact 57. En fonctionnement, le contact 57 est couplé à un potentiel nul ou négatif, par exemple 0 ou -1 V. A titre d'exemple, la largeur de la tranchée 45 est comprise entre 0,1 et 0,5 gm, par exemple 0,35 gm. Le matériau 35 conducteur 47 peut être du silicium polycristallin dopé ayant B13221 - 13-GR3-1216 7 une concentration en dopants supérieure à 5*1018 at./cm3. La couche barrière de diffusion 49 peut être une couche de nitrure de silicium ou d'oxynitrure de silicium d'épaisseur comprise entre 0,2 et 0,5 nm, par exemple 0,25 nm. L'épaisseur de la couche d'oxyde déposé 51 peut être comprise entre 15 et 25 nm, par exemple 17,5 nm. L'épaisseur de la couche d'oxyde thermique 53 peut être comprise entre 5 et 10 nm, par exemple 7,5 nm. L'épaisseur totale des couches isolantes 49, 51 et 53 est supérieure à 25 nm, ce qui est suffisant pour que, en fonctionnement, des rayons lumineux obliques atteignant la couche 53 soient quasi totalement réfléchis et renvoyés dans la région de photogénération 42. Ainsi, le rendement quantique, donc le courant photogénéré, d'une photodiode isolée par une tranchée du type de celle de la figure 3, est plus élevé que celui d'une photodiode du type de celle de la figure 2. De plus, la présence de la couche barrière de diffusion 49 permet d'éviter toute diffusion des dopants du matériau conducteur 47 à travers les couches 49, 51 et 53. La figure 4 illustre l'évolution de la densité de trous H en at./cm3 dans la région de photogénération de charges d'une photodiode en fonction de la distance d en fun en partant de la paroi externe d'une tranchée d'isolement de la photodiode : - pour une tranchée remplie d'oxyde de silicium et bordée d'une zone p+ (courbe 61), - pour une tranchée isolée remplie d'un matériau conducteur du type de celle de la figure 2 polarisée à -1 V (courbe 62), et - pour une tranchée du type de celle de la figure 3 polarisée à 0 V (courbe 63).
Dans le cas de la courbe 61, la densité de trous est faible au voisinage immédiat de la tranchée, c'est-à-dire pour une distance d inférieure à 0,003 pin, puis croît jusqu'à une valeur de l'ordre de 2*10 18 at./cm3 avant de décroître lorsqu'on s'éloigne de la tranchée.
B13221 - 13-GR3-1216 8 Dans le cas de la courbe 62, la densité de trous part d'une valeur haute légèrement inférieure à 8*1018 at./cm3 au voisinage immédiat de la tranchée et décroît rapidement lorsqu'on s'éloigne de la tranchée.
Dans le cas de la courbe 63, la densité de trous part d'une valeur haute légèrement supérieure à 8*1018 at./cm3 au voisinage immédiat de la tranchée et décroît moins rapidement que dans le cas de la courbe 62 lorsqu'on s'éloigne de la tranchée.
La figure 5 représente la distribution P en % du courant d'obscurité Id en échelle linéaire arbitraire pour des photodiodes de matrices de pixels dans les trois cas suivants : - photodiodes isolées par des tranchées remplies d'oxyde de silicium et bordées d'une zone P+ du type de celle de la figure 1 (courbe 71), - photodiodes isolées par des tranchées isolées remplies d'un matériau conducteur du type de celle de la figure 2, polarisées à -1 V (courbe 72), et - photodiodes isolées par des tranchées isolées remplies d'un matériau conducteur et bordées d'une zone P+ du type de celle de la figure 3, polarisées à 0 V (courbe 73). On voit que, dans le cas de matrices de pixels dans lesquelles les photodiodes sont isolées les unes des autres par des tranchées du type de celle de la figure 3, polarisées à 0 V (courbe 73), le nombre de photodiodes ayant un faible courant d'obscurité est plus élevé que dans le cas où les photodiodes sont isolées par des tranchées remplies d'oxyde bordées d'une zone P+ (courbe 71) ou par des tranchées isolantes remplies d'un matériau conducteur et polarisées à -1 V (courbe 72).
A noter que, si on utilisait une tranchée du type de celle de la figure 3 en laissant flottant, c'est-à-dire non polarisé, le matériau conducteur 47, on aurait une distribution du courant d'obscurité proche de celle de la courbe 71. On n'obtiendrait donc pas l'un des avantages désirés, à savoir un faible courant d'obscurité.
B13221 - 13-GR3-1216 9 La figure 6 représente la quantité de trous Q en échelle linéaire arbitraire au voisinage d'une tranchée isolée du type de celle de la figure 2 (courbe 82) et d'une tranchée du type de celle de la figure 3 (courbe 83) en fonction du potentiel V en volts appliqué au matériau conducteur de ces tranchées. Dans le cas de la courbe 82, la quantité de trous est maximale pour un potentiel négatif égal à -0,3 V et chute fortement pour un potentiel de 0 V.
Dans le cas de la courbe 83, la quantité de trous est maximale et sensiblement constante pour des potentiels compris -1 V et 0 V, la quantité de trous diminuant pour des potentiels supérieurs à 0 V. En outre, la valeur maximale du nombre de trous de la courbe 83 est supérieure à celle de la courbe 82.
Ainsi, pour une utilisation optimale d'une tranchée isolante du type de celle de la figure 2, il faut polariser le matériau conducteur à un potentiel négatif alors que, pour une utilisation optimale d'une tranchée du type de celle de la figure 3, il suffit de polariser le matériau conducteur de cette tranchée à un potentiel de 0 V. Ceci permet d'éviter de devoir prévoir un potentiel d'alimentation négatif. Les figures 7A à 7D sont des vues en coupe schématiques illustrant des étapes de fabrication selon un mode de réalisation d'une tranchée d'isolement du type de celle de la figure 3. A l'étape illustrée en figure 7A, l'empilement semiconducteur du substrat 41 et des couches 42 et 43 a été revêtu successivement d'une couche isolante 91, d'une couche isolante 93 et d'une couche de masquage 95, et une tranchée 45 a été formée par gravure par plasma. La tranchée traverse les couches 95, 93, 91, 43 et 42 et pénètre dans le substrat 41. La largeur de la tranchée 45 peut être comprise entre 0,2 et 0,5 pin. La couche isolante 93 peut être une couche de nitrure de silicium dont l'épaisseur est comprise entre 80 et 100 nm, par exemple 90 nm. La couche isolante 91 peut être une couche B13221 - 13-GR3-1216 10 d'oxyde de silicium dont l'épaisseur est comprise entre 25 et 30 nm, par exemple 28 nm. La figure 7B représente la structure de la figure 7A après formation par implantation d'une zone 55 fortement dopée de type P (P+) le long des parois de la tranchée 45 et après réalisation d'une couche mince d'oxyde thermique 53 sur les parois internes de la tranchée. La zone 55 est formée par implantation oblique étape de diffusion. A d'atomes dopants de type P suivie d'une titre d'exemple, on pourra utiliser une implantation à partir de BF2 et de carbone. La couche d'oxyde de silicium 53 formée lors d'une étape d'oxydation thermique rapide peut avoir une épaisseur comprise entre 5 et 10 nm, par exemple 7,5 nm. En figure 7C, une couche isolante 51 puis une couche barrière de diffusion 49 ont été déposées de façon conforme sur la structure représentée en figure 7B. A titre d'exemple, la couche isolante 51 est une couche d'oxyde de silicium déposée par exemple, par dépôt chimique en phase vapeur utilisant un précurseur tel que le TEOS (pour "tétraéthylorthosilicate").
L'épaisseur de la couche isolante 51 peut être comprise entre 15 et 25 nm, par exemple 17,5 nm. La couche barrière de diffusion 49 peut être une couche de nitrure de silicium ou une couche d'oxynitrure de silicium d'épaisseur comprise entre 0,2 et 0,5 nm, par exemple 0,25 nm, la couche 49 pouvant être formée par dépôt chimique en phase vapeur. La figure 7D représente la structure de la figure 7C après remplissage de la tranchée 45 par un matériau conducteur 47 suivi d'un polissage mécanico-chimique de la surface supérieure de cette structure pour obtenir une surface plane. Le matériau conducteur 47 peut être du silicium polycristallin fortement dopé, par exemple de type P, formé par dépôt chimique en phase vapeur. Une étape supplémentaire de gravure des couches 91 et 93 peut être réalisée pour qu'une portion du matériau conducteur 35 47 dépasse de quelques dizaines de nanomètres au-dessus de la B13221 - 13-GR3-1216 11 couche 43 comme cela est illustré en figure 3. Un contact 57 d'application d'un potentiel au matériau conducteur 47 peut être formé sur cette portion de la tranchée (voir figure 3). Des modes de réalisation particuliers ont été décrits.
5 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que dans les figures 3 et 7A à 7D on ait représenté une photodiode comprenant une couche 43 fortement dopée de type P, c'est-à-dire une photodiode "pincée", une tranchée d'isolement telle que décrite ici peut être utilisée 10 pour isoler tous types de photodiodes connus. Par exemple, on pourra considérer une photodiode exempte de cette couche 43. Les valeurs numériques de dimensions et de dopages données dans la description précédente le sont uniquement à titre d'exemple non limitatifs. De plus, les types de 15 conductivité du substrat 41 et des couches 42 et 43 pourront tous être inversés. Les matériaux des couches et des régions décrits précédemment pourront être modifiés. Par exemple, bien que l'on ait décrit une couche semiconductrice en silicium, celle-ci 20 pourra également être réalisée en un autre matériau semiconducteur, par exemple du germanium ou un mélange silicium-germanium. Le revêtement isolant formé sur les parois de la tranchée n'est pas limité aux matériaux particuliers décrits ici, mais peut par exemple comprendre une couche d'oxyde 25 d'hafnium (Hf02). Les étapes du procédé de fabrication décrit en relation avec les figures 7A à 7D pourront être modifiées, échangées ou remplacées. Par exemple, la réalisation successive des couches d'oxyde 51 et 53 pourra être remplacée par une étape 30 de réalisation d'une unique couche d'oxyde. On pourra réaliser l'étape d'implantation pour former la zone 55 après avoir formé la couche d'oxyde thermique 53.
Claims (8)
- REVENDICATIONS1. Structure d'isolement entre des photodiodes formées dans une couche semiconductrice (42) dopée d'un premier type de conductivité s'étendant sur un substrat semiconducteur (41) dopé du deuxième type de conductivité, la structure d'isolement comprenant une tranchée (45) traversant la couche semiconductrice, les parois de la tranchée étant revêtues d'une couche isolante (49, 51, 53), la tranchée étant remplie d'un matériau conducteur (47) et étant bordée d'une zone à dopage P (55), plus dopée que la couche semiconductrice.
- 2. Structure d'isolement selon la revendication 1, dans laquelle le matériau conducteur (47) est couplé à un contact (57) de connexion à un potentiel de polarisation négatif ou nul.
- 3. Structure d'isolement selon la revendication 1 ou 2, dans laquelle l'épaisseur de la couche isolante (49, 51, 53) est supérieure à 25 nm.
- 4. Structure d'isolement selon l'une quelconque des revendications 1 à 3, dans laquelle la couche isolante comprend une couche d'oxyde thermique (53), une couche d'oxyde déposé (51) et une couche de nitrure de silicium (49).
- 5. Structure d'isolement selon l'une quelconque des revendications 1 à 4, dans laquelle le matériau conducteur (47) est du silicium polycristallin dopé.
- 6. Structure d'isolement selon l'une quelconque des 25 revendications 1 à 5, dans laquelle le premier type de conductivité est le type N.
- 7. Procédé de fabrication d'une structure d'isolement comprenant les étapes suivantes : graver une tranchée (45) dans un empilement de couches 30 semiconductrices (41, 42, 43) ; implanter un dopant P à partir de la tranchée pour former une zone de type P (55) bordant les parois de la tranchée ;B13221 - 13-GR3-1216 13 former thermiquement une première couche d'oxyde (53) sur les parois de la tranchée ; déposer une deuxième couche d'oxyde (51) ; déposer une couche de nitrure de silicium (49) ; et remplir la tranchée d'un matériau conducteur (47).
- 8. Procédé de fabrication selon la revendication 7, comprenant en outre la formation d'un contact (57) de connexion à un potentiel de polarisation lié au matériau conducteur.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1452482A FR3019378A1 (fr) | 2014-03-25 | 2014-03-25 | Structure d'isolement entre des photodiodes |
US14/644,795 US9419039B2 (en) | 2014-03-25 | 2015-03-11 | Photodiode insulation structure |
US14/973,344 US9825080B2 (en) | 2014-03-25 | 2015-12-17 | Photodiode insulation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1452482A FR3019378A1 (fr) | 2014-03-25 | 2014-03-25 | Structure d'isolement entre des photodiodes |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3019378A1 true FR3019378A1 (fr) | 2015-10-02 |
Family
ID=51210531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1452482A Pending FR3019378A1 (fr) | 2014-03-25 | 2014-03-25 | Structure d'isolement entre des photodiodes |
Country Status (2)
Country | Link |
---|---|
US (2) | US9419039B2 (fr) |
FR (1) | FR3019378A1 (fr) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595555B2 (en) * | 2015-05-04 | 2017-03-14 | Semiconductor Components Industries, Llc | Pixel isolation regions formed with conductive layers |
US9683890B2 (en) | 2015-06-30 | 2017-06-20 | Semiconductor Components Industries, Llc | Image sensor pixels with conductive bias grids |
FR3043250A1 (fr) | 2015-10-30 | 2017-05-05 | St Microelectronics Crolles 2 Sas | Capteur d'image |
CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
FR3049389A1 (fr) * | 2016-03-22 | 2017-09-29 | St Microelectronics Crolles 2 Sas | Mur d'isolement et son procede de fabrication |
US9799702B2 (en) * | 2016-03-24 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep trench isolation structure and method of forming same |
US9659989B1 (en) * | 2016-04-19 | 2017-05-23 | Omnivision Technologies, Inc. | Image sensor with semiconductor trench isolation |
WO2017187957A1 (fr) | 2016-04-25 | 2017-11-02 | ソニー株式会社 | Élément d'imagerie à semi-conducteurs, son procédé de fabrication, et dispositif électronique |
KR20180079518A (ko) | 2016-12-30 | 2018-07-11 | 삼성전자주식회사 | 씨모스 이미지 센서 |
KR102401583B1 (ko) | 2017-03-29 | 2022-05-24 | 삼성전자주식회사 | 이미지 센서 |
KR20190011977A (ko) * | 2017-07-26 | 2019-02-08 | 주식회사 디비하이텍 | 후면 조사형 이미지 센서 및 그 제조 방법 |
WO2019093150A1 (fr) * | 2017-11-09 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | Élément de capture d'image et appareil électronique |
FR3074962A1 (fr) | 2017-12-08 | 2019-06-14 | Stmicroelectronics (Crolles 2) Sas | Dispositif electronique capteur d'images |
FR3077927B1 (fr) | 2018-02-13 | 2023-02-10 | St Microelectronics Crolles 2 Sas | Capteur d'images a eclairement par la face arriere |
CN109585479A (zh) * | 2018-11-30 | 2019-04-05 | 长江存储科技有限责任公司 | 一种半导体器件及其形成方法 |
FR3091787A1 (fr) | 2019-01-14 | 2020-07-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Capteur d'images à éclairement par la face arrière |
FR3092933B1 (fr) | 2019-02-14 | 2024-07-26 | St Microelectronics Crolles 2 Sas | Photodiode |
US11923465B2 (en) | 2019-12-19 | 2024-03-05 | Stmicroelectronics (Crolles 2) Sas | Photodiode comprising a memory area |
US12046615B2 (en) * | 2020-05-22 | 2024-07-23 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device including deep trench isolation structure comprising dielectric structure and copper structure and method of making the same |
KR20220005888A (ko) * | 2020-07-07 | 2022-01-14 | 삼성전자주식회사 | 이미지 센서 |
KR20220031807A (ko) | 2020-09-04 | 2022-03-14 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070102740A1 (en) * | 2005-11-10 | 2007-05-10 | International Business Machines Corporation | Deep trench contact and isolation of buried photodetectors |
US20080102557A1 (en) * | 2006-10-27 | 2008-05-01 | Dae-Woong Kim | Method of forming an isolation layer and method of manufacturing an image device using the same |
US20110156186A1 (en) * | 2009-12-28 | 2011-06-30 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
US20120033119A1 (en) * | 2010-08-09 | 2012-02-09 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
US20120280109A1 (en) * | 2011-05-05 | 2012-11-08 | Omnivision Technologies, Inc. | Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE512813C2 (sv) * | 1997-05-23 | 2000-05-15 | Ericsson Telefon Ab L M | Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet |
US6930336B1 (en) * | 2001-06-18 | 2005-08-16 | Foveon, Inc. | Vertical-color-filter detector group with trench isolation |
US7297995B2 (en) * | 2004-08-24 | 2007-11-20 | Micron Technology, Inc. | Transparent metal shielded isolation for image sensors |
KR100819711B1 (ko) * | 2006-12-27 | 2008-04-04 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
US8440495B2 (en) * | 2007-03-06 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing crosstalk in image sensors using implant technology |
FR2930676B1 (fr) | 2008-04-24 | 2011-07-22 | St Microelectronics Crolles 2 | Capteur d'image de tres faibles dimensions |
IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
FR2945672A1 (fr) | 2009-05-18 | 2010-11-19 | St Microelectronics Sa | Photodiode a controle de charge d'interface par implantation et procede associe. |
US9160949B2 (en) * | 2013-04-01 | 2015-10-13 | Omnivision Technologies, Inc. | Enhanced photon detection device with biased deep trench isolation |
-
2014
- 2014-03-25 FR FR1452482A patent/FR3019378A1/fr active Pending
-
2015
- 2015-03-11 US US14/644,795 patent/US9419039B2/en active Active
- 2015-12-17 US US14/973,344 patent/US9825080B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070102740A1 (en) * | 2005-11-10 | 2007-05-10 | International Business Machines Corporation | Deep trench contact and isolation of buried photodetectors |
US20080102557A1 (en) * | 2006-10-27 | 2008-05-01 | Dae-Woong Kim | Method of forming an isolation layer and method of manufacturing an image device using the same |
US20110156186A1 (en) * | 2009-12-28 | 2011-06-30 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
US20120033119A1 (en) * | 2010-08-09 | 2012-02-09 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
US20120280109A1 (en) * | 2011-05-05 | 2012-11-08 | Omnivision Technologies, Inc. | Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel |
Also Published As
Publication number | Publication date |
---|---|
US20150279878A1 (en) | 2015-10-01 |
US9419039B2 (en) | 2016-08-16 |
US20160104730A1 (en) | 2016-04-14 |
US9825080B2 (en) | 2017-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR3019378A1 (fr) | Structure d'isolement entre des photodiodes | |
EP2960951B1 (fr) | Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ | |
WO2018050996A1 (fr) | Photodiode de type spad | |
EP0426250B1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées | |
FR2930676A1 (fr) | Capteur d'image de tres faibles dimensions | |
EP3502047A1 (fr) | Transistor fet à nanofil à resistance de contact reduite | |
FR2780553A1 (fr) | Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee | |
FR2884351A1 (fr) | Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant. | |
FR2749977A1 (fr) | Transistor mos a puits quantique et procedes de fabrication de celui-ci | |
FR3060841A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
EP1722422A2 (fr) | Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant | |
FR2950735A1 (fr) | Dispositif semi conducteur a substrat soi et son procédé de fabrication | |
US20220310678A1 (en) | High reflectance isolation structure to increase image sensor performance | |
FR3043250A1 (fr) | Capteur d'image | |
FR3030113A1 (fr) | Capteur d'image eclaire et connecte par sa face arriere | |
FR3027156A1 (fr) | Photodiode pincee a faible courant d'obscurite | |
EP3664164A1 (fr) | Photodiode de type spad | |
WO2019155146A1 (fr) | Dispositif optoélectronique avec des composants électroniques au niveau de la face arrière du substrat et procédé de fabrication | |
FR2984607A1 (fr) | Capteur d'image a photodiode durcie | |
FR2533371A1 (fr) | Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure | |
FR2650122A1 (fr) | Dispositif semi-conducteur a haute tension et son procede de fabrication | |
FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
EP3740974B1 (fr) | Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre | |
FR2991502A1 (fr) | Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes | |
FR2911007A1 (fr) | Capteur d'image comprenant des pixels a un transistor |