FR3030113A1 - Capteur d'image eclaire et connecte par sa face arriere - Google Patents

Capteur d'image eclaire et connecte par sa face arriere Download PDF

Info

Publication number
FR3030113A1
FR3030113A1 FR1462456A FR1462456A FR3030113A1 FR 3030113 A1 FR3030113 A1 FR 3030113A1 FR 1462456 A FR1462456 A FR 1462456A FR 1462456 A FR1462456 A FR 1462456A FR 3030113 A1 FR3030113 A1 FR 3030113A1
Authority
FR
France
Prior art keywords
layer
semiconductor layer
stack
trenches
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1462456A
Other languages
English (en)
Inventor
Nayera Ahmed
Michel Marty
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1462456A priority Critical patent/FR3030113A1/fr
Priority to US14/840,665 priority patent/US9520435B2/en
Priority to CN201520727662.9U priority patent/CN204991712U/zh
Priority to CN201510600472.5A priority patent/CN105702690B/zh
Publication of FR3030113A1 publication Critical patent/FR3030113A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

L'invention concerne un capteur d'image comprenant une couche semi conductrice (1) ; un empilement (3) de couches isolantes (51, 53, 55) reposant sur la face arrière (F1) de la couche semiconductrice ; une portion de couche conductrice (59) s'étendant sur une partie de la hauteur de l'empilement (3) et affleurant au niveau de la surface exposée de l'empilement ; des doigts conducteurs isolés latéralement (57) s'étendant à travers la couche semiconductrice (1) à partir de sa face avant (F2) et pénétrant dans ladite portion de couche (59) ; des murs conducteurs isolés latéralement (25) séparant des zones de pixel, ces murs s'étendant à travers la couche semiconductrice (1) à partir de sa face avant (F2) et étant moins hauts que les doigts (57) ; et une structure d'interconnexion (5) reposant sur la face avant (F2) de la couche semiconductrice (1) et comportant des vias (13) en contact avec les doigts (57).

Description

B13846 - 14-GR3-0325 1 CAPTEUR D'IMAGE ÉCLAIRÉ ET CONNECTÉ PAR SA FACE ARRIÈRE Domaine La présente demande concerne un capteur d'image et son procédé de fabrication. Exposé de l'art antérieur On connaît des capteurs d'image comprenant une couche semiconductrice dont une première face, appelée face arrière, est destinée à recevoir un éclairement, et dont une deuxième face, appelée face avant, est revêtue d'une structure d'interconnexion. Des composants tels que des transistors sont également couramment formés du côté de la face avant. On considère ici de tels capteurs d'images dans lesquels des connexions isolées remontent de la structure d'interconnexion vers la face arrière à travers la couche semiconductrice. De telles connexions isolées sont généralement réalisées dans des ouvertures larges devant la largeur de murs d'isolement formés entre des zones de pixel du capteur d'image, les murs d'isolement étant réalisés à partir de la face avant et les ouvertures larges étant réalisées à partir de la face arrière. Ce type de capteur d'image présente divers inconvé20 nients à au moins certains desquels on vise à remédier ici.
3030113 B13846 - 14-GR3-0325 2 Résumé Ainsi, un mode de réalisation prévoit un capteur d'image comprenant une couche semiconductrice ; un empilement de couches isolantes reposant sur la face arrière de la couche 5 semiconductrice ; une portion de couche conductrice s'étendant sur une partie de la hauteur de l'empilement et affleurant au niveau de la surface exposée de l'empilement ; des doigts conducteurs isolés latéralement s'étendant à travers la couche semiconductrice à partir de sa face avant et pénétrant dans 10 ladite portion de couche ; des murs conducteurs isolés latéralement séparant des zones de pixel, ces murs s'étendant à travers la couche semiconductrice à partir de sa face avant et étant moins hauts que les doigts ; et une structure d'interconnexion reposant sur la face avant de la couche semiconductrice et 15 comportant des vias en contact avec les doigts. Selon un mode de réalisation, la couche semiconductrice est en silicium. Selon un mode de réalisation, l'empilement comprend successivement une première couche d'oxyde de silicium reposant 20 sur la face arrière, une couche de nitrure de silicium, et une deuxième couche d'oxyde de silicium. Selon un mode de réalisation, les murs traversent la première couche d'oxyde et pénètrent dans la couche de nitrure de silicium, les doigts traversent la première couche d'oxyde et 25 la couche de nitrure de silicium, et ladite portion de couche s'étend sur toute la hauteur de la deuxième couche d'oxyde. Selon un mode de réalisation, les murs et les doigts sont en silicium polycristallin dopé bordé d'une couche isolante.
30 Selon un mode de réalisation, la largeur des murs et des doigts est inférieure à 0,5 pin. Un mode de réalisation prévoit un procédé de fabrica- tion d'un capteur d'image comprenant les étapes successives suivantes : 3030113 B13846 - 14-GR3-0325 3 a) former un empilement de couches isolantes sur la face arrière d'une couche semiconductrice ; b) graver simultanément à partir de la face avant de la couche semiconductrice des premières tranchées et des 5 deuxièmes tranchées moins profondes que les premières, les premières tranchées pénétrant dans ledit empilement, les deuxièmes tranchées séparant des zones de pixel du capteur d'image ; c) former une couche isolante sur les parois des 10 premières et deuxièmes tranchées ; d) remplir les premières et deuxièmes tranchées d'un premier matériau conducteur ; e) sur la face avant de la couche semiconductrice, former une structure d'interconnexion comportant des vias en 15 contact avec le premier matériau conducteur remplissant chaque première tranchée ; f) graver une cavité dans l'empilement jusqu'à découvrir le premier matériau conducteur remplissant chacune des premières tranchées ; et g) remplir ladite cavité d'un deuxième matériau conducteur. Selon un mode de réalisation, à l'étape b), une couche de masquage comportant des premières et des deuxièmes ouvertures est formée sur la face avant, les premières ouvertures étant 25 plus larges que les deuxièmes ouvertures. Selon un mode de réalisation, ledit empilement comprend successivement une première couche d'oxyde de silicium reposant sur la face arrière, une couche de nitrure de silicium, et une deuxième couche d'oxyde de silicium, et, à l'étape b), 30 les premières tranchées sont gravées jusque dans la deuxième couche d'oxyde de silicium, la couche de nitrure servant de couche d'arrêt de gravure à l'étape f). Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 35 seront exposés en détail dans la description suivante de modes 3030113 B13846 - 14-GR3-0325 4 de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe représentant schématiquement un exemple de capteur d'image ; 5 la figure 2 est une vue en coupe représentant schéma- tiquement un mode de réalisation d'un capteur d'image ; et les figures 3A à 3E sont des vues en coupe schématiques illustrant des étapes successives d'un procédé de fabrication du capteur d'image de la figure 2.
10 Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait 15 référence à des qualificatifs de position tels que "gauche", "droite", "fond", "au-dessus", "au-dessous", "supérieur", "inférieur", etc., il est fait référence à la représentation des éléments concernés dans les figures auxquelles on se réfère. La figure 1 est une vue en coupe représentant schéma-20 tiquement un exemple de capteur d'image. Le capteur d'image comprend une couche semiconductrice 1 dopée de type P dont la face arrière Fl est destinée à recevoir un éclairement et est revêtue de couches isolantes 3, et dont la face avant F2 est revêtue d'une structure d'intercon25 nexion 5. L'ensemble de la couche semiconductrice 1, des couches isolantes 3, et de la structure d'interconnexion est monté sur un support 7, la structure d'interconnexion s'étendant entre ce support 7 et la couche semiconductrice 1. La structure d'interconnexion 5, dont une partie seulement est représentée, est 30 constituée à partir de portions de couches métalliques 9 séparées par des couches isolantes 11 traversées par des vias 13. A droite sur la figure 1, la couche semiconductrice 1 comprend des photodiodes 15 et des composants tels que des transistors formés du côté de la face avant F2. Deux photodiodes 35 15 correspondant à des pixels et la grille 17 d'un transistor 3030113 B13846 - 14-GR3-0325 5 sont représentées. Chaque photodiode comporte une couche 19 dopée de type N formée dans la couche semiconductrice 1. Les couches isolantes 3 servent d'antireflet et sont revêtues, en regard de chaque photodiode 15, d'un filtre de couleur 21 5 surmonté d'une lentille 23. Des murs 25 en un matériau conducteur 27 bordé d'une couche isolante 29 s'étendent à travers la couche semiconductrice 1 à partir de sa face avant F2 et séparent les photodiodes les unes des autres. Au niveau de la face avant F2, les composants du capteur d'image et le matériau 10 conducteur 27 des murs 25 sont en contact avec des vias 13 de la structure d'interconnexion 5. A gauche sur la figure 1, une connexion isolée 31 permet d'établir un contact entre un élément de la structure d'interconnexion 5 et un plot non représenté formé du côté de la 15 face arrière du capteur d'image. La connexion isolée 31 est constituée à partir d'une ouverture 33 dont les parois latérales sont revêtues d'une couche isolante 35, et d'une couche métallique 37 revêtant la couche isolante 35 et le fond de l'ouverture 33. L'ouverture 33 est plus large que les murs 25, 20 par exemple 100 fois plus large. L'ouverture 33 s'étend à partir de la face exposée de l'empilement 3 de couches isolantes jusqu'à la face avant F2 de la couche semiconductrice 1, et traverse une couche d'oxyde de silicium 39 formée dans la couche semiconductrice 1 du côté de sa face avant F2. Au fond de l'ouverture 33, la couche métallique 37 est en contact avec une couche 41 de silicium polycristallin dopé qui est connectée par des vias 13 à un élément de la structure d'interconnexion. En pratique, ce capteur d'image comprend de nombreuses connexions isolées 31, et, en vue de dessus, non représentée, ces connexions isolées 31 sont disposées autour d'une zone centrale du capteur d'image dans laquelle sont formés les photodiodes 15 et les composants associés. Pour fabriquer le capteur d'image de la figure 1, les murs 25 sont formés à partir de la face avant F2 de la couche 35 semiconductrice 1, puis la structure d'interconnexion est formée 3030113 B13846 - 14-GR3-0325 6 sur cette face F2. L'ensemble de la couche semiconductrice 1 et de la structure d'interconnexion 5 est alors monté sur le support 7 de la façon représentée en figure 1. Ensuite seulement des ouvertures 33 sont réalisées par gravure ionique réactive à 5 partir de la face exposée de l'empilement 3, ou face arrière du capteur, et des connexions isolées 31 sont formées dans ces ouvertures 33. Ce procédé de fabrication implique de prévoir une succession d'étapes réalisées à partir de la face arrière du 10 capteur pour former les ouvertures 33 et les connexions isolées 31 allant de cette face arrière à la face avant F2 de la couche semiconductrice. Ceci rend complexe le procédé de fabrication du capteur et entraîne plusieurs inconvénients. Du fait que les ouvertures sont réalisées à partir de la face arrière du capteur 15 et qu'elles ont une largeur importante, couramment plus de 50 fun de côté ou de diamètre, il est difficile d'obtenir un capteur dont la face arrière est plane ce qui rend complexe la formation des filtres 21 et des lentilles 23 sur cette face. La formation des ouvertures 33 par gravure ionique réactive introduit des 20 charges fixes dans la couche semiconductrice 1 et dans des composants du capteur ce qui perturbe son bon fonctionnement. De plus, lors de la gravure des ouvertures 33, la couche 41 de silicium polycristallin peut être surgravée ce qui peut dégrader la qualité de la connexion électrique entre la structure 25 d'interconnexion 5 et la connexion isolée 31. La figure 2 est une vue en coupe représentant schématiquement un mode de réalisation d'un capteur d'image. Le capteur d'image comprend, sur un support 7, une structure d'interconnexion 5, une couche semiconductrice 1 dopée 30 de type P, et un empilement 3 de couches isolantes. Ces éléments 1, 3, 5 et 7 sont disposés les uns par rapport aux autres de la même façon qu'en figure 1. Plus particulièrement, dans cet exemple, l'empilement 3 comprend successivement des couches isolantes 51, 53 et 55, la couche 51 reposant sur la face arrière Fl de la couche semiconductrice 1.
3030113 B13846 - 14-GR3-0325 7 A droite sur la figure 2, le capteur comprend des photodiodes 15, des composants tels que des transistors, des murs 25 séparant les photodiodes, et des filtres 21 reposant sur l'empilement 3 en regard des photodiodes, chaque filtre étant 5 surmonté d'une lentille 23. Comme cela a été décrit précédemment, les murs 25 sont un matériau conducteur 27 bordé d'une couche isolante 29 et s'étendent à travers la couche semiconductrice 1 à partir de sa face avant F2. Dans cet exemple, les murs 25 pénètrent dans la couche isolante 53 de l'empilement 3. Au 10 niveau de la face avant F2, des composants du capteur d'image et les murs 25 sont connectés à des vias 13 de la structure d'interconnexion 5. A gauche sur la figure 2, des doigts 57 en le matériau conducteur 27 bordé latéralement d'une couche isolante 29 15 permettent d'établir un contact entre un élément de la structure d'interconnexion 5 et un plot métallique 59 formé du côté de la face arrière du capteur. Chaque doigt 57 s'étend à partir de la face avant F2 de la couche semiconductrice 1 et pénètre dans le plot 59, la portion du doigt pénétrant dans le plot n'étant pas 20 bordée par la couche isolante 29. Le plot métallique 59 affleure au niveau de la face arrière du capteur, et, dans cet exemple, s'étend sur toute la hauteur de la couche isolante 55. Du côté de la face avant F2, la couche semiconductrice 1 peut comprendre un évidement peu profond rempli d'un isolant 61 bordant une 25 portion inférieure de chaque doigt 57. Au niveau de la face avant F2 les doigts 57 sont connectés à un élément de la structure d'interconnexion 5 par des vias 13. Ainsi, ces doigts 57 servent de connexion isolée entre le plot 59 formé du côté de la face arrière du capteur et des vias 13 de la structure 30 d'interconnexion disposée du côté de la face avant F2 de la couche semiconductrice 1. Les figures 3A à 3E sont des vues en coupe schématiques illustrant des étapes successives d'un mode de réalisation du capteur d'image de la figure 2.
3030113 B13846 - 14-GR3-0325 8 La figure 3A représente une structure comprenant successivement une couche semiconductrice 1, un empilement 3 de couches isolantes successives 51, 53 et 55, et une poignée ou un support 63 tel qu'une tranche de silicium, la couche isolante 51 5 reposant sur une face Fl de la couche semiconductrice 1. Une couche de masquage 65 a été déposée sur la face F2 de la couche semiconductrice 1 opposée à sa face Fl. La couche de masquage 65 comporte des ouvertures 67 et 69 aux emplacements où l'on souhaite réaliser des doigts et des murs respectivement. Dans 10 cet exemple, la couche semiconductrice comprend un évidement peu profond rempli d'un isolant 61 formé du côté de la face F2, au-dessous des ouvertures 67. Des tranchées 71 et 73 sont formées simultanément à travers la couche semiconductrice 1 jusque dans l'empilement 3 des couches isolantes 51, 53 et 55 par gravure à 15 partir des ouvertures 67 et des ouvertures 69 respectivement. Les ouvertures 67 sont choisies plus larges que les ouvertures 69 de sorte que les tranchées 71 sont plus profondes que les tranchées 73. Dans cet exemple, les tranchées 71 traversent les couches isolante 51 et 53 et pénètrent dans la couche isolante 20 55, et les tranchées 73 traversent la couche isolante 51 et pénètrent dans la couche isolante 53. La couche semiconductrice 1 peut être en silicium, en germanium ou en tout autre matériau semiconducteur adapté à la réalisation d'un capteur d'image. Dans cet exemple, la couche 1 25 est dopée de type P. L'empilement 3 peut être constitué d'une couche 51 d'oxyde de silicium formée par oxydation thermique, d'une couche 53 de nitrure de silicium, et d'une couche 55 d'oxyde de silicium déposé. La largeur des tranchées 71 et 73 est par exemple inférieure à 2 pin, de préférence inférieure à 30 0,5 um, et peut être égale à 0,35 um et 0,2 pin respectivement. L'épaisseur de la couche semiconductrice 1 peut être comprise entre 2 et 5 pin, et est par exemple égale à 3 pin. L'épaisseur de la couche d'oxyde thermique 51 peut être comprise entre 5 et 20 nm, et est par exemple égale à 7,5 nm. L'épaisseur de la 35 couche de nitrure de silicium 53 peut être comprise entre 30 et 3030113 B13846 - 14-GR3-0325 9 80 nm, et est par exemple égale 55 nm. L'épaisseur de la couche d'oxyde déposé 55 peut être comprise entre 80 et 200 nm, et est par exemple égale à 100 nm. La figure 3B représente la structure de la figure 3A 5 après le dépôt d'une couche isolante 29 qui recouvre les parois des tranchées 71 et 73, suivi du dépôt d'une couche d'un matériau conducteur 27 qui remplit les tranchées 71 et 73. On forme ainsi des doigts 57 d'une connexion isolée et des murs conducteurs isolés 25. Le matériau 27, la couche isolante 29, et la 10 couche de masquage 65 ont été retirés de la face F2. Avant ou après la formation des murs 25 et des doigts 57, les composants du capteur d'image sont formés dans la couche semiconductrice 1 à partir de sa face F2. Ces composants incluent par exemple des photodiodes 15 comprenant chacune une couche 19 dopée de type N 15 s'étendant entre des murs 25 et des transistors dont une grille 17 est schématisée. A titre d'exemple, le matériau conducteur 27 peut être du silicium polycristallin fortement dopé, par exemple de type P, dans lequel la concentration en atomes dopants peut être 20 supérieure 1019 at.cm-3. La couche isolante 29 peut être constituée d'une couche d'oxyde de silicium revêtue d'une couche de nitrure de silicium servant de barrière de diffusion. L'épaisseur de la couche isolante 29 peut être comprise entre 5 et 30 nm, et est par exemple égale à 25 nm.
25 La figure 3C représente la structure de la figure 3B après formation d'une structure d'interconnexion 5 sur la face F2 de la couche semiconductrice 1 par des étapes successives de dépôt et de gravure de couches isolantes 11 et de couches métalliques. Ces étapes sont effectuées de sorte que la 30 structure d'interconnexion 5 comprend des éléments, par exemple des vias 13, connectés à des composants du capteur d'image et au matériau conducteur 27 des murs 25 et des doigts 57. La figure 3D représente la structure de la figure 3C retournée et fixée sur une poignée ou un support 7 tel qu'une 35 tranche de silicium, la structure d'interconnexion 5 s'étendant 3030113 B13846 - 14-GR3-0325 10 entre le support 7 et la couche semiconductrice 1. Le support 63 a été retiré. Au-dessus des doigts 57, une cavité 79 a été gravée dans l'empilement isolant 3 de sorte qu'une portion du matériau conducteur 27 de chaque doigt 57 dépasse au-dessus du 5 fond de cette cavité 79. Dans cet exemple, la couche isolante 53 de l'empilement 3 sert de couche d'arrêt de gravure et la cavité 79 s'étend sur toute la hauteur de la couche isolante 55. La figure 3E représente la structure de la figure 3D après formation dans la cavité 79 d'un plot conducteur 59 10 comprenant par exemple une couche de tantale et/ou de nitrure de tantale surmontée d'une couche d'aluminium. Le plot 59 affleure au niveau de la surface exposée de l'empilement 3 et le capteur présente une face arrière plane. A des étapes suivantes non représentées, un ensemble d'un filtre de couleur 21 surmonté 15 d'une lentille 23 est formé sur la face arrière du capteur, en regard de chaque photodiode. Comme cela a été décrit précédemment en relation avec les figures 3A à 3E, dans le procédé de fabrication d'un capteur d'image du type de celui de la figure 2, des murs conducteurs 20 isolés 25 et des connexions isolées constituées à partir de doigts 57 sont formés simultanément à partir de la même face avant F2 d'une couche semiconductrice 1. Cette réalisation simultanée des murs conducteurs isolés 25 et des doigts 57 de connexion à partir de la face 25 avant du capteur présente de nombreux avantages. Tout d'abord, il en résulte une diminution du nombre d'étapes de fabrication d'un capteur d'image du type de celui de la figure 2 par rapport à un capteur du type de celui de la figure 1. Un autre avantage est que la face arrière du capteur est plane et donc que les 30 étapes de formation de filtres de couleur 21 et de lentilles 23 sur cette face sont plus simples à mettre en oeuvre que dans un capteur du type de celui de la figure 1. De plus, si on compare une connexion isolée du type de celle de la figure 1 avec une connexion isolée du type de celle 35 de la figure 2, des essais effectués par les inventeurs ont 3030113 B13846 - 14-GR3-0325 11 montré qu'une connexion isolée du type de celle de la figure 2 présente un résistance d'accès totale inférieure à celle d'une connexion isolée du type de celle de la figure 2. Ceci peut être attribué notamment au fait que la résistance de contact entre 5 des doigts conducteurs 57 d'une connexion isolée du type de celle de la figure 2 et des vias 13 d'une structure d'interconnexion 5 est particulièrement faible. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 10 l'art. En particulier on comprend que des doigts 57 peuvent servir de connexion isolée entre deux faces opposées d'une couche semiconductrice dans le cas où un dispositif autre qu'un capteur d'image est formé dans cette couche semiconductrice, par exemple un dispositif ne comprenant pas de photodiodes.
15 Les dimensions, les types de conductivité et les maté- riaux des diverses régions indiqués précédemment à titre d'exemple pourront être adaptés par l'homme de métier. Par exemple, la couche semiconductrice 1 pourra être dopée de type N, la couche 19 de chaque photodiode 15 étant alors dopée de 20 type P. On pourra également prévoir un empilement 3 de couches isolantes comprenant d'autres couches que celles indiquées précédemment. Des étapes du procédé de fabrication pourront être modifiées, ajoutées ou supprimées et l'ordre dans lequel ces 25 étapes sont effectuées pourra être adapté par l'homme de métier. En particulier, la largeur des ouvertures 69 et 71 pourra être adaptée en fonction de la profondeur des tranchées 71 et 73 que l'on souhaite réaliser et ces tranchées pourront pénétrer dans l'empilement 3 de couches isolantes jusqu'à des niveaux 30 différents de ceux indiqués précédemment. On pourra ne pas former d'isolant 61 dans la couche semiconductrice 1.

Claims (9)

  1. REVENDICATIONS1. Capteur d'image comprenant : une couche semiconductrice (1) ; un empilement (3) de couches isolantes (51, 53, 55) 5 reposant sur la face arrière (F1) de la couche semiconductrice ; une portion de couche conductrice (59) s'étendant sur une partie de la hauteur de l'empilement (3) et affleurant au niveau de la surface exposée de l'empilement ; des doigts conducteurs isolés latéralement (57) 10 s'étendant à travers la couche semiconductrice (1) à partir de sa face avant (F2) et pénétrant dans ladite portion de couche (59) ; des murs conducteurs isolés latéralement (25) séparant des zones de pixel, ces murs s'étendant à travers la couche 15 semiconductrice (1) à partir de sa face avant (F2) et étant moins hauts que les doigts (57) ; et une structure d'interconnexion (5) reposant sur la face avant (F2) de la couche semiconductrice (1) et comportant des vias (13) en contact avec les doigts (57). 20
  2. 2. Capteur d'image selon la revendication 1, dans lequel la couche semiconductrice (1) est en silicium.
  3. 3. Capteur d'image selon la revendication 2, dans lequel l'empilement comprend successivement une première couche d'oxyde de silicium (51) reposant sur la face arrière (F1), une 25 couche de nitrure de silicium (53), et une deuxième couche d'oxyde de silicium (55).
  4. 4. Capteur selon la revendication 3, dans lequel les murs (25) traversent la première couche d'oxyde (51) et pénètrent dans la couche de nitrure de silicium (53), les doigts 30 (57) traversent la première couche d'oxyde et la couche de nitrure de silicium, et ladite portion de couche (59) s'étend sur toute la hauteur de la deuxième couche d'oxyde (55).
  5. 5. Capteur selon l'une quelconque des revendications 1 à 4, dans lequel les murs et les doigts sont en silicium poly- 35 cristallin dopé (27) bordé d'une couche isolante (29). 3030113 B13846 - 14-GR3-0325 13
  6. 6. Capteur selon l'une quelconque des revendications 1 à 5, dans lequel la largeur des murs (25) et des doigts (57) est inférieure à 0,5 pin.
  7. 7. Procédé de fabrication d'un capteur d'image compre5 nant les étapes successives suivantes : a) former un empilement (3) de couches isolantes (51, 53, 55) sur la face arrière (F1) d'une couche semiconductrice ; b) graver simultanément à partir de la face avant (F2) de la couche semiconductrice des premières tranchées (71) et des 10 deuxièmes tranchées (73) moins profondes que les premières, les premières tranchées pénétrant dans ledit empilement, les deuxièmes tranchées séparant des zones de pixel du capteur d'image ; c) former une couche isolante (29) sur les parois des 15 premières et deuxièmes tranchées ; d) remplir les premières et deuxièmes tranchées d'un premier matériau conducteur (27) ; e) sur la face avant (F2) de la couche semiconductrice (1), former une structure d'interconnexion (5) comportant des 20 vias (13) en contact avec le premier matériau conducteur remplissant chaque première tranchée (71) ; f) graver une cavité (79) dans l'empilement jusqu'à découvrir le premier matériau conducteur (27) remplissant chacune des premières tranchées (71) ; et 25 g) remplir ladite cavité d'un deuxième matériau conducteur (59).
  8. 8. Procédé de fabrication selon la revendication 7, dans lequel, à l'étape b), une couche de masquage (65) comportant des premières (67) et des deuxièmes ouvertures (69) est 30 formée sur la face avant (F2), les premières ouvertures étant plus larges que les deuxièmes ouvertures (69).
  9. 9. Procédé selon la revendication 7 ou 8, dans lequel ledit empilement (3) comprend successivement une première couche d'oxyde de silicium (51) reposant sur la face arrière (F1), une 35 couche de nitrure de silicium (53), et une deuxième couche 3030113 B13846 - 14-GR3-0325 14 d'oxyde de silicium (55), et, à l'étape b), les premières tranchées sont gravées jusque dans la deuxième couche d'oxyde de silicium, la couche de nitrure servant de couche d'arrêt de gravure à l'étape f).
FR1462456A 2014-12-15 2014-12-15 Capteur d'image eclaire et connecte par sa face arriere Pending FR3030113A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1462456A FR3030113A1 (fr) 2014-12-15 2014-12-15 Capteur d'image eclaire et connecte par sa face arriere
US14/840,665 US9520435B2 (en) 2014-12-15 2015-08-31 Image sensor illuminated and connected on its back side
CN201520727662.9U CN204991712U (zh) 2014-12-15 2015-09-18 图像传感器
CN201510600472.5A CN105702690B (zh) 2014-12-15 2015-09-18 背侧照射和连接的图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1462456A FR3030113A1 (fr) 2014-12-15 2014-12-15 Capteur d'image eclaire et connecte par sa face arriere

Publications (1)

Publication Number Publication Date
FR3030113A1 true FR3030113A1 (fr) 2016-06-17

Family

ID=52469197

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1462456A Pending FR3030113A1 (fr) 2014-12-15 2014-12-15 Capteur d'image eclaire et connecte par sa face arriere

Country Status (3)

Country Link
US (1) US9520435B2 (fr)
CN (2) CN204991712U (fr)
FR (1) FR3030113A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3030113A1 (fr) * 2014-12-15 2016-06-17 St Microelectronics Crolles 2 Sas Capteur d'image eclaire et connecte par sa face arriere
KR102367384B1 (ko) 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102427639B1 (ko) 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
FR3074962A1 (fr) 2017-12-08 2019-06-14 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
KR20220008996A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 이미지 센서

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
US20100109113A1 (en) * 2008-11-05 2010-05-06 Hoon Jang Semiconductor device and method for manufacturing the same
US20100237451A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Solid-state imaging device and method for manufacturing same
US20110084350A1 (en) * 2009-10-14 2011-04-14 Kabushiki Kaisha Toshiba Solid state image capture device and method for manufacturing same
US20110207258A1 (en) * 2010-02-22 2011-08-25 Siliconfile Technologies Inc. Method for forming pad in wafer with three-dimensional stacking structure
US20120261783A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Back-side illuminated image sensor provided with a transparent electrode
US20140015600A1 (en) * 2012-07-12 2014-01-16 Kabushiki Kaisha Toshiba Solid-state imaging device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652313B2 (en) * 2005-11-10 2010-01-26 International Business Machines Corporation Deep trench contact and isolation of buried photodetectors
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
FR2969384A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Sa Capteur d'image a intermodulation reduite
KR20120135627A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
FR3030113A1 (fr) * 2014-12-15 2016-06-17 St Microelectronics Crolles 2 Sas Capteur d'image eclaire et connecte par sa face arriere

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
US20100109113A1 (en) * 2008-11-05 2010-05-06 Hoon Jang Semiconductor device and method for manufacturing the same
US20100237451A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Solid-state imaging device and method for manufacturing same
US20110084350A1 (en) * 2009-10-14 2011-04-14 Kabushiki Kaisha Toshiba Solid state image capture device and method for manufacturing same
US20110207258A1 (en) * 2010-02-22 2011-08-25 Siliconfile Technologies Inc. Method for forming pad in wafer with three-dimensional stacking structure
US20120261783A1 (en) * 2011-04-12 2012-10-18 Stmicroelectronics (Crolles 2) Sas Back-side illuminated image sensor provided with a transparent electrode
US20140015600A1 (en) * 2012-07-12 2014-01-16 Kabushiki Kaisha Toshiba Solid-state imaging device

Also Published As

Publication number Publication date
CN105702690B (zh) 2019-02-22
US9520435B2 (en) 2016-12-13
CN105702690A (zh) 2016-06-22
US20160172404A1 (en) 2016-06-16
CN204991712U (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
FR2954587A1 (fr) Procede de formation d'un capteur d'images eclaire par la face arriere
WO2018050996A1 (fr) Photodiode de type spad
US11670662B2 (en) Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
FR3019378A1 (fr) Structure d'isolement entre des photodiodes
FR2884351A1 (fr) Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant.
FR3049389A1 (fr) Mur d'isolement et son procede de fabrication
FR2839811A1 (fr) Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat
EP3660930A1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
FR3098988A1 (fr) Capteur d'image
FR2974239A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2845522A1 (fr) Circuit integre a couche enterree fortement conductrice
EP3629380A1 (fr) Structure de diode
EP3787007A1 (fr) Prise de contact sur du germanium
BE1022951B1 (fr) Détecteur hybride à faible bruit utilisant le transfert de charge
EP1292991B1 (fr) Procédé de fabrication d'un transistor MOS vertical à grille enterrée
FR2974238A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2974240A1 (fr) Capteur eclaire par la face arriere a isolement par jonction
EP1670066A1 (fr) Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR3057395A1 (fr) Capteur d'image a eclairement par la face arriere
FR2914489A1 (fr) Procede de fabrication de composants electroniques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160617