FR3098988A1 - Capteur d'image - Google Patents

Capteur d'image Download PDF

Info

Publication number
FR3098988A1
FR3098988A1 FR1908191A FR1908191A FR3098988A1 FR 3098988 A1 FR3098988 A1 FR 3098988A1 FR 1908191 A FR1908191 A FR 1908191A FR 1908191 A FR1908191 A FR 1908191A FR 3098988 A1 FR3098988 A1 FR 3098988A1
Authority
FR
France
Prior art keywords
substrate
region
pixel
vertical
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1908191A
Other languages
English (en)
Other versions
FR3098988B1 (fr
Inventor
Francois Roy
Andrej Suler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1908191A priority Critical patent/FR3098988B1/fr
Priority to US16/925,248 priority patent/US11901381B2/en
Priority to CN202021414996.8U priority patent/CN214336715U/zh
Priority to CN202010691031.1A priority patent/CN112242410A/zh
Publication of FR3098988A1 publication Critical patent/FR3098988A1/fr
Application granted granted Critical
Publication of FR3098988B1 publication Critical patent/FR3098988B1/fr
Priority to US18/391,222 priority patent/US20240128289A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Capteur d'image La présente description concerne un capteur d'image comprenant une pluralité de pixels (1) comportant chacun : une région photosensible (105) dopée d'un premier type de conductivité s'étendant verticalement dans un substrat semiconducteur (100) ; une région (110) de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible, s'étendant verticalement dans le substrat à partir d'une face supérieure (106) du substrat et étant disposée au-dessus de la région photosensible ; et un empilement vertical comprenant une grille verticale de transfert (115) et un mur vertical d'isolation électrique (116), l'empilement traversant le substrat et étant au contact de la région de collection de charges, la grille étant disposée du côté de la face supérieure du substrat et pénétrant dans le substrat plus profondément que la région de collection de charges. Figure pour l'abrégé : Fig. 1

Description

Capteur d'image
La présente description concerne de façon générale les circuits électroniques, et plus particulièrement les capteurs d'image, notamment les pixels des capteurs d'image.
On connaît des capteurs d'image comprenant une pluralité de pixels comportant chacun une zone ou région photosensible formée dans un substrat semiconducteur. Lorsque de la lumière est reçue par la région photosensible, des paires électron-trou sont générées dans la région photosensible, et soit les électrons photogénérés, soit les trous photogénérés, s'accumulent dans la région photosensible. Lors d'une phase de lecture, un dispositif de transfert de charges est commandé pour transférer les charges photogénérées accumulées dans la région photosensible vers une région semiconductrice dopée de collection de charges.
Dans des capteurs comprenant des pixels destinés à recevoir un éclairement par la face arrière du substrat, pour chaque pixel, la région de collection de charges et divers transistors du pixel sont disposés du côté de la face avant du substrat, c'est-à-dire la face du substrat sur laquelle repose une structure d'interconnexion.
Les pixels connus à éclairement par la face arrière souffrent de divers inconvénients, notamment en ce qui concerne leurs dispositifs de transfert de charges.
Il existe un besoin de pallier tout ou partie des inconvénients des pixels connus à éclairement par la face arrière, notamment tout ou partie des inconvénients des dispositifs de transfert de charges connus de ces pixels.
Un mode de réalisation pallie tout ou partie des inconvénients des pixels connus à éclairement par la face arrière, notamment tout ou partie des inconvénients des dispositifs de transfert de charges connus de ces pixels.
Un mode de réalisation prévoit un capteur d'image comprenant une pluralité de pixels comportant chacun :
une région photosensible dopée d'un premier type de conductivité s'étendant verticalement dans un substrat semiconducteur ;
une région de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible, s'étendant verticalement dans le substrat à partir d'une face supérieure du substrat et étant disposée au-dessus de la région photosensible ; et
un empilement vertical comprenant une grille verticale de transfert et un mur vertical d'isolation électrique, l'empilement traversant le substrat et étant au contact de la région de collection de charges, la grille étant disposée du côté de la face supérieure du substrat et pénétrant dans le substrat plus profondément que la région de collection de charges.
Selon un mode de réalisation, chaque pixel comprend en outre une structure verticale d'isolation électrique traversant ledit substrat et délimitant latéralement la région photosensible et le pixel.
Selon un mode de réalisation, ladite grille verticale de transfert de l'empilement est commune à au moins deux pixels voisins, ledit empilement étant en contact avec la région de collection de charges de chacun desdits au moins deux pixels.
Selon un mode de réalisation, au moins un pixel comprend en outre :
une structure verticale d'isolation électrique traversant ledit substrat et divisant la région photosensible en deux moitiés ; et
une autre région de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible, s'étendant verticalement dans le substrat à partir de la face supérieure,
chaque région de collection de charges étant disposée au-dessus d'une moitié différente de la région photosensible.
Selon un mode de réalisation, l'empilement dudit au moins un pixel est aligné avec ladite structure et est au contact de ladite autre région de collection de charges.
Selon un mode de réalisation, ledit mur vertical d'isolation électrique est une portion de ladite structure verticale d'isolation électrique.
Selon un mode de réalisation, la structure verticale d'isolation électrique est interrompue sur toute sa hauteur, successivement par une portion du substrat, ledit empilement et une autre portion du substrat.
Selon un mode de réalisation, ledit mur est constitué :
d'au moins un matériau isolant ; ou
d'au moins un matériau conducteur et d'au moins une couche isolante isolant électriquement le substrat dudit au moins un matériau conducteur.
Selon un mode de réalisation, la grille verticale de transfert est constituée d'au moins un matériau conducteur et d'au moins une couche isolante isolant électriquement le substrat dudit au moins un matériau conducteur de la grille verticale de transfert et recouvrant entièrement une face inférieure dudit au moins un matériau conducteur de la grille verticale de transfert.
Selon un mode de réalisation, chaque pixel comprend en outre un caisson dopé du deuxième type de conductivité s'étendant dans le substrat depuis la face supérieure jusqu'à ladite région photosensible.
Selon un mode de réalisation, dans chaque pixel, ladite grille verticale de transfert pénètre dans le substrat au moins jusqu'au niveau d'une face inférieure dudit caisson, de préférence jusqu'à un niveau égal à environ le niveau de ladite face inférieure du caisson plus une moitié d'un pas entre les pixels du capteur.
Un autre mode de réalisation prévoit un procédé de fabrication d'un pixel d'un capteur d'image comprenant les étapes suivantes :
a) former, par dopage du côté d'une face supérieure d'un substrat semiconducteur comportant une région photosensible dopée d'un premier type de conductivité, au-dessus de la région photosensible, une région de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible ;
b) graver une tranchée pénétrant verticalement dans le substrat ;
c) former, dans la tranchée, un mur vertical d'isolation électrique remplissant entièrement la tranchée ;
d) former une cavité en retirant par gravure du côté de la face supérieure, une partie du mur isolant plus profonde que la région de collection de charges ; et
e) former une grille verticale de transfert dans ladite cavité,
les étapes a) et b) étant mises en oeuvre de sorte qu'un empilement vertical comprenant la grille verticale de transfert et le mur vertical d'isolation électrique soit en contact de la région de collection de charges.
Selon un mode de réalisation, l'étape c) comprend les étapes suivantes :
c1) former au moins une couche isolante sur les parois et le fond de la tranchée ; et
c2) remplir la tranchée d'au moins un matériau conducteur.
Selon un mode de réalisation, l'étape c) consiste à remplir la tranchée d'au moins un matériau isolant.
Selon un mode de réalisation, l'étape e) comprend les étapes successives suivantes :
e1) former au moins une couche isolante sur les parois et le fond de la cavité ; et
e2) remplir ladite cavité d'au moins matériau conducteur.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, un mode de réalisation de pixels d'un capteur d'image ;
la figure 2 est une vue schématique et en coupe de la vue A de la figure 1 ;
la figure 3 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, une variante de réalisation des pixels des figures 1 et 2 ;
la figure 4 est une vue schématique et en coupe de la vue A de la figure 3 ;
la figure 5 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, une autre variante de réalisation des pixels des figures 1 et 2 ;
la figure 6 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, encore une autre variante de réalisation des pixels des figures 1 et 2 ;
la figure 7 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, encore une variante de réalisation d'un des pixels des figures 1 et 2 ;
la figure 8 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une étape d'un procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 1 et 2 ;
la figure 9 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 1 et 2 ;
la figure 10 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'encore une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 1 et 2 ;
la figure 11 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une étape d'un procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 3 et 4 ;
la figure 12 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 3 et 4 ; et
la figure 13 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'encore une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 3 et 4.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et variantes peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les étapes classiques de fabrication des pixels d'un capteur d'image, par exemple à éclairement par la face arrière, n'ont pas été détaillées, les modes de réalisation et variantes décrits étant compatibles avec ces étapes classiques. Par ailleurs, les circuits (transistors et connexions) des pixels, par exemple à éclairement par la face arrière, n'ont pas été décrits, les modes de réalisation et variantes décrits étant compatibles avec les circuits connus de pixels, par exemple à éclairement par la face arrière. En outre, les circuits de lecture, ou décodeurs colonnes, les circuits de commande, ou décodeurs lignes, et les applications dans lesquelles peuvent être prévus des capteurs d'image n'ont pas été détaillés, les modes de réalisation et variantes décrits étant compatibles avec les circuits de lecture et les circuits de commande usuels des capteurs d'image, ainsi, qu'avec les applications usuelles dans lesquelles peuvent être prévus des capteurs d'image.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, un mode de réalisation de pixels 1 d'un capteur d'image, dans cet exemple à éclairement par la face arrière. Plus particulièrement, la vue B de la figure 1 est une vue en coupe selon le plan de coupe BB de la vue A de cette figure.
La figure 2 est une vue schématique et en coupe selon le plan de coupe CC de la vue A de la figure 1.
En figures 1 et 2, on n'a représenté qu'une partie d'une matrice de pixels 1 d'un capteur d'image, seuls deux pixels 1 étant entièrement représentés, les pixels 1 voisins de ces deux pixels 1 n'étant que partiellement représentés.
Le capteur est formé dans et/ou sur un substrat semiconducteur 100, par exemple en silicium, par exemple un substrat en silicium dopé d'un premier type de conductivité, par exemple de type P. A titre d'exemple, pour un capteur destiné à fonctionner à des longueurs d'onde comprises entre 350 et 950 nm, le substrat 100 a une épaisseur comprise entre environ 2 µm et environ 8 µm.
De manière optionnelle, une face 101 du substrat 100 destinée à recevoir de la lumière, dans cet exemple la face arrière (face inférieure en vue B de la figure 1 et en figure 2), est revêtue d'une ou plusieurs couches de passivation 102, et/ou de filtres 103, par exemple des filtres colorés disposés chacun en regard d'un pixel 1 correspondant, et/ou de microlentilles 104 disposées chacune en regard d'un pixel 1 correspondant. Plus particulièrement, dans cet exemple, les filtres 103 reposent sur et en contact avec la ou les couches 102, et les microlentilles 104 reposent sur et en contact avec les filtres 103.
Chaque pixel 1 comprend une région photosensible 105. Chaque région photosensible 105 correspond à une région semiconductrice dopée du premier type de conductivité, dans cet exemple le type P. Chaque région photosensible 105 correspond à une portion du substrat 100. Chaque zone photosensible 105 s'étend verticalement dans le substrat 100, sur presque toute l'épaisseur du substrat 100, entre la face arrière 101 du substrat 100 et une face avant 106 (face supérieure en vue B de la figure 1) du substrat 100. Plus généralement, chaque région 105 s'étend verticalement à partir de couches et/ou de régions et/ou de caissons formés du côté d'une première face du substrat 100 jusqu'à des couches et/ou des régions et/ou des caissons formés du côté d'une deuxième face du substrat 100 opposée à la première face.
De préférence, une couche 107 dopée du deuxième type de conductivité, ici le type N, est disposée dans le substrat 100, au niveau de la face arrière 101 de ce dernier. Pour chaque pixel 1, la couche 107 recouvre entièrement une face de la région 105 disposée du côté de la face arrière 101 du substrat 100. Dit autrement, chaque région 105 est entièrement recouverte par la couche 107, du côté de la face arrière 101 du substrat 100. La couche 107 s'étend donc en épaisseur (verticalement en vue B de la figure 1 et en figure 2) entre la face 101 et chaque région photosensible 105.
Chaque pixel 1, en particulier la région photosensible 105 du pixel 1, est délimitée latéralement par une structure verticale d'isolation électrique 108. La structure 108 pénètre verticalement (figure 2) dans le substrat 100 à partir de la face avant 106. De préférence, la structure 108 traverse le substrat 100 sur toute son épaisseur, et s'étend donc jusqu'à la face arrière 101 du substrat 100. Dans cet exemple, en vue A de dessus, la structure 108 délimite, ou définie, des pixels 1 de forme carrée bien que d'autres forment de pixels puissent être prévues.
Dans le mode de réalisation illustré par les figures 1 et 2, la structure verticale d'isolation 108 est une tranchée profonde isolante (DTI – "Deep Trench Isolation"), c'est-à-dire un mur en un ou plusieurs matériaux isolants réalisé en gravant une tranchée dans le substrat 100 et en la remplissant de ce ou de ces matériaux isolants. Dit autrement, la structure 108 est un mur isolant, par exemple en oxyde de silicium.
Dans le mode de réalisation illustré par les figures 1 et 2, de préférence, une couche 109 (figure 2) dopée du deuxième type de conductivité, dans cet exemple le type N, revêt les parois latérales de la structure 108, au moins au niveau de la surface de ces parois bordée par les régions photosensibles 105. Cette couche 109 permet d'éviter que des défauts d'interface ne piègent les trous photogénérés dans les régions 105.
Chaque pixel 1 comprend en outre une région 110 de collection de charges destinée à recevoir des charges photogénérées transférées depuis la région photosensible 105 du pixel 1. La région 110 de chaque pixel 1 est dopée du premier type de conductivité, dans cet exemple le type P, plus fortement (P+) que la région photosensible 105 du pixel 1. La région 110 de chaque pixel 1 est disposée du côté de la face avant 106 du substrat 100. La région 110 de chaque pixel 1 s'étend verticalement (en épaisseur) dans le substrat 100 à partir de la face 106. La région 110 de chaque pixel 1 est disposée au-dessus de la région photosensible 105 du pixel.
Chaque pixel 1 comprend un caisson 111 dopé du deuxième type de conductivité, dans cet exemple le type N, disposé du côté de la face avant 106 du substrat 100. Le caisson 111 de chaque pixel 1 s'étend verticalement (en épaisseur) dans le substrat 100 à partir de la face 106, jusqu'à la région photosensible 105 du pixel. Dans et/ou sur le caisson 111 de chaque pixel 1 sont formés des composants (non représentés) du pixel 1, par exemple des transistors. De préférence, du côté de la face avant 106, le caisson 111 de chaque pixel 1 occupe toute la surface du pixel 1 à l'exception de la surface occupée par la région 110.
Chaque pixel 1 comprend en outre un empilement vertical comportant une grille verticale de transfert 115, correspondant au dispositif de transfert de charges du pixel 1, et un mur vertical d'isolation électrique 116. La grille 115 de chaque pixel repose sur le mur 116 du pixel 1 (vue B). La grille 115 de chaque pixel 1 est disposée du côté de la face avant 106. La grille 115 de chaque pixel 1 pénètre dans le substrat 100, plus profondément que la région de collection de charges 110 du pixel. A titre d'exemple, la grille 115 de chaque pixel 1 pénètre dans le substrat 100 au moins jusqu'au niveau inférieur du caisson 111 du pixel, c'est-à-dire le niveau de la face inférieure du caisson 111 (vue B) qui est au contact de la région 105. De préférence, la grille 115 de chaque pixel pénètre dans le substrat 100 jusqu'à un niveau environ égal, par exemple égal, au niveau inférieur du caisson 111 de ce pixel plus la moitié du pas entre les pixels 1 du capteur. A titre d'exemple, le pas entre les pixels 1 est égal à 1 µm pour des pixels 1 ayant, en vue A de dessus, la forme de carrés d'environ 1 µm de côté.
Dans chaque pixel 1, l'empilement de la grille 115 et du mur 116 borde la région 110 de collection de charges de ce pixel, de préférence est en contact avec cette région 110. L'empilement de la grille 115 et du mur 116 est donc également en contact avec la région photosensible 105 du pixel 1. Dans chaque pixel 1, la grille 115 est configurée pour permettre ou bloquer, en fonction d'un signal de commande qui lui est appliqué, le transfert des charges photogénérées accumulées dans la région 105 du pixel 1, dans cet exemple des trous, vers la région 110 de collection de charges du pixel 1.
Dans chaque pixel 1, la grille verticale de transfert 115 comprend un conducteur de grille 1151 constitué d'un ou plusieurs matériaux conducteurs, par exemple de silicium polycristallin dopé. Le conducteur de grille 1151 a le rôle d'électrode de grille et est configuré pour recevoir le signal de commande de la grille 115. La grille 115 comprend en outre une ou plusieurs couches isolantes 1152, par exemple une couche 1152 d'oxyde de silicium, recouvrant entièrement les faces latérales du conducteur 1151 et la face inférieure du conducteur 1151, c'est-à-dire la face du conducteur 1151 du côté du mur 116. La ou les couches 1152 ont le rôle d'isolant de grille. La ou les couches 1152 isolent électriquement le conducteur 1151 du substrat 100, par exemple des régions 105 et 110.
Dans chaque pixel 1, le mur 116 est en un ou plusieurs matériaux isolants. Dit autrement, le mur 116 d'isolation électrique est un mur isolant, par exemple en oxyde de silicium.
Dans le mode de réalisation illustré par les figures 1 et 2, où le mur 116 est en un plusieurs matériaux isolants, une couche 117 (vue B de la figure 1) dopée du deuxième type de conductivité, dans cet exemple le type N, revêt de préférence les parois latérales de l'empilement de la grille 115 et du mur 116, au moins au niveau de la surface de ces parois bordée par les régions 105. Cette couche 117 permet d'éviter que des défauts d'interface ne piègent les trous photogénérés.
L'empilement de la grille 115 et du mur 116 contribue à délimiter latéralement le pixel 1 et à l'isoler électriquement des pixels 1 voisins. En particulier, dans le mode de réalisation illustré par les figures 1 et 2, le mur vertical d'isolation électrique 116 correspond à une portion de la structure verticale d'isolation électrique 108, la couche 117 correspondant alors à une portion de la couche 109. Dit autrement, la grille 115 est disposée, ou pénètre, dans la structure verticale d'isolation électrique 108.
En fonctionnement, pendant une phase d'accumulation de charges dans la région photosensible 105 d'un pixel 1, un premier niveau de potentiel est appliqué au caisson 111 du pixel, dans cet exemple un niveau de potentiel positif, par exemple de l'ordre de 2,5 V. La région 105 du pixel 1 est alors quasiment entièrement entourée par une région, comprenant ici les couches 107, 109 et 117 ainsi que le caisson 111 du pixel 1, à ce premier niveau de potentiel, un premier type de charges photogénérées, dans cet exemple les électrons, étant attiré vers cette région au premier niveau de potentiel. La région 105 correspond alors à un puits de potentiel dans lequel un deuxième type de charges photogénérées, dans cet exemple les trous, peuvent s'accumuler. Ce puits de potentiel est maximal sensiblement au centre de la région 105. En outre, un deuxième niveau de potentiel, dans cet exemple un niveau de potentiel positif, par exemple égal au premier niveau de potentiel, est appliqué au conducteur 1151 de la grille 115. Il en résulte que le transfert des trous accumulés dans la région photosensible 105 vers la région 110 du pixel 1 est bloqué, notamment du fait que la portion de la région 105 entourée par la grille 115 et le caisson 111, c'est-à-dire la portion de la région 115 disposée sous la région 110 et s'étendant depuis la région 110 jusqu'au niveau de la face inférieure du caisson 111, correspond à un maximum de potentiel.
Lors d'une phase de transfert des charges photogénérées de la région 105 vers la région 110, un troisième niveau de potentiel est appliqué au conducteur de grille 115, par exemple un potentiel positif plus faible que celui appliqué pendant la phase d'accumulation de charges, un potentiel négatif ou un potentiel nul, par exemple le potentiel de masse. Il en résulte que le niveau de potentiel dans la région 105 décroît depuis le centre de la région 105, où se trouvait le maximum de puits de potentiel pendant la phase d'accumulation de charges photogénérées, jusqu'à la région 110. Toutes les charges photogénérées du deuxième type accumulées dans la région 105 sont alors transférées de la région 105 à la région 110.
Un avantage de prévoir une grille verticale de transfert 115 pénétrant dans le substrat 110 sur une partie seulement de son épaisseur, en particulier une grille 115 dont le fond, ou face inférieure, est à un niveau supérieur à celui du centre de la région 105 où se trouve le maximum de puits de potentiel pendant la phase d'accumulation des charges photogénérées du deuxième type, dans cet exemple les trous, est d'éviter que ces charges ne restent coincées le long de la grille 115, dans un minimum local de potentiel, lors de la phase de transfert.
Cette absence de minimum local de potentiel n'est pas obtenue dans un pixel similaire à un pixel 1, c'est-à-dire un pixel ayant les mêmes dimensions, recevant les mêmes niveaux de potentiels de polarisation et de commande, et ayant des régions semiconductrices dopées avec les mêmes niveaux de dopage que ce pixel 1, mais dans lequel la grille 115 atteindrait le niveau du centre de la région 105 où se trouve le maximum du puits de potentiel pendant la phase d'accumulation de charges, voir traverserait le substrat 100.
Un exemple d'un tel pixel est décrit dans l'article intitulé "A 3-D Device-Level Investigation of a Lag-Free PPD Pixel With a Capacitive Deep Trench Isolation as Shared Vertical Transfer Gate" de Hamzeh Alaibakhsh et Mohammad Azim Karami, publié dans IEEE Transactions on Electron Devices (Volume : 65, Issue : 10) en Octobre 2018. Comme le montre la figure 8 (non reproduite) de cet article, pendant la phase de transfert illustrée par la courbe "Transfer Phase" de cette figure, il y a un minimum local de potentiel au niveau d'un point B situé le long de la grille verticale de transfert (CDTI dans cet article), au même niveau que le maximum de puits de potentiel dans la région photosensible (PPD dans cet article) lorsque le pixel est dans une phase d'accumulation de charges photogénérées. Il en résulte que des trous photogénérés et accumulés dans la région photosensible restent piégés dans ce minimum local de potentiel et ne sont pas transférées vers la région de collection de charge (FD dans l'article).
A titre d'exemple, la profondeur à laquelle la grille 115 de chaque pixel 1 pénètre dans le substrat 100 est configurée, par exemple en fonction des longueurs d'onde de fonctionnement du pixel, des niveaux de dopages des diverses régions et/ou couches et/ou caissons du pixel, de l'épaisseur et/ou du matériau de la ou des couches 1152, et/ou des niveaux de potentiels appliqués aux pixels, pour prévenir la formation d'un puits de potentiel le long de la grille 115 lors d'une phase de transfert de charges dans le pixel. A titre d'exemple, cette profondeur peut être déterminée par simulation assistée par ordinateur, par exemple au moyen d'un logiciel de simulation assistée par ordinateur distribué par la société Synopsys. Plus généralement, l'homme du métier est en mesure de déterminer la profondeur de la grille 115 à partir des indications fonctionnelles données ci-dessus.
La figure 3 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, une variante de réalisation des pixels 1 des figures 1 et 2. Plus particulièrement, la vue B de la figure 3 est une vue en coupe selon le plan de coupe BB de la vue A de cette figure. Les vues A et B de la figure 3 correspondent aux vues A et B de la figure 1.
La figure 4 est une vue schématique et en coupe selon le plan de coupe CC de la vue A de la figure 3, et correspond à la vue de la figure 2.
Seules les différences entre le mode de réalisation des figures 1 et 2 et la variante de réalisation des figures 3 et 4 sont ici mises en exergue.
La variante de réalisation des figures 3 et 4 diffère du mode de réalisation des figures 1 et 2 en ce que le mur 116 est remplacé par un mur 116' et la structure verticale d'isolation électrique 108 est remplacée par une structure verticale d'isolation électrique 108'. En outre, dans cette variante, les couches 117 et 109 sont de préférence omises.
Dans cette variante de réalisation, la structure verticale d'isolation 108' est une tranchée profonde isolante capacitive (CDTI – "Capacitive Deep Trench Isolation"), c'est-à-dire un mur en un ou plusieurs matériaux conducteurs 1081, par exemple du silicium polycristallin dopé, recouverts d'une ou plusieurs couches isolantes 1082, par exemple d'oxyde de silicium, les couches 1082 isolant électriquement le mur conducteur 1081 du substrat 100. Dit encore autrement, la structure 108' est un mur conducteur 1081 isolé (couches 1082).
En fonctionnement, un potentiel de polarisation est appliqué au mur conducteur 1081 de la structure 108' de manière à accumuler des charges photogénérées du premier type le long des parois latérales de la structure 108'. Dans cet exemple où la région 105 est de type P, les charges photogénérées du premier type sont des électrons et le potentiel de polarisation appliqué au mur conducteur 1082 de la structure 108' est de préférence positif, par exemple de l'ordre de 2,5 V. L'accumulation de charges du premier type le long de la structure 108' a alors le même rôle que la couche 109 décrite en relation avec les figures 1 et 2.
Dans cette variante de réalisation, le mur vertical 116' d'isolation électrique sur lequel repose la grille 115 est une tranchée profonde isolante capacitive (CDTI – "Capacitive Deep Trench Isolation"), c'est-à-dire un mur en un ou plusieurs matériaux conducteurs 1161, par exemple du silicium polycristallin dopé, recouverts d'une ou plusieurs couches isolantes 1162, par exemple d'oxyde de silicium, les couches 1162 isolant électriquement le mur conducteur 1161 du substrat 100. Dit encore autrement, le mur 116' est un mur conducteur 1161 isolé (couches 1162).
En fonctionnement, un potentiel de polarisation est appliqué au mur conducteur 1161 de manière à accumuler des charges photogénérées du premier type le long des parois latérales du mur 116'. Dans cet exemple où la région 105 est de type P, les charges photogénérées du premier type sont des électrons et le potentiel de polarisation appliqué au mur conducteur 1161 est de préférence positif, par exemple de l'ordre de 2,5 V. L'accumulation de charges du premier type le long du mur 116 a alors le même rôle que la couche 117 décrite en relation avec les figures 1 et 2.
Le fonctionnement de la grille 115 est le même que celui décrit précédemment. La variante de réalisation des figures 3 et 4 bénéficie des mêmes avantages que le mode de réalisation décrit en relation avec les figures 1 et 2.
De manière similaire à ce qui a été décrit en relation avec les figures 1 et 2, l'empilement de la grille 115 et du mur 116' contribue à délimiter latéralement le pixel 1 et à l'isoler électriquement des pixels 1 voisins. En particulier, dans la variante de réalisation illustrée par les figures 3 et 4, comme dans le mode de réalisation illustré par les figures 1 et 2, le mur vertical d'isolation électrique 116' correspond à une portion de la structure verticale d'isolation électrique 108'. Le mur vertical conducteur 1161 correspond alors à une portion du mur vertical conducteur 1081, et la ou les couches isolantes 1162 correspondent à des portions de la ou des couches isolantes 1082. Dit autrement, la grille 115 est disposée, ou pénètre, dans la structure verticale d'isolation électrique 108'.
La figure 5 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, une autre variante de réalisation des pixels des figures 1 et 2. Plus particulièrement, la vue B de la figure 5 est une vue en coupe selon le plan de coupe BB de la vue A de cette figure. Les vues A et B de la figure 5 correspondent aux vues A et B de la figure 1, notamment la vue B de la figure 5 est identique à la vue B de la figure 1. En outre, on n'a pas représenté la vue schématique et en coupe selon le plan de coupe CC de la vue A de la figure 5, celle-ci étant identique à la vue schématique et en coupe de la figure 2.
Seules les différences entre le mode de réalisation des figures 1 et 2 et la variante de réalisation de la figure 5 sont ici mises en exergue.
La variante de réalisation de la figure 5 diffère du mode de réalisation des figures 1 et 2 en ce que l'empilement de la grille 115 et du mur vertical d'isolation électrique 116 d'une part, et la structure verticale d'isolation électrique 108 ne sont pas continus, ou, autrement dit, ne sont pas en contact. Dit encore autrement, la structure 108 est interrompue, sur toute sa hauteur, successivement par une portion 1000 du substrat 100, l'empilement de la grille 115 et du mur 116, et une portion 1001 du substrat 100. Le caisson 111 peut être présent dans les portions 1000 et 1001 du substrat 100.
Dans une autre variante de réalisation non illustrée la structure verticale d'isolation électrique 108 de la figure 5 peut être remplacée par une structure verticale d'isolation électrique 108' telle que décrite en relation avec les figures 3 et 4 et/ou le mur isolant 116 de la figure 5 peut être remplacé par un mur conducteur isolé 116' tel décrit en relation avec les figures 3 et 4. Dans le cas où le mur 116 est remplacé par un mur 116', on prévoit de préférence qu'une portion du mur 116' borde la grille 115 jusqu'à la face 106 du substrat 100 afin de polariser le mur conducteur 1161 du mur 116'.
La figure 6 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, encore une autre variante de réalisation des pixels des figures 1 et 2. Plus particulièrement, la vue B de la figure 6 est une vue en coupe selon le plan de coupe BB de la vue A de cette figure. Les vues A et B de la figure 6 correspondent aux vues A et B de la figure 1. En outre, on n'a pas représenté la vue schématique et en coupe selon le plan de coupe CC de la vue A de la figure 6, celle-ci étant identique à la vue schématique et en coupe de la figure 2.
Seules les différences entre le mode de réalisation des figures 1 et 2 et la variante de réalisation de la figure 6 sont ici mises en exergue.
Dans cette variante de réalisation, la grille verticale de transfert 115 d'un pixel 1, donc l'empilement de cette grille 115 et du mur vertical 116 qu'elle surmonte, est partagée avec au moins un autre pixel 1 voisin. Dans l'exemple de la figure 6, la grille 115 est commune à deux pixels 1 voisins, l'empilement de cette grille 115 et du mur vertical 116 qu'elle surmonte étant alors commun à ces deux pixels 1. Ainsi, l'empilement de la grille 115 et du mur 116 borde la région 110 de collection de charges et la région photosensible 105 de chacun des pixels 1 partageant la même grille 115, l'empilement étant de préférence est en contact avec ces régions 110 et 105.
Il en résulte que, lorsque la grille 115 est commandée pour bloquer, respectivement pour permettre, le transfert de charges entre les régions 105 et 110 d'un pixel 1, le transfert de charges entre les régions 105 et 110 de chaque autre pixel 1 partageant cette grille 115 est bloqué, respectivement permis.
Bien que cela ne soit pas illustré ici, le partage, par au moins deux pixels, d'une même grille 115 donc d'un même empilement d'une grille 115 et d'un mur 116, peut être prévu dans les variantes de réalisation décrite en relation avec les figures 3 et 4 et avec la figure 5, le cas échéant, en remplaçant le mur 116 par un mur 116'.
La figure 7 illustre, par des vues schématiques A et B respectivement de dessus et en coupe, encore une autre variante de réalisation des pixels des figures 1 et 2. Plus particulièrement, la vue B de la figure 7 est une vue en coupe selon le plan de coupe BB de la vue A de cette figure.
Seules les différences entre le mode de réalisation des figures 1 et 2 et la variante de réalisation de la figure 7 sont ici mises en exergue.
Dans cette variante, au moins un pixel 1 du capteur, ici un seul pixel référencé 1' dans la suite, comprend une structure verticale d'isolation électrique 120 divisant le pixel 1 en deux. En particulier, la structure 120 divise la région photosensible 105 du pixel 1 en deux moitiés 105A et 105B. La structure 120 correspond à une portion de la structure 108, bien que cette portion 120 de la structure d'isolation 108 ne délimite pas latéralement le pixel 1'.
Dans cette variante, le pixel 1' comprend deux régions de collection de charges 110A et 110B. La région 110A, respectivement 110B, est disposée au-dessus de la moitié 105A, respectivement 105B de la région photosensible du pixel 1'. Les régions 105A et 105B sont identiques aux régions 110 décrites précédemment. Ce qui a été décrit précédemment pour les régions 110 s'applique à chacune des régions 110A et 110B.
Selon la variante de réalisation illustrée par la figure 7, dans le pixel 1', l'empilement de la grille 115 et du mur 116 est partagé par les deux moitiés 105A et 105B de la région photosensible du pixel 1'. Dit autrement, la grille 115 du pixel 1' est commune aux deux moitiés 105A et 105B de la région photosensible du pixel 1', donc aux deux régions de collection de charges 110A et 110B du pixel 1'. L'empilement de la grille 115 et du mur 116 est donc au contact de chacune des moitiés 105A et 105B de la région photosensible du pixel 1', et de chacune des régions de collection de charges 110A et 110B du pixel 1'.
Dans la variante de réalisation illustrée par la figure 7, l'empilement de la grille 115 et du mur 116 est aligné avec la structure verticale d'isolation 120. Plus particulièrement, la grille 115 est disposée dans la structure verticale d'isolation électrique 120 séparant le pixel 1' en deux. Ainsi, le mur 116 et la couche 117 correspondent respectivement à une portion de la structure 120, donc de la structure 108, et à une portion de la couche 109.
Selon une autre variante non illustrée, on peut prévoir que le pixel 1' comprennent deux empilements d'une grille 115 et d'un mur 116, un premier des deux empilements étant au contact de la moitié 105A de la région photosensible et de la région 110A du pixel 1', et l'autre des deux empilements étant au contact de la moitie 105B de la région photosensible et de la région 110B du pixel 1'. Par exemple, un premier des deux empilements est aligné avec un premier pan de la structure verticale d'isolation électrique 108, par exemple un pan délimitant une première face latérale du pixel 1', le mur 116 de ce premier empilement correspondant par exemple à une portion de ce premier pan de la structure 108, et un deuxième des deux empilements est aligné avec un deuxième pan de la structure verticale d'isolation électrique 108, par exemple un pan délimitant une deuxième face latérale du pixel 1' opposée à la première face latérale, le mur 116 de ce deuxième empilement correspondant par exemple à une portion de ce deuxième pan de la structure 108. Dans cette variante, on peut prévoir que chacun des deux empilements d'une grille 115 et d'un mur 116 du pixel 1' soit partagé avec un pixel 1 voisin, de manière similaire à ce qui a été décrit en relation avec la figure 6.
En outre, bien que cela ne soit illustré ici, les variantes de réalisation dans lesquelles un pixel 1' est séparé en deux et comprend deux régions de collection de charges 110A et 110B peuvent être combinées avec les variantes de réalisation décrites en relation avec les figures 3 et 4 et avec la figure 5, le cas échéant en remplaçant le mur 116 par un mur 116'.
Le pixel 1' permet un fonctionnement dans lequel la quantité de lumière reçue par chaque moitié 105A et 105B de la région photosensible du pixel 1' peut être déterminée à partir de la lecture de chacune des régions 110A et 110B, c'est-à-dire en déterminant le nombre de charges photogénérées qui ont été transférées dans chacune des régions 105A et 105B à partir des régions respectives 110A ou 110B. Un tel fonctionnement peut par exemple être mis en oeuvre lors d'une phase de réglage automatique du plan de focalisation d'un objectif associé au capteur d'image, par exemple dans un appareil reflex numérique, ou encore dans un capteur d'image de type à temps de vol (TOF-"Time of Flight").
Le pixel 1' permet également un fonctionnement similaire à celui d'un pixel 1, dans lequel la quantité de lumière reçue par l'ensemble des moitiés 105Aet 105B de la région photosensible du pixel 1' peut être déterminée à partir des régions 105A et 105B, en sommant le nombre de charges photogénérées dans les deux moitiés 105A et 105B de la région photosensible du pixel 1'.
Un mode de mise en oeuvre d'un procédé de fabrication d'une grille 115 d'un pixel 1 décrit en relation avec les figures 1 et 2 va maintenant être décrit en relation avec les figures 8, 9 et 10. Dans ces figures, on n'a pas représenté la région 110 du pixel 1, ni le caisson 111, ni la région 105 mais uniquement le substrat 100, ici dopé de P, la région 110 et le caisson 111 pouvant être formés avant l'étape illustrée par la figure 8, ou ultérieurement. En particulier, la région 110 est par exemple formée par une étape de dopage effectuée du côté de la face avant 106 du substrat semiconducteur, au-dessus de la région photosensible 105.
La figure 8 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une étape d'un procédé de fabrication d'une grille verticale de transfert de charges 115 d'un pixel 1 des figures 1 et 2. Les vues B et C de la figure 8 sont des vues en coupe selon les plans de coupe respectifs BB et CC de la vue A de la figure 8, la vue A de la figure 8 étant une vue de dessus, prise dans le plan de coupe AA des vues B et C de la figure 8.
A l'étape de la figure 8, une tranchée 800 a été gravée dans le substrat 100, à l'emplacement du futur empilement de la grille 115 et du mur 116, mais aussi à l'emplacement de la future structure verticale d'isolation électrique 108. Dans ce mode de mise en oeuvre où la future grille 115 sera disposée dans la structure 108 et où le mur 116 correspondra à une portion de cette structure 108, la même tranchée 800, continue, servira à la formation de la grille 115, du mur 116 et de la structure 108 (vue A).
A cette étape, le substrat 100 est plus épais que dans les figures 1 à 7 (vues B et C). La tranchée 800 est gravée jusqu'à une profondeur au moins égale à l'épaisseur souhaitée du substrat 100 dans le capteur fabriqué.
Dans le cas non illustré où la région 110 du pixel est déjà formée à l'étape de la figure 8, la tranchée 800 est gravée de sorte qu'une de ses parois latérales borde une face latérale de cette région 110.
Bien que cela ne soit pas illustré ici, les couches 117 et 109 peuvent être formées simultanément par implantation d'atomes dopants dans les parois et le fond de la tranchée 800.
La figure 9 illustre, par des vues schématiques A, B et C correspondant aux vues respectives A, B et C de la figure 8, un mode de mise en oeuvre d'une autre étape du procédé de fabrication de la grille 115 d'un pixel 1 des figures 1 et 2. L'étape de la figure 9 est réalisée après l'étape de la figure 8.
A l'étape de la figure 9, la tranchée 800 a été remplie du ou des matériaux isolants constitutifs de la structure 108 et du mur 116.
Par exemple, une ou plusieurs couches isolantes sont déposées et/ou formées dans la tranchée 800 jusqu'à la remplir entièrement d'un ou plusieurs matériaux isolants, puis l'excédent du ou des matériaux isolants disposé au-dessus du niveau de la face avant 106 est retiré, par exemple lors d'une étape d'aplanissement par CMP (Chemical Mechanical Planarization) jusqu'à la face 106 avant du substrat 100 (vues B et C).
A titre d'exemple particulier non illustré, la tranchée 800 est remplie en formant une couche d'oxyde de silicium par oxydation thermique sur les parois et le fond de la tranchée 800, puis en déposant une couche d'oxyde de silicium sur la couche d'oxyde thermique.
A l'étape de la figure 9, une cavité 900 a en outre été gravée à l'emplacement de la future grille 115, dans le ou les matériaux isolants remplissant la tranchée 800. La cavité 900 est gravée sur une profondeur sensiblement égale, de préférence égale, à la profondeur sur laquelle la grille 115 pénétrera dans le substrat 100 (vue B). Le ou les matériaux isolants disposés sous la cavité 900 constituent alors le mur 116 (vue B).
Toujours à l'étape de la figure 9, une ou plusieurs couches isolantes 1152 sont formées sur les parois et le fond de la cavité 900 (vues A et B), par exemple par dépôt et/ou oxydation thermique. Dans l'exemple représenté, une couche 1152, par exemple d'oxyde de silicium, est formée par oxydation thermique de toute la surface exposée du substrat 100 (vues B et C).
La figure 10 illustre, par des vues schématiques A, B et C correspondant aux vues respectives A, B et C des figures 8 et 9, un mode de mise en oeuvre d'encore une autre étape d'un procédé de fabrication de la grille 115 d'un pixel 1 des figures 1 et 2. L'étape de la figure 10 est réalisée après l'étape de la figure 9.
A l'étape de la figure 10, le conducteur de grille 1151 a été formé dans la cavité 900 (vues A et B), en remplissant la cavité 900 avec le ou les matériaux conducteurs constitutifs de ce conducteur de grille 1151.
Par exemple, une ou plusieurs couches en le ou les matériaux conducteurs du conducteur de grille 1151 sont déposées et/ou formées dans la cavité 900 jusqu'à la remplir entièrement, puis l'excédent du ou des matériaux conducteurs disposés au-dessus du niveau de la face 106, et le cas échéant les portions de l'isolant de grille 1152 reposant sur la face 106 du substrat 100, sont retirés, par exemple lors d'une étape de CMP jusqu'à la face 106 avant du substrat 100. On obtient alors l'empilement de la grille 115 et du mur 116 (vue B).
A titre d'exemple, une seule couche de silicium polycristallin est déposée pour remplir la cavité 900.
A une étape suivante non illustrée, le substrat 100 est aminci à partir de sa face arrière 101 (figures 1 et 2), jusqu'à l'épaisseur désirée. En particulier, l'étape d'amincissement est réalisée au moins jusqu'à atteindre le fond, ou la base, de la structure 108 et du mur 116.
Les étapes de formation, sur la face arrière 101 du substrat 100 aminci, de la couche 107, de la ou des couches 102, des filtres 103 et/ou des microlentilles 104, ainsi que les étapes de formation des caissons 111, des régions 110, de transistors dans les caissons 111, d'une structure d'interconnexion, etc. du côté de la face avant 106 du substrat 100 sont à la portée de l'homme du métier et ne sont pas détaillées, en particulier en ce qui concerne l'ordre dans lequel ces étapes peuvent être mises en oeuvre par rapport aux étapes des figures 8 à 10.
Dans un autre mode de mise en oeuvre (non illustré) des étapes des figures 8 à 10, permettant de former un empilement d'une grille 115 et d'un mur 116 séparé de la structure 108 comme illustré en figure 5, on prévoit qu'à l'étape de la figure 8, la tranchée 800 comprenne des portions séparées l'une de l'autre. L'empilement de la grille 115 et du mur 116 est alors formé dans une première de ces portions de la tranchée 800, la structure 108 étant formée dans au moins une autre de ces portions de la tranchée 800. Dans cet autre mode de mise en oeuvre, la cavité 900 n'est gravée que dans la première portion de la tranchée 800.
Un mode de mise en oeuvre d'un procédé de fabrication d'une grille 115 d'un pixel 1 des figures 3 et 4 va maintenant être décrit en relation avec les figures 11, 12 et 13. Dans ces figures, on n'a pas représenté la région 110 du pixel 1, ni le caisson 111, ni la région 105 mais uniquement le substrat 100, ici dopé de P, la région 110 et le caisson 111 pouvant être formés avant l'étape illustrée par la figure 11, ou ultérieurement. En particulier, la région 110 est par exemple formée par une étape de dopage effectuée du côté de la face avant 106 du substrat semiconducteur, au-dessus de la région photosensible 105.
La figure 11 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une étape d'un procédé de fabrication d'une grille verticale de transfert de charges 115 d'un pixel 1 des figures 3 et 4. Les vues B et C de la figure 11 sont des vues en coupe selon les plans de coupe respectifs BB et CC de la vue A de cette figure, la vue A de la figure 11 étant une vue de dessus, prise dans le plan de coupe AA des vues B et C de cette figure. Les vues A, B et C de la figure 11 correspondent aux vues respectives A, B et C des figures 8, 9 et 10. En outre, l'étape illustrée par la figure 11 est réalisée après l'étape illustrée par la figure 8.
A l'étape de la figure 11, une ou plusieurs couches isolantes 1082 et une ou plusieurs couches 1162, ces dernières correspondant ici à des portions de la ou des couches 1082, ont été formées sur les parois et le fond de la tranchée 800 (vues B et C), par exemple par dépôt et/ou par oxydation thermique. A titre d'exemple, une couche 1082 d'oxyde de silicium est formée par oxydation thermique de toute la surface exposée du substrat 100.
A l'étape de la figure 11, la tranchée 800 a en outre été remplie du ou des matériaux conducteurs 1081, donc des matériaux conducteurs 1161 (vues B et C). Par exemple, une ou plusieurs couches en le ou les matériaux conducteurs 1081, 1161 sont déposées et/ou formées dans la tranchée 800 jusqu'à la remplir entièrement, puis l'excédent du ou des matériaux conducteurs disposé au-dessus du niveau de la face 106, et le cas échéant les portions de la ou des couches isolantes 1082, 1162 reposant sur la face 106 du substrat 100, sont retirés, par exemple lors d'une étape de CMP jusqu'à la face 106 avant du substrat 100. On obtient alors la structure 108' (vue C) et le mur 116' (vue B), qui, à cette étape où la grille 115 n'est pas encore formée, s'étend sur toute la hauteur de la tranchée 800.
La figure 12 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 3 et 4. L'étape de la figure 12 est réalisée après l'étape de la figure 11, et les vues A, B et C de la figure 12 correspondent aux vues respectives A, B et C de la figure 11.
A l'étape de la figure 12, une cavité 1200 a été gravée à l'emplacement de la future grille 115, dans le mur 116' (vue B), c'est-à-dire dans la ou les couches 1162 et dans le ou les matériaux conducteurs 1161. La cavité 1200 est gravée sur une profondeur sensiblement égale, de préférence égale, à la profondeur sur laquelle la grille 115 pénétrera dans le substrat 100. Les portions de la ou des couches 1162 et les portions du ou des matériaux 1161 laissées en place dans la cavité 1200 constituent le mur 116' sur lequel reposera la future grille 115.
Toujours à l'étape de la figure 12, une ou plusieurs couches isolantes 1152 sont formées sur les parois et le fond de la cavité 1200 (vue B), par exemple par dépôt et/ou oxydation thermique. Dans l'exemple représenté, une couche 1152, par exemple d'oxyde de silicium, est formée par oxydation thermique de toute la surface exposée du substrat 100 et du ou des matériaux 1081 (vues B et C)
La figure 13 illustre, par des vues schématiques A, B et C, un mode de mise en oeuvre d'encore une autre étape du procédé de fabrication du dispositif de transfert de charges d'un pixel des figures 3 et 4. L'étape de la figure 13 est réalisée après l'étape de la figure 12, et les vues A, B et C de la figure 13 correspondent aux vues respectives A, B et C des figures 11 et 12.
A l'étape de la figure 13, le conducteur de grille 1151 a été formé dans la cavité 1200, en remplissant la cavité 1200 avec le ou les matériaux conducteurs constitutifs de ce conducteur de grille 1151 (vues A et B).
Par exemple, une ou plusieurs couches en le ou les matériaux conducteurs du conducteur de grille 1151 sont déposées et/ou formées dans la cavité 1200 jusqu'à la remplir entièrement, puis l'excédent du ou des matériaux conducteurs disposés au-dessus du niveau de la face 106, et le cas échéant les portions de l'isolant de grille 1152 reposant sur la face 106 du substrat 100, sont retirés, par exemple lors d'une étape de CMP jusqu'à la face 106 avant du substrat 100. On obtient alors l'empilement de la grille 115 et du mur 116'.
A titre d'exemple, une seule couche de silicium polycristallin déposée pour remplir la cavité 1200.
A une étape suivante non illustrée, le substrat 100 est aminci à partir de sa face arrière 101 (figures 1 et 2), jusqu'à l'épaisseur désirée. En particulier, l'étape d'amincissement est réalisée au moins jusqu'à atteindre le fond, ou la base, de la structure 108' et du mur 116'.
Les étapes de formation, sur la face arrière 101 du substrat 100 aminci, de la couche 107, de la ou des couches 102, des filtres 103 et/ou des microlentilles 104, ainsi que les étapes de formation des caissons 111, des régions 110, des transistors dans les caissons 111, d'une structure d'interconnexion, etc. du côté de la face avant 106 du substrat 100 sont à la portée de l'homme du métier et ne sont pas détaillées, en particulier en ce qui concerne l'ordre dans lequel ces étapes peuvent être mises en oeuvre par rapport aux étapes des figures 8, 11, 12 et 13.
Dans un autre mode de mise en oeuvre (non illustré) des étapes des figures 8, 11, 12 et 13, permettant de former un empilement d'une grille 115 et d'un mur 116' séparé de la structure 108', on prévoit qu'à l'étape de la figure 8, la tranchée 800 comprenne des portions séparées l'une de l'autre. L'empilement de la grille 115 et du mur 116' est alors formé dans une première de ces portions de la tranchée 800, la structure 108' étant formée dans au moins une autre de ces portions de la tranchée 800. Dans cet autre mode de mise en oeuvre, la cavité 1200 n'est gravée que dans la première portion de la tranchée 800.
Bien que cela n'ait pas été illustré, ni détaillé, l'homme du métier est en mesure d'adapté les procédés de fabrication décrits ci-dessus au cas des variantes de réalisation décrites en relation avec les figures 6 et 7.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, bien que l'on ait décrit ici le cas où ce sont les trous photogénérés qui sont accumulés dans les régions 105, le cas échéant 105A et 105B, et qui sont transférés vers les régions 110, le cas échéant 110A et 110B, l'homme du métier est en mesure d'adapter les modes de réalisation, les modes de mise en oeuvre et les variantes décrits au cas où se sont les électrons photogénérés qui sont accumulés et transférés. Cette adaptation consiste, par exemple, à inverser tous les types de conductivités indiqués précédemment et à adapter les niveaux des potentiels appliqués aux matériaux conducteurs 1161, 1151, 1081' et aux caissons 111, par exemple en prévoyant que le caisson 111 soit polarisé à un potentiel à un potentiel nul, que la structure 108' soit polarisée à un potentiel négatif, par exemple -1,5 V, et que la grille 115 reçoive un potentiel positif lors d'une phase de transfert, et un potentiel négatif ou nul, par exemple -1,5 V, lors d'une phase d'accumulation de charges.
Par ailleurs, bien que l'on ait décrit ici des pixels 1 et 1' à éclairement par la face arrière, l'homme du métier peut prévoir un empilement d'une grille verticale de transfert et d'un mur vertical d'isolation électrique pour transférer des charges d'une région photosensible à une région de collection de charges dans des pixels à éclairement par la face avant.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims (15)

  1. Capteur d'image comprenant une pluralité de pixels (1 ; 1') comportant chacun :
    une région photosensible (105 ; 105A, 105B) dopée d'un premier type de conductivité s'étendant verticalement dans un substrat semiconducteur (100) ;
    une région (110 ; 110A, 110B) de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible, s'étendant verticalement dans le substrat à partir d'une face supérieure (106) du substrat et étant disposée au-dessus de la région photosensible ; et
    un empilement vertical comprenant une grille verticale de transfert (115) et un mur vertical d'isolation électrique (116 ; 116'), l'empilement traversant le substrat et étant au contact de la région de collection de charges, la grille étant disposée du côté de la face supérieure du substrat et pénétrant dans le substrat plus profondément que la région de collection de charges.
  2. Capteur selon la revendication 1, dans lequel chaque pixel (1 ; 1') comprend en outre une structure verticale d'isolation électrique (108 ; 108') traversant ledit substrat (100) et délimitant latéralement la région photosensible (105 ; 105A, 105B) et le pixel.
  3. Capteur selon la revendication 1 ou 2, dans lequel ladite grille verticale de transfert (115) de l'empilement est commune à au moins deux pixels (1) voisins, ledit empilement étant en contact avec la région de collection de charges (110) de chacun desdits au moins deux pixels.
  4. Capteur selon la revendication 1, dans lequel au moins un pixel (1') comprend en outre :
    une structure verticale d'isolation électrique (120) traversant ledit substrat (100) et divisant la région photosensible en deux moitiés (105A, 105B) ; et
    une autre région (110B) de collection de charges plus fortement dopée du premier type de conductivité que la région photosensible, s'étendant verticalement dans le substrat (100) à partir de la face supérieure (106),
    chaque région de collection de charges (110A, 110B) étant disposée au-dessus d'une moitié (105A, 105B) différente de la région photosensible.
  5. Capteur selon la revendication 4, dans lequel l'empilement dudit au moins un pixel (1') est aligné avec ladite structure (120) et est au contact de ladite autre région de collection de charges (105B).
  6. Capteur selon l'une quelconque des revendications 2 à 5, dans lequel ledit mur vertical d'isolation électrique (116 ; 116') est une portion de ladite structure verticale d'isolation électrique (108 ; 108').
  7. Capteur selon l'une quelconque des revendications 2 à 5, dans lequel la structure verticale d'isolation électrique (108) est interrompue sur toute sa hauteur, successivement par une portion (1001) du substrat (100), ledit empilement et une autre portion (1000) du substrat.
  8. Capteur selon l'une quelconque des revendications 1 à 7, dans lequel ledit mur (116 ; 116') est constitué :
    d'au moins un matériau isolant (116) ; ou
    d'au moins un matériau conducteur (1161) et d'au moins une couche isolante (1162) isolant électriquement le substrat dudit au moins un matériau conducteur.
  9. Capteur selon l'une quelconque des revendications 1 à 8, dans lequel la grille verticale de transfert (115) est constituée d'au moins un matériau conducteur (1151) et d'au moins une couche isolante (1152) isolant électriquement le substrat (100) dudit au moins un matériau conducteur (1151) de la grille verticale de transfert (115) et recouvrant entièrement une face inférieure dudit au moins un matériau conducteur (1151) de la grille verticale de transfert (115).
  10. Capteur selon l'une quelconque des revendications 1 à 9, dans lequel chaque pixel (1 ; 1') comprend en outre un caisson dopé du deuxième type de conductivité s'étendant dans le substrat depuis la face supérieure (106) jusqu'à ladite région photosensible (105 ; 105A, 105B).
  11. Capteur selon la revendication 10, dans lequel, dans chaque pixel (1 ; 1'), ladite grille verticale de transfert (115) pénètre dans le substrat (100) au moins jusqu'au niveau d'une face inférieure dudit caisson (111), de préférence jusqu'à un niveau égal à environ le niveau de ladite face inférieure du caisson (111) plus une moitié d'un pas entre les pixels du capteur.
  12. Procédé de fabrication d'un pixel (1 ; 1') d'un capteur d'image comprenant les étapes suivantes :
    a) former, par dopage du côté d'une face supérieure (106) d'un substrat semiconducteur (100) comportant une région photosensible (105 ; 105A, 105B) dopée d'un premier type de conductivité, au-dessus de la région photosensible, une région de collection de charges (110 ; 110A, 110B) plus fortement dopée du premier type de conductivité que la région photosensible ;
    b) graver une tranchée (800) pénétrant verticalement dans le substrat (100) ;
    c) former, dans la tranchée (800), un mur vertical d'isolation électrique (116 ; 116') remplissant entièrement la tranchée ;
    d) former une cavité (900 ; 1200) en retirant par gravure du côté de la face supérieure (106), une partie du mur isolant (116 ; 116') plus profonde que la région de collection de charges (110 ; 110A, 110B) ; et
    e) former une grille verticale de transfert (115) dans ladite cavité (900 ; 1200),
    les étapes a) et b) étant mises en oeuvre de sorte qu'un empilement vertical comprenant la grille verticale de transfert (115) et le mur vertical d'isolation électrique (116 ; 116') soit en contact de la région de collection de charges (110 ;110A, 110B).
  13. Procédé selon la revendication 12, dans lequel l'étape c) comprend les étapes suivantes :
    c1) former au moins une couche isolante (1082, 1162) sur les parois et le fond de la tranchée (800) ; et
    c2) remplir la tranchée (800) d'au moins un matériau conducteur (1081, 1161).
  14. Procédé selon la revendication 12, dans lequel l'étape c) consiste à remplir la tranchée (800) d'au moins un matériau isolant (108, 116).
  15. Procédé selon la revendication 12 à 14, dans lequel l'étape e) comprend les étapes successives suivantes :
    e1) former au moins une couche isolante (1152) sur les parois et le fond de la cavité (900 1200) ; et
    e2) remplir ladite cavité (900 ; 1200) d'au moins matériau conducteur (1151).
FR1908191A 2019-07-19 2019-07-19 Capteur d'image Active FR3098988B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1908191A FR3098988B1 (fr) 2019-07-19 2019-07-19 Capteur d'image
US16/925,248 US11901381B2 (en) 2019-07-19 2020-07-09 Image sensor
CN202021414996.8U CN214336715U (zh) 2019-07-19 2020-07-17 图像传感器和成像像素
CN202010691031.1A CN112242410A (zh) 2019-07-19 2020-07-17 图像传感器
US18/391,222 US20240128289A1 (en) 2019-07-19 2023-12-20 Image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1908191A FR3098988B1 (fr) 2019-07-19 2019-07-19 Capteur d'image
FR1908191 2019-07-19

Publications (2)

Publication Number Publication Date
FR3098988A1 true FR3098988A1 (fr) 2021-01-22
FR3098988B1 FR3098988B1 (fr) 2022-08-26

Family

ID=68072805

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1908191A Active FR3098988B1 (fr) 2019-07-19 2019-07-19 Capteur d'image

Country Status (3)

Country Link
US (2) US11901381B2 (fr)
CN (2) CN214336715U (fr)
FR (1) FR3098988B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127329A1 (fr) 2021-09-17 2023-03-24 Stmicroelectronics (Crolles 2) Sas Pixel d'image et de profondeur

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3098988B1 (fr) * 2019-07-19 2022-08-26 St Microelectronics Crolles 2 Sas Capteur d'image
FR3125918A1 (fr) * 2021-07-28 2023-02-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d’images
WO2023249016A1 (fr) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 Élément d'imagerie et dispositif d'imagerie
WO2023249116A1 (fr) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 Élément d'imagerie et dispositif électronique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2315251A1 (fr) * 2009-10-22 2011-04-27 STMicroelectronics (Crolles 2) SAS Capteur d'image à grille de transfert verticale et son procédé de fabrication
FR3052297A1 (fr) * 2016-06-06 2017-12-08 St Microelectronics Crolles 2 Sas Capteur d'image de type a obturation globale
US20180294305A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
KR100720483B1 (ko) 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
JP2011159756A (ja) 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US9281331B2 (en) * 2014-06-19 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (CMOS) image sensor
KR102456530B1 (ko) 2015-09-09 2022-10-20 삼성전자주식회사 이미지 센서
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
KR102546550B1 (ko) * 2016-06-24 2023-06-23 에스케이하이닉스 주식회사 딥 트렌치들 내의 전달 게이트들을 갖는 이미지 센서
CN108231810B (zh) 2017-12-27 2020-06-30 上海集成电路研发中心有限公司 一种增加悬浮漏极电容的像素单元结构及制作方法
JP7117110B2 (ja) * 2018-01-31 2022-08-12 ソニーグループ株式会社 光電変換素子および撮像装置
FR3089086B1 (fr) 2018-11-22 2021-09-24 St Microelectronics Crolles 2 Sas Dispositif imageur intégré avec une capacité de stockage des charges améliorée
CN111696865B (zh) * 2019-03-13 2023-08-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
FR3098988B1 (fr) * 2019-07-19 2022-08-26 St Microelectronics Crolles 2 Sas Capteur d'image

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2315251A1 (fr) * 2009-10-22 2011-04-27 STMicroelectronics (Crolles 2) SAS Capteur d'image à grille de transfert verticale et son procédé de fabrication
FR3052297A1 (fr) * 2016-06-06 2017-12-08 St Microelectronics Crolles 2 Sas Capteur d'image de type a obturation globale
US20180294305A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAMZEH ALAIBAKHSHMOHAMMAD AZIM KARAMI: "A 3-D Device-Level Investigation of a Lag-Free PPD Pixel With a Capacitive Deep Trench Isolation as Shared Vertical Transfer Gate", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 65, no. 10, October 2018 (2018-10-01)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127329A1 (fr) 2021-09-17 2023-03-24 Stmicroelectronics (Crolles 2) Sas Pixel d'image et de profondeur

Also Published As

Publication number Publication date
US20210020675A1 (en) 2021-01-21
US11901381B2 (en) 2024-02-13
FR3098988B1 (fr) 2022-08-26
CN214336715U (zh) 2021-10-01
CN112242410A (zh) 2021-01-19
US20240128289A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
FR3098988A1 (fr) Capteur d'image
FR2930676A1 (fr) Capteur d'image de tres faibles dimensions
WO2018050996A1 (fr) Photodiode de type spad
FR2954587A1 (fr) Procede de formation d'un capteur d'images eclaire par la face arriere
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
FR3049389A1 (fr) Mur d'isolement et son procede de fabrication
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
FR2974238A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2894069A1 (fr) Fabrication de transistors mos
FR3089086A1 (fr) Dispositif imageur intégré avec une capacité de stockage des charges améliorée
TW201332090A (zh) 半導體裝置及其製造方法
FR2974240A1 (fr) Capteur eclaire par la face arriere a isolement par jonction
FR3057395A1 (fr) Capteur d'image a eclairement par la face arriere
EP1482558A2 (fr) Matrice de photodétecteurs
FR2965105A1 (fr) Detecteur bispectral multicouche a photodiodes
CN109216389B (zh) 背照式图像传感器及其制造方法
FR3032557A1 (fr) Capteur d'images couleur et son procede de fabrication
FR3046295A1 (fr) Pixel a eclairement par la face arriere
FR3112242A1 (fr) Isolation de photodiodes
FR3083001A1 (fr) Capteur d'images
FR2928490A1 (fr) Circuit integre comprenant des miroirs enterres a des profondeurs differentes
KR101038809B1 (ko) 이미지 센서 및 그 제조 방법
FR3091030A1 (fr) Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
EP3764403B1 (fr) Fabrication d'un dispositif photosensible à semiconducteur
WO2023117703A1 (fr) Capteur d'images

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210122

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5