FR2930840A1 - Procede de reprise de contact sur un circuit eclaire par la face arriere - Google Patents

Procede de reprise de contact sur un circuit eclaire par la face arriere Download PDF

Info

Publication number
FR2930840A1
FR2930840A1 FR0852950A FR0852950A FR2930840A1 FR 2930840 A1 FR2930840 A1 FR 2930840A1 FR 0852950 A FR0852950 A FR 0852950A FR 0852950 A FR0852950 A FR 0852950A FR 2930840 A1 FR2930840 A1 FR 2930840A1
Authority
FR
France
Prior art keywords
region
metal
substrate
etching
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0852950A
Other languages
English (en)
Other versions
FR2930840B1 (fr
Inventor
Francois Roy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0852950A priority Critical patent/FR2930840B1/fr
Priority to US12/431,439 priority patent/US8053353B2/en
Publication of FR2930840A1 publication Critical patent/FR2930840A1/fr
Application granted granted Critical
Publication of FR2930840B1 publication Critical patent/FR2930840B1/fr
Priority to US13/239,136 priority patent/US20120007243A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé de formation, sur une face d'un substrat semiconducteur aminci, d'un contact relié à une piste métallique d'un empilement d'interconnexion formé sur la face opposée du substrat aminci, comprenant les étapes suivantes : former, du côté d'une première face d'un substrat (45), une région isolante (47) pénétrant dans le substrat et revêtue d'une région conductrice (49) et d'une couche isolante (53) traversée par des vias conducteurs (55), lesdits vias connectant une piste métallique (ml) de l'empilement d'interconnexion (M1, M2, M3) à ladite région conductrice ; coller la face externe de l'empilement d'interconnexion sur un support et amincir le substrat ; graver, la face externe du substrat aminci en s'arrêtant sur ladite région isolante (47) ; graver ladite région isolante en s'arrêtant sur ladite région conductrice (49) ; et remplir l'ouverture gravée d'un métal (71).

Description

B8683 - 07-GR3-058 1 PROCEDE DE REPRISE DE CONTACT SUR UN CIRCUIT ECLAIRE PAR LA FACE ARRIERE
Domaine de l'invention La présente invention concerne des capteurs d'image éclairés par la face arrière et, plus particulièrement, un procédé permettant de prendre contact, par la face arrière, sur une piste métallique formée sur la face avant d'un dispositif de capture d'image éclairé par la face arrière. Exposé de l'art antérieur Dans des capteurs d'image éclairés par la face arrière, des photodiodes et des transistors de transfert sont formés sur la face avant d'un substrat et un empilement d'inter-connexion comprenant de nombreux nias et niveaux de pistes métalliques est formé sur la face avant du substrat pour connecter les éléments de photodétection entre eux de façon adaptée. Un support est fixé sur l'empilement d'interconnexion et le substrat est aminci de façon à permettre un éclairage des photodiodes par la face arrière, au travers du substrat aminci. Pour connecter une piste métallique formée dans l'empilement d'interconnexion à un élément extérieur au circuit, on prévoit généralement de prendre contact sur la piste métalli- que par la face arrière du circuit, au travers du substrat aminci et à côté des zones de photodétection. En effet, il B8683 - 07-GR3-058
2 serait difficile de prendre contact sur la face avant du dispositif du fait de l'épaisseur du support sur lequel est fixé l'empilement d'interconnexion. De nombreux procédés ont été proposés pour prendre contact sur une piste métallique présente dans l'empilement d'interconnexion par la face arrière du circuit. Cependant, ces procédés ont plusieurs inconvénients. Tout d'abord, ils prévoient en général une succession de plusieurs étapes de gravure, ce qui implique la formation de plusieurs masques. La mise en oeuvre de ces procédés est donc relativement longue. De plus, certains au moins des procédés connus impliquent l'arrêt d'au moins une des gravures directement sur la piste métallique de l'empilement d'interconnexion la plus proche du substrat, ce qui pose des problèmes de corrosion du matériau formant cette piste. Résumé Il existe donc un besoin d'un procédé relativement simple permettant de prendre contact, par la face arrière, sur une piste d'interconnexion formée du côté de la face avant d'un dispositif comprenant des capteurs d'image éclairés par la face arrière, ce procédé n'impliquant pas la corrosion de la piste métallique sur laquelle le contact est pris. Ainsi, un mode de réalisation de la présente invention prévoit un procédé de formation, sur une face d'un substrat semiconducteur aminci, d'un contact relié à une piste métallique d'un empilement d'interconnexion formé sur la face opposée du substrat aminci, comprenant les étapes suivantes : former, du côté d'une première face d'un substrat semiconducteur, une région isolante pénétrant dans le substrat et revêtue d'une région conductrice et d'une couche isolante traversée par des vias conducteurs, lesdits vias connectant une piste métallique de l'empilement d'interconnexion à ladite région conductrice, ladite région conductrice étant formée en même temps que des grilles de transistors MOS ; coller la face externe de l'empilement d'interconnexion sur un support et amincir le B8683 - 07-GR3-058
3 substrat ; et graver, la face externe du substrat aminci en s'arrêtant sur ladite région isolante ; graver ladite région isolante en s'arrêtant sur ladite région conductrice ; et remplir l'ouverture gravée d'un métal.
Selon un mode de réalisation, le procédé comprend en outre une étape de formation d'éléments de photodétection associés aux transistors MOS, du côté de la première face du substrat semiconducteur, lesdits éléments de photodétection étant destinés à être éclairés par la face externe du substrat aminci. Selon un mode de réalisation, la région isolante est formée en même temps que des tranchées d'isolement formées autour des éléments de photodétection. Selon un mode de réalisation, les vias conducteurs 15 sont formés en même temps que des deuxièmes vias conducteurs contactant les grilles des transistors MOS. Selon un mode de réalisation, le procédé comprend en outre une étape de formation d'une couche de protection entre l'étape de gravure de la face externe du substrat aminci et 20 l'étape de gravure de la région isolante. Selon un mode de réalisation, la couche de protection est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, ou est formée d'un empilement multicouches oxyde de silicium - nitrure de silicium - oxyde de silicium. 25 Selon un mode de réalisation, le remplissage de l'ouverture gravée par du métal comprend une étape de dépôt de métal sur la structure et une étape de polissage de la structure permettant d'enlever le métal qui n'est pas dans l'ouverture. Un autre mode de réalisation de la présente invention 30 prévoit une structure de contact connectant une première face d'un substrat semiconducteur aminci à une piste métallique d'un empilement d'interconnexion formé du côté de la seconde face du substrat aminci, comprenant : une région métallique traversant le substrat ; une région conductrice s'étendant sur la seconde 35 face du substrat, en contact avec la région métallique, ladite B8683 - 07-GR3-058
4 région conductrice ayant la même structure que des grilles de transistors MOS formés sur la seconde face du substrat ; une couche de matériau diélectrique formée entre la région conductrice et la piste métallique ; et des vias conducteurs traversant la couche de matériau diélectrique et connectant la piste métallique à la région conductrice. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre, en vue en coupe, une structure de contact, par la face arrière, sur une piste métallique formée sur la face avant d'un circuit éclairé par la face arrière ; et les figures 2A à 2H sont des vues en coupe illustrant des résultats d'étapes d'un procédé selon un mode de réalisation de la présente invention permettant de prendre contact, par la face arrière, sur une piste métallique formée sur la face avant d'un circuit éclairé par la face arrière.
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses vues en coupe ne sont pas tracées à l'échelle.
Description détaillée La figure 1 est une vue en coupe d'une structure de contact, par la face arrière, sur une piste métallique formée sur la face avant d'un circuit éclairé par la face arrière. Sur un support semiconducteur 1 repose un empilement d'interconnexion 3 qui est constitué de nombreux niveaux d'interconnexion. Par souci de simplicité, on a représenté seulement trois niveaux d'interconnexion dans lesquels sont formées des pistes métalliques 7 (ml, m2 et m3) séparées par un matériau diélectrique. Des vias métalliques 9 permettent de connecter des pistes métalliques 7 entre elles de façon adaptée.
B8683 - 07-GR3-058
En figure 1, seules des portions de pistes métalliques formées au niveau du contact sont représentées. Sur l'empilement d'interconnexion 3 s'étend une couche d'un matériau diélectrique 11 sur laquelle repose un substrat 5 semiconducteur mince 13. Dans le substrat mince 13 et sur celui-ci, du côté de l'empilement d'interconnexion 3, sont formés des photodiodes 15, des transistors de transfert de charge 17 et d'autres éléments actifs ou passifs présents de façon classique dans des capteurs d'image. Pour isoler certains de ces éléments et limiter les problèmes de diaphotie et de courants parasites, des tranchées d'isolement 19 sont formées dans le substrat mince 13. Des nias métalliques 21 formés dans la couche 11 permettent de connecter les différents éléments du capteur d'image entre eux et à des bornes externes par l'intermédiaire des pistes métalliques formées dans l'empilement d'interconnexion 3. Sur le substrat mince 13 s'étend une couche isolante 23 du côté de la face arrière de la structure. On comprendra que diverses structures de lentilles et/ou de filtres colorés (non représentés) pourront être prévues sur cette face arrière en regard des divers pixels du capteur d'image. Une ouverture 25 traverse la couche isolante 23, le substrat mince 13 et la couche de matériau diélectrique 11 et s'arrête sur une piste métallique ml formée dans le premier niveau d'interconnexion. Sur les parois de l'ouverture 25, et sur le dessus des couches 11 et 23, s'étend une fine couche de protection 27 dont le but est d'isoler le substrat mince 13 du métal formé dans l'ouverture 25. En contact avec la piste métallique ml et sur les parois de l'ouverture 25, c'est-à-dire sur la fine couche 27, est formée une couche d'aluminium 29.
Pour obtenir la structure de la figure 1, on commence par faire une première gravure de la couche isolante 23 et du substrat mince 13 pour former une ouverture dans cet empilement, à l'emplacement désiré du contact. Cette gravure est prévue de façon à s'arrêter sur la couche de matériau diélectrique 11. On dépose ensuite la couche de protection 27 sur les parois et le B8683 - 07-GR3-058
6 fond de l'ouverture et également au-dessus de la couche isolante 23. Ensuite, une deuxième gravure est effectuée pour graver, dans une partie du fond de la première ouverture, les couches isolantes 27 et 11. Cette deuxième gravure s'arrête sur la piste métallique ml. Ensuite, une couche d'aluminium est déposée sur l'ensemble de la structure et cette couche est gravée de façon à enlever l'aluminium formé au-dessus des éléments de capture d'image. Un fil, ou tout élément de connexion adapté, est ensuite connecté au métal 29. Ainsi, le procédé de formation de la structure de la figure 1 comprend trois gravures successives, et l'une d'entre elles s'arrête sur la piste métallique ml. Comme cela a été vu précédemment, ceci pose des problèmes de corrosion du matériau constituant cette piste métallique. Ces problèmes de corrosion sont particulièrement critiques dans le cas où la piste ml est en cuivre. De plus, la structure de la figure 1 a l'inconvénient d'avoir une surface supérieure non plane. Ceci pose problème lors d'étapes suivantes de formation du capteur d'image. Par exemple, on peut vouloir former des filtres colorés au-dessus des régions de détection du capteur d'image, du côté de la face arrière du substrat 13. Ces filtres sont formés en déposant une résine colorée sur l'ensemble de la structure puis en gravant cette résine de façon adaptée. Lors du dépôt, l'ouverture 25 est remplie de résine et cette résine est difficile à éliminer totalement par gravure. La connexion électrique sur la couche d'aluminium 29 risque alors d'être de mauvaise qualité. Ainsi, la demanderesse propose un procédé permettant de prendre contact, par la face arrière, sur une piste métallique formée sur la face avant d'un dispositif éclairé par la face arrière, ce procédé évitant les problèmes de corrosion de la piste métallique et permettant l'obtention d'une structure dont la face supérieure est plane.
B8683 - 07-GR3-058
7 Les figures 2A à 2H sont des vues en coupe illustrant des étapes successives d'un mode de mise en oeuvre d'un procédé de formation d'un tel contact. A l'étape illustrée en figure 2A, on part d'une structure comprenant un support semiconducteur 41 sur lequel s'étend une fine couche de matériau isolant 43, elle-même surmontée d'une couche semiconductrice 45 que l'on appellera ici substrat. A titre d'exemple, le substrat 45 pourra avoir une épaisseur comprise entre 2 et 4 pm. Cette structure pourra être formée par tout procédé connu de formation d'une couche semi-conductrice sur une couche isolante, par exemple par tout procédé connu sous l'acronyme anglais SOI (Silicon On Insulator). La couche isolante 43 a une épaisseur comprise entre 100 et 200 nm, par exemple de 150 nm. A titre de variante, le substrat 45 pourra être constitué de la partie supérieure d'une tranche semiconductrice d'épaisseur importante, sans interposition d'une couche isolante. Dans la région de la structure destinée à la photodétection, des photodiodes 15 sont formées dans le substrat 45. A titre d'exemple non limitatif, et comme cela est représenté en figure 2A, les photodiodes 15 pourront être des photodiodes pincées ou "pinned photodiodes". Des transistors de transfert de charges 17 sont également formés dans et sur le substrat semiconducteur 45 de façon classique. Autour des régions de photodétection, des tranchées d'isolement 19 sont formées dans le substrat 45. On comprendra que d'autres éléments passifs ou actifs pourront être formés dans la région de photodétection et que les éléments représentés en figure 1 ne le sont qu'à titre illustratif. De plus, la formation de ces différents éléments étant connue de l'homme de l'art, elle ne sera pas décrite ici plus en détail. Dans la région de la structure dans laquelle on désire former le contact (à gauche en figure 2A), une région isolante 47 est formée dans le substrat 45, en surface de celui-ci. La B8683 - 07-GR3-058
8 région isolante 47 est formée sur toute la surface du substrat 45 au niveau de laquelle on désire prendre un contact (bien qu'un seul contact soit représenté, on forme normalement simultanément plusieurs contacts). La région 47 sera, par exemple, en oxyde de silicium et pourra être formée par un procédé de formation de tranchées peu profondes (STI - Shallow Trench Isolation). Elle pourra avoir une profondeur comprise entre 0,2 et 0,5 pm et elle pourra être formée en même temps que les tranchées d'isolement 19.
Au-dessus de la région isolante 47, sur le substrat 45, est formée une région conductrice 49. Cette région conductrice est formée en même temps que les grilles des transistors de transfert 17 formées dans la région de photo-détection. La région conductrice 49 s'étend sur la quasi- totalité de la région 47 et elle est constituée, de façon classique, d'une couche de silicium polycristallin dopé qui repose sur une fine couche isolante 51, par exemple en oxyde de silicium, ayant une épaisseur de quelques dizaines de nanomètres.
Au-dessus de cette structure est formée une couche 53 de matériau diélectrique. Des vias conducteurs 21 sont formés dans cette couche au-dessus des composants de la région de détection de façon à connecter ces composants entre eux de façon adaptée. Des vias conducteurs 55 sont également formés au-dessus de la région conductrice 49. De nombreux vias conducteurs 55 sont formés sur toute la surface de cette région conductrice. On notera que les différentes portions formées dans la région de reprise de contact (région conductrice 49 et région isolante 47) sont avantageusement formées en même temps que des éléments de la région de photodétection. Ainsi, pour obtenir la structure de la figure 2A, aucune étape supplémentaire n'est à prévoir par rapport aux procédés classiques de fabrication de capteurs. A l'étape illustrée en figure 2B, on a formé, sur la 35 couche de matériau diélectrique 53, un empilement d'intercon- B8683 - 07-GR3-058
9 nexion. A titre illustratif, trois niveaux d'interconnexion M1, M2 et M3 sont représentés. On notera que, généralement, plus de trois niveaux d'interconnexion sont formés dans l'empilement d'interconnexion. Chaque niveau d'interconnexion M1, M2 et M3, comprend un ensemble de pistes métalliques, par exemple en cuivre, et ces pistes sont isolées les unes des autres par un matériau diélectrique. L'empilement d'interconnexion est formé par tout procédé classique et seules quelques pistes métalliques sont représentées pour illustration dans les figures. En parti- culier, on a représenté, au niveau de la reprise de contact désirée, un empilement de trois couches métalliques ml, m2 et m3 formées, respectivement, dans les niveaux d'interconnexion M1, M2 et M3. La piste métallique m3 est connectée à un circuit (non représenté) associé aux dispositifs de capture d'image de la région de photodétection par l'intermédiaire d'une piste métallique m2' formée dans le niveau d'interconnexion M2. Les différentes pistes métalliques sont connectées entre elles par l'intermédiaire de nias métalliques formés dans le matériau diélectrique des niveaux d'interconnexion. L'ensemble comprenant le substrat 45 et l'empilement d'interconnexion pourra avoir une épaisseur comprise entre 3 et 6 }gym. A l'étape illustrée en figure 2C, on a collé un support semiconducteur 61 sur l'empilement d'interconnexion, à l'aide d'une couche intermédiaire 63, puis la structure a été retournée. A titre d'exemple, le support 61 pourra être une tranche semiconductrice ayant une épaisseur comprise entre environ 400 et 700 }gym. Le support 41 a ensuite été éliminé de façon à laisser apparaître la surface de la couche isolante 43. L'élimination du substrat 41 pourra être effectuée par tout procédé connu de l'homme de l'art. A l'étape suivante illustrée en figure 2D, on a réalisé une gravure, à l'aide d'un masque adapté, de la couche 43 et du substrat 45, au-dessus de la région isolante 47. Cette gravure forme une ouverture 65 dont l'arrêt se fait sur la région isolante 47. Cette gravure sera réalisée par tout procédé B8683 - 07-GR3-058
10 connu permettant de graver la couche 43, puis le substrat de silicium 45, sélectivement par rapport au matériau isolant de la région 47. A titre d'exemple, l'ouverture 65 pourra avoir des dimensions comprises entre 30 et 100 }gym.
A l'étape illustrée en figure 2E, on a déposé une fine couche de protection isolante 67 sur le fond et les parois de l'ouverture 65 et sur le dessus de la couche isolante 43. Cette fine couche isolante 67 a pour but d'isoler le métal formé ensuite dans l'ouverture 65 du substrat semiconducteur 45. Elle permet également d'isoler électriquement les différents contacts métalliques formés dans le substrat 45 les uns des autres. A titre d'exemple, la couche 67 pourra être formée par un dépôt chimique assisté par plasma (PECVD, pour Plasma Enhanced Chemical Vapor Deposition) et elle pourra être en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, ou être formée d'un empilement multicouches oxyde de silicium - nitrure de silicium - oxyde de silicium (empilement "ONO"). La couche isolante 67 sert également avantageusement de couche antireflet au-dessus des éléments de capture d'image, et égale- ment de couche de passivation de la face arrière du capteur d'image. A l'étape suivante illustrée en figure 2F, on a réalisé une gravure, dans le fond de l'ouverture 65, de la couche isolante 67, de la région isolante 47 et de la fine couche isolante 51, pour former une ouverture 69 qui s'arrête sur le silicium polycristallin dopé de la région conductrice 49. L'ouverture 69 pourra être obtenue par tout type de gravure permettant de graver le matériau isolant de l'empilement 67/47/51 sélectivement par rapport au silicium polycristallin dopé de la région conductrice 49. A l'étape illustrée en figure 2G, on a déposé une couche épaisse d'un métal 71 sur la structure. Ce dépôt remplit complètement les ouvertures 65 et 69. Le métal déposé est de préférence de l'aluminium, mais il pourra également être en tout B8683 - 07-GR3-058
11 matériau utilisé de façon classique pour former des bornes métalliques. A l'étape suivante illustrée en figure 2H, on a réalisé un polissage de la structure de façon à éliminer le métal 71 présent au-dessus de la couche isolante 67 et à obtenir une structure dont la surface supérieure est parfaitement plane. A titre d'exemple, ce polissage pourra être un polissage mécano-chimique (CMP). Le métal 71 forme une borne métallique sur laquelle on pourra connecter tout élément de connexion adapté.
Ainsi, de façon avantageuse, le procédé selon un mode de réalisation ne nécessite que deux étapes de masquage et de gravure. De plus, les éléments permettant le contact électrique entre le métal 71 et la piste métallique ml (région conductrice 49 et vias métalliques 55), ainsi que la région isolante 47, sont formés en même temps que des éléments de photodétection classiques de capteurs d'image. Ainsi, le procédé n'implique pas d'étapes supplémentaires par rapport à un procédé classique. De plus, l'arrêt de la seconde gravure (permettant de former l'ouverture 69) se fait sur le silicium polycristallin dopé de la région conductrice 49, ce qui permet d'éviter tout problème de corrosion des pistes métalliques formées dans l'empilement d'interconnexion puisque celles-ci ne sont jamais en contact avec un agent de gravure ou avec l'air. Le contact électrique entre l'aluminium 71 et la piste métallique ml du niveau d'interconnexion M1 se fait par l'intermédiaire du silicium polycristallin dopé de la région conductrice 49 et des vias conducteurs 55. On notera que le contact électrique entre l'aluminium 71 et le silicium polycristallin est de bonne qualité, et que le grand nombre de vias conducteurs 55 entre le silicium polycristallin 49 et la piste ml permet une bonne connexion électrique entre ces régions. De plus, l'étape de polissage de la figure 2H permet d'obtenir une structure dont la surface supérieure est plane. Ainsi, on peut réaliser des dépôts de résines colorées sans contamination de la zone de contact par la résine.
B8683 - 07-GR3-058
12 De plus, ce procédé permet de placer les bornes de contact au plus près de la matrice de détection d'image et ainsi de réduire la taille de la puce. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on notera que les divers dépôts et gravures décrits ici pourront être réalisés par tout procédé connu de l'homme de l'art. A titre de variante, les tranchées d'isolement 19 pourront être formées par un procédé différent du procédé de formation de la région isolante 47. On pourra par exemple prévoir de former des tranchées 19 très profondes, par exemple remplies d'un métal conducteur isolé du substrat semiconducteur 45 et polarisé à une tension de référence.

Claims (8)

  1. REVENDICATIONS1. Procédé de formation, sur une face d'un substrat semiconducteur aminci, d'un contact relié à une piste métallique d'un empilement d'interconnexion formé sur la face opposée du substrat aminci, comprenant les étapes suivantes : former, du côté d'une première face d'un substrat semiconducteur (45), une région isolante (47) pénétrant dans le substrat et revêtue d'une région conductrice (49) et d'une couche isolante (53) traversée par des vias conducteurs (55), lesdits vias connectant une piste métallique (ml) de l'empile- ment d'interconnexion (Ml, M2, M3) à ladite région conductrice, ladite région conductrice étant formée en même temps que des grilles de transistors MOS (17) ; coller la face externe de l'empilement d'interconnexion sur un support et amincir le substrat ; et graver, la face externe du substrat aminci en s'arrêtant sur ladite région isolante (47) ; graver ladite région isolante en s'arrêtant sur ladite région conductrice (49) ; et remplir l'ouverture gravée d'un métal (71).
  2. 2. Procédé selon la revendication 1, comprenant en outre une étape de formation d'éléments de photodétection associés aux transistors MOS, du côté de la première face du substrat semiconducteur, lesdits éléments de photodétection étant destinés à être éclairés par la face externe du substrat aminci.
  3. 3. Procédé selon la revendication 2, dans lequel la région isolante (47) est formée en même temps que des tranchées d'isolement (19) formées autour des éléments de photodétection.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel les vias conducteurs (55) sont formés en même temps que des deuxièmes vias conducteurs (21) contactant les grilles des transistors MOS (17).
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, comprenant en outre une étape de formation d'une couche de protection (67) entre l'étape de gravure de la face externe duB8683 - 07-GR3-058 14 substrat aminci (45) et l'étape de gravure de la région isolante (47).
  6. 6. Procédé selon la revendication 5, dans lequel la couche de protection est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, ou est formée d'un empilement multicouches oxyde de silicium - nitrure de silicium - oxyde de silicium.
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel le remplissage de l'ouverture gravée par du métal comprend une étape de dépôt de métal sur la structure et une étape de polissage de la structure permettant d'enlever le métal qui n'est pas dans l'ouverture.
  8. 8. Structure de contact connectant une première face d'un substrat semiconducteur aminci (45) à une piste métallique (ml) d'un empilement d'interconnexion formé du côté de la seconde face du substrat aminci, comprenant : une région métallique (71) traversant le substrat ; une région conductrice (49) s'étendant sur la seconde face du substrat, en contact avec la région métallique (71), ladite région conductrice ayant la même structure que des grilles de transistors MOS (17) formés sur la seconde face du substrat ; une couche de matériau diélectrique (53) formée entre la région conductrice (49) et la piste métallique (ml) ; et des nias conducteurs (55) traversant la couche de matériau diélectrique (53) et connectant la piste métallique (ml) à la région conductrice (49).
FR0852950A 2008-04-30 2008-04-30 Procede de reprise de contact sur un circuit eclaire par la face arriere Expired - Fee Related FR2930840B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0852950A FR2930840B1 (fr) 2008-04-30 2008-04-30 Procede de reprise de contact sur un circuit eclaire par la face arriere
US12/431,439 US8053353B2 (en) 2008-04-30 2009-04-28 Method of making connections in a back-lit circuit
US13/239,136 US20120007243A1 (en) 2008-04-30 2011-09-21 Method of making connections in a back-lit circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0852950A FR2930840B1 (fr) 2008-04-30 2008-04-30 Procede de reprise de contact sur un circuit eclaire par la face arriere

Publications (2)

Publication Number Publication Date
FR2930840A1 true FR2930840A1 (fr) 2009-11-06
FR2930840B1 FR2930840B1 (fr) 2010-08-13

Family

ID=40220051

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0852950A Expired - Fee Related FR2930840B1 (fr) 2008-04-30 2008-04-30 Procede de reprise de contact sur un circuit eclaire par la face arriere

Country Status (2)

Country Link
US (2) US8053353B2 (fr)
FR (1) FR2930840B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955202A1 (fr) * 2009-12-10 2011-07-15 St Microelectronics Crolles 2 Dispositif microelectronique integre avec liaisons traversantes.
FR3037720A1 (fr) * 2015-06-19 2016-12-23 St Microelectronics Crolles 2 Sas Composant electronique et son procede de fabrication
EP3772746A1 (fr) * 2019-08-09 2021-02-10 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication de vias traversant un substrat

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US9165970B2 (en) * 2011-02-16 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor having isolated bonding pads
US9018730B2 (en) * 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same
JP5802534B2 (ja) * 2011-12-06 2015-10-28 株式会社東芝 半導体装置
EP2648214B1 (fr) * 2012-04-05 2019-06-12 ams AG Procédés de production d'un dispositif semi-conducteur avec interconnexion traversant le substrat
US9257392B2 (en) 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
US9275933B2 (en) * 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
US10977426B2 (en) * 2013-03-07 2021-04-13 Smugmug, Inc. Method of designing a customizable website
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP2017183407A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10276524B2 (en) 2016-05-13 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
CN107887285A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(北京)有限公司 焊垫结构及其制造方法、及图像传感器
CN107644841B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
KR102520639B1 (ko) 2018-05-02 2023-04-11 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치
US11217547B2 (en) * 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
US20220231067A1 (en) * 2021-01-18 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Stilted pad structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275803A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 半導体装置及びその製造方法
US20010026001A1 (en) * 2000-03-14 2001-10-04 Nikon Corporation Semiconductor devices including back-surface-incidence CCD light-sensors, and methods for manufacturing same
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
US20060033168A1 (en) * 2004-07-16 2006-02-16 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
WO2008074691A1 (fr) * 2006-12-20 2008-06-26 E2V Semiconductors Structure de plots de connexion pour capteur d'image sur substrat aminci

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275803A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd 半導体装置及びその製造方法
US20010026001A1 (en) * 2000-03-14 2001-10-04 Nikon Corporation Semiconductor devices including back-surface-incidence CCD light-sensors, and methods for manufacturing same
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
US20060033168A1 (en) * 2004-07-16 2006-02-16 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
WO2008074691A1 (fr) * 2006-12-20 2008-06-26 E2V Semiconductors Structure de plots de connexion pour capteur d'image sur substrat aminci
FR2910705A1 (fr) * 2006-12-20 2008-06-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955202A1 (fr) * 2009-12-10 2011-07-15 St Microelectronics Crolles 2 Dispositif microelectronique integre avec liaisons traversantes.
EP2333825A3 (fr) * 2009-12-10 2012-02-22 STMicroelectronics (Crolles 2) SAS Dispositif microélectronique intégré avec liaisons traversantes.
US8410574B2 (en) 2009-12-10 2013-04-02 Stmicroelectronics (Crolles 2) Sas Integrated microelectronic device with through-vias
FR3037720A1 (fr) * 2015-06-19 2016-12-23 St Microelectronics Crolles 2 Sas Composant electronique et son procede de fabrication
US9847365B2 (en) 2015-06-19 2017-12-19 Stmicroelectronics (Crolles 2) Sas Electronic component and method of manufacturing the same
US10381394B2 (en) 2015-06-19 2019-08-13 Stmicroelectronics (Crolles 2) Sas Electronic component and method of manufacturing the same
EP3772746A1 (fr) * 2019-08-09 2021-02-10 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication de vias traversant un substrat
FR3099848A1 (fr) * 2019-08-09 2021-02-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de vias traversant un substrat

Also Published As

Publication number Publication date
FR2930840B1 (fr) 2010-08-13
US8053353B2 (en) 2011-11-08
US20090309232A1 (en) 2009-12-17
US20120007243A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
TWI473256B (zh) 抗分層及抗裂化之影像感測器結構及方法
EP1421623B1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
EP2320463A1 (fr) Procédé de formation d'un capteur d'images éclairé par la face arrière
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
FR2910707A1 (fr) Capteur d'image a haute densite d'integration
FR3026891A1 (fr) Dispositif d'imagerie integre a illumination face arriere avec routage d'interconnexion simplifie
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
EP4092746A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
US7683411B2 (en) Image sensor and method of manufacturing the same
EP1421624B1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
EP1421622B1 (fr) Capteur d'image couleur sur substrat transparent et procede de fabrication
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR3057395A1 (fr) Capteur d'image a eclairement par la face arriere
FR2970120A1 (fr) Via traversant isole
KR101038807B1 (ko) 이미지센서 및 그 제조방법
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR3108786A1 (fr) Pixel d'un capteur de lumière et son procédé de fabrication
FR3135162A1 (fr) Connexion électrique et son procédé de fabrication
FR3087939A1 (fr) Capteur de lumiere
EP3944322B1 (fr) Procédé de fabrication d'un dispositif microélectronique
US20220415960A1 (en) Semiconductor device and method of manufacturing semiconductor device
FR3037720A1 (fr) Composant electronique et son procede de fabrication
KR101053729B1 (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131231