FR2950735A1 - Dispositif semi conducteur a substrat soi et son procédé de fabrication - Google Patents

Dispositif semi conducteur a substrat soi et son procédé de fabrication Download PDF

Info

Publication number
FR2950735A1
FR2950735A1 FR1003813A FR1003813A FR2950735A1 FR 2950735 A1 FR2950735 A1 FR 2950735A1 FR 1003813 A FR1003813 A FR 1003813A FR 1003813 A FR1003813 A FR 1003813A FR 2950735 A1 FR2950735 A1 FR 2950735A1
Authority
FR
France
Prior art keywords
region
regions
conductivity type
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1003813A
Other languages
English (en)
Inventor
Youichi Ashida
Norihito Tokura
Shigeki Takahashi
Toshiaki Nakayama
Satoshi Shiraki
Koiji Senda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009232421A external-priority patent/JP4935880B2/ja
Priority claimed from JP2010177427A external-priority patent/JP5012978B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of FR2950735A1 publication Critical patent/FR2950735A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

Un dispositif semi conducteur comporte : un substrat SOI (1) ; un élément semi conducteur (5, 6, 71, 77, 81, 88) ayant une première et une deuxième couches d'impureté (5, 6, 71, 77, 81, 88) disposées dans une couche active (3) du substrat SOI (1), la deuxième couche d'impureté (6, 71, 81) entourant la première couche d'impureté (5, 77, 88) ; et plusieurs régions (10, 11) d'un premier et d'un deuxième types de conductivité disposées dans une partie de la couche active (3) adjacente à un film isolant intégré (4) du substrat SOI (1). Les régions (10, 11) d'un premier et d'un deuxième types de conductivité sont agencées de manière alternée. Les régions (10, 11) d'un premier et d'un deuxième types de conductivité présentent une topologie, qui correspond à l'élément semi conducteur (5, 6, 71, 77, 81, 88).

Description

DISPOSITIF SEMI CONDUCTEUR A SUBSTRAT SOI ET SON PROCEDE DE FABRICATION
Description La présente invention se rapporte à un dispositif semi conducteur ayant un substrat SOI et à un procédé pour sa fabrication. Le dispositif semi conducteur a une tension de claquage suffisante. Conventionnellement, un dispositif semi conducteur possède un élément semi conducteur, qui est formé dans un substrat SOI. Le substrat SOI est préparé de sorte qu'un substrat de support et qu'une couche active soient liés entre eux par le biais d'un film isolant intégré. Dans le dispositif semi conducteur, un potentiel du substrat de support est fixé à un potentiel prédéterminé tel qu'un potentiel de masse lorsque le dispositif fonctionne. Sous une condition dans laquelle le potentiel du substrat de support est fixé au potentiel prédéterminé, lorsqu'une tension élevée est appliquée à une partie prédéterminée de la couche active, une charge électrique est induite au niveau d'une partie de la couche active, qui est adjacente au fil isolant, de sorte qu'une couche d'inversion soit formée. Par conséquent, la tension de claquage diminue. Cette diminution sera expliquée en se rapportant à la figure 22.
La figure 22 montre une distribution de potentiels électriques équivalents dans le dispositif semi conducteur ayant une diode PN de type latéral par rapport à un substrat SOI J1. Lorsqu'une tension élevée est appliquée à une électrode cathodique J2 de la diode PN, et que l'on met à la masse une électrode anodique J3, une charge positive est induite au niveau d'une partie de la couche active J4 adjacente au film isolant J5 intégré de sorte qu'une couche d'inversion soit formée dans la partie de la couche active J4. Ainsi, une distance de lignes de potentiel électrique V équivalent adjacentes entre la région cathodique N+ J6 et le film isolant J5 se rétrécit. Par conséquent, le champ électrique devient important entre la région cathodique N+ J6 et le film isolant J5. Ainsi, la tension de claquage du dispositif diminue. Pour éviter la réduction de la tension de claquage, un dispositif semi conducteur ayant un film isolant, dont une surface est concave et convexe, est divulgué dans JP-B2-3959125 correspondant à USP 6,049,109. La figure 23 montre une vue en coupe du dispositif. Une concavité J5a et une convexité J5b sont formées sur le film isolant J5 intégré de sorte qu'une charge positive soit localisée au niveau de la concavité J5a. Ainsi, une pseudo plaque de champ est formée. Lorsque la pseudo plaque de champ est formée, les lignes de potentiel électrique équivalent sont agencées dans une direction verticale vers la convexité J5b. Par conséquent la distance entre des lignes de potentiels électriques équivalents adjacentes change, de sorte que la tension de claquage s'améliore.
Cependant, lorsque la concavité et la convexité sont formées sur le film isolant intégré, diverses étapes pour former la concavité et la convexité sont nécessaires. Ainsi, le processus de fabrication devient compliqué. Plus particulièrement, avant liaison d'un substrat au silicium, comme étant la couche active, au substrat de support, on forme une concavité au dos du substrat au silicium par un procédé de photogravure. Ainsi, la concavité et la convexité sont formées sur le substrat au silicium lors d'une étape de formation de concavité et de convexité. Ensuite, dans une étape de formation de film isolant, un film isolant est déposé au dos du substrat au silicium, sur lequel la concavité et la convexité sont formées. Dans une étape d'aplanissement, la surface du film isolant est aplanie. De plus, afin de localiser la charge au niveau de la concavité, il est nécessaire de former la concavité avec une profondeur suffisante lors de l'étape de formation de concavité et de convexité. Dans l'étape de formation de film isolant, le film isolant est formé de sorte à avoir une épaisseur suffisante de sorte que la concavité soit intégrée au film isolant. De plus, dans l'étape d'aplanissement, le film isolant est aplani. Il en ressort que le processus de fabrication du dispositif est compliqué. De plus, et conventionnellement, un dispositif semi conducteur ayant une tension de claquage élevée est préparé à partir d'un substrat SOI, qui comporte un substrat de support, une couche active et un film isolant intégré. Dans ce dispositif, une diminution de la tension de claquage au niveau d'une périphérie du dispositif peut survenir. Dans JP-B2- 4204895 correspondant à US 2004/0227188, des diodes de division de la tension sont agencées sur un côté du dispositif à tension de claquage élevée à travers un film isolant, le dispositif étant de forme rectangulaire. Les diodes sont couplées entre elles par l'intermédiaire d'un câblage. Dans ce cas, les diodes de division de la tension permettent la division de la tension en plusieurs étapes entre une extrémité du dispositif côté tension élevée à l'autre extrémité du dispositif côté basse tension suivant une distance. Ainsi, une commande de potentiel électrique est réalisée à travers le côté du dispositif et par conséquent, le champ électrique diminue. La diminution de la tension de claquage est limitée. Cependant, dans le dispositif ci-dessus, pour commander le potentiel électrique du côté du dispositif, la diode de division de la tension comme dispositif de commande est en plus formée dans le dispositif. Ainsi, on assiste à l'augmentation des dimensions du dispositif. A la lumière du problème décrit ci-dessus, l'objet de la présente divulgation est de proposer un dispositif semi conducteur ayant un substrat SOI et un procédé pour sa fabrication. Une tension de claquage du dispositif est améliorée. Selon un premier aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active est réalisée en silicium ayant un premier type de conduction ; un élément semi conducteur ayant une première couche d'impureté et une deuxième couche d'impureté, qui sont disposées dans une partie de surface de la couche active, dans lequel la deuxième couche d'impureté entoure la première couche d'impureté de sorte que la première couche d'impureté et la deuxième couche d'impureté aient une première topologie ; une région de séparation d'éléments disposée dans la couche active et entourée par une structure de séparation d'éléments ; et une pluralité de régions du premier type de conductivité et une pluralité de région d'un deuxième type de conductivité, qui sont disposées dans la région de séparation d'éléments. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont disposées dans une partie de la couche active, qui est adjacente au film isolant intégré, et sont agencées de manière alternée entre la première couche d'impureté et la deuxième couche d'impureté. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité ont une deuxième topologie, qui correspond à l'élément semi conducteur. Les régions du premier type de conductivité ont une concentration d'impureté plus élevée que la couche active. Dans le dispositif ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées les unes des autres par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivités sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité au film isolant. Plus spécifiquement, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant. Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, une pseudo plaque de champ est formée. Ainsi, une chute de tension est générée suivant une distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Sans former de concavité et de convexité à grande profondeur, on améliore la tension de claquage.
Selon un deuxième aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active est réalisée en silicium ayant un premier type de conductivité ; un élément semi conducteur ayant une première couche d'impureté et une deuxième couche d'impureté, qui sont disposées dans une partie de la surface de la couche active, dans lequel la deuxième couche d'impureté entoure la première couche d'impureté de sorte que la première couche d'impureté et la deuxième couche d'impureté présentent une première topologie ; et une pluralité de régions du premier type de conductivité et une pluralité de régions d'un deuxième type de conductivité, qui sont disposées dans une partie de la couche active adjacente au film isolant intégré. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont agencées de manière alternée. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité ont une deuxième topologie, qui correspond à l'élément semi conducteur.
Dans le dispositif ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées les unes des autres par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivité sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité adjacente au film isolant. Plus spécifiquement, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant. Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, on forme une pseudo plaque de champ. De ce fait, une chute de tension est générée suivant une distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Ainsi, les lignes de potentiel électrique équivalent s'étendent dans la direction verticale vers la région du premier type de conductivité, et par conséquent, on compense la distance entre les lignes de potentiel électrique équivalent. De ce fait, on améliore la tension de claquage. Sans former de concavité et de convexité de grande profondeur, on améliore la tension de claquage du dispositif. Selon un troisième aspect de la présente divulgation, un procédé de fabrication d'un dispositif semi conducteur comporte le fait de : préparer un substrat au silicium ayant un premier type de conductivité ; former une pluralité de régions du premier type de conductivité et une pluralité de régions d'un deuxième type de conductivité dans une première partie de surface du substrat au silicium de telle sorte que les régions d'un deuxième type de conductivité comportent une région centrale, et les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont agencées de manière alternées de sorte à présenter une deuxième topologie autour de la région centrale ; lier le substrat au silicium à un substrat de support à travers un film isolant intégré de telle sorte que la première partie de surface du substrat au silicium regarde le substrat de support à travers le film isolant intégré ; retirer une partie d'une deuxième partie de surface du substrat au silicium de sorte que le substrat au silicium soit aminci ; et le substrat au silicium procure une couche active, dans lequel la deuxième partie de surface est opposée à la première partie de surface ; former un élément semi conducteur dans la deuxième partie de surface du substrat au silicium. L'élément semi conducteur comporte une première couche d'impureté et une deuxième couche d'impureté. La deuxième couche d'impureté entoure la première couche d'impureté, et la première couche d'impureté et la deuxième couche d'impureté présentent une première topologie, qui correspond à la deuxième topologie. Dans le procédé ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées les unes des autres par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivités sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité adjacente au film isolant. Plus spécifiquement, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant. Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, une pseudo plaque de champ est formée. Ainsi, une chute de tension est générée suivant une distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Ainsi, les lignes de potentiel électrique équivalent s'étendent dans la direction verticale vers la région du premier type de conductivité, et par conséquent, on compense la distance entre les lignes de potentiel électrique équivalent. De ce fait, on améliore la tension de claquage. Sans former de concavité et de convexité de grande profondeur, on améliore la tension de claquage du dispositif.
Selon un quatrième aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active a un premier type de conductivité ; une première région ayant une région à premier élément semi conducteur et une première structure de séparation en tranchée et disposée dans le substrat SOI ; une deuxième région ayant une région à deuxième élément semi conducteur et une deuxième structure de séparation en tranchée et disposée dans le substrat SOI. La première région est séparée de la deuxième région. La première structure de séparation en tranchée entoure une périphérie extérieure de la première région, et la deuxième structure de séparation en tranchée entoure une périphérie extérieure de la deuxième région. La région à premier élément semi conducteur comporte un premier élément semi conducteur. Le premier élément semi conducteur comporte une première couche d'impureté, une deuxième couche d'impureté, une première électrode et une deuxième électrode. La première couche d'impureté et la deuxième couche d'impureté sont disposées dans une partie de surface de la couche active. Chacune de la première couche d'impureté et de la deuxième couche d'impureté possède un motif de bande le long d'une première direction telle qu'une direction longitudinale. Une première tension peut être appliquée à la première couche d'impureté à travers la première électrode, et une deuxième tension peut être appliquée à la deuxième couche d'impureté à travers la deuxième électrode. La première tension est plus élevée que la deuxième tension. La première région comporte en outre une pluralité de régions de commande du potentiel électrique, qui sont disposées sur les deux côtés de la région à élément semi conducteur le long de la direction longitudinale. Les régions de commande du potentiel électrique sont agencées entre la première couche d'impureté et la deuxième couche d'impureté le long de chaque côté de la région à élément semi conducteur. La première région comporte en outre un motif d'électrodes, qui est disposé sur la région à élément semi conducteur et les régions de commande du potentiel électrique. Le motif d'électrodes s'étend de la première couche d'impureté jusqu'à la deuxième couche d'impureté. Le motif d'électrodes est couplé électriquement à chaque région de commande du potentiel électrique. Dans le dispositif ci-dessus, le potentiel électrique sur la partie de surface de la région à élément semi conducteur est graduellement réduit de la première couche d'impureté, comme côté à potentiel élevé, à la deuxième couche d'impureté, comme côté à potentiel bas, étant donné que la chute de tension est générée par la résistance interne du motif d'électrodes. De plus, le potentiel électrique de chaque région de commande du potentiel électrique sur le côté de la région à élément semi conducteur est réduit de manière progressive de la première couche d'impureté, comme côté à potentiel élevé, à la deuxième couche d'impureté, comme côté à potentiel bas, étant donné que la chute de tension est générée par la résistance interne du motif d'électrodes. Par conséquent, étant donné que le potentiel électrique de la région à élément semi conducteur de la première couche d'impureté à la deuxième couche d'impureté est réduit, le potentiel électrique de chaque région de commande du potentiel électrique disposée sur le côté de la région à élément semi conducteur et le potentiel électrique de la partie de surface de la région à élément semi conducteur sont réduits. En conséquence, on évite la concentration du champ électrique aux deux extrémités des première et deuxième couches d'impureté le long de la direction longitudinale. De ce fait, on évite la diminution de la tension de claquage. De plus, les potentiels électrique de chaque région de commande du potentiel électrique disposées sur le côté de la région à élément semi conducteur peuvent être commandés de sorte à les rendre différents en utilisant le motif d'électrodes. Par conséquent, il n'est pas nécessaire de former un dispositif de commande tel qu'une diode de division conventionnelle atour de la région à élément semi conducteur. Par conséquent, les dimensions du dispositif sont réduites, et la concentration de champs électriques à la périphérie du dispositif à tension de claquage élevée est limitée. De ce fait, le dispositif possède une tension de claquage élevée. Les objets, caractéristiques et avantages de la présente invention, ainsi que d'autres objets, caractéristiques et avantages vont ressortir plus clairement de la description détaillée qui suit prise en relation avec les dessins annexés. Dans les dessins : La figure 1 est un diagramme montrant une vue en coupe 25 d'un dispositif semi conducteur selon un premier mode de réalisation ; La figure 2A est un diagramme montrant une topologie d'une surface supérieure du dispositif de la figure 1, et la figure 2B est un diagramme montrant une topologie d'une surface de 30 dos du dispositif de la figure 1 ; La figure 3A est un diagramme montrant une distribution de potentiels électriques équivalents dans le dispositif de la figure 1, et la figure 3B est un diagramme montrant un état dans lequel une charge est induite ; Les figures 4A à 4D sont des diagrammes montrant un processus de fabrication du dispositif de la figure 1 ; La figure 5 est un diagramme montrant une topologie d'une structure de retrait de câblage du dispositif de la figure 1 ; La figure 6 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon un deuxième mode de réalisation La figure 7A est un diagramme montrant une topologie d'un surface supérieure du dispositif de la figure 6, et la figure 7B est un diagramme montrant une topologie d'une surface de dos du dispositif de la figure 6 ; La figure 8 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon un troisième mode de réalisation La figure 9A est un diagramme montrant une topologie d'une surface supérieure du dispositif de la figure 8, et la figure 9B est un diagramme montrant une topologie d'une surface de dos du dispositif de la figure 8 ; La figure 10 est un diagramme montrant une vue en coupe 20 d'un dispositif semi conducteur selon un quatrième mode de réalisation La figure 11A est un diagramme montrant une topologie d'une surface supérieure du dispositif de la figure 10, et la figure 11B est un diagramme montrant une topologie d'une 25 surface de dos du dispositif de la figure 10; La figure 12 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon un cinquième mode de réalisation La figure 13 est un diagramme montrant une vue en coupe 30 d'un dispositif semi conducteur selon un sixième mode de réalisation ; La figure 14 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon un septième mode de réalisation ; La figure 15 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon un huitième mode de réalisation ; La figure 16 est un diagramme montrant une vue en coupe 5 d'un dispositif semi conducteur selon d'autres modes de réalisation ; La figure 17 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon d'autres modes de réalisation ; 10 La figure 18 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur selon d'autres modes de réalisation ; La figure 19 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur ayant un élément LDMOS selon 15 d'autres modes de réalisation ; La figure 20 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur ayant IGBT selon d'autres modes de réalisation ; La figure 21 est un diagramme montrant une vue en coupe 20 d'un dispositif semi conducteur selon d'autres modes de réalisation ; La figure 22 est un diagramme montrant une distribution de potentiels électriques équivalents dans un dispositif semi conducteur ayant une diode PN latérale, qui est formée dans un 25 substrat SOI ; La figure 23 est un diagramme montrant un dispositif semi conducteur ayant un film isolant, sur lequel sont formées des concavités et des convexités ; La figure 24 est un diagramme montrant une topologie 30 supérieure d'un dispositif semi conducteur selon un neuvième mode de réalisation ; La figure 25 est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXV-XXV de la figure 24 ; La figure 26 est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXIV-XXIV de la figure 24
La figure 27 est un diagramme montrant une vue en coupe 5 d'un dispositif semi conducteur selon un dixième mode de réalisation ; La figure 28 est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXVIII-XXVIII de la figure 27 ; 10 La figure 29A est un diagramme montrant une topologie supérieure d'un autre dispositif semi conducteur ayant une structure de séparation en tranchée différente, et la figure 29B est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXIXB-XXIXB de la figure 29A ; 15 La figure 30 est un diagramme montrant une topologie supérieure d'une région de formation de diode PN dans un dispositif semi conducteur selon un onzième mode de réalisation ; La figure 31 est un diagramme montrant une topologie 20 inférieure de la région de formation de diode PN dans le dispositif de la figure 30 ; La figure 32 est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXII-XXXII de la figure 30 ; 25 La figure 33 est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXIII-XXXIII de la figure 30 ; La figure 34 est un diagramme montrant une topologie supérieure d'une structure de séparation en tranchée dans un 30 dispositif semi conducteur selon un douzième mode de réalisation ; La figure 35 est un diagramme montrant une topologie supérieure d'une structure de séparation en tranche dans un dispositif semi conducteur selon un treizième mode de réalisation ; La figure 36 est un diagramme montrant une topologie supérieure d'une structure de séparation en tranchée dans un dispositif semi conducteur selon un quatorzième mode de réalisation ; La figure 37 est un diagramme montrant une topologie supérieure d'une structure de séparation en tranchée dans un dispositif semi conducteur selon un quinzième mode de réalisation ; La figure 38A est un diagramme montrant une topologie supérieure d'une structure de séparation en tranchée dans un dispositif semi conducteur selon un seizième mode de réalisation, la figure 38B est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXVIIIBXXXVIIIB de la figure 38A, et la figure 38C est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXVIIIC-XXXVIIIC de la figure 38A ; La figure 39A est un diagramme montrant une topologie supérieure d'une structure de séparation en tranchée dans un dispositif semi conducteur selon un dix-septième mode de réalisation, la figure 39B est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXIXB-XXXIXB de la figure 39A, et la figure 39C est un diagramme montrant une vue en coupe du dispositif prise le long de la ligne XXXIXC-XXXIXC de la figure 39A ; La figure 40 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur ayant un élément LDMOS selon d'autres modes de réalisation ; et La figure 41 est un diagramme montrant une vue en coupe d'un dispositif semi conducteur ayant un IGBT selon d'autres modes de réalisation. (Premier Mode de Réalisation) Le premier mode de réalisation sera expliqué. Dans le premier mode de réalisation, un dispositif semi conducteur a une diode PN comme élément semi conducteur. La figure 1 montre une vue en coupe du dispositif semi conducteur. Les figures 2A et 2B sont une topologie de la surface supérieure et une topologie de la surface de dos du dispositif. Comme le montre la figure 1, le dispositif est formé à partir d'un substrat SOI 1. Le substrat 1 est préparé de sorte qu'un substrat de support 2 réalisé en un substrat au silicium et une couche active 3 soient liés entre eux par l'intermédiaire d'un film isolant 4 intégré. Le film isolant 4 intégré est réalisé en un film d'oxyde ou autre analogue. La couche active 3 est préparée de sorte qu'un substrat au silicium de type N soit aminci. La couche active 3 est divisée en plusieurs régions de séparation d'éléments par une structure de séparation d'éléments. La diode PN est formée dans une région de séparation d'éléments entourée par la structure de séparation d'éléments. L'épaisseur de la couche active 3 est de par exemple 5 à 25 microns. Une région cathodique 5 de type N+ comme première région d'impureté réalisée en une couche de diffusion et une région anodique 6 de type P+ comme deuxième couche d'impureté réalisée en une couche de diffusion sont formées dans une partie de surface de la couche active 3. La région cathodique 5 a une concentration en impureté de type N dans une plage de 1x1019 cm-3 à 1x1021 cm-3, et une profondeur de jonction dans une plage de 0,1 microns à 0,5 micromètres. La région anodique 6 a une concentration d'impureté de type N dans une plage entre 1x1019 cm-3 à 1x1021 cm-3, et une profondeur de jonction dans une plage de 0,1 micromètres à 1,0 micromètres. Comme le montre la figure 2A, la région cathodique 5 et la région anodique 6 ont une topologie supérieure telle que la région anodique 6 entoure la région cathodique 5 en tant que centre, la région cathodique 5 a une forme circulaire, et la région cathodique 5 est écartée de la région anodique 6 par une distance prédéterminée. Un film d'oxyde LOCOS 7 est formé dans une partie de surface de la couche active 3 entre la région cathodique 5 et la région anodique 6. Une électrode cathodique 8 est écartée du film d'oxyde LOCOS 7, et formée sur la région cathodique 5. L'électrode cathodique 8 est couplée électriquement à la région cathodique 5. Une électrode anodique est écartée du film d'oxyde LOCOS 7, et formée sur la région anodique 6.
L'électrode anodique 9 est couplée électriquement à la région anodique 6. Ainsi, la couche active 3, la région cathodique 5, la région anodique 6, l'électrode cathodique 8 et l'électrode anodique 9 procurent une diode PN latérale. Comme le montre la figure 2B, les régions 10 de type P et 15 les régions 11 de type N ont une configuration de dos telle que l'une circulaire de type N des régions 10 de type P possède une forme et donne une région centrale 10a, les régions 11 et les régions 10 de type P entourent la région 20 centrale l0a 10 de type profondeur profondeur de manière alternée et concentrique. Les régions P et les régions 11 de type N ont la même en partant du film isolant 4. La se trouve dans une plage entre 1,0 de jonction de jonction micromètres et 10 micromètres. La région 10 de type P a une concentration d'impureté de type P dans une plage de 1x1015 cm-3 25 à 1x1019 cm-3. La région 11 de type N a une concentration d'impureté de type N dans une plage de 1x1015 cm-3 à 1x1019 cm-3. Ainsi, le dispositif semi conducteur est préparé. Dans le dispositif, les régions 10 de type P ayant une forme annulaire et les régions 11 de type N ayant une forme annulaire sont 30 agencées de manière alternée afin d'entourer la région centrale 10a ayant une forme circulaire. Les régions 10 de type P et les régions 11 de type N sont disposées dans la couche active 3 sous l'élément semi conducteur, c'est-à-dire, la diode PN. De cette façon, on obtient les effets et les fonctions qui suivent. Lorsqu'une tension élevée est appliquée à l'électrode cathodique 8, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la masse, une charge positive est induite dans une partie des régions 10 de type P adjacente au film isolant 4. La charge positive n'est pas induite dans une partie des régions 11 de type N adjacente au film isolant 4 étant donné que la concentration d'impureté des régions 11 de type N est suffisamment élevée pour que les régions 11 de type N ne procurent pas une couche d'in version. Ainsi, la couche d'inversion est localisée dans la partie des régions 10 de type P autre que les régions 11 de type N. de ce fait, une pseudo plaque de champ est formée de sorte qu'une chute de tension homogène correspondant à la distance entre les régions 10 de type P a lieu entre la région cathodique 5 et la région anodique 6 dans une partie inférieure de la couche active 3. Lorsque seules les régions 11 de type N sont formées, une couche d'appauvrissement à partir des régions 11 de type N ne s'étend pas suffisamment, de sorte qu'un effet RESURF (champ de surface réduit) n'est pas obtenu, et la tension de claquage peut ne pas être améliorée. Dans ce mode de réalisation, étant donnée que les régions 10 de type P sont formées en plus des régions 11 de type N, la couche d'appauvrissement s'étend suffisamment, et par conséquent on améliore la tension de claquage. Les caractéristiques ci-dessus sont également confirmées par une distribution de potentiels électriques équivalents dans le dispositif semi conducteur. La figure 3A montre la distribution de potentiels électriques équivalents du dispositif lorsqu'on applique une tension élevée à l'électrode cathodique 8 de la diode ON, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. La figure 3B est une vue en coupe partiellement agrandie du dispositif lorsqu'une charge est induite. Comme le montre la figure 3B, la charge est induite dans une partie de la région 10 de type P adjacente au film isolant 4. Par conséquent, la région 10 de type P et la région 11 de type N procurent une pseudo plaque de champ. Ainsi, comme le montre la figure 3A, la ligne de potentiel électrique équivalent s'étend vers la région 11 de type N le long de la direction verticale. Ainsi, comme dans l'art conventionnel qui prévoit un film isolant intégré ayant la concavité et la convexité, la distance entre des lignes de potentiels électriques équivalents est améliorée, de sorte que l'on améliore la tension de claquage. Dans le dispositif selon le présent mode de réalisation, la région 10 de type P et la région 11 de type N sont disposées dans la couche active 3 à proximité du film isolant 4 sous l'élément semi conducteur. Ainsi, on améliore la tension de claquage et donc, le dispositif possède une tension de claquage suffisante même s'il n'est pas muni d'une structure de concavité et de convexité avec une concavité profonde. Le procédé de fabrication du dispositif selon le présent mode de réalisation sera expliqué. Les figures 4A à 4D montrent le procédé de fabrication du dispositif.
Etape de la figure 4A D'abord, un substrat au silicium 12 ayant un type de conductivité N pour former la couche active 3 est préparé. Un masque (non montré) est formé sur la surface du substrat au silicium 12 par un procédé de photo gravure. Le masque a une ouverture correspondant à une région à former pour région de type P. ensuite, une impureté de type de conductivité P est implantée sur le substrat 12 à travers le masque. Par la suite, on retire le masque, un autre masque (non montré) est formé sur la surface du substrat au silicium 12 par le procédé de photo gravure. L'autre masque a une ouverture correspondant à la région à former pour région de type N. Ensuite, une impureté de type de conductivité N est implantée sur le substrat à travers l'autre masque. Après retrait de l'autre masque, l'impureté de type de conductivité P implantée et l'impureté de type de conductivité N implantée sont diffusées par un procédé de diffusion thermique. Ainsi, les régions 10 de type P et les régions 11 de type N sont formées. La hauteur de chacune des régions de type P et des régions 11 de type N, c'est-à-dire, la distance entre le film isolant 4 et une extrémité supérieure des régions 10 de type P et des régions 11 de type N, est déterminée par une grandeur de diffusion des impureté dans le processus de diffusion thermique. Dans le processus de diffusion thermique, la hauteur P de la région 10 de type P est inférieure ou égale à la hauteur de la région 11 de type N. si la hauteur de la région 10 de type P est supérieure à la hauteur de la région 11 de type N, et que les régions 10 de type P adjacentes se chevauchent sur la région 11 de type N entre elles, la pseudo plaque de champ peut ne pas fonctionner. Pour éviter cette particularité, la hauteur de la région 10 de type P et la hauteur de la région 11 de type N sont déterminées. Etape dans la figure 4B Après formation des régions 10 de type P et des régions 11 de type N dans le substrat 12, le substrat de support 2 réalisé en un substrat au silicium est lié au substrat 12 par l'intermédiaire du film isolant 4. Ainsi, le substrat SOI 1 est formé. Etape dans la figure 4C La surface du substrat au silicium 12 dans le substrat SOI 1 est partiellement retirée par le biais d'un procédé de polissage ou autre analogue de sorte que le substrat 1 soit aminci. Ensuite, la surface du substrat SOI 1 est polie par un procédé CMP (polissage chimique-mécanique) ou autre analogue.
Ainsi, la couche active 3 est formée à partir du substrat au silicium 12 dans le substrat SOI 1. Etape dans la figure 4D La surface de la couche active 3 est oxydée par un procédé d'oxydation LOCOS ou autre analogue, de sorte que le film d'oxyde LOCOS 7 soit formé. Le film d'oxyde LOCOS 7 a une ouverture correspondant à une région à former pour région cathodique et une région à former pour région anodique. Ensuite, un masque (non montré) est formé sur la surface du substrat SOI 1 par le procédé de photo gravure. Le masque a une ouverture correspondant à la région à former pour région cathodique. L'impureté de type de conductivité N est implantée sur le substrat 1 à travers le masque. Après retrait du masque, un autre masque (non montré) est formé sur la surface du substrat SOI 1. L'autre masque a une ouverture correspondant à la région à former pour région anodique. Ensuite, l'impureté de type de conductivité P est implantée sur la surface du substrat SOI 1 à travers l'autre masque. Après retrait de l'autre masque, l'impureté de type de conductivité P et l'impureté de type de conductivité N sont diffusées par le procédé de diffusion thermique. Ainsi, la région cathodique 5 et la région anodique 6 sont formées. Ensuite, une étape de formation d'un film isolant inter couches, une étape de formation d'un film de protection et autre analogue (qui ne sont pas montrées dans les dessins) sont réalisées, de sorte que le dispositif semi conducteur montré à la figure 1 soit fabriqué. Une structure de retrait de câblage pour le dispositif serai conducteur peut être une structure quelconque. Il est préférable que la structure de retrait de câblage soit une structure topologique montrée dans la figure 5. Dans le présent mode de réalisation, la région cathodique 5 est entourée par la région anodique 6. Dans une telle structure, un plot de connexion pour connecter électriquement l'électrode cathodique 8 et un circuit externe peut être formé uniquement sur la région cathodique 5. Dans ce cas, la superficie du plot de connexion est faible. Ici, l'électrode cathodique 8 est connectée électriquement à la région cathodique 5. Par conséquent, on préfère que la structure de retrait de câblage soit la structure topologique montrée à la figure 5. Une partie de contact entre l'électrode anodique 9 et la région anodique 6 a une forme en C. l'électrode cathodique 8 est retirée de l'intérieur de la forme en C de l'électrode anodique 9 à l'extérieur de la forme en C. plus spécifiquement, l'électrode anodique 9 n'est pas formée sur toute la région anodique 6. En revanche, la partie de contact de l'électrode anodique 9 est divisée en une partie supérieure et une partie inférieure de la région anodique 6. L'électrode anodique 9 et l'électrode cathodique 8 sont retirées vers l'extérieur de la région de formation de diode. Ainsi, l'électrode anodique 9 et l'électrode cathodique 8 sont respectivement connectées à un plot de connexion anodique 9a et à un plot de connexion cathodique 8a. Dans la structure ci-dessus, le plot de connexion cathodique 8a n'est pas formé uniquement sur la région cathodique 5. De ce fait, une superficie du plot de connexion cathodique 8a est suffisamment importante. (Deuxième Mode de réalisation) Un deuxième mode de réalisation va être expliqué. La figure 6 montre un dispositif semi conducteur selon le présent mode de réalisation. Les figures 7A et 7B montrent une vue de la topologie supérieure et une vue de la topologie inférieure du dispositif. Dans le dispositif, une structure de séparation en tranchée 20 destinée à entourer la périphérie extérieure de la région anodique 6 est formée. La structure de séparation en tranchée 20 comporte une rainure 21 et un film isolant 22. La rainure 21 est formée sur la surface de la couche active 3, et atteint le film isolant 4 intégré. Le film isolant 22 est rempli dans la rainure 21. Par exemple un masque formé par le procédé de photo gravure est utilisé pour graver la couche active 3 de sorte que la rainure 21 soit formée. Ensuite, le film isolant 22 est rempli dans la rainure 21 de sorte qu'un processus d'oxydation thermique soit exécuté, ou qu'une matière isolante soit déposée dans la rainure 21. De ce fait, la matière isolante est replie dans la rainure 21. Ainsi, la structure de séparation en tranchée 20 est formée. La structure de séparation en tranchée 20 entoure l'élément semi conducteur tel que la diode PN. L'élément semi conducteur est séparé d'autres éléments, qui sont formés dans d'autres régions de la couche active 3. Ainsi, même lorsque la diode PN est intégrée avec l'autre élément tel qu'un élément de circuit, un circuit logique dans une puce par exemple, l'influence de la tension élevée n'est pas affectée sur l'élément de circuit. Ainsi, il est facile de former le dispositif monopuce ayant la diode PN et l'élément de circuit. (Troisième Mode de Réalisation) Un troisième mode de réalisation sera expliqué. La figure 8 montre un dispositif semi conducteur selon le présent mode de réalisation. Les figures 9A et 9B montrent une vue de la topologie supérieure et une vue de la topologie inférieure du dispositif semi conducteur. Dans le dispositif semi conducteur, une plaque de champ 30 de type résistance est formée sur la diode PN à travers un film d'oxyde LOCOS 7. La plaque de champ 30 de type résistance est par réalisée en une couche haute résistance telle que du polysilicium non dopé. La plaque de champ 30 de type résistance s'étend de manière spiralée autour de la région cathodique 5, comme centre, et atteint la région anodique 6. Dans la plaque de champ 30 de type résistance, une chute de tension selon la distance de la couche haute résistance est générée entre la région cathodique 5 ayant le potentiel électrique élevé et la région anodique 6. La chute de tension est provoquée par une résistance interne de la couche de résistance élevée. En conséquence, la tension chute proportionnellement le long de la direction radiale autour de la région cathodique 5, comme centre, suivant la distance par rapport à la région cathodique 5. De ce fait, le dispositif comporte la structure de jonction PN dans une partie inférieure de la couche active 6 et comporte en outre la plaque de champ 30 de type résistance sur la couche active 30, de sorte que le largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région de type N à partir de la surface de la couche active 3 est très uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et l'électrode anodique 9 et le substrat de support 2 sont mis à la terre. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui améliore la tension de claquage.
Le procédé de fabrication du dispositif semi conducteur ayant la structure ci-dessus est pratiquement similaire à celui du dispositif de la figure 1, et comporte en outre une étape de formation de la plaque de champ 30 de type résistance. Par exemple, dans l'étape de formation de la plaque de champ 30 de type résistance, après formation de la région cathodique 5 et de la région anodique 6, la couche haute résistance est déposée sur la surface du film d'oxyde LOCOS 7. De plus, la couche haute résistance est façonnée de sorte à former la plaque de champ 30 de type résistance. Par la suite, l'étape de formation du film isolant inter-couches, l'étape de formation de l'électrode et l'étape de formation du film de protection sont exécutées. Ainsi, le dispositif semi conducteur est fabriqué. (Quatrième Mode de Réalisation) Un quatrième mode de réalisation sera expliqué. La figure 10 montre un dispositif semi conducteur selon le présent mode de réalisation. Les figures 11A et 11B montrent une vue de la topologie supérieure et une vue de la topologie inférieure du dispositif semi conducteur de la figure 10. Dans le dispositif semi conducteur, une plaque de champ capacitif 40 est formée sur la diode PN à travers le film d'oxyde LOCOS 7. La plaque de champ capacitif 40 est réalisée en une couche haute résistance telle que du polysilicium non dopé. La plaque de champ capacitif 40 comporte plusieurs couches haute résistance de forme annulaire, qui sont agencées de façon concentrique à intervalles réguliers autour de la région cathodique 5 entre la région cathodique 5 et la région anodique 6.
Dans la plaque de champ capacitif 40, une chute de tension correspondant à une capacité entre les couches haute résistance est générée entre la région cathodique 5 ayant une tension élevée et la région anodique 6. Ainsi, la tension chute de manière proportionnelle le long de la direction radiale autour de la région cathodique 5, comme centre, suivant la distance par rapport à la région cathodique 5. Ainsi, le dispositif comporte la structure de jonction PN dans une partie inférieure de la couche active 3 et comporte en outre la plaque de champ capacitif 40 sur la couche active 3, de sorte que la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région de type N à partir de la surface de la couche active 3 est bien uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui résulte en une amélioration de la tension de claquage.
Le procédé de fabrication du dispositif semi conducteur ayant la structure ci-dessus est presque similaire à celui du dispositif de la figure 1, et comporte en plus une étape de formation de la plaque de champ capacitif 40. Par exemple, dans l'étape de formation de la plaque de champ capacitif 40, après formation de la région cathodique 5 et de la région anodique 6, la couche haute résistance est déposée sur la surface du film d'oxyde LOCOS 7. De plus, la couche haute résistance est façonnée de sorte à former la plaque de champ capacitif 40. Par la suite, l'étape de formation du film isolant inter-couches, l'étape de formation de l'électrode et l'étape de formation du film de protection sont exécutées. Ainsi, le dispositif semi conducteur est fabriqué. (Cinquième Mode de Réalisation) Un cinquième mode de réalisation va être expliqué. La figure 12 montre un dispositif semi conducteur selon le présent mode de réalisation. Dans la figure 12, un film SIPOS 50 (poly silicium cristallin semi isolant) est formé entre le film isolant 4 intégré et la couche active 3 dans le substrat SOI 1. Le film SIPOS 50 fonctionne comme couche semi isolante, c'est-à-dire, comme couche haute résistance. Une chute de tension est générée de manière proportionnelle suivant la distance dans une partie inférieure de la couche active 3 entre la région cathodique 5 ayant la tension élevée et la région anodique 6 ayant la tension basse. La chute de tension est provoquée par la résistance interne du film SIPOS 50. En conséquence, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région de type N à partir de la surface de la couche active 3 est bien uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui résulte en une amélioration de la tension de claquage. Lorsque le dispositif comporte le film SIPOS 50, une fuite de courant se produit. Cependant, lorsque le dispositif comporte le film SIPOS 50, une grandeur de chute de tension entre la région cathodique 5 et une partie 50a du film SIPOS 50 juste sous la région cathodique 5 est plus importante qu'une grandeur de chute de tension entre la région cathodique 5 et une partie de la région centrale 10a dans un cas dans lequel le dispositif n'inclut pas le film SIPOS 50. Par ailleurs, une grandeur de chute de tension entre la région anodique 6 et une partie 50b du film SIPOS 50 juste sous la région anodique 6 est plus importante qu'une grandeur de chute de tension entre la région cathodique 5 et une partie de la région 11 de type N juste sous la région anodique 6 dans un cas dans lequel le dispositif d'inclut pas le film SIPOS 50. Par conséquent, une différence de potentiel entre la partie 50a du film SIPOS 50 juste sous la région cathodique 5 et la partie 50b du film SIPOS 50 juste sous la région anodique 6 est faible. De ce fait, on évite qu'une fuite de courant ne se produise entre la partie 50a du film SIPOS 50 juste sous la région cathodique 5 et la partie 50b du film SIPOS 50 juste sous la région anodique 6. (Sixième Mode de Réalisation) Un sixième mode de réalisation va être expliqué La figure 13 montre un dispositif semi conducteur selon le présent mode de réalisation. Dans le présent mode de réalisation, le dispositif comporte une couche 60 d'accumulation de charges dans le film isolant 4. La couche 60 d'accumulation de charges accumule une charge positive. La couche 60 d'accumulation de charges est disposée sous la région 11 de type N pour se trouver en vis-à-vis de la région 11 de type N à travers le film isolant 4. Plus spécifiquement, la couche 60 d'accumulation de charges est agencée de manière concentrique de sorte à avoir une forme multi-annulaire correspondant à la région 11 de type N. Lorsque le dispositif comporte la couche 60 d'accumulation de charges, une charge négative est induite dans une partie inférieure de la région 11 de type N. la charge négative est provoquée par la charge positive accumulée dans la couche 60 d'accumulation de charges. Ainsi, on évite que la charge positive ne soit induite dans la partie inférieure de la région 11 de type N. de ce fait, la charge positive n'est induite que dans la région 10 de type P. de ce fait, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région de type N à partir de la surface de la couche active 3 est bien uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui en résulte une amélioration de la tension de claquage.
Une différence entre un procédé de fabrication du dispositif semi conducteur ayant la structure ci-dessus et le dispositif de la figure 1 est une étape consistant à former le film isolant 4 intégré et la couche 60 d'accumulation de charges et une étape consistant à accumuler la charge dans la couche 60 d'accumulation de charges. D'autres étapes sont identiques. L'étape qui consiste à former le film isolant 4 intégré et la couche 60 d'accumulation de charges comporte une étape consistant à amincir une partie du film isolant 4 sur la surface du substrat au silicium 12, dans laquelle la région 10 de type P et la région 11 de type N sont formées ; une étape consistant à former la couche 60 d'accumulation de charges en façonnant un film polysilicium formé sur le film isolant 4 ; et une étape consistant à former une partie supérieure du film isolant 4 afin de couvrir la surface de la couche 60 d'accumulation de charges. L'étape consistant à former la partie supérieure du film isolant 4 peut inclure, au besoin, une étape d'aplanissement. Par la suite, après liaison du substrat au silicium 12 au substrat de support 2 par l'intermédiaire du film isolant 4, le substrat au silicium 12 est aminci. Ensuite, la région cathodique 5 et la région anodique 6 sont formées. Suite à cela, l'étape consistant à accumuler la charge est réalisée. Dans l'étape consistant à accumuler la charge, lorsque la tension élevée est appliquée à la région cathodique région cathodique 5 de sorte que la polarisation inverse soit fournie, il se produit un claquage par avalanche. Ainsi, un porteur chaud généré dans la région 11 de type N est injecté dans la couche 60 d'accumulation de charges à travers le film isolant 4 entre la couche 60 d'accumulation de charges et la couche active 3. Ainsi, la charge positive s'accumule dans la couche 60 d'accumulation de charges. Ainsi, on achève le dispositif semi conducteur ayant la structure ci-dessus. (Septième Mode de Réalisation) Un septième mode de réalisation va être expliqué. La figure 14 montre un dispositif semi conducteur selon le présent mode de réalisation. Dans la figure 14, une concavité et une convexité sont formées à la surface du film isolant 4 côté substrat de support. Plus spécifiquement, la concavité est formée à la surface du substrat de support 2 par un procédé de photo gravure. Le film isolant 4 est formé afin de remplir la concavité de sorte que la concavité 4a du film isolant 4 soit formée sur la convexité du substrat de support 2, et la convexité 4b du film isolant 4 soit formée sur la concavité du substrat de support 2. Dans ce cas, la concavité 4a du film isolant 4 regarde la région 10 de type P, et la convexité 4b du film isolant 4 regarde la région 11 de type N. par la suite, le film isolant 4 est aplani si nécessaire. Le substrat au silicium 12, dans lequel la région 10 de type P et la région 11 de type N sont formées, est lié au substrat de support 2 à travers le film isolant 4. Ainsi, le substrat SOI 1 comporte le film isolant 4 ayant la convexité et la concavité.
Dans le dispositif semi conducteur ayant la structure ci-dessus, l'épaisseur du film isolant 4 correspondant à la convexité 4b est importante. En conséquence, lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la terre, la charge négative est facilement induite dans la partie du substrat de support correspondant à la concavité 4a du film isolant 4 étant donné que l'épaisseur du film isolant 4 est faible. Cependant, il est difficile d'induire la charge négative dans la partie du substrat de support correspondant à la convexité 4b du film isolant 4 étant donné que l'épaisseur du film isolant 4 est importante. En conséquence, la charge négative est localisée dans la partie du substrat de support 2 correspondant à la concavité 4a du film isolant 4, la partie du substrat de support 2 étant adjacente au film isolant 4. Ainsi, il est difficile d'induire la charge positive dans la région 11 de type N, qui regarde la convexité 4b du film isolant 4. La largeur des lignes de potentiels électriques équivalents dans la direction verticale vers la région de type N à partir de la surface de la couche active couche active 3 est bien uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. En conséquence, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui en résulte une amélioration de la tension de claquage. Une étape de formation de la concavité et de la convexité sur le film isolant 4 devient nécessaire. Cependant, étant donné que la structure d'amélioration du claquage est fournie par la structure de jonction PN ayant la région 10 de type P et la région 11 de type N, la concavité et la convexité sur le film isolant 4 peuvent être plus petites qu'une concavité et qu'une convexité conventionnelles. Ainsi, même lorsque la concavité et la convexité sont formées sur le film isolant 4, le processus de fabrication n'est pas compliqué. (Huitième Mode de Réalisation) Un huitième mode de réalisation sera expliqué. La figure 15 montre un dispositif semi conducteur selon le présent mode de réalisation. Dans la figure 15, la surface du film isolant 4 côté couche active a une convexité et une concavité. Plus spécifiquement, la concavité 4a du film isolant 4 est concave par rapport à la surface de la couche active 3. La convexité 4b du film isolant 4 fait saillie vers la surface de la couche active 3. La région 10 de type P est agencée dans la concavité 4a, et la région 11 de type N est agencée sur la convexité 4b. Dans la structure ci-dessus, l'épaisseur entre la région 11 de type N et le substrat de support 2 est plus importante que l'épaisseur entre la région 10 de type P et le substrat de support 2. Par conséquent, lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la masse, il est plus difficile d'induire la charge positive dans la partie de la région 11 de type N adjacente au film isolant 4. Ainsi, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région de type N à partir de la surface de la couche active 3 est bien uniformisée lorsque la tension élevée est appliquée à l'électrode cathodique 8 dans la diode PN, et que l'électrode anodique 9 et le substrat de support 2 sont mis à la masse. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée, ce qui améliore la tension de claquage.
Une différence entre le procédé de fabrication du dispositif selon le présent mode de réalisation et le procédé du dispositif de la figure 1 est une étape destinée à la formation de la concavité et de la convexité sur le film isolant 4 et une étape destinée à ajuster une énergie d'implantation ionique afin d'agrandir la profondeur de la jonction de la région 11 de type N selon la hauteur de la convexité 4b. Les autres étapes sont similaires que pour le premier mode de réalisation. Par exemple, l'étape de formation de la concavité et de convexité sur le film isolant 4 est réalisée comme suit. D'abord, la région 10 de type P et la région 11 de type N sont formées dans la couche active 3 du substrat au silicium 12. Ensuite, la concavité est formée à la surface du substrat au silicium 12 par le procédé de photo gravure. Le film isolant 4 est formé afin de remplir la concavité. De ce fait, la concavité 4a du film isolant 4 est formée de sorte à correspondre à la convexité du substrat au silicium 12, et la convexité 4b du film isolant 4 est formée de sorte à correspondre à la concavité du substrat au silicium 12. Une étape de formation de la concavité et de la convexité sur le film isolant 4 devient nécessaire. Cependant, étant donné que la structure d'amélioration du claquage est fournie par la structure de jonction PN ayant la région 10 de type P et la région 11 de type N, la concavité et la convexité sur le film isolant 4 peuvent être plus petites qu'une concavité et qu'une convexité conventionnelles. Ainsi, même lorsque la concavité et la convexité sont formées sur le film isolant 4, le processus de fabrication n'est pas compliqué. (Autres Modes de Réalisation) Dans les modes de réalisation ci-dessus, les hauteurs des régions 10 de type P sont identiques, et les hauteurs des régions 11 de type N sont identiques. Cependant, les hauteurs des régions 10 de type P et les hauteurs des régions 11 de type N peuvent être distinctes. Par exemple, comme le montre la figure 16, les hauteurs des régions 10 de type P et les hauteurs des régions 11 de type N sont distinctes, c'est-à-dire, inégales. Ce dispositif semi conducteur est formé en utilisant plusieurs masques par implantation multi-ionique. Dans les modes de réalisation ci-dessus, les largeurs des régions 10 de type P sont identiques, et les largeurs des régions 11 de type N sont identiques. Cependant, les largeurs des régions 10 de type P et les largeurs des régions 11 de type N peuvent être distinctes. Par exemple, comme le montre la figure 17, les largeurs des régions 10 de type P et les largeurs des régions 11 de type N sont distinctes, c'est-à-dire, inégales. Ce dispositif semi conducteur est formé en utilisant un masque ayant des ouvertures inégales dans le cas de la formation des régions 10 de type P et un masque ayant des ouvertures inégales dans le cas de la formation des régions 11 de type N. Dans les modes de réalisation ci-dessus, les concentrations d'impureté des régions 10 de type P sont identiques, et les concentrations d'impureté des régions 11 de type N sont identiques. Cependant, les concentrations d'impureté des régions 10 de type P et des régions 11 de type N peuvent être distinctes. Ce dispositif semi conducteur est formé en utilisant plusieurs masques en implantant plusieurs ions avec des concentrations différentes. Dans les modes de réalisation ci-dessus, les régions 10 de type P et les régions 11 de type N sont agencées dans toute une zone allant de la région cathodique 5 à la région anodique 6. Cependant, les régions 10 de type P et les régions 11 de type N peuvent être agencées dans une partie allant de la région cathodique 5 à la région anodique 6. Par exemple, comme le montre la figure 18, il n'y a aucune région 10 de type P et aucune région 11 de type N dans une partie de la zone allant de la région cathodique 5 à la région anodique 6.
Dans le premier mode de réalisation, le masque destiné à former les régions 10 de type P est différent du masque destiné à former les régions 11 de type N. l'une des régions de type P et des régions de type N peut être formée sans avoir recours à masque. Par exemple, l'ion est implanté à la surface du substrat au silicium 12 sans avoir recours à un masque de sorte à former les régions 11 de type N, et les ions sont implantés à la surface du substrat en utilisant le masque afin de former les régions 10 de type P. A l'étape de diffusion des ions, le type de conductivité d'une partie du substrat 1, où les ions du type de conductivité P sont implantés, est inversé de sorte que les régions 10 de type P soient formées. De plus, les régions 11 de type N sont formées au niveau d'une autre partie du substrat 1, où aucun ion de type de conductivité P n'est implanté. De façon similaire, le substrat au silicium 12 peut être préparé de sorte que la concentration d'impureté dans le substrat au silicium 12 présente un gradient, et la concentration d'impureté du type de conductivité N dans la partie du substrat au silicium 12 côté film isolant est plus importante que dans les autres parties du substrat au silicium 12. Dans ce cas, l'étape d'implantation des ions afin de former les régions 10 de type P n'est pas nécessaire. Dans les modes de réalisation ci-dessus, le dispositif semi conducteur comporte la diode PN comme élément semi conducteur. Le dispositif semi conducteur peut comporter d'autres éléments semi conducteurs. Plus spécifiquement, l'élément semi conducteur peut avoir une topologie supérieure avec une forme circulaire, et la structure de la jonction PN avec les régions 10 de type P et les régions 11 de type N est agencée de manière concentrique de manière à avoir la topologie inférieure. La figure 19 montre un dispositif semi conducteur ayant un élément LDMOS comme élément semi conducteur. Une couche de canal 70 de type P est formée dans une partie de surface de la couche active 3. De plus, une région source 71 de type N+ comme étant la deuxième couche d'impureté et une région de contact 72 de type P+ comme étant la première couche d'impureté sont formées dans une partie de surface de la couche de canal 70. Une région de canal 73 est prévue par une partie de la couche de canal 70 entre la région source 71 et la couche active 3. Une électrode de grille 75 est agencée sur la région de canal 73 à travers un film d'isolation de grille 74. Une électrode de source 76 est formée sur la région source 71 et la région de contact 72. L'électrode de source 76 est couplée électriquement à la région de source 71 et à la région de contact 72. Une région de drain 77 de type N+ est formée dans une partie de surface de la couche active 3 de sorte que la région de drain 77 dispose d'une topologie avec une forme circulaire, et soit séparée de la couche de canal 70 de type P- à travers le film d'oxyde LOCOS 7. L'électrode de drain 78 est formée sur la région de drain 77 de sorte que l'électrode de drain 78 soit couplée électriquement à la région de drain 77. La couche de canal 70 de type P-, la région de source 71 de type N+, la région de contact 72 de type P+ sont agencées de sorte à avoir une forme annulaire afin d'entourer la région de drain 77 et l'électrode de drain 78. Un film isolant inter-couches (non représenté) et un film de protection (non représenté) sont formés dans le substrat au silicium 12. Ainsi, l'élément LDMOS est formé. Dans le dispositif semi conducteur ayant l'élément LDMOS, la structure de la jonction PN ayant les régions 10 de type P et les régions 11 de type N sont formées dans une partie de la couche active 3 qui est adjacente au film isolant 4. La structure de la jonction PN entoure la région centrale l0a correspondant à la région de drain 77. Dans ce cas, des effets similaires aux modes de réalisation ci-dessus sont obtenus.
Aussi, la figure 19 montre le dispositif semi conducteur ayant l'élément LDMOS, qui est similaire du dispositif de la figure 1. En variante, les dispositifs semi conducteurs selon les deuxième au huitième modes de réalisation peuvent inclure l'élément LDMOS. La figure 20 montre un dispositif semi conducteur ayant un IGBT comme élément semi conducteur. Une région de base 80 de type P- est formée dans une partie de surface de la couche active 3. Une région d'émission 81 de type N+ comme étant la deuxième couche d'impureté et une région de contact 82 de type P+ comme étant la première couche d'impureté sont formées dans une partie de surface de la région de base 80. Une région de canal 83 est prévue par une partie de la région de base 80, qui est disposée entre la région d'émission 81 de type N+ et la couche active 3. Une électrode de grille 85 est formée sur la région de canal 83 à travers un fil d'isolation de grille 84. Une électrode d'émission 86 est agencée sur la région d'émission 81 de type N+ et la région de contact 82 de type P+. L'électrode d'émission 86 est couplée électriquement à la région d'émission 81 et à la région de contact 82. Une couche tampon 87 de type N+ est formée dans une partie de surface de la couche active 3 de sorte que la couche tampon 87 soit séparée de la région de base 80 avec le film d'oxyde LOCOS 7, et la couche tampon 87 possède une topologie de forme circulaire. Une région de collecte 88 de type P+ est formée dans une partie de surface de la couche tampon 87. Une électrode de collecte 89 est formée sur la région de collecte 88 de sorte que l'électrode de collecte 89 soit couplée électriquement à la région de collecte 88. La région de base 80, la région d'émission 81, la région de contact et autres analogues ont une topologie de forme annulaire de sorte qu'elles entourent la couche tampon 87, la région de collecte 88 et l'électrode de collecte 89. Un film isolant inter- couches (non montré) et un film de protection (non montré) sont formés dans le substrat au silicium 12. Ainsi, l'IGBT est formé. Dans le dispositif semi conducteur ayant l'IGBT, la structure de la jonction PN ayant les régions 10 de type P et les régions 11 de type N, sont formées dans une partie de la couche active 3, qui est adjacente au film isolant 4. La structure de la jonction PN entoure la région centrale l0a correspondant à la région de collecte 88. Dans ce cas, des effets similaires à ceux des modes de réalisation ci-dessus sont obtenus. Ici, la figure 20 montre le dispositif semi conducteur ayant l'IGBT, qui est similaire au dispositif de la figure 1. En variante, les dispositifs semi conducteurs selon les deuxième au huitième modes de réalisation peuvent inclure l'IGBT.
Dans les modes de réalisation ci-dessus, l'élément semi conducteur a la topologie supérieure de forme circulaire, et la structure de la jonction PN a la topologie inférieure avec les régions 10 de type P et les régions 11 de type N agencées de manière concentrique. La forme de la topologie supérieure de l'élément semi conducteur et la forme de la topologie inférieure de la structure de jonction PN peuvent être différentes de la forme circulaire et de la structure d'agencement concentrique. Plus spécifiquement, tant que la deuxième couche d'impureté telle que la région anodique 6, la région de source 71 et la région d'émission 81 entoure la première couche d'impureté telle que la région cathodique 5, la région de drain 77 et la région de collecte 88 comme centre, les effets des modes de réalisation ci-dessus sont obtenus. La deuxième couche d'impureté entoure la première couche d'impureté de manière radiale. Par exemple, la première couche d'impureté comme centre, peut avoir une forme polygonale régulière avec un coin aigu, ou une forme polygonale régulière avec un coin arrondi. Par exemple, la première couche d'impureté peut avoir une forme hexagonale régulière. En variante, la première couche d'impureté peut avoir une forme d'ellipsoïde ou une forme rectangulaire. La deuxième couche d'impureté entoure la première couche d'impureté. La structure de la jonction PN ayant les régions 10 de type P et les régions 11 de type N peuvent avoir une topologie inférieure de manière radiale correspondant à l'élément semi conducteur. Plus spécifiquement, la jonction PN peut avoir une forme annulaire, une forme polygonale régulière, une forme d'ellipsoïde, une forme rectangulaire ou autre analogue avec un centre ayant une forme circulaire, une forme polygonale régulière, une forme d'ellipsoïde, la forme rectangulaire ou autre analogue de sorte que les région 10 de type P et les région 11 de type N soient agencées de manière alternée. Ainsi, les effets des modes de réalisation ci-dessus sont obtenus. Dans les modes de réalisation ci-dessus, le dispositif comporte une diode PN. En variante, le dispositif peut inclure une autre structure. Par exemple, comme le montre la figure 21, une couche de relaxation d'effet électrique 13 de type N entoure la région cathodique 5 de sorte que le champ électrique élevé appliqué à la région cathodique 5 diminue dans un cas de claquage. La couche de relaxation d'effet électrique 13 possède une profondeur dans une plage entre 1 micromètre et région 10 de type P micromètres, et une concentration superficielle dans une plage de 1x1016 cm-3 et 1x1018 cm-3. Les modes de réalisation ci-dessus peuvent être combinés. Par exemple, la structure de séparation en tranchée 20 selon le deuxième mode de réalisation peut être incorporée dans le dispositif selon les troisième au huitième modes de réalisation ainsi que dans d'autres modes de réalisation. La plaque de champ 30 de type résistif ou la plaque de champ 40 de type capacitif selon les troisième et quatrième modes de réalisation peuvent être incorporées dans le dispositif selon les cinquième au huitième modes de réalisation ainsi que dans d'autres modes de réalisation. Le film SIPOS 50 selon le cinquième mode de réalisation peut être incorporé dans le dispositif selon les septième et huitième modes de réalisation ainsi que dans d'autres modes de réalisation. Dans les modes de réalisation ci-dessus, le premier type de conductivité est le type de conductivité N et le deuxième type de conductivité est le type de conductivité P. en variante, le premier type de conductivité peut être le type de conductivité P et le deuxième type de conductivité peut être le type de conductivité N. De plus, par exemple, avant liaison du substrat au silicium 12 au substrat de support 2, une marque de positionnement est formée sur une surface du substrat au silicium 12, qui est en opposition à la pseudo plaque de champ. Le positionnement est réalisé en utilisant la marque. De ce fait, la pseudo plaque de champ pourvue par les région 10 de type P et les région 11 de type N qui sont agencées de manière alternée, est formée. Dans ce cas, lorsque l'élément semi conducteur est fabriqué, et que l'élément semi conducteur a une structure telle que la première couche d'impureté telle que la région cathodique 5, la région de drain 77 et la région de collecte 88 et la deuxième couche d'impureté telle que la région anodique 6, la région de source 71 et la région d'émission 81 ont la topologie supérieure de manière radiale de sorte que la deuxième couche d'impureté entoure la première couche d'impureté, le positionnement entre la topologie supérieure et la pseudo plaque de champ peut être facilement réalisée en utilisant la marque.
Le dispositif selon le premier mode de réalisation a la structure topologique ayant la structure de retrait de câblage montrée dans la figure région cathodique 5. En variante, le dispositif selon le deuxième au huitième modes de réalisation ainsi que dans d'autres modes de réalisation peut avoir la structure de retrait de câblage montrée à la figure région cathodique 5. Dans les modes de réalisation ci-dessus, le substrat est réalisé en silicium. En variante, le substrat peut être 5 réalisé en SiC. (Neuvième Mode de Réalisation) Un neuvième mode de réalisation sera expliqué. Un dispositif semi conducteur selon le neuvième mode de réalisation comporte une diode PN latérale. Les figures 24 à 10 26 montrent le dispositif. Bien que la figure 24 ne soit pas une vue en coupe, une hachure est dessinée pour plus de commodité. Une région de formation d'éléments telle qu'une région de formation de diode PN R1 et une autre région de formation 15 d'éléments R2 est intégrée dans une puce. Spécifiquement, comme le montre la figure 25, le dispositif semi conducteur comporte un substrat SOI 101. Le substrat SOI 101 est préparé de sorte qu'un substrat de support 102 réalisé en un substrat au silicium soit lié à une couche active 103 à travers un film 20 isolant 104 intégré. La couche active 103 est formée en amincissant un substrat au silicium de type N-. le film isolant 104 est réalisé en un film d'oxyde. L'élément semi conducteur est formé dans la couche active 103. L'épaisseur de la couche active 103 se trouve par exemple 25 dans la plage de 102 micromètres à 25 micromètres. La structure de séparation en tranchée 105 formée dans la couche active 103 sépare la région de formation de diode PN R1 de l'autre région de formation d'éléments R2. La structure de séparation en tranchée 105 comporte une rainure 105a et un 30 film isolant 105b. la rainure 105a est formée à la surface de la couche active 103 et atteint le film isolant 104. Le film isolant 105b est intégré dans la rainure 105a. la structure de séparation en tranchée 105 entoure au moins une circonférence extérieure de l'autre région de formation d'éléments R2. La couche active 103 dans une région extérieure de la structure de séparation en tranchée 105 est fixée à une région basse impédance. Par exemple, la couche active 103 autre que la région de formation de diode PN R1 et l'autre région de formation d'éléments R2 est mise à la masse. Ainsi, une interférence de tension entre la région de formation de diode PN R1 et l'autre région de formation d'éléments R2 est limitée. Une région cathodique 106 de type N+ comme première couche d'impureté et une région anodique 107 de type P+ comme deuxième couche d'impureté sont formées dans une partie de surface de la couche active 103. La région cathodique 106 et la région anodique 107 sont réalisées en une couche de diffusion. Par exemple, la région cathodique 106 possède une concentration en impureté dans une plage de 1x1018 cm-3 et 1x1020 cm-3 et une profondeur de jonction dans une plage de 0,1 micromètre à 1,0 micromètre. La région anodique 107 a une concentration d'impureté de type P dans une plage de 1x1018 cm-3 et 1x1020 cm-3 et une profondeur de jonction dans une plage de 0,2 micromètres à 2,0 micromètres. La région cathodique 106 et la région anodique 107 ont une forme d'anche, c'est-à-dire, de forme rectangulaire. Comme le montre la figure 24, une région cathodique 106 procure un centre, et deux régions anodiques 107 sont agencées de chaque côté du centre. L'une des régions anodiques 107 est écartée de la région cathodique 106 par une distance prédéterminée. Ainsi, la région cathodique 106 et les régions anodiques 107 fournissent une forme de bande. La couche active 103 entourant la région cathodique 106 et la région anodique 107 possède une topologie de forme rectangulaire. Cette couche active 103 procure une région 108 pour élément semi conducteur, dans laquelle la diode PN est agencée. La structure de séparation en tranchée 105 entoure la région 108 pour élément semi conducteur.
La structure de séparation en tranchée 105 possède une paroi latérale intérieure, qui est disposée sur un côté long de la forme rectangulaire de la région 108 pour élément semi conducteur. La structure 105 comporte en outre plusieurs parties, qui s'étendent de la paroi latérale intérieure dans une direction verticale. De plus, la structure 105 comporte une paire de parois latérales extérieures, qui prennent en sandwich la région 108 pour élément semi conducteur et les plusieurs parties. La paroi latérale extérieure regarde la paroi latérale intérieure, et les plusieurs parties sont disposées entre les parois latérales extérieures et intérieures. Ainsi, plusieurs régions, chacune desquelles est entourée par la structure de séparation en tranchée 5, sont disposées adjacentes au côté long de la région 108 pour élément semi conducteur. Les plusieurs régions fournissent des régions 109 de commande du potentiel électrique. Les régions 109 de commande du potentiel électrique sont agencées de sorte à avoir une symétrie linéaire par rapport à une ligne centrale passant par un centre de la région R1 de formation de la diode PN le long d'une direction droite - gauche du dessin (c'est-à-dire la ligne centrale passant pas la région cathodique 106) et une autre ligne centrale le long d'une direction haut-bas du dessin. Un film isolant inter-couches 110 est formé à la surface de la couche active 103. Un motif d'électrodes 111 pour commander des potentiels électriques est intégré dans le fil isolant inter-couches 110. Le motif d'électrodes 111 est agencé de sorte à avoir une symétrie linéaire par rapport à la ligne centrale passant par la région Ri de formation de la diode PN le long de la direction droite - gauche du dessin. Le motif d'électrodes 111 a une forme de ligne partant de la région cathodique 106 côté tension élevée jusqu'à la région anodique 107 côté basse tension. De plus, le motif d'électrodes 111 est agencé de sorte à avoir une forme en méandre pour avoir une longueur suffisante entre la région cathodique 106 et la région anodique 107 et pour traverser en outre plusieurs régions 109 de commande du potentiel électrique disposées sur les deux côtés de la diode PN. Plus spécifiquement, le motif d'électrodes 111 comporte une partie parallèle et une partie verticale. La partie parallèle s'étend parallèlement à la direction droite - gauche du dessin, c'est-à-dire, dans la direction longitudinale de la région cathodique 106 et la région anodique 107. La partie verticale est perpendiculaire à la partie parallèle. La partie parallèle s'étend de sorte à atteindre les régions 109 de commande du potentiel électrique sur les deux côtés de la région 108 pour élément semi conducteur. La partie verticale relie deux parties parallèles adjacentes disposées sur des côtés supérieur et inférieur de la partie verticale au niveau d'extrémités des parties parallèles. Comme le montrent les figures 25 et 26, une partie du film isolant inter-couches 110 est disposée entre le motif d'électrodes 111 et la couche active 103. Un trou de contact 110a est formé en partie dans le film isolant inter-couches 110. Une partie prédéterminée du motif d'électrodes 111 est couplée électriquement à une partie prédéterminée de la couche active 103 à travers le trou de contact 10a. D'autres parties du motif d'électrodes 111 sont électriquement séparées d'autres parties de la couche active 103. Plus spécifiquement, la partie prédéterminée du motif d'électrodes 111 disposées côté région de commande du potentiel électrique est couplée électriquement à la partie prédéterminée de la couche active à travers le trou de contact 10a. de plus, les régions 109 de commande du potentiel électrique sont couplées électriquement entre elles à travers le motif d'électrodes et la différence de potentiel entre les régions 109 de commande du potentiel électrique est générée par la résistance interne du motif d'électrodes 111. Par conséquent, les parties verticales du motif d'électrodes 111 entre la région cathodique 106 et la région anodique 107 ne sont connectées qu'aux régions 109 de commande du potentiel électrique, qui sont disposées sur un côté de la région 108 pour élément semi conducteur. Ainsi, les parties verticales du motif d'électrodes 111 ne sont pas connectées aux deux régions 109 de commande du potentiel électrique, qui sont disposées sur les deux côtés de la région 108 pour élément semi conducteur. Ainsi, une longueur d'une partie du motif d'électrodes 111 est suffisamment longue, la partie générant la différence de potentiel élevée. Le motif d'électrodes 111 est recouvert par une autre partie du film isolant inter-couches 110. De plus, des trous de contact 110b, 100c sont formés dans le film isolant inter-couches 110 au niveau de positions correspondant à la région cathodique 106 et à la région anodique 107. L'électrode cathodique 112 comme première électrode est couplée à la région cathodique 106 à travers le trou de contact 110b, et l'électrode anodique 113 comme deuxième électrode est couplée à la région anodique 107 à travers le trou de contact 110c. Le dispositif semi conducteur ayant la diode PN possède la structure ci-dessus. Dans le dispositif semi conducteur, la région cathodique 106 est agencée à un centre, et les régions anodiques 107 sont agencées sur les deux côtés de la région cathodique 106. Le motif d'électrodes 111 est formé sur la région 108 pour élément semi conducteur, et le motif d'électrodes 111 est couplé à la région 109 de commande du potentiel électrique disposée sur le côté de la région 108 pour élément semi conducteur.
Par conséquent, en utilisant la chute de tension provoquée par la résistance interne du motif d'électrodes 111, le potentiel électrique de la partie de surface de la région 108 pour élément semi conducteur diminue graduellement le long de la direction allant de la région cathodique 106 à la région anodique 107. De plus, en utilisant la chute de tension provoquée par la résistance interne du motif d'électrodes 111, le potentiel électrique de la partie latérale de la région 108 pour élément semi conducteur diminue graduellement le long de la direction allant de la région cathodique 106 à la région anodique 107. Par conséquent, le potentiel électrique de la partie de surface de la région 108 pour élément semi conducteur et le potentiel électrique de la partie latérale de la région 108 pour élément semi conducteur diminuent en fonction de la chute de tension dans la région 108 pour élément semi conducteur 108 en partant de la région cathodique 106 jusqu'à la région anodique 107. Ainsi, la concentration de champ électrique au niveau de chacune de la région cathodique 106 et des régions anodiques 107 est limitée, ce qui améliore la tension de claquage. Le potentiel électrique de chaque région 109 de commande du potentiel électrique formée sur le côté de la région 108 pour élément semi conducteur est commandé de sorte à ce que les potentiels électriques soient différenciés entre eux par le motif d'électrodes 111, qui est agencé pour chevaucher la région 108 pour élément semi conducteur. Ainsi, la région 109 de commande du potentiel électrique est pourvue par une partie de la couche active 103. Par conséquent, il n'est pas nécessaire d'agencer une région de formation de dispositif de commande additionnelle, dans laquelle un dispositif de commande tel qu'une diode de division de la tension est formée, autour de la région 108 pour élément semi conducteur. En revanche, une partie de la couche active 103 est utilisée en partie pour la région 109 de commande du potentiel électrique. Ainsi, la région de formation d'éléments est minimisée et la concentration de champs électriques au niveau d'une périphérie du dispositif à tension de claquage élevée est limitée de manière efficace. La diminution de la tension de claquage est améliorée.
Un procédé de fabrication du dispositif semi conducteur est similaire à un procédé de fabrication d'un dispositif semi conducteur conventionnel ayant une diode PN. Un motif d'un masque pour former la structure de séparation en tranchée 105 est modifié pour fournir la région 109 de commande du potentiel électrique, et on réalise en plus une étape destinée à former le motif d'électrodes 111. Spécifiquement, le motif de masque pour former la structure de séparation en tranchée 105 est modifiée de sorte que le motif de masque pour former la tranchée 105a corresponde au masque destiné à former la structure de séparation en tranchée 105. Dans l'étape de formation du motif d'électrodes 111, une étape de formation du film isolant inter-couches 110 comporte une étape destinée à la formation du motif d'électrodes 111. Par exemple, une partie du film isolant inter-couches 110 est formée par un processus d'oxydation thermique ou autre analogue. Par la suite, le trou de contact 110a est formé à une position prédéterminée par le biais d'un procédé de photo gravure. Ensuite, un film polysilicium non dopé ou un film polysilicium ayant une impureté dopée à faible concentration est formé sur le film isolant inter-couches 110 et le film polysilicium est façonné de sorte que le motif d'électrodes 111 soit formé. De plus, l'autre partie du film isolant inter-couches 110 est formée par un procédé de dépôt d'un film isolant. Ensuite, les trous de contact 110b, 110c sont formés et l'électrode cathodique 12 et l'électrode anodique 13 sont formées. Ainsi, le dispositif semi conducteur est fabriqué. (Dixième Mode de Réalisation) La figure 27 montre un dispositif semi conducteur selon le présent mode de réalisation. La figure 28 montre une vue en coupe du dispositif en regardant de la ligne XXVIII-XXVIII de la figure 27. Ainsi, la figure 28 montre une topologie du fond de la couche active 103 en regardant côté film isolant intégré. Ici, la figure 37 correspond à une vue en coupe du dispositif prise le long de la ligne XXVII-XXVII de la figure 28. Dans le dispositif semi conducteur selon le présent mode de réalisation, une structure destinée à améliorer une tension de claquage est formée sous la jonction PN. Une topologie supérieure du dispositif semi conducteur est similaire à celle de la figure 24. Comme le montrent les figures 27 et 28, une structure de jonction PN fournie par plusieurs régions 120 de type P et plusieurs régions 121 de type N est formée au niveau d'une frontière entre la couche active 103 et le film isolant 104. La structure de jonction PN est agencée sous la diode PN. Plusieurs régions 120 de type P et plusieurs régions 121 de type N ont un motif en bande de sorte que les régions 120 de type P et les régions 121 de type N soient agencées de manière alternée. Le motif de bande a la même distance entre la région 120 de type P et la région 121 de type N. La direction longitudinale du motif de bande des régions 120 de type P et des régions 121 de type N est parallèle à la direction longitudinale de la région anodique 107 et de la région cathodique 106. Les régions 120 de type P et les régions 121 de type N ont la même profondeur de jonction dans une plage entre 1 micromètre et 10 micromètres en partant du film isolant 104 intégré. Les régions 120 de type P ont une concentration d'impureté de type P dans la plage de 1x1015 cm-3 et 1x1019 cm-3. Les régions 121 de type N ont une concentration d'impureté de type N dans la plage de 1x1015 cm-3 et 1x1019 cm-3. Le dispositif semi conducteur possède les particularités ci-dessus. Dans le dispositif, les régions 120 de type P et les régions 121 de type N sont agencées à répétition dans une partie inférieure de la couche active 103, qui est adjacente au film isolant 104 intégré. Les régions 120 de type P et les régions 121 de type N sont agencées sous l'élément semi conducteur. Par conséquent, les effets et fonctions suivants sont obtenus.
Lorsque la tension élevée est applique à l'électrode cathodique 112, et que l'électrode anodique 113 et le substrat de support 102 sont mis à la masse, la charge positive est induite au niveau d'une partie de la région 120 de type P adjacente au film isolant 104. Ainsi, la région 121 de type N a une concentration d'impureté suffisante pour que la région 121 de type N ne procure pas la couche inverse. De ce fait, la charge positive n'est pas induite à la partie de la région 121 de type N adjacente au film isolant 104. Ainsi, la couche inverse est localisée au niveau d'une partie autre que la région 121 de type N. Par conséquent, la pseudo plaque de champ est formée et la chute de tension est générée de manière homogène selon la distance des régions 120 de type P et une partie inférieure de la couche active 103 entre la région cathodique 6 et la région anodique 107. Lorsque le dispositif ne comporte que les régions 121 de type N, la couche d'appauvrissement des régions 121 de type N ne s'étend pas de manière suffisante. Ainsi, un effet RESURF (champ de surface réduit) n'est pas obtenu. Ainsi, on n'améliore pas la tension de claquage de manière suffisante. Dans le présent mode de réalisation, étant donné que le dispositif comporte les régions 120 de type P et les régions 121 de type N, la couche d'appauvrissement s'étend de manière suffisante. Donc, le potentiel électrique de la région 109 de commande du potentiel électrique au dos de la région 108 pour élément semi conducteur diminue graduellement dans une direction partant de la région cathodique 106 jusqu'à la région anodique 107 en plus de la région 109 de commande du potentiel électrique sur la surface avant et le côté de la région 108 pour élément semi conducteur. Ainsi, on améliore bien la tension de claquage du dispositif semi conducteur. Le dispositif semi conducteur ci-dessus est fabriqué par le procédé de fabrication qui suit. Avant la formation du substrat SOI 101, un masque ayant l'ouverture correspondant à la région à former pour région de type P est formé sur la surface du substrat de silicium pour donner la couche active 103. L'impureté de type de conductivité P est implantée à travers le masque sur le substrat. Ensuite, le masque est retiré, et un autre masque ayant l'ouverture correspondant à la région à former pour région de type N est agencé sur le substrat. L'impureté de type de conductivité N est implantée à travers le masque sur le substrat. Ensuite, le substrat est traité de manière thermique, de sorte que les régions 120 de type P et les régions 121 de type N soient formées. De plus, le substrat au silicium est lié au substrat de support 102 à travers le film isolant 104 de sorte que la surface du substrat au silicium, sur lequel les régions 120 de type P et les régions 121 de type N sont formées, regarde le substrat de support 102. Ensuite, le substrat au silicium est aminci de sorte que la couche active 103 soit formée. Par la suite, des étapes du procédé de fabrication suivant le neuvième mode de réalisation sont réalisées. Ainsi, le dispositif semi conducteur selon le présent mode de réalisation est terminé. (Onzième Mode de Réalisation) Un onzième mode de réalisation sera expliqué. La structure de séparation en tranchée 105 dans le neuvième mode de réalisation est modifiée, et la région 109 de commande du potentiel électrique est également modifiée.
Dans le neuvième et le dixième modes de réalisation, la structure de séparation en tranchée 105 a une structure telle que le film isolant 105b est intégré dans la tranchée 105a. en variante, la structure de séparation en tranchée 105 peut avoir d'autres structures. Par exemple, le film isolant 105b et une couche au polysilicium peuvent être intégrés dans la tranchée 105a. si la structure de la structure de séparation en tranchée 105 change à peine, des difficultés peuvent apparaître. Les difficultés seront expliquées en se rapportant aux figures 29A et 29B.
La figure 29A montre une topologie supérieure du dispositif semi conducteur lorsque la structure de séparation en tranchée 105 est modifiée. La figure 29B est une vue en coupe du dispositif prise le long de la ligne XXIXB-XXIXB de la figure 29A. Dans les figures 29A et 29B, la structure de séparation en tranchée 105 comporte la tranchée 105a, le film isolant 105b et la couche en polysilicium 105c. Le film isolant 105b est formé par le biais d'une oxydation thermique d'une paroi intérieure de la tranchée 105a. La couche au polysilicium 105c est formée à la surface du film isolant 105b à remplir dans la tranchée 105a. Lorsque seul le film isolant 105b rempli la tranchée 105a, une contrainte provoquée par la différence de propriétés physiques telles que le coefficient d'expansion thermique entre la matière du film isolant 105b et on peut appliquer du silicium à une matière de silicium, de sorte qu'un défaut des cristaux ou autre analogue puisse être généré dans la matière de silicium. Le défaut des cristaux peut générer une fuite de courant, et par conséquent, le fonctionnement normal du dispositif semi conducteur peut se détériorer. Par conséquent, il est préférable que la couche de polysilicium 105c soit agencée dans la tranchée 105a afin de réduire l'occurrence des défauts de cristaux provoqués par la contrainte.
Dans le cas ci-dessus, comme le montre la figure 29A, tous les côtés de la région 108 pour élément semi conducteur sont entourés par une couche de polysilicium 105c. Par conséquent, la commande du potentiel électrique de la région 108 pour élément semi conducteur sur le côté n'est pas réalisée. De manière similaire, les mêmes difficultés peuvent se produire au dispositif semi conducteur dans JP-B-4204895. Ainsi, lorsque la structure de séparation en tranchée 105 est formée de sorte que le film isolant 105b et la couche de polysilicium 105c sont agencées dans la tranchée 105a, une tension de claquage peut ne pas s'améliorer. Dans le présent mode de réalisation, bien que le film isolant 105b et la couche de polysilicium 105c soient agencées dans la tranchée 105a, le potentiel électrique du côté de la région 108 pour élément semi conducteur est commandé. La figure 30 montre une topologie supérieure de la région R1 de formation de la diode PN dans le dispositif semi conducteur. La figure 31 montre une topologie inférieure de la région Ri de formation de la diode PN. La figure 32 montre une vue en coupe du dispositif prise le long de la ligne XXXIIXXXII de la figure 30, et la figure 33 montre une vue en coupe du dispositif prise le long de la ligne XXXIII-XXXIII de la figure 30. Bien que la figure 30 ne soit pas une vue en coupe, une région hachurée est dessinée dans la figure 30 pour une meilleure compréhension. Comme le montre la figure 30, dans le présent mode de réalisation, la structure de séparation en tranchée 105 disposée sur le côté de la région 108 pour élément semi conducteur est divisée en plusieurs portions. La structure de séparation en tranchée 105 entoure chaque portion de la région 108. Plus précisément, la couche de polysilicium 105c disposée dans la structure de séparation en tranchée 105 disposée sur le côté de la région 108 pour élément semi conducteur procure la région 109 de commande du potentiel électrique. La couche de polysilicium 105c est couplée électriquement au motif d'électrodes 111. Dans ce cas, la structure de séparation en tranchée 105 disposée sur le côté de la région 108 pour élément semi conducteur est divisée en plusieurs portions, et la couche de polysilicium 105c dans chaque portion de la structure de séparation en tranchée 105 est séparée électriquement des autres. Ainsi, chaque couche de polysilicium 105c peut être commander indépendamment, de sorte que les potentiels de la couche de polysilicium 105c dans les portions de la structure de séparation en tranchée 105 soient différents entre eux. Par conséquent, sur la base de la chute de tension du motif d'électrodes 111, la couche de polysilicium 105c fonctionne comme zone de commande du potentiel électrique. Ainsi, les effets du présent mode de réalisation sont similaires à ceux du neuvième mode de réalisation. Ici, dans la structure ci-dessus, une matière au silicium est disposée entre la structure de séparation en tranchée 105 agencée sur le côté de la région 108 pour élément semi conducteur et une autre structure de séparation en tranchée entourant la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur. Cependant, la matière au silicium n'est pas affectée par la tension de la région 108 pour élément semi conducteur étant donné que le dispositif comporte la structure de séparation en tranchée 5 sur le côté de la région 108 pour élément semi conducteur. Ainsi, les lignes de potentiels électriques équivalents dans la matière au silicium deviennent parallèles à la direction droite - gauche du dessin. De ce fait, la tension de claquage ne diminue pas du fait de la matière au silicium entre la structure de séparation en tranchée 105 et une autre structure de séparation en tranchée. Le dispositif selon le présent mode de réalisation a un motif de la structure de séparation en tranchée 105, qui est différent du neuvième mode de réalisation. Par conséquent, le motif de masque pour former la tranchée 105a est modifié dans le procédé de fabrication du dispositif selon le neuvième mode de réalisation, et de plus, le film isolant 105b et la couche de polysilicium 105c sont formés dans la tranchée. Les autres étapes sont similaires au neuvième mode de réalisation. (Douzième Mode de Réalisation) Un douzième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon le présent mode de réalisation et le dispositif selon le onzième mode de réalisation est la limitation de la largeur de la structure de séparation en tranchée 105. La figure 34 montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif selon le présent mode de réalisation. Dans la figure 34, le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, de manière similaire au onzième mode de réalisation.
Comme le montre la figure 34, une largeur Wl entre la structure de séparation en tranchée 105 sur le côté de la région 108 pour élément semi conducteur et une autre structure de séparation en tranchée 105 entourant la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur est inférieure ou égale à 2 micromètres. De plus, une largeur W2 entre deux structures de séparation en tranchée 105 adjacentes sur le côté de la région 108 pour élément semi conducteur est inférieure ou égale à 2 micromètres. Lorsque la largeur Wl et la largeur W2 sont inférieures ou égales à 2 micromètres, la matière au silicium entre la structure de séparation en tranchée 105 sur le côté de la région 108 pour élément semi conducteur et une autre structure de séparation en tranchée 105 et la matière au silicium entre deux structures de séparation en tranchée 105 adjacentes sont complètement appauvries par la couche d'appauvrissement s'étendant et générée selon la différence de travail d'extraction entre le film isolant 105b tel qu'un film d'oxyde pour fournir la structure de séparation en tranchée 105 et la matière au silicium. Par conséquent, la diminution de la tension de claquage dans le dispositif semi conducteur est bien améliorée. (Treizième Mode de Réalisation) Un treizième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon la présent mode de réalisation et le dispositif semi conducteur selon le onzième mode de réalisation est la topologie de la structure de séparation en tranchée 105. La figure 35 montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif selon le présent mode de réalisation. Dans la figure 35, le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, de manière similaire au onzième mode de réalisation.
Comme le montre la figure 35, une distance entre la structure de séparation en tranchée 105 sur le côté de la région 108 pour élément semi conducteur et la structure de séparation en tranchée 105 entourant la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur varie. Plus précisément, entre la région cathodique 106 et la région anodique 107, la structure de séparation en tranchée 105 ayant une distance courte par rapport à la structure de séparation en tranchée 105 entourant la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur et la structure de séparation en tranchée 105 ayant la distance longue par rapport à la structure de séparation en tranchée 105 entourant la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur sont agencées de manière alternée en partant de la région cathodique 106 jusqu'à la région anodique 107. Plus spécifiquement, la structure de séparation en tranchée 105 disposée sur le côté de la région 108 pour élément semi conducteur comporte plusieurs rangées. Dans ce mode de réalisation, le nombre de rangées de la structure de séparation en tranchée 105 est de deux rangées. Dans la construction ci-dessus, la structure de séparation en tranchée 105 sur le côté de la région 108 pour élément semi conducteur possède une structure multi étages de sorte que la structure de séparation en tranchée 105 comporte la structure de séparation en tranchée 105 disposée à proximité de la structure de séparation en tranchée 105 pour entourer la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur et la structure de séparation en tranchée 105 disposée plus en avant de la structure pour entourer la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur. Ici, la structure de séparation en tranchée 105 disposée plus en avant de la structure pour entourer la structure de séparation en tranchée 105 et la région 108 pour élément semi conducteur est la structure de séparation en tranchée 105 disposée côté région pour élément semi conducteur. La structure multi étages protège de l'influence d'un potentiel électrique de l'extérieur de la région R1 de formation de la diode PN.
Ainsi, la performance de protection par rapport au potentiel électrique de l'extérieur de la région R1 de formation de la diode PN est améliorée. La tension de claquage est efficacement améliorée. (Quatorzième Mode de Réalisation) Un quatorzième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon le présent mode de réalisation et le dispositif semi conducteur du neuvième mode de réalisation est la construction de la structure de séparation en tranchée 105.
La figure 36 montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif semi conducteur. Dans la figure 36 le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, similairement au neuvième mode de réalisation. Comme le montre la figure 36, dans le dispositif semi conducteur selon le présent mode de réalisation, la structure de séparation en tranchée 105 comporte plusieurs protubérances 105d, qui font saillie vers la région 108 pour élément semi conducteur à partir de la structure de séparation en tranchée 105 sur le côté de la région 108 pour élément semi conducteur. Ainsi, la structure de séparation en tranchée 105 a la forme de concavité et la convexité.
Dans le présent mode de réalisation, la protubérance 105d fait saillie vers la région 108 pour élément semi conducteur. De façon générale, une charge est induite au niveau d'une partie de la couche active 103 en contact avec la structure de séparation en tranchée 105 du fait de l'influence du potentiel électrique de la région 109 de commande du potentiel électrique disposée sur le côté de la région 108 pour élément semi conducteur. La charge génère une déviation de la distribution de lignes de potentiels électriques équivalents, et par conséquent, la tension de claquage peut diminuer.
Cependant, dans le présent mode de réalisation, étant donné que la protubérance 105d fait saillie côté région pour élément semi conducteur, la distance entre la couche active 103 et la région 109 de commande du potentiel électrique devient importante. Ainsi, il est difficile d'induire la charge au niveau de la partie de la couche active 103 en contact avec la protubérance 105d. Par conséquent, la déviation de la distribution de lignes de potentiels électriques équivalents est limitée. Ainsi, on améliore la tension de claquage. (Quinzième Mode de Réalisation) Un quinzième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon le présent mode de réalisation et le dispositif semi conducteur du quatorzième mode de réalisation est la construction de la structure de séparation en tranchée 105.
La figure 37 montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif semi conducteur. Dans la figure 36 le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, similairement au neuvième mode de réalisation. Comme le montre la figure 37, les protubérances 105d sont formées sur la structure de séparation en tranchée 105, qui est disposée sur le côté de la région 108 pour élément semi conducteur. La protubérance 105d fait saillie vers la région 108 pour élément semi conducteur. Ainsi, la structure de séparation en tranchée 105 a une forme de concavité et de convexité. De plus, la structure de séparation en tranchée 105 comporte la tranchée 105a, le film isolant 105b et la couche en polysilicium 105c. le film isolant 105b est formé par oxydation thermique de la paroi intérieure cde la tranchée 105a. La couche en polysilicium 105c est formée pour remplir la tranchée 105a, et sur la surface du film isolant 105b.
Les protubérances 105d sont formées sur la 1405 ayant le film isolant 105b et la couche en polysilicium structure de séparation en tranchée 105 intégrés dans la tranchée 105a. la structure de séparation en tranchée 105 est disposée sur le côté de la région 108 pour élément semi conducteur. Ainsi, les effets du présent mode de réalisation sont les mêmes que les effets du quatorzième mode de réalisation. (Seizième Mode de Réalisation) Un seizième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon le présent mode de réalisation et le dispositif selon la quatorzième mode de réalisation réside dans la construction de la structure de séparation en tranchée 105. La figure 38A montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif semi conducteur. La figure 38B est une vue en coupe du dispositif prise selon la ligne XXXVIIIB-XXXVIIIB de la figure 38A, et la figure 38C est une vue en coupe du dispositif prise selon la ligne XXXVIIIC-XXXVIIIC de la figure 38A. Dans la figure 38A, le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, de manière similaire au neuvième mode de réalisation. Comme le montre la figure 38A, dans le dispositif selon le présent mode de réalisation, la structure de jonction PN ayant les régions 130 de type P et les régions 131 de type N est formée dans une partie de la couche active 103, qui est disposée à l'intérieur de la structure de séparation en tranchée 105. Plus précisément, la structure de jonction PN est formée sur le côté de la région 108 pour élément semi conducteur entre la région cathodique 106 et la région anodique 107. Les régions 130 de type P et les régions 131 de type N sont réalisées en une couche de diffusion, comme le montrent les figures 38B et 38C. L'impureté de type de conductivité P ou l'impureté de type de conductivité N est implantée à la surface de la couche active 103 par l'utilisation d'un masque ayant une ouverture correspondant à la région de formation de région de type P ou de formation de région de type N. Ensuite, l'impureté est diffusée thermiquement de sorte que les régions 130 de type P ou les régions 131 de type N soient formées. Ainsi, la structure de jonction PN ayant les régions 130 de type P et les régions 131 de type N est formée sur le côté de la région 108 pour élément semi conducteur. Par conséquent, bien que la charge soit induite au niveau de la partie de la région 130 de type P en contact avec la structure de séparation en tranchée 105, la charge n'est pas induite au niveau de la partie de la région 131 de type N en contact avec la structure de séparation en tranchée 105. Ainsi, comme pour le quatorzième mode de réalisation, on limite la déviation de la distribution de lignes de potentiels électriques équivalents. La tension de claquage est bien améliorée. (Dix Septième Mode de Réalisation) Un dix septième mode de réalisation sera expliqué. Une différence entre un dispositif semi conducteur selon le présent mode de réalisation et le dispositif selon le seizième mode de réalisation réside dans la construction de la structure de séparation en tranchée 105. La figure 39A montre une topologie supérieure de la structure de séparation en tranchée 105 du dispositif semi conducteur. La figure 39B est une vue en coupe du dispositif prise le long de la ligne XXXIXB-XXXIXB de la figure 39A, et la figure 39C est une vue en coupe du dispositif prise le long de la ligne XXXIXC-XXXIXC de la figure 39A. Dans la figure 39A, le motif d'électrodes 111 n'est pas montré. Le motif d'électrodes 111 est agencé sur la région 108 pour élément semi conducteur, comme pour le seizième mode de réalisation.
Comme le montre la figure 39A, dans le dispositif semi conducteur selon le présent mode de réalisation, la structure de jonction PN ayant les régions 130 de type P et les régions 131 de type N est formée de manière répétée sur le côté de la région 108 pour élément semi conducteur depuis la région cathodique 106 jusqu'à la région anodique 107. Plus précisément, la structure de jonction PN est disposée dans la couche active 103 à l'intérieur de la structure de séparation en tranchée 105. Les régions 130 de type P et les régions 131 de type N sont réalisées en une couche de diffusion, comme le montrent les figures 39B et 39C. L'impureté de type de conductivité P est implantée à la surface de la couche active 103 par l'utilisation d'un masque ayant une ouverture correspondant à la région de formation de région de type P et l'impureté de type de conductivité N est implantée à la surface de la couche active 103 par l'utilisation d'un masque ayant une ouverture correspondant à la région de formation de région de type N. par la suite, l'impureté de type de conductivité de type P et l'impureté de type de conductivité N sont diffusées dans un processus thermique. Ensuite, la structure de séparation en tranchée 105 est préparée de sorte que la structure de séparation en tranchée 105 comporte la tranchée 105a, le film isolant 105b, et la couche au poly silicium 105c. Le film isolant 105b est formé en oxydant de façon thermique la paroi intérieure de la tranchée 105a. la couche au poly silicium 105c est formée de sorte que la couche au silicium 105c soit intégrée dans la tranchée 105a à travers le film isolant 105b. Ainsi, et le film isolant 105b et la couche au poly silicium 105c remplissent la tranchée 105a. Même lorsque le dispositif a la structure de séparation en tranchée 105, la structure de jonction PN est formée sur le côté de la région 108 pour élément semi conducteur. Ainsi, on obtient les mêmes effets que pour le seizième mode de réalisation. (Autres Modes de Réalisation) Bien que l'élément semi conducteur soit la diode PN, le dispositif peut inclure d'autres éléments semi conducteurs. La figure 40 montre un dispositif semi conducteur ayant un élément LDMOS qui fait office d'élément semi conducteur. Une couche de canal 150 de type P est formée dans une partie de surface de la couche active 103. De plus, une région de source 151 de type N+ faisant office de deuxième couche d'impureté et une région de contact 152 de type P+ faisant office de première couche d'impureté sont formées dans une partie de surface de la couche de canal 150. Une région de canal 153 est fournie par une partie de la couche de canal 150 entre la région de source 151 et la couche active 103. Une électrode de grille 155 est agencée sur la région de canal 153 à travers un film d'isolation de grille 154. Une électrode de source 156 faisant office de deuxième électrode est formée sur la région de source 151 et la région de contact 152. L'électrode de source 156 est couplée électriquement à la région de source 151 et à la région de contact 152. Ces régions sont agencées de sorte à avoir un motif de bandes le long d'une direction verticale du dessin comme une direction longitudinale. Une région de drain 157 de type N+ comme première couche d'impureté est formée dans une partie de surface de la couche active 103 de sorte que la région de drain 157 soit séparée de la couche de canal 150 de type P-. L'électrode de drain 158 comme première électrode est formée sur la région de drain 157 de sorte que l'électrode de drain 158 soit couplée électriquement à la région de drain 157. La région de drain 157 et l'électrode de drain 158 sont agencées de sorte à avoir un motif de bande le long d'une direction verticale du dessin comme une direction longitudinale. La région de drain 157 et l'électrode de drain 158 sont agencées au centre. La couche de canal 150, la région de source 151 et la région de contact 152 sont agencées sur les deux côtés du centre, de sorte que les régions ci-dessus disposent d'une forme en bande. Un film isolant inter-couches (non représenté) et un film de protection (non montré) sont formés dans le substrat 102. Ainsi, on forme l'élément LDMOS.
Dans le dispositif semi conducteur ayant l'élément LDMOS, on obtient des effets similaires à ceux des modes de réalisation ci-dessus. La figure 40 montre ici le dispositif semi conducteur ayant l'élément LDMOS, qui est similaire au dispositif de la figure 24. En variante, les dispositifs semi conducteurs selon les dixième au dix septième modes de réalisation peuvent inclure l'élément LDMOS. La figure 41 montre un dispositif semi conducteur ayant un IGBT comme élément semi conducteur. Une région de base 160 de type P- est formée dans une partie de surface de la couche active 103. Une région d'émission 161 de type N+ comme deuxième couche d'impureté et une région de contact 162 de type P+ comme première couche d'impureté sont formées dans une partie de surface de la région de base 160. Une région de canal 163 est prévue par une partie de la région de base 160, qui est disposée entre la région d'émission 161 de type N+ et la couche active 103. Une électrode de grille 165 est formée sur la région de canal 163 à travers un film d'isolation de grille 164. Une électrode d'émission 166 comme deuxième électrode est agencée sur la région d'émission 161 de type N+ et la région de contact 162 de type P+. L'électrode d'émission 166 est couplée électriquement à la région d'émission 161 et à la région de contact 162. Ces régions sont agencées de sorte à avoir un motif en bande le long d'une direction verticale du dessin comme une direction longitudinale. Une couche tampon 167 de type N+ est formée dans une partie de surface de la couche active 103 de sorte que la couche tampon 167 soit séparée de la région de base 80.K une région de collecte 168 de type P+ comme première couche d'impureté est formée dans une partie de surface de la couche tampon 167. Une électrode de collecte 169 comme première électrode est formée sur la région de collecte 168 de sorte que l'électrode de collecte 169 soit couplée électriquement à la région de collecte 168. La région de collecte 168 et l'électrode de collecte 169 sont agencées de sorte à avoir un motif en bande le long de la direction verticale du dessin comme la direction longitudinale. La région de collecte 168 et l'électrode de collecte 169 sont agencées au centre. La couche de canal 160, la région d'émission 161 et la région de contact 162 sont agencées sur les deux côtés du centre. Ainsi, les régions ci-dessus ont une forme en bande. Un film isolant inter-couches (non représenté) et un film de protection (non représenté) sont formés dans le substrat 102. Ainsi, on forme 1'IGBT.
Dans le dispositif semi conducteur ayant l'IGBT, on obtient des effets similaires à ceux des modes de réalisation ci-dessus. La figure 41 montre ici le dispositif semi conducteur ayant l'IGBT, qui est similaire au dispositif de la figure 24. En variante, les dispositifs semi conducteurs selon les dixième au dix septième modes de réalisation peuvent inclure l'IGBT. Dans les modes de réalisation neuf à dix sept ci-dessus, le motif d'électrodes 111 est montré comme l'un parmi plusieurs exemples. En variante, le motif d'électrodes 111 peut présenter d'autres configurations. Par exemple, dans les modes de réalisation neuf à dix sept, le motif d'électrodes 111 est formé à partir d'une ligne de la région cathodique 106 jusqu'à la région anodique 107. En variante, le motif d'électrodes 111 peut être formé à partir de deux lignes. En particulier, un motif d'électrodes 111 et l'autre motif d'électrodes 111 sont agencés de sorte à avoir une symétrie linéaire par rapport à la ligne centrale en parallèle à une direction d'agencement de la région cathodique 106 et de la région anodique 107. Dans ce cas, la différence de potentiel électrique sur un côté de la région 108 pour élément semi conducteur peut être égale à la différence de potentiel électrique sur l'autre côté de la région 108 pour élément semi conducteur.
Les modes de réalisation neuf à dix sept ci-dessus peuvent être combinés. Par exemple, la structure de jonction PN ayant les régions 120 de type P et les régions 121 de type N selon le dixième mode de réalisation peut être incorporée dans le dispositif selon les modes de réalisation onze à dix sept ainsi qu'à d'autres modes de réalisation. Dans les modes de réalisation neuf à dix sept ci-dessus, le premier type de conductivité est le type de conductivité N et le deuxième type de conductivité est le type de conductivité P. en variante, le premier type de conductivité peut être le type de conductivité P et le deuxième type de conductivité peut être le type de conductivité N. La divulgation ci-dessus présente les aspects suivants. Selon un premier aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active est réalisée en silicium ayant un premier type de conductivité ; un élément semi conducteur ayant une première couche d'impureté et une deuxième couche d'impureté, qui sont disposées dans une partie de surface de la couche active, dans lequel la deuxième couche d'impureté entoure la première couche d'impureté de sorte que la première couche d'impureté et la deuxième couche d'impureté présentent une première topologie ; une région de séparation d'éléments disposée dans la couche active et entourée par une structure de séparation d'éléments ; et une pluralité de régions du premier type de conductivité et une pluralité de régions d'un deuxième type de conductivité, qui sont disposées dans la région de séparation d'éléments. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont disposées dans une partie de la couche active, qui est adjacente au film isolant intégré, et agencées de manière alternée entre la première couche d'impureté et la deuxième couche d'impureté. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité possèdent une deuxième topologie, qui correspond à l'élément semi conducteur. Les régions du premier type de conductivité ont une concentration d'impureté qui est supérieure à la couche active. Dans le dispositif ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées entre elles par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivité sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité adjacente au film isolant. Plus précisément, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant. Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, une pseudo plaque de champ est formée. De ce fait, une chute de tension est générée suivant la distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Sans former de concavité et de convexité à forte profondeur, on améliore la tension de claquage. En variante, la structure de séparation d'éléments peut être une structure de séparation en tranchée disposée sur une surface de la couche active. La structure de séparation en tranchée atteint le film isolant intégré, et la structure de séparation en tranchée entoure l'élément semi conducteur, les régions du premier type de conductivité et les régions d'un deuxième type de conductivité. Dans ce cas, l'élément semi conducteur est séparé d'autres éléments disposés dans d'autres régions de la couche active. Ainsi, l'élément semi conducteur et d'autres éléments sont intégrés dans une seule puce. Selon un deuxième aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active est réalisée en silicium ayant un premier type de conductivité ; un élément semi conducteur ayant une première couche d'impureté et une deuxième couche d'impureté, qui sont disposées dans une partie de surface de la couche active, dans lequel la deuxième couche d'impureté entoure la première couche d'impureté de sorte que la première couche d'impureté et la deuxième couche d'impureté présentent une première topologie ; et une pluralité de régions du premier type de conductivité et une pluralité de régions d'un deuxième type de conductivité, qui sont disposées dans une partie de la couche active adjacente au film isolant intégré. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont agencées de manière alternée. Les régions du premier type de conductivité et les régions d'un deuxième type de conductivité possèdent une deuxième topologie, qui correspond à l'élément semi conducteur. Dans le dispositif ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées entre elles par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivité sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité adjacente au film isolant. Plus précisément, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant.
Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, une pseudo plaque de champ est formée. De ce fait, une chute de tension est générée suivant la distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Ainsi, les lignes de potentiels électriques équivalents s'étendent dans la direction verticale en direction de la région du premier type de conductivité, et ainsi, on compense la distance entre les lignes de potentiels électriques équivalents. On améliore ainsi la tension de claquage. Sans former de concavité et de convexité à forte profondeur, on améliore la tension de claquage du dispositif. En variante, le dispositif peut en outre inclure . une structure de séparation en tranchée disposée sur une surface de la couche active. La structure de séparation en tranchée atteint le film isolant intégré, et la structure de séparation en tranchée entoure l'élément semi conducteur, les régions du premier type de conductivité et les régions d'un deuxième type de conductivité. Dans ce cas, l'élément semi conducteur est séparé d'autres éléments disposés dans d'autres régions de la couche active. Ainsi, l'élément semi conducteur et d'autres éléments sont intégrés dans une seule puce. En variante, le dispositif semi conducteur peut en outre inclure : une plaque de champ de type résistance qui est disposée sur l'élément semi conducteur. La plaque de champ de type de résistance possède une forme spiralée, qui correspond à l'élément semi conducteur. La plaque de champ de type résistance procure un état tel que la distance entre les lignes de potentiels électriques équivalents s'étendant dans la direction verticale en direction de la région du premier type de conductivité est bien uniformisée. Ainsi, la distance entre les lignes de potentiels électriques équivalents est bien compensée et par conséquent on améliore bien la tension de claquage. En variante, le dispositif semi conducteur peut en outre inclure : une plaque de champ capacitive, qui est disposée sur l'élément semi conducteur. La plaque de champ capacitive possède une forme circulaire concentrique, qui correspond à l'élément semi conducteur. La plaque de champ capacitive procure un état tel que la distance entre les lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région du premier type de conductivité est bien uniformisée. Ainsi, la distance entre les lignes de potentiels électriques équivalents est bien compensée et par conséquent on améliore bien la tension de claquage. En variante, le dispositif semi conducteur peut en outre inclure : une couche au poly silicium cristallin semi isolante entre la couche active et le film isolant intégré. La couche au poly silicium cristallin semi isolante est réalisée en poly silicium ayant une résistance qui est supérieure à la couche active. Le film SIPOS a une couche semi isolante, c'est-à- dire, une couche haute résistance. Ainsi, on génère une chute de tension de manière proportionnelle à la distance dans une partie inférieure de la couche active 3 entre le côté haute tension et le côté basse tension. La chute de tension est provoquée par la résistance intérieure du film SIPOS. Par conséquent, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région du premier type de conductivité à partir de la surface de la couche active est bien uniformisée. En conséquence, la distance entre les lignes de potentiels électriques équivalents est bien compensée, de sorte que l'on améliore la tension de claquage. En variante, le dispositif semi conducteur peut en outre inclure : une couche d'accumulation de charge disposée dans le film isolant intégré. La couche d'accumulation de charge possède une troisième couche, qui correspond aux régions du premier type de conductivité. Dans ce cas, une charge accumulée dans la couche d'accumulation de charges permet d'induire une charge dans une partie inférieure de la région du premier type de conductivité. Ainsi, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région du premier type de conductivité à partir de la surface de la couche active est bien uniformisée. En conséquence, la distance entre les lignes de potentiels électriques équivalents est bien compensée, de sorte que l'on améliore la tension de claquage. De plus, les régions du premier type de conductivité peuvent être des régions d'un type de conductivité N, et la couche d'accumulation de charge est configurée pour accumuler une charge positive. En variante, le film isolant intégré peut avoir une pluralité de concavités et une pluralité de convexités, qui sont disposes sur une surface du film isolant intégré en vis-à-vis du substrat de support. Dans ce cas, l'épaisseur du film isolant devient importante au niveau des convexités. Ainsi, on induit facilement une charge au niveau d'une partie du substrat de support correspondant aux concavités du film isolant étant donné que l'épaisseur du film isolant au niveau des concavités est faible. Cependant, on n'induit pas facilement de charge au niveau d'une partie du substrat de support correspondant aux convexités du film isolant étant donné que l'épaisseur du film isolant au niveau des concavités est importante. De ce fait, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région du premier type de conductivité à partir de la surface de la couche active est bien uniformisée. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée de sorte que l'on améliore la tension de claquage. En variante, le film isolant intégré peut avoir une pluralité de concavités et une pluralité de convexités, qui sont disposées sur une surface du film isolant intégré en vis-à-vis de la couche active. Chaque région d'un deuxième type de conductivité est agencée dans une concavité correspondante du film isolant intégré, et chaque région du premier type de conductivité est agencée sur une convexité correspondante du film isolant intégré. Dans ce cas, l'épaisseur entre le substrat de support et la région du premier type de conductivité est plus importante que l'épaisseur entre le substrat de support et la région d'un deuxième type de conductivité. Ainsi, une charge est facilement induite dans une partie de la région du premier type de conductivité adjacente au film isolant. Ainsi, la largeur des lignes de potentiels électriques équivalents s'étendant dans la direction verticale vers la région du premier type de conductivité à partir de la surface de la couche active est bien uniformisée. Par conséquent, la distance entre les lignes de potentiels électriques équivalents est bien compensée et on améliore ainsi la tension de claquage.
En variante, la partie de la couche active dans laquelle les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont disposées, peut correspondre à toute une surface de l'élément semi conducteur. Dans ce cas, la pseudo plaque de champ est formée sur toute une surface correspondant à l'élément semi conducteur et par conséquent la tension de claquage est suffisamment améliorée. En variante, l'élément semi conducteur peut être une diode PN. La première couche d'impureté est une région cathodique ayant le premier type de conductivité, et la deuxième couche d'impureté est une région anodique ayant un deuxième type de conductivité. La diode PN comporte en outre une électrode cathodique couplée électriquement à la région cathodique et une électrode anodique couplée électriquement à la région anodique. Les régions d'un deuxième type de conductivité comportent une région centrale, qui regarde la région cathodique, et les régions du premier type de conductivité et les régions d'un deuxième type de conductivité entourent la région centrale. En variante, l'élément semi conducteur peut être un élément LDMOS. La première couche d'impureté est une région de drain ayant le premier type de conductivité, et la deuxième couche d'impureté est une région de source ayant le premier type de conductivité. L'élément LDMOS comporte en outre : une couche de canal ayant un deuxième type de conductivité et disposée dans une partie de surface de la couche active, dans lequel la région de source est disposée dans une partie de surface de la couche de canal, et la région de drain est écartée de la couche de canal ; une région de canal prévue par une partie de surface de la couche de canal entre la région de source et la couche active ; une électrode de source disposée sur la région de canal à travers un film d'isolation de grille une électrode de source couplée électriquement à la région de source et à la couche de canal ; et une électrode de drain couplée électriquement à la région de drain. La région de source et la région de canal entourent la région de drain. Les régions d'un deuxième type de conductivité comportent un centre, qui se trouve en vis-à-vis de la région de drain, et les régions du premier type de conductivité et les régions d'un deuxième type de conductivité entourent la région centrale. En variante, l'élément semi conducteur peut être un IGBT. La première couche d'impureté est une région de collecte ayant un deuxième type de conductivité, et la deuxième couche d'impureté est une région d'émission ayant le premier type de conductivité. L'IGBT comporte en outre : une région de base ayant le deuxième type de conductivité et disposée dans une partie de surface de la couche active, dans lequel la région d'émission est disposée dans une partie de surface de la région de base, et la région de collecte est écartée de la région de base ; une région de canal prévue par une partie de surface de la région de base entre la région d'émission et la couche active ; une électrode de grille disposée sur la région de canal à travers un film d'isolation de grille ; une électrode d'émission couplée électriquement à la région d'émission et à la région de base ; et une électrode de collecte couplée électriquement à la région de collecte. La région d'émission et la région de base entourent la région de collecte. Les régions d'un deuxième type de conductivité comportent une région centrale, qui se trouve en vis-à-vis de la région de collecte, et les régions du premier type de conductivité et les régions d'un deuxième type de conductivité entourent la région centrale.
Selon un troisième aspect de la présente divulgation, un procédé pour fabriquer un dispositif semi conducteur comporte le fait de : préparer un substrat au silicium ayant un premier type de conductivité ; former une pluralité de régions du premier type de conductivité et une pluralité de régions d'un deuxième type de conductivité dans une première partie de surface du substrat au silicium de telle sorte que les régions d'un deuxième type de conductivité comportent une région centrale, et les régions du premier type de conductivité et les régions d'un deuxième type de conductivité sont agencées de manière alternées de sorte à présenter une deuxième topologie autour de la région centrale ; lier le substrat au silicium à un substrat de support à travers un film isolant intégré de telle sorte que la première partie de surface du substrat au silicium regarde le substrat de support à travers le film isolant intégré ; retirer une partie d'une deuxième partie de surface du substrat au silicium de sorte que le substrat au silicium soit aminci ; et le substrat au silicium procure une couche active, dans lequel la deuxième partie de surface est opposée à la première partie de surface ; former un élément semi conducteur dans la deuxième partie de surface du substrat au silicium. L'élément semi conducteur comporte une première couche d'impureté et une deuxième couche d'impureté. La deuxième couche d'impureté entoure la première couche d'impureté, et la première couche d'impureté et la deuxième couche d'impureté présentent une première topologie, qui correspond à la deuxième topologie. Dans le procédé ci-dessus, les régions d'un deuxième type de conductivité prennent en sandwich la région du premier type de conductivité de sorte que les régions d'un deuxième type de conductivité soient écartées les unes des autres par une distance prédéterminée. Les régions d'un premier et d'un deuxième type de conductivités sont disposées dans la partie de la couche active adjacente au film isolant intégré et sous l'élément semi conducteur. Par conséquent, une charge est induite au niveau d'une partie des régions d'un deuxième type de conductivité adjacente au film isolant. Plus spécifiquement, aucune charge n'est induite au niveau d'une partie des régions du premier type de conductivité adjacente au film isolant. Ainsi, une couche inverse est localisée dans la partie des régions d'un deuxième type de conductivité. Par conséquent, une pseudo plaque de champ est formée. Ainsi, une chute de tension est générée suivant une distance de la région du premier type de conductivité dans une partie inférieure de la couche active adjacente au film isolant. Ainsi, les lignes de potentiels électriques équivalents s'étendent dans la direction verticale vers la région du premier type de conductivité, et par conséquent, on compense la distance entre les lignes de potentiels électriques équivalents. De ce fait, on améliore la tension de claquage. Sans former de concavité et de convexité de grande profondeur, on améliore la tension de claquage du dispositif. Selon un quatrième aspect de la présente divulgation, un dispositif semi conducteur comporte : un substrat SOI ayant un substrat de support, un film isolant intégré et une couche active, qui sont empilés dans l'ordre énoncé, dans lequel la couche active a un premier type de conductivité ; une première région ayant une région à premier élément semi conducteur et une première structure de séparation en tranchée et disposée dans le substrat SOI ; une deuxième région ayant une région à deuxième élément semi conducteur et une deuxième structure de séparation en tranchée et disposée dans le substrat SOI. La première région est séparée de la deuxième région. La première structure de séparation en tranchée entoure une périphérie extérieure de la première région, et la deuxième structure de séparation en tranchée entoure une périphérie extérieure de la deuxième région. La région à premier élément semi conducteur comporte un premier élément semi conducteur. Le premier élément semi conducteur comporte une première couche d'impureté, une deuxième couche d'impureté, une première électrode et une deuxième électrode. La première couche d'impureté et la deuxième couche d'impureté sont disposées dans une partie de surface de la couche active. Chacune de la première couche d'impureté et de la deuxième couche d'impureté possède un motif de bande le long d'une direction telle qu'une direction longitudinale. Une première tension peut être appliquée à la première couche d'impureté à travers la première électrode, et une deuxième tension peut être appliquée à la deuxième couche d'impureté à travers la deuxième électrode. La première tension est plus élevée que la deuxième tension. La première région comporte en outre une pluralité de régions de commande du potentiel électrique, qui sont disposées sur les deux côtés de la région à élément semi conducteur le long de la direction longitudinale. Les régions de commande du potentiel électrique sont agencées entre la première couche d'impureté et la deuxième couche d'impureté le long de chaque côté de la région à élément semi conducteur. La première région comporte en outre un motif d'électrodes, qui est disposé sur la région à élément semi conducteur et les régions de commande du potentiel électrique. Le motif d'électrodes s'étend de la première couche d'impureté jusqu'à la deuxième couche d'impureté. Le motif d'électrodes est couplé électriquement à chaque région de commande du potentiel électrique. Dans le dispositif ci-dessus, le potentiel électrique de la partie de surface de la région à élément semi conducteur est graduellement réduit de la première couche d'impureté, comme côté à potentiel élevé, à la deuxième couche d'impureté, comme côté à potentiel bas, étant donné que la chute de tension est générée par la résistance interne du motif d'électrodes. De plus, le potentiel électrique de chaque région de commande du potentiel électrique sur le côté de la région à élément semi conducteur est réduit de manière progressive de la première couche d'impureté, comme côté à potentiel élevé, à la deuxième couche d'impureté, comme côté à potentiel bas, étant donné que la chute de tension est générée par la résistance interne du motif d'électrodes. Par conséquent, étant donné que le potentiel électrique de la région à élément semi conducteur de la première couche d'impureté à la deuxième couche d'impureté est réduit, le potentiel électrique de chaque région de commande du potentiel électrique disposée sur le côté de la région à élément semi conducteur et le potentiel électrique de la partie de surface de la région à élément semi conducteur sont réduits. En conséquence, on évite la concentration du champ électrique aux deux extrémités des première et deuxième couches d'impureté le long de la direction longitudinale. De ce fait, on évite la diminution de la tension de claquage. De plus, les potentiels électriques de chaque région de commande du potentiel électrique disposée sur le côté de la région à élément semi conducteur peuvent être commandés de sorte à les rendre différents en utilisant le motif d'électrodes. Par conséquent, il n'est pas nécessaire de former un dispositif de commande tel qu'une diode de division conventionnelle atour de la région à élément semi conducteur. Par conséquent, les dimensions du dispositif sont réduites, et la concentration de champs électriques à la périphérie du dispositif à tension de claquage élevée est limitée. De ce fait, le dispositif possède une tension de claquage élevée. En variante, le motif d'électrodes peut avoir une forme en méandre. De plus, le motif d'électrodes peut comporter une partie parallèle et une partie verticale. La partie parallèle s'étend le long de la direction longitudinale. La partie verticale s'étend le long d'une direction perpendiculaire à la direction longitudinale. La partie verticale est connectée à la partie parallèle de chaque côté de la région à élément semi conducteur, et la partie verticale est couplée électriquement à la région de commande du potentiel électrique. En variante, le substrat SOI peut en outre comporter un film isolant inter-couches qui recouvre la couche active, et le motif d'électrodes est intégré dans le film isolant inter-couches, qui est disposé sur la région à élément semi conducteur et les régions de commande du potentiel électrique. En variante, les régions de commande du potentiel électrique peuvent être réalisées en silicium et prévues par une partie de la couche active, qui est séparée par la première structure de séparation en tranchée. En variante, la première structure de séparation en tranchée peut comporter une tranchée, un film isolant et une couche au poly silicium. Le film isolant est un film d'oxydation thermique et disposé sur une paroi intérieure de la tranchée. La couche au poly silicium est disposée sur le film isolant dans la tranchée de sorte que la couche au poly silicium et le film isolant soient intégrés dans la tranchée. Les régions de commande du potentiel électrique sont réalisées en poly silicium et prévues par une autre couche au poly silicium, qui est agencée sur les deux côtés de la région à élément semi conducteur. L'autre couche au poly silicium est intégrée dans une autre tranchée à travers un film isolant, et l'autre couche au poly silicium avec la tranchée et le film isolant est divisée en une pluralité de parties de sorte que les régions de commande du potentiel électrique soient électriquement séparées les unes des autres. Dans ce cas, on protège contre l'influence du potentiel électrique provenant de l'extérieur de la première région. Par conséquent, la performance de protection contre le potentiel électrique de l'extérieur -de la première région est améliorée. Ainsi, on améliore efficacement la tension de claquage. En variante, une distance entre la première structure de séparation en tranchée et l'autre couche au poly silicium avec la tranchée et le film isolant peut être inférieure ou égale à deux micromètres et une distance entre deux autres couches au poly silicium adjacentes avec les tranchées et les films isolants peut être inférieure ou égale à deux micromètres.
Dans ce cas, la couche d'appauvrissement provoquée par la différence de travail d'extraction entre le film isolant procurant la structure de séparation de tranchée et la matière de silicium appauvri complètement la partie au silicium entre la première structure de séparation en tranchée et l'autre couche au poly silicium avec la tranchée et le film isolant et la partie au silicium entre deux autres couches au poly silicium adjacentes avec les tranchées et les films isolants. De ce fait, on améliore la tension de claquage. En variante, la région à élément semi conducteur peut en outre comporter une structure de jonction PN ayant une pluralité de régions de type P et une pluralité de régions de type N, qui sont agencées de manière alternée le long de la direction perpendiculaire à la direction longitudinale. La structure de jonction PN est disposée dans une partie de la couche active, qui se met en contact avec le film isolant intégré, et chacune des régions de type P et des régions de type N ont un motif de bande ayant une direction longitudinale parallèlement à la direction longitudinale du motif de bande de la première couche d'impureté et de la deuxième couche d'impureté. Dans ce cas, la structure de jonction PN est agencée de manière répétitive dans la partie de la couche active adjacente au film isolant intégré. Ainsi, le potentiel électrique de chaque région de commande du potentiel électrique disposée sur la surface, le côté et le dos de la région à élément semi conducteur diminue de manière progressive dans une direction allant de la première couche d'impureté à la deuxième couche d'impureté. Ainsi, on améliore la tension de claquage du dispositif semi conducteur.
En variante, la première structure de séparation en tranchée peut être en outre agencée sur les deux côtés de la région à élément semi conducteur. La première structure de séparation en tranchée sur chaque côté de la région à élément semi conducteur comporte une pluralité de protubérances, qui font saillie vers la région à élément semi conducteur et les protubérances sont disposées entre la première couche d'impureté et la deuxième couche d'impureté. Dans ce cas, la distance entre la couche active et la région de commande du potentiel électrique est importante. Ainsi, il devient difficile d'induire la charge au niveau de la partie de la couche active en contact avec les protubérances. Par conséquent, la déviation de la distribution des lignes de potentiels électriques équivalents est limitée. La tension de claquage est bien améliorée. En variante, la première structure de séparation en tranchée peut en outre être agencée sur les deux côtés de la région à élément semi conducteur. La région à élément semi conducteur comporte en outre une structure de jonction PN ayant une pluralité de régions de type P et une pluralité de régions de type N, qui sont agencées de manière alternée le long de la direction perpendiculaire à la direction longitudinale. La structure de jonction PN est disposée dans une partie de surface de la couche active, qui est en contact avec la première structure de séparation en tranchée de chaque côté de la région à élément semi conducteur et la partie de surface de la couche active est disposée entre la première couche d'impureté et la deuxième couche d'impureté. Dans ce cas, la charge est induite au niveau de la partie des régions de type de conductivité P en contact avec la structure de séparation en tranchée. Il est difficile d'induire la charge au niveau de la partie des régions de type N en contact avec la structure de séparation en tranchée. Par conséquent, la déviation de la distribution de lignes de potentiels électriques équivalents est limitée. La tension de claquage est bien améliorée. En variante, l'élément semi conducteur peut être une diode PN. La première couche d'impureté est une région cathodique ayant un premier type de conductivité, et la deuxième couche d'impureté est une région anodique ayant un deuxième type de conductivité. La première électrode est une électrode cathodique couplée électriquement à la région cathodique, et la deuxième électrode est une électrode anodique couplée électriquement à la région anodique et la région anodique est agencée sur les deux côtés de la région cathodique. En variante, l'élément semi conducteur peut être un élément LDMOS. La première couche d'impureté est une région de drain ayant un premier type de conductivité et la deuxième couche d'impureté est une région de source ayant le premier type de conductivité. L'élément LDMOS comporte en outre : une couche de canal ayant un deuxième type de conductivité et disposée dans une partie de surface de la couche active, dans lequel la région de source est disposée dans une partie de surface de la couche de canal, et la région de drain est écartée de la couche de canal ; une région de canal prévue par une partie de surface de la couche de canal entre la région de source et la couche active ; une électrode de grille disposée sur la région de canal à travers le film d'isolation de grille ; une électrode de source couplée électriquement à la région de source et à la couche de canal et correspondant à la deuxième électrode ; et une électrode de drain couplée électriquement à la région de drain et correspondant à la première électrode. La région de source et la région de canal sont disposées sur les deux côtés de la région de drain. JEn -variante, l'élément senti conducteur peut être un IGBT. La première couche d'impureté est une région de collecte ayant un deuxième type de conductivité, et la deuxième couche d'impureté est une région d'émission ayant le premier type de conductivité. L'IGBT comporte en outre . une région de base ayant le deuxième type de conductivité et disposée dans une partie de surface de la couche active, dans lequel la région d'émission est disposée dans une partie de surface de la région de base, et la région de collecte est écartée de la région de base ; une région de canal prévue par une partie de surface de la région de base entre la région d'émission et la couche active ; une électrode de grille disposée sur la région de canal à travers un film d'isolation de grille ; une électrode d'émission couplée électriquement à la région d'émission et à la région de base et correspondant à la deuxième électrode ; et une électrode de collecte couplée électriquement à la région de collecte et correspondant à la première électrode. La région d'émission et la région de base sont disposées sur les deux côtés de la région de collecte. Bien que l'on ait décrit l'invention en se rapportant à des modes de réalisation préférés de celle-ci, on doit comprendre que l'invention n'est nullement limitée constructions et aux modes de réalisation préférés.
L'invention est prévue pour couvrir diverses modifications et divers agencements équivalents. De plus, alors que les diverses combinaisons et configurations, qui sont préférées, d'autres combinaisons et configurations, incluant un, plus ou moins qu'un seul élément, se trouvent également dans l'étendue et l'esprit de l'invention.

Claims (16)

  1. REVENDICATIONS1. Dispositif semi conducteur comprenant : un substrat SOI (1) ayant un substrat de support (2), un film isolant (4) intégré et une couche active (3), qui sont empilés dans l'ordre énoncé, dans lequel la couche active (3) est réalisée en silicium ayant un premier type de conductivité un élément semi conducteur (5, 6, 71, 77, 81, 88) ayant une première couche d'impureté (5, 77, 88) et une deuxième couche d'impureté (6, 71, 81), qui sont disposées dans une partie de surface de la couche active (3), dans lequel la deuxième couche d'impureté (6, 71, 81) entoure la première couche d'impureté (5, 77, 88) de sorte que la première couche d'impureté (5, 77, 88) et la deuxième couche d'impureté (6, 71, 81) présentent une première topologie ; une région de séparation d'éléments (REGION DE SEPARATION D'ELEMENTS) disposée dans la couche active (3) et entourée par une structure de séparation d'éléments (20) ; et une pluralité de régions (11) d'un premier type de conductivité et une pluralité de régions (10) d'un deuxième type de conductivité, qui sont disposées dans la région de séparation d'éléments (REGION DE SEPARATION D'ELEMENTS), dans lequel les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité sont disposées dans une partie de la couche active (3), qui est adjacente au film isolant (4) intégré, et sont agencées de manière alternée entre la première couche d'impureté (5, 77, 88) et la deuxième couche d'impureté (6, 71, 81), dans lequel les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité ont une deuxième topologie qui correspond à l'élément semi conducteur (5, 6, 71, 77, 81, 88), et dans lequel les régions (11) du premier type de conductivité ont une concentration d'impureté qui est supérieure à la couche active (3).
  2. 2. Dispositif semi conducteur selon la revendication 1, dans lequel la structure de séparation d'éléments (20) est une structure de séparation en tranchée {20) disposée sur une surface de la couche active (3), dans lequel la structure de séparation en tranchée (20) atteint le film isolant (4) intégré, et dans lequel la structure de séparation en tranchée (20) entoure l'élément semi conducteur (5, 6, 71, 77, 81, 88), les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité.
  3. 3. Dispositif semi conducteur comprenant : un substrat SOI (1) ayant un substrat de support (2), un film isolant (4) intégré et une couche active (3), qui sont empilés dans l'ordre énoncé, dans lequel la couche active (3) est réalisée en silicium ayant un premier type de conductivité un élément semi conducteur (5, 6, 71, 77, 81, 88) ayant une première couche d'impureté (5, 77, 88) et une deuxième couche d'impureté (6, 71, 81), qui sont disposées dans une partie de surface de la couche active (3), dans lequel la deuxième couche d'impureté (6, 71, 81) entoure la première couche d'impureté (5, 77, 88) de sorte que la première couche d'impureté (5, 77, 88) et la deuxième couche d'impureté (6, 71, 81) aient une première topologie ; et une pluralité de régions (11) d'un premier type de conductivité et une pluralité de régions (10) d'un deuxième type de conductivité, qui sont disposées dans une partie de la couche active (3) adjacente au film isolant (4) intégré, dans lequel les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité sont agencées de manière alternée, et dans lequel les régions (11) du premier type de conductivité et les régions (10) d'un deuxième type de conductivité ont une deuxième topologie, qui correspond à l'élément serai conducteur (5, 6, 71, 77, 81, 88).
  4. 4. Dispositif semi conducteur selon la revendication 3, comprenant en outre : une structure de séparation en tranchée {20) disposée sur une surface de la couche active (3), dans lequel la structure de séparation en tranchée (20) 10 atteint le film isolant (4) intégré, et dans lequel la structure de séparation en tranchée (20) entoure l'élément semi conducteur (5, 6, 71, 77, 81, 88), les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité. 15
  5. 5. Dispositif serai conducteur selon la revendication 3 ou 4, comprenant en outre : une plaque de champ (30) de type résistance qui est disposée sur l'élément semi conducteur (5, 6, 71, 77, 81, 88), dans lequel la plaque de champ (30) de type résistance a 20 une forme spiralée, qui correspond à l'élément serai conducteur (5, 6, 71, 77, 81, 88).
  6. 6. Dispositif serai conducteur selon la revendication 3 ou 4, comprenant en outre : une plaque de champ capacitive (40) qui est disposée sur 25 l'élément semi conducteur (5, 6, 71, 77, 81, 88), dans lequel la plaque de champ capacitive (40) a une forme circulaire concentrique, qui correspond à l'élément semi conducteur (5, 6, 71, 77, 81, 88).
  7. 7. Dispositif semi conducteur selon l'une quelconque des 30 revendications 3-6, comprenant en outre : une couche (50) serai isolante de silicium poly cristallin disposée entre la couche active (3) et le film isolant (4) intégré,dans lequel la couche serai-isolante (50) de silicium poly cristallin est réalisée en poly silicium qui a une résistance qui est supérieure à la couche active (3).
  8. 8. Dispositif senti conducteur selon l'une quelconque des 5 revendications 3-6, comprenant en outre : une couche d'accumulation de charge (60) disposée dans le film isolant (4) intégré, dans lequel la couche d'accumulation de charge {60) a une troisième topologie, qui correspond aux régions (11) du 10 premier type de conductivité.
  9. 9. Dispositif semi conducteur selon la revendication 8, dans lequel les régions (11) du premier type de conductivité sont des régions du type de conductivité N, et dans lequel la couche d'accumulation de charge (60) est 15 configurée pour accumuler une charge positive.
  10. 10. Dispositif semi conducteur selon l'une quelconque des revendications 3-6, dans lequel le film isolant (4) intégré possède une pluralité de concavités (4a) et une pluralité de convexités 20 (4b), qui sont disposées sur une surface du film isolant (4) intégré en vis-à-vis du substrat de support (2).
  11. 11. Dispositif semi conducteur selon l'une quelconque des revendications 3-6, dans lequel le film isolant (4) intégré possède une 25 pluralité de concavités (4a) et une pluralité de convexités (4b), qui sont disposées sur une surface du film isolant (4) intégré en vis-à-vis de la couche active (3), dans lequel chaque région (10) du deuxième type de conductivité est agencée dans une concavité (4a) 30 correspondante du film isolant (4) intégré, et dans lequel chaque région {11) du premier type de conductivité est agencée sur une convexité (4b) correspondante du film isolant (4) intégré.
  12. 12. Dispositif serai conducteur selon l'une quelconque des revendications 3-11, dans lequel la partie de la couche active (3), dans laquelle les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité sont disposées, correspond à toute une surface de l'élément senti conducteur (5, 6, 71, 77, 81, 88).
  13. 13. Dispositif serai conducteur selon l'une quelconque des revendications 3-12, dans lequel l'élément serai conducteur (5, 6) est une diode PN (5, 6), dans lequel la première couche d'impureté (5) est une région cathodique (5) ayant le premier type de conductivité, et la deuxième couche d'impureté (6) est une région anodique (6) ayant un deuxième type de conductivité, dans lequel la diode PN (5, 6) comporte en outre une électrode cathodique (8) couplée électriquement à la région cathodique (5) et une électrode anodique (9) couplée électriquement à la région anodique (6), dans lequel les régions (10) du deuxième type de conductivité comportent une région centrale (10a), qui se trouve en vis-à-vis de la région cathodique (5), et dans lequel les régions (11) du premier type de conductivité et les régions (10) du deuxième type de 25 conductivité entourent la région centrale (l0a).
  14. 14. Dispositif serai conducteur selon l'une quelconque des revendications 3-12, dans lequel l'élément semi conducteur (71, 77) est un élément LDMOS {71, 77), 30 dans lequel la première couche d'impureté (77) est une région de drain (77) qui a le premier type de conductivité, et la deuxième couche d'impureté (71) est une région de source (71) qui a le premier type de conductivité, dans lequel l'élément LDMOS (71, 77) comporte en outreune couche de canal (70) ayant un deuxième type de conductivité et disposée dans une partie de surface de la couche active (3), dans lequel la région de source (71) est disposée dans une partie de surface de la couche de canal (70), et la région de drain (77) est écartée de la couche de canal (70) ; une région de canal (73) pourvue par une partie de surface de la couche de canal (70) entre la région de source (71) et la couche active (3) ; une électrode de grille (75) disposée sur la région de canal (73) à travers un film d'isolation de grille (74) ; une électrode de source (76) couplée électriquement à la région de source (71) et à la couche de canal (70) ; et une électrode de drain (78) couplée électriquement à la région de drain (77), dans lequel la région de source (71) et la région de canal (73) entourent la région de drain (77), dans lequel les régions (10) du deuxième type de conductivité comportent une région centrale (10a), qui se 20 trouve en vis-à-vis de la région de drain (77), et dans lequel les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité entourent la région centrale (10a).
  15. 15. Dispositif semi conducteur selon l'une quelconque des 25 revendications 3-12, dans lequel l'élément serai conducteur (81, 88) est un IGBT (81, 88), dans lequel la première couche d'impureté (88) est une région de collecte (88) ayant un deuxième type de 30 conductivité, et la deuxième couche d'impureté (81) est une région d'émission (81) ayant le premier type de conductivité, dans lequel l'IGBT (81, 88) comporte en outre : une région de base {80) qui a le deuxième type de conductivité et disposée dans une partie de surface de lacouche active (3), dans lequel la région d'émission (81) est disposée dans une partie de surface de la région de base (80), et la région de collecte (88) est écartée de la région de base (80) ; une région de canal (83) pourvue par une partie de surface de la région de base {80) entre la région d'émission (81) et la couche active (3) ; une électrode de grille {85) disposée sur la région de canal (83) à travers un film d'isolation de grille (84) ; une électrode d'émission (86) couplée électriquement à la région d'émission (81) et à la région de base (80) ; et une électrode de collecte {89) couplée électriquement à la région de collecte (88), dans lequel la région d'émission (81) et la région de base (80) entourent la région de collecte (88), dans lequel les régions (10) du deuxième type de conductivité incluent une région centrale (10a) qui se trouve en vis-à-vis de la région de collecte {88), et dans lequel les régions (11) du premier type de 20 conductivité et les régions (10) du deuxième type de conductivité entourent la région centrale (10a).
  16. 16. Procédé destiné à la fabrication d'un dispositif semi conducteur comprenant le fait de préparer un substrat au silicium {12) ayant un premier 25 type conductivité ; former une pluralité de régions (11) du premier type de conductivité et une pluralité de régions (10) d'un deuxième type de conductivité dans une première partie de surface du substrat au silicium (12) de telle sorte que les régions (10) 30 du deuxième type de conductivité comportent une région centrale (10a), et les régions (11) du premier type de conductivité et les régions (10) du deuxième type de conductivité sont agencées de manière alternée de sorte àprésenter une deuxième topologie autour de la région centrale (10a) ; lier le substrat au silicium (12) à un substrat de support (2) à travers un film isolant (4) intégré de telle sorte que la première partie de surface du substrat au silicium (12) se trouve en vis-à-vis du substrat de support (2) à travers le film isolant (4) intégré ; retirer une partie d'une deuxième partie de surface du substrat au silicium (12) de sorte que le substrat au silicium (12) soit aminci, et le substrat au silicium (12) procure une couche active (3), la deuxième partie de surface étant opposée à la première partie de surface ; former un élément serai conducteur (5, 6, 71, 77, 81, 88) dans la deuxième partie de surface du substrat au silicium 15 (12), dans lequel l'élément serai conducteur (5, 6, 71, 77, 81, 88) comporte une première couche d'impureté (5, 77, 88) et une deuxième couche d'impureté (6, 71, 81), dans lequel la deuxième couche d'impureté (6, 71, 81) 20 entoure la première couche d'impureté (5, 77, 88), et dans lequel la première couche d'impureté (5, 77, 88) et la deuxième couche d'impureté (6, 71, 81) présente une première topologie, qui correspond à la deuxième topologie.
FR1003813A 2009-09-30 2010-09-27 Dispositif semi conducteur a substrat soi et son procédé de fabrication Pending FR2950735A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009227157 2009-09-30
JP2009232421A JP4935880B2 (ja) 2009-10-06 2009-10-06 半導体装置
JP2010177427A JP5012978B2 (ja) 2009-09-30 2010-08-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
FR2950735A1 true FR2950735A1 (fr) 2011-04-01

Family

ID=43705858

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1003813A Pending FR2950735A1 (fr) 2009-09-30 2010-09-27 Dispositif semi conducteur a substrat soi et son procédé de fabrication

Country Status (4)

Country Link
US (1) US8604513B2 (fr)
CN (1) CN102034876B (fr)
DE (1) DE102010041547A1 (fr)
FR (1) FR2950735A1 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
US8970016B2 (en) * 2012-06-01 2015-03-03 X-Fab Semiconductor Foundries Ag Semiconductor device
CN102832249A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种mos型功率半导体器件
CN102916017A (zh) * 2012-10-09 2013-02-06 哈尔滨工程大学 一种抗辐射加固的绝缘体上硅结构
CN103022134B (zh) * 2012-12-06 2015-09-09 电子科技大学 一种超低比导通电阻的soi横向高压功率器件
CN104518023B (zh) * 2013-09-30 2017-12-15 无锡华润上华科技有限公司 高压ldmos器件
CN105097923A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 双埋层soi高压器件
US11171215B2 (en) 2014-12-18 2021-11-09 Silanna Asia Pte Ltd Threshold voltage adjustment using adaptively biased shield plate
US9559199B2 (en) 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
JP2017117882A (ja) * 2015-12-22 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
CN107425079B (zh) * 2017-09-15 2023-04-28 捷捷半导体有限公司 一种共阳极整流半桥芯片及其制备方法
JP7227999B2 (ja) * 2021-03-16 2023-02-22 ローム株式会社 Ｒｃ－ｉｇｂｔ半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JP3959125B2 (ja) 1994-09-14 2007-08-15 株式会社東芝 半導体装置
DE19528573A1 (de) * 1995-08-03 1997-02-06 Siemens Ag Photodiode und Verfahren zu deren Herstellung
US5708287A (en) * 1995-11-29 1998-01-13 Kabushiki Kaisha Toshiba Power semiconductor device having an active layer
JP4204895B2 (ja) * 2003-05-12 2009-01-07 三菱電機株式会社 半導体装置
DE102004028474B4 (de) * 2004-06-11 2009-04-09 X-Fab Semiconductor Foundries Ag Integriertes Bauelement in einer SOI-Scheibe
JP5151087B2 (ja) * 2005-11-01 2013-02-27 株式会社デンソー 半導体装置およびその製造方法
JP5070693B2 (ja) * 2005-11-11 2012-11-14 サンケン電気株式会社 半導体装置
JP2008294458A (ja) * 2008-07-10 2008-12-04 Mitsubishi Electric Corp 高耐圧半導体装置

Also Published As

Publication number Publication date
US8604513B2 (en) 2013-12-10
US20110073904A1 (en) 2011-03-31
CN102034876A (zh) 2011-04-27
DE102010041547A1 (de) 2011-04-07
CN102034876B (zh) 2013-02-13
DE102010041547A8 (de) 2012-11-15

Similar Documents

Publication Publication Date Title
FR2950735A1 (fr) Dispositif semi conducteur a substrat soi et son procédé de fabrication
US7579273B2 (en) Method of manufacturing a photodiode array with through-wafer vias
FR2812970A1 (fr) Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
CN109728010B (zh) 集成芯片及其形成方法
EP1675184B1 (fr) Diode Schottky à barrière verticale
US8058091B2 (en) Front lit PIN/NIP diode having a continuous anode/cathode
US11264425B2 (en) Process for fabricating an array of germanium-based diodes with low dark current
FR3019378A1 (fr) Structure d'isolement entre des photodiodes
EP1111688B1 (fr) Diode schottky sur substrat de carbure de silicium
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
JP2009528704A (ja) 光検出器アレイ用フロントサイド電気コンタクトとその製造方法
US9496333B2 (en) Resurf high voltage diode
EP2325890A1 (fr) Interrupteur de puissance bidirectionnel commandable à la fermeture et à l'ouverture
US10374114B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
TWI802828B (zh) 影像感測器及其製造方法及像素裝置
KR20080100473A (ko) 비감광성 영역에 대한 감광성 영역의 증가된 비율을 갖는 포토다이오드
US20220093812A1 (en) Passivated photodiode comprising a ferroelectric peripheral portion
US6972469B2 (en) Lateral PIN diode and method for processing same
FR3091024A1 (fr) Photodiode à avalanche à photon unique
EP1240672B1 (fr) Production de composants unipolaires
FR2878081A1 (fr) Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore.
FR2858877A1 (fr) Transistor bipolaire a heterojonction
FR2969825A1 (fr) Composant vertical bidirectionnel a double sillonnage
CN112216767B (zh) 半导体光敏器件的制造
FR3143853A1 (fr) Diode à capacité variable

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 6