JP2017117882A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017117882A
JP2017117882A JP2015250015A JP2015250015A JP2017117882A JP 2017117882 A JP2017117882 A JP 2017117882A JP 2015250015 A JP2015250015 A JP 2015250015A JP 2015250015 A JP2015250015 A JP 2015250015A JP 2017117882 A JP2017117882 A JP 2017117882A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor device
type region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015250015A
Other languages
English (en)
Inventor
宏基 藤井
Hiromoto Fujii
宏基 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015250015A priority Critical patent/JP2017117882A/ja
Priority to US15/381,100 priority patent/US20170179221A1/en
Publication of JP2017117882A publication Critical patent/JP2017117882A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

【課題】本発明の一実施形態は、アクティブバリア構造の専有面積を小さくした半導体装置を提供する。
【解決手段】本発明の一実施形態に係る半導体装置は、主表面を有する半導体基板と、半導体基板の主表面に形成されたノイズ源素子と、半導体基板の主表面に形成された被保護素子と、ノイズ源素子と被保護素子との間に配置されたｎ型領域と、ノイズ源素子と被保護素子との間に配置され、かつｎ型領域に電気的に接続されたｐ型領域とを備え、半導体基板の主表面上においてノイズ源素子から前記被保護素子へ向かう方向に交差する方向にｎ型領域とｐ型領域とが隣り合っている。
【選択図】図６

Description

本発明は、半導体装置及びその製造方法に関する。
自動車、モータ駆動、オーディオアンプなどに使用される半導体装置においては、出力トランジスタと、アナログ回路、ロジック回路などの他の回路とがワンチップに混載されることがある。出力トランジスタ及び他の回路は、一般的に、ｐ型基板上に形成される。このような半導体装置においては、出力トランジスタのドレインに接続されたインダクタンス負荷により、出力トランジスタのドレインが負電位となる場合がある。
出力トランジスタのドレインが負電位となった場合、出力トランジスタのドレインから基板に電子が注入される。基板に注入された電子は、基板を介して、他の回路が形成された領域に移動する。その結果、基板に注入された電子が、他の回路の誤動作を引き起す場合がある。
ドレインから基板に注入された電子が他の回路に影響を与えることを防止するために、出力トランジスタが形成される領域の周囲にアクティブバリア領域を有する半導体装置が提案されている（特許文献１及び特許文献２）。
特開２０１１−２４３７７４号公報 特開２０１３−２４７１２０号公報
特許文献１及び特許文献２記載の半導体装置のアクティブバリア領域においては、出力用素子（エミッタ領域）から被保護素子（コレクタ領域）に向かう方向に揃って、ｎ型領域とｐ型領域とが並んでいる。そのため、特許文献１及び特許文献２記載の半導体装置のアクティブバリア領域には、アクティブバリア領域の占有面積が大きくなってしまうという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、主表面を有する半導体基板と、半導体基板の主表面に形成されたノイズ源素子と、半導体基板の主表面に形成された被保護素子と、ノイズ源素子と被保護素子との間に配置されたｎ型領域と、ノイズ源素子と被保護素子との間に配置され、かつｎ型領域に電気的に接続されたｐ型領域とを備え、半導体基板の主表面上においてノイズ源素子から前記被保護素子へ向かう方向に交差する方向にｎ型領域とｐ型領域とが隣り合っている。
上記一実施の形態によると、アクティブバリア構造の占有面積を小さくすることができる。
第１の実施形態に係る半導体装置の概略図である。 第１の実施形態に係る半導体装置における入出力回路の回路図である。 第１の実施形態に係る半導体装置における入出力回路の上面図である。 第１の実施形態に係る半導体装置の断面図である。 第１の実施形態に係る半導体装置におけるアクティブバリア構造の断面図である。 第１の実施形態に係る半導体装置におけるアクティブバリア構造の模式的な構成を説明するための上面図である。 第１の実施形態に係る半導体装置におけるアクティブバリア構造の変形例を示す上面図である。 第１の実施形態に係る半導体装置の製造工程を示す図である。 第２の実施形態に係る半導体装置におけるアクティブバリア構造の上面図である。 第２の実施形態に係る半導体装置におけるアクティブバリア構造の異なる例を示す上面図である。 第２の実施形態に係る半導体装置におけるアクティブバリア構造の断面図である。 第２の実施形態に係る半導体装置の製造工程を示す図である。 第３の実施形態に係る半導体装置におけるアクティブバリア構造の上面図である。 第３の実施形態に係る半導体装置におけるアクティブバリア構造の断面図である。 第３の実施形態に係る半導体装置におけるアクティブバリア構造の変形例の上面図である。 第３の実施形態に係る半導体装置におけるアクティブバリア構造の変形例の断面図である。 第３の実施形態に係る半導体装置の製造工程を示す図である。 第４の実施形態に係る半導体装置におけるアクティブバリア構造の上面図である。 第４の実施形態に係る半導体装置におけるアクティブバリア構造の断面図である。 第４の実施形態に係る半導体装置の製造工程を示す図である。
以下、実施形態について、図を参照して説明する。なお、各図中同一または相当部分には同一符号を付している。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（第１の実施形態）
（第１の実施形態に係る半導体装置の全体構造）
以下、第１の実施形態に係る半導体装置の全体構造を図を参照して説明する。図１は、第１の実施形態に係る半導体装置の概略図である。図１に示すように、第１の実施形態に係る半導体装置は、入出力回路領域ＩＯＣと、ロジック回路領域ＬＧＣと、電源回路領域ＰＷＣと、アナログ回路領域ＡＮＣと、プリドライバ回路領域ＰＤＣと、ドライバ回路領域ＤＲＣとを有している。
ノイズ源素子領域は、ノイズ源となる半導体素子（ノイズ源素子）が形成されている領域である。入出力回路領域ＩＯＣは、ノイズ源素子領域の１例である。
被保護素子領域は、ノイズ源素子領域において発生するノイズからの保護が必要となる被保護素子が形成されている領域である。ロジック回路領域ＬＧＣと、電源回路領域ＰＷＣと、アナログ回路領域ＡＮＣと、プリドライバ回路領域ＰＤＣと、ドライバ回路領域ＤＲＣとは、被保護素子領域の１例である。以下に、入出力回路領域ＩＯＣをノイズ源素子領域とし、ロジック回路領域ＬＧＣを被保護素子領域の具体例として説明する。
図２は、入出力回路領域ＩＯＣに形成されるノイズ源素子の回路図である。図２に示すように、入出力回路領域ＩＯＣは、ノイズ源素子である入出力素子を有している。この入力素子は、例えばＨｉｇｈ側ＬＤＭＯＳ（Lateral Diffused Metal Oxide Semiconductor）トランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲである。Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲのｎ型ドレイン領域ＮＤ１及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲのｎ型ドレイン領域ＮＤ１の各々は、例えば、インダクタＬに接続されている。なお、入出力素子は、ＬＤＭＯＳトランジスタに限られるものではない。
図１に示されるロジック回路領域（被保護素子領域）ＬＧＣは、被保護素子を有している。被保護素子は、図４に示されるように、例えば、ｎ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲを有している。
図３は、入出力回路領域ＩＯＣ（ノイズ源素子領域）と、入出力回路領域ＩＯＣの周囲を取り囲むアクティブバリア構造ＡＢとを示す上面図である。図３に示すように、第１の実施形態に係る半導体装置は、アクティブバリア構造ＡＢを有している。アクティブバリア構造ＡＢは、例えば入出力回路領域ＩＯＣを取り囲むように枠状（リング状）に配置されている。アクティブバリア構造ＡＢは、入出力回路領域ＩＯＣの入出力素子ＩＯＤ（ノイズ源素子）から半導体基板ＳＵＢ（図３参照）に注入された電子がロジック回路領域ＬＧＣの被保護素子へ到達することを抑制する。上記においては、アクティブバリア構造ＡＢが入出力回路領域（ノイズ源素子領域）ＩＯＣを取り囲む構成について説明したが、アクティブバリア構造ＡＢは、ロジック回路領域（被保護素子領域）ＬＧＣを取り囲むように配置されていてもよい。
（第１の実施形態に係る半導体装置の断面構造）
図４は、第１の実施形態に係る半導体装置におけるアクティブバリア構造ＡＢ周辺における断面図である。図４は、図１におけるＩＶ−ＩＶ断面に対応している。図４に示すように、第１の実施形態に係る半導体装置は、半導体基板ＳＵＢを有している。半導体基板ＳＵＢは、主表面ＭＳ及び裏面ＢＳを有している。半導体基板ＳＵＢは、例えば単結晶のシリコン（Ｓｉ）により形成されている。なお、半導体基板ＳＵＢは、例えば接地電位とされている。
以下に、入出力回路領域ＩＯＣに形成されるノイズ源素子である入出力素子の構造について説明する。
図４に示すように、半導体基板ＳＵＢは、ｐ型基板領域ＰＳＵＢと、ｎ型埋め込み領域ＮＴＢＲと、ｎ型ドリフト領域ＮＤＲと、ｐ型ボディ領域ＰＢと、ｎ型ソース領域ＮＳ１と、ｎ型ドレイン領域ＮＤ１とを有している。半導体基板ＳＵＢの主表面ＭＳには、第１の素子分離構造ＩＳＬ１が形成されている。
半導体基板ＳＵＢの主表面ＭＳ側に、ｐ型基板領域ＰＳＵＢと接するようにｎ型埋め込み領域ＮＴＢＲが配置されている。このｎ型埋め込み領域ＮＴＢＲに、入出力素子が形成されている。入出力素子は、例えばＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲを有している。
Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲは、ｎ型ドリフト領域ＮＤＲと、ｐ型ボディ領域ＰＢと、ｎ型ソース領域ＮＳ１と、ｎ型ドレイン領域ＮＤ１と、ゲート絶縁膜ＧＩ１と、ゲート電極ＧＥ１とを有している。
ｎ型ドリフト領域ＮＤＲは、ｎ型埋め込み領域ＮＴＢＲの主表面ＭＳ側に配置されている。好ましくは、ｎ型ドリフト領域ＮＤＲの不純物濃度は、ｎ型埋め込み領域ＮＴＢＲの不純物濃度よりも低い。ｐ型ボディ領域ＰＢは、ｎ型ドリフト領域ＮＤＲの主表面ＭＳ側に、ｎ型ドリフト領域ＮＤＲと接するように配置されている。ｎ型ソース領域ＮＳ１は、ｐ型ボディ領域ＰＢ内の主表面ＭＳに、ｐ型ボディ領域ＰＢと接するように配置されている。ｎ型ドレイン領域ＮＤ１は、ｎ型ドリフト領域ＮＤＲ内の主表面ＭＳに、ｎ型ドリフト領域ＮＤＲと接するように配置されている。ｎ型ソース領域ＮＳ１及びｎ型ドレイン領域ＮＤ１の不純物濃度は、好ましくはｎ型ドリフト領域ＮＤＲの不純物濃度よりも高い。
ｎ型ソース領域ＮＳ１とｎ型ドレイン領域ＮＤ１とは互いに距離をあけて配置されている。ゲート電極ＧＥ１は、ｎ型ソース領域ＮＳ１とｎ型ドレイン領域ＮＤ１とに挟まれる領域上にゲート絶縁膜ＧＩ１を介在して配置されている。具体的には、ゲート電極ＧＥ１は、ｐ型ボディ領域ＰＢ、ｎ型ドリフト領域ＮＤＲおよび第１の素子分離構造ＩＳＬ１上に配置されている。
Ｌｏｗ側ＬＤＭＯＳトランジスタＬＴＲは、Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲと同様の構成を有している。Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲとＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲとは、ｎ型ドレイン領域ＮＤ１とｎ型ドリフト領域ＮＤＲとを互いに共有している。
ゲート絶縁膜ＧＩ１は、例えばＳｉＯ2により形成されている。ゲート電極ＧＥ１として、例えば不純物が導入された多結晶シリコンが用いられる。
第１の素子分離構造ＩＳＬ１は、例えばＳＴＩ（Shallow Trench Isolation）構造を有している。但し、第１の素子分離構造ＩＳＬ１は、これに限られるものではない。例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）が第１の素子分離構造ＩＳＬ１であってもよい。
第１の素子分離構造ＩＳＬ１は、主表面ＭＳ上においてｎ型ドレイン領域ＮＤ１の周囲に形成されている。第１の素子分離構造ＩＳＬ１は、主表面ＭＳ側から裏面ＢＳ側に向かって延びる溝ＴＲ１と、溝ＴＲ１を充填している絶縁体ＩＳ１とを有している。好ましくは、溝ＴＲ１はｐ型ボディ領域ＰＢを貫通しておらず、ｎ型ドリフト領域ＮＤＲに達していない。絶縁体ＩＳ１としては、例えば二酸化珪素（ＳｉＯ2）が用いられる。
Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲ上には、層間絶縁膜ＩＬＤが形成されている。層間絶縁膜ＩＬＤとしては、例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）が用いられる。層間絶縁膜ＩＬＤは、平坦な上面を有している。
層間絶縁膜ＩＬＤ中には、コンタクトプラグＣＰが形成されている。コンタクトプラグＣＰは、コンタクトホールＣＨと、導電体ＣＤ１を有している。導電体ＣＤ１には、例えばタングステン（Ｗ）が用いられる。コンタクトプラグＣＰは、ｎ型ソース領域ＮＳ１及びｎ型ドレイン領域ＮＤ１に接続されている。
層間絶縁膜ＩＬＤ上には、配線ＷＬが形成されている。配線ＷＬは、コンタクトプラグＣＰと接続している。配線ＷＬには、例えばアルミニウム（Ａｌ）が用いられる。
以下に、被保護素子領域としてのロジック回路領域ＬＧＣの構造について説明する。
図４に示すように、ロジック回路領域ＬＧＣには、被保護素子としてのｎ型ＭＯＳトランジスタＮＴＲとｐ型ＭＯＳトランジスタＰＴＲとが形成されている。
ｎ型ＭＯＳトランジスタＮＴＲは、ｐ型ウエルＰＷ１中に形成されている。ｎ型ＭＯＳトランジスタＮＴＲは、ｎ型ソース領域ＮＳ２と、ｎ型ドレイン領域ＮＤ２と、ゲート絶縁膜ＧＩ２と、ゲート電極ＧＥ２とを有している。ｐ型ウエルＰＷ１は、ｐ型基板領域ＰＳＵＢ中の主表面ＭＳ側においてｐ型基板領域ＰＳＵＢと接して形成されている。ｎ型ソース領域ＮＳ２及びｎ型ドレイン領域ＮＤ２は、ｐ型ウエルＰＷ１中の主表面ＭＳ側に形成されている。
ゲート絶縁膜ＧＩ２は、主表面ＭＳ上において、ｎ型ソース領域ＮＳ２とｎ型ドレイン領域ＮＤ２の間にあるｐ型ウエルＰＷ１と重なるように形成されている。ゲート絶縁膜ＧＩ２には、例えばＳｉＯ2が用いられる。ゲート電極ＧＥ２は、ゲート絶縁膜ＧＩ２上に形成されている。ゲート電極ＧＥ２には、例えば不純物が導入された多結晶シリコンが用いられる。
ｐ型ＭＯＳトランジスタＰＴＲは、ｎ型ウエルＮＷ１と、ｐ型ソース領域ＰＳと、ｐ型ドレイン領域ＰＤと、ゲート絶縁膜ＧＩ２と、ゲート電極ＧＥ２とを有している。ｐ型ＭＯＳトランジスタＰＴＲは、ｎ型ウエルＮＷ１、ｐ型ソース領域ＰＳ及びｐ型ドレイン領域ＰＤの導電型が逆である点を除いて、ｎ型ＭＯＳトランジスタＮＴＲと同様の構造を有している。
ｎ型ＭＯＳトランジスタＮＴＲとｐ型ＭＯＳトランジスタＰＴＲの間に、第１の素子分離構造ＩＳＬ１が形成されている。第１の素子分離構造ＩＳＬ１により、ｎ型ＭＯＳトランジスタＮＴＲとｐ型ＭＯＳトランジスタＰＴＲは互いに絶縁分離される。
ｎ型ＭＯＳトランジスタＮＴＲ上及びｐ型ＭＯＳトランジスタＰＴＲ上には、層間絶縁膜ＩＬＤが形成されている。層間絶縁膜ＩＬＤ中には、コンタクトプラグＣＰが形成されている。コンタクトプラグＣＰは、ｎ型ソース領域ＮＳ２、ｎ型ドレイン領域ＮＤ２、ｐ型ソース領域ＰＳ及びｐ型ドレイン領域ＰＤの各々に接続されている。
層間絶縁膜ＩＬＤ上には、配線ＷＬが形成されている。配線ＷＬは、コンタクトプラグＣＰと接続している。これにより、ｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲが配線される。
ロジック回路領域ＬＧＣの周囲には、第１の素子分離構造ＩＳＬ１が形成されている。この第１の素子分離構造ＩＳＬ１の下方には、第２の素子分離構造ＩＳＬ２が形成されている。第２の素子分離構造ＩＳＬ２は、例えばＤＴＩ（Deep Trench Isolation）構造を有している。
第２の素子分離構造ＩＳＬ２は、主表面ＭＳ側から裏面ＢＳ側に向かって延びる溝ＴＲ２と、溝ＴＲ２を充填している絶縁体ＩＳ２とを有している。溝ＴＲ２は、好ましくはｐ型ウエルＰＷ１及びｎ型ウエルＮＷ１の各々を貫通して、ｐ型基板領域ＰＳＵＢに達している。絶縁体ＩＳ２には、例えばＳｉＯ2が用いられる。
第２の素子分離構造ＩＳＬ２が形成された場合、第２の素子分離構造ＩＳＬ２が形成されない場合と比較して、ｎ型ドレイン領域ＮＤ１からロジック回路領域ＬＧＣまでの経路が長くなる。そのため、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに電子が注入されたとしても、電子がロジック回路領域ＬＧＣに至るまでの間に、ｐ型基板領域ＰＳＵＢ中のホールと再結合して消滅する可能性が高くなる。すなわち、入出力素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴｒからｐ型基板領域ＰＳＵＢに注入された電子によるロジック回路領域ＬＧＣの誤動作が抑制される。なお、第２の素子分離構造ＩＳＬ２は、平面視において、入出力回路領域ＩＯＣ及びロジック回路領域ＬＧＣの各々の周囲を取り囲むように配置されている。
以下に、アクティブバリア構造ＡＢの構成について説明する。
図４に示すように、アクティブバリア構造ＡＢは入出力回路領域（ノイズ源素子領域）ＩＯＣとロジック回路領域（被保護素子領域）ＬＧＣとの間に少なくとも位置している。図５は、第１の実施形態に係る半導体装置におけるアクティブバリア構造ＡＢの断面図である。図５は、図３におけるＶ−Ｖ断面に対応している。図５に示すように、アクティブバリア構造ＡＢはｎ型領域ＮＲと、ｐ型領域ＰＲとを有している。
ｎ型領域ＮＲは、ｎ型ウエルＮＷ２と、ｎ型表面不純物領域ＮＳＲとを有している。ｎ型ウエルＮＷ２は、半導体基板ＳＵＢ中の主表面ＭＳ側に形成されている。ｎ型表面不純物領域ＮＳＲは、ｎ型ウエルＮＷ２中の主表面ＭＳ側に形成されている。
ｐ型領域ＰＲは、ｐ型ウエルＰＷ２と、ｐ型表面不純物領域ＰＳＲとを有している。ｐ型領域ＰＲの構造は、ｐ型ウエルＰＷ２とｐ型表面不純物領域ＰＳＲの導電型が逆である点を除いて、ｎ型領域ＮＲと同様である。
ｎ型領域ＮＲ及びｐ型領域ＰＲ上には、層間絶縁膜ＩＬＤが形成されている。層間絶縁膜ＩＬＤ中には、コンタクトプラグＣＰが形成されている。コンタクトプラグＣＰは、ｎ型表面不純物領域ＮＳＲ及びｐ型表面不純物領域ＰＳＲと接続している。層間絶縁膜ＩＬＤ上には、配線ＷＬが形成されている。配線ＷＬは、ｎ型表面不純物領域ＮＳＲ上のコンタクトプラグＣＰ及びｐ型表面不純物領域ＰＳＲ上のコンタクトプラグＣＰと接続している。すなわち、ｎ型領域ＮＲとｐ型領域ＰＲは、コンタクトプラグＣＰ及び配線ＷＬにより短絡されている。
アクティブバリア構造ＡＢは、好ましくは、さらに第１の素子分離構造ＩＳＬ１と第２の素子分離構造ＩＳＬ２とを有している。第１の素子分離構造ＩＳＬ１は、ｎ型領域ＮＲ及びｐ型領域ＰＲの各々の周囲を取り囲んでいる。第２の素子分離構造ＩＳＬ２は、第１の素子分離構造ＩＳＬ１の下方に形成されている。
ｎ型領域ＮＲは、側壁不純物領域ＳＷＲを有していることが好ましい。側壁不純物領域ＳＷＲは、第２の素子分離構造ＩＳＬ２の側壁と沿って形成されている。また、側壁不純物領域ＳＷＲは、ｐ型基板領域ＰＳＵＢと隣り合っている部分を有している。側壁不純物領域ＳＷＲの導電型は、ｎ型である。ｐ型底部不純物領域ＰＢＲは、第２の素子分離構造ＩＳＬ２の溝ＴＲ２の底部に接して形成されている。
第２の素子分離構造ＩＳＬ２の絶縁体ＩＳ２は、好ましくは、ｎ型不純物を含有している。例えば、絶縁体ＩＳ２として、ＰＳＧ（Phosphorus Silicate Glass）、ＢＰＳＧ等が好ましい。また、絶縁体ＩＳ２は、溝ＴＲ２の表面と接する部分のみにｎ型不純物を含有していてもよい。
第２の素子分離構造ＩＳＬ２は、主表面ＭＳに垂直な方向から見て、ｎ型領域ＮＲ及びｐ型領域ＰＲの各々を囲むように形成されている。但し、第２の素子分離構造ＩＳＬ２の配置は、これに限定されない。図７は、第１の実施形態に係る半導体装置におけるアクティブバリア構造ＡＢの変形例を示す上面図である。例えば、図７に示すように、第２の素子分離構造ＩＳＬ２は、ｎ型領域ＮＲ及びｐ型領域ＰＲの側方に形成されていてもよい。すなわち、第２の素子分離構造ＩＳＬ２はｎ型領域ＮＲ及びｐ型領域ＰＲの周囲に形成されていればよい。第２の素子分離構造ＩＳＬ２は、ｎ型ウエルＮＷ２を貫通し、ｐ型基板領域ＰＳＵＢに達している。ｎ型領域ＮＲとｐ型領域ＰＲは、図３に示すように、半導体基板ＳＵＢの主表面ＭＳ上において、入出力素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴｒから被保護素子であるｎ型ＭＯＳトランジスタＮＴｒ及びｐ型ＭＯＳトランジスタＰＴｒへ向かう方向と交差する方向に、隣り合って交互に配列されている。これにより、ｎ型領域ＮＲとｐ型領域ＰＲは、主表面ＭＳに垂直な方向から見て、１列で入出力回路領域ＩＯＣを取り囲んでいる。なお、ｎ型領域ＮＲとｐ型領域ＰＲは、１列でロジック回路領域ＬＧＣを取り囲んでいてもよい。
図６は、第１の実施形態に係る半導体装置におけるアクティブバリア構造ＡＢの模式的な構成を説明するための上面図である。図６に示すように、第１の実施形態におけるアクティブバリア構造ＡＢは、平面視において、ノイズ源素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴｒと、被保護素子であるｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲとの間に配置されている。平面視とは、半導体基板ＳＵＢの主表面ＭＳに直交する方向から主表面ＭＳを見た視点を意味する。
アクティブバリア構造ＡＢは、ｎ型領域ＮＲと、ｐ型領域ＰＲとを有している。ｎ型領域ＮＲおよびｐ型領域ＰＲの各々はフローティング電位を有している。ｎ型領域ＮＲと、ｐ型領域ＰＲとは互いに電気的に接続されている。
ｎ型領域ＮＲおよびｐ型領域ＰＲは、半導体基板の主表面ＭＳ上において、ノイズ源素子であるノイズ源素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲから被保護素子であるｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲへ向かう方向（図中矢印Ｘ方向）に交差する方向（図中矢印Ｙ方向）に隣り合っている。
ｎ型領域ＮＲおよびｐ型領域ＰＲが隣り合う方向（Ｙ方向）は、Ｘ方向に例えば直交している。またｎ型領域ＮＲおよびｐ型領域ＰＲが隣り合う方向（Ｙ方向）、Ｘ方向に対して傾斜した方向でもよい。ｎ型領域ＮＲ及びｐ型領域ＰＲが隣り合う方向（Ｙ方向）は、Ｘ方向に対して４５°以上９０°以下であってもよい。
また、アクティブバリア構造ＡＢは、１つのｎ型領域ＮＲと、１つのｐ型領域ＰＲとを有していてもよく、複数のｎ型領域ＮＲと、複数のｐ型領域ＰＲとを有していてもよい。アクティブバリア構造ＡＢは、ノイズ源素子と被保護素子との間に位置していればよく、ノイズ源素子と被保護素子との少なくとも一方の素子の周囲を取り囲んでいればよい。アクティブバリア構造ＡＢの複数のｎ型領域ＮＲと複数のｐ型領域ＰＲとは、平面視において交互に１列に配列されることにより、ノイズ源素子及び被保護素子との少なくとも一方の素子の周囲を取り囲んでいてもよい。
（第１の実施形態に係る半導体装置の製造方法）
以下に、第１の実施形態に係る半導体装置の製造方法について説明する。なお、Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ、Ｌｏｗ側ＬＤＭＯＳトランジスタＬＴＲ、ｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲの製造方法は、従来より一般的に用いられている方法である。そのため、以下においては、アクティブバリア構造ＡＢを形成する工程について説明する。
第１の実施形態に係る半導体装置のアクティブバリア構造ＡＢを形成する工程は、ＳＴＩ形成工程Ｓ１と、不純物領域形成工程Ｓ２と、ＤＴＩ形成工程Ｓ３と、配線工程Ｓ４とを有している。図８は、これらの各工程におけるアクティブバリア構造ＡＢの断面図である。
第１に、ＳＴＩ形成工程Ｓ１が行われる。ＳＴＩ形成工程Ｓ１において、図８（Ａ）に示すように、半導体基板ＳＵＢ上に第１の素子分離構造ＩＳＬ１が形成される。
ＳＴＩ形成工程Ｓ１においては、まず、半導体基板ＳＵＢの主表面ＭＳ上に、溝ＴＲ１の形成が行われる。溝ＴＲ１の形成は、例えばＲＩＥ（Reactive Ion Etching）等の異方性エッチングにより行われる。
次に、溝ＴＲ１上に、絶縁体ＩＳ１の堆積が行われる。絶縁体ＩＳ１の堆積は、例えばＣＶＤ（Chemical Vapor Deposition）により行われる。絶縁体ＩＳ１の堆積後、絶縁体ＩＳ１の平坦化が行われる。かかる絶縁体の平坦化は、例えばＣＭＰ（Chemical Mechanical Polishing）により行われる。これらにより、第１の素子分離構造ＩＳＬ１が形成される。
第２に、不純物領域形成工程Ｓ２が行われる。不純物領域形成工程Ｓ２において、図８（Ｂ）に示すように、ｎ型領域ＮＲ及びｐ型領域ＰＲが形成される。
ｎ型表面不純物領域ＮＳＲの形成は、例えばリン（Ｐ）等のｎ型不純物をイオン注入することにより行われる。ｐ型表面不純物領域ＰＳＲの形成は、例えばホウ素（Ｂ）等のｐ型不純物をイオン注入することにより行われる。
ｎ型表面不純物領域ＮＳＲ及びｐ型表面不純物領域ＰＳＲが形成された後、熱処理が行われる。熱処理により、ｎ型不純物及びｐ型不純物が、ｎ型表面不純物領域ＮＳＲ及びｐ型表面不純物領域ＰＳＲから、半導体基板ＳＵＢの裏面ＢＳ側に向かって拡散する。その結果、ｎ型ウエルＮＷ２及びｐ型ウエルＰＷ２が形成される。
第３に、ＤＴＩ形成工程Ｓ３が行われる。ＤＴＩ形成工程Ｓ３において、図８（Ｃ）及び図８（Ｄ）に示すように、層間絶縁膜ＩＬＤ、ｐ型底部不純物領域ＰＢＲ、側壁不純物領域ＳＷＲ及び第２の素子分離構造ＩＳＬ２が形成される。
半導体基板ＳＵＢの主表面ＭＳ上に、ＢＰＳＧ等の堆積が行われる。ＢＰＳＧ等の堆積は、例えばＣＶＤ等により行われる。堆積したＢＰＳＧ等は、平坦化される。ＳｉＯ２等の平坦化は、例えばＣＭＰ等により行われる。これらにより、層間絶縁膜ＩＬＤが形成される。
第１の素子分離構造ＩＳＬ１が形成された領域に、例えばＲＩＥ等の異方性エッチングが行われる。これにより、溝ＴＲ２が形成される。
溝ＴＲ２の底部に対し、イオン注入が行われる。イオン注入には、ホウ素等のｐ型不純物が用いられる。これにより、ｐ型底部不純物領域ＰＢＲの形成が行われる。
溝ＴＲ２には、絶縁体ＩＳ２が充填される。絶縁体ＩＳ２の充填は、例えばＣＶＤ等により行われる。これにより、第２の素子分離構造ＩＳＬ２が形成される。
絶縁体ＩＳ２の充填後、熱処理が行われる。熱処理により、絶縁体ＩＳ２に含まれるｎ型不純物が半導体基板ＳＵＢ側に拡散する。これにより、側壁不純物領域ＳＷＲが形成される。
第４に、配線工程Ｓ４が行われる。配線工程Ｓ４において、図８（Ｅ）に示すように、コンタクトプラグＣＰ及び配線ＷＬが形成される。
層間絶縁膜ＩＬＤに対して、ＲＩＥ等の異方性エッチングが行われる。これにより、コンタクトホールＣＨが形成される。コンタクトホールＣＨには、導電体ＣＤ１が充填される。層間絶縁膜ＩＬＤにコンタクトホールＣＨの形成及び導電体ＣＤ１のコンタクトホールＣＨへの充填が行われる。コンタクトホールＣＨへの導電体ＣＤ１の充填は、例えばＣＶＤ等により行われる。これにより、コンタクトプラグＣＰが形成される。
層間絶縁膜ＩＬＤ上において、アルミニウム層の形成が行われる。アルミニウム層の形成は、例えばスパッタ等により行われる。アルミニウム層は、パターンニングされる。アルミ層のパターンニングは、フォトリソグラフィ及びエッチング等を用いて行われる。これらにより、配線ＷＬが形成される。
（第１の実施形態に係る半導体装置の動作）
以下に、第１の実施形態に係る半導体装置の動作を図を参照して説明する。
Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ又はＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲがオン状態からオフ状態に切り替わると、オン状態においてを流れていた電流が遮断される。その際、インダクタＬにより、ｎ型ドレイン領域ＮＤ１に逆起電力が生じる。すなわち、ｎ型ドレイン領域ＮＤ１が負電位が印加される。
負電位が印加されることにより、ｎ型ドレイン領域ＮＤ１と半導体基板ＳＵＢの間のｐｎ接合が順バイアスされる。その結果、ｎ型ドレイン領域ＮＤ１中の電子が、ｐ型基板領域ＰＳＵＢに注入される。
ｎ型ドレイン領域ＮＤ１はｎ型、半導体基板ＳＵＢはｐ型、ｎ型領域ＮＲはｎ型の導電型を有している。すなわち、ｎ型ドレイン領域ＮＤ１をエミッタ、ｐ型基板領域ＰＳＵＢをベース、ｎ型領域ＮＲをコレクタとするバイポーラトランジスタが形成されている。そのため、バイポーラ効果により、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｎ型領域ＮＲに流入する。
ｎ型領域ＮＲとｐ型領域ＰＲは、コンタクトプラグＣＰ及び配線ＷＬにより短絡されている。そのため、ｎ型領域ＮＲに流入した電子は、ｐ型領域ＰＲ中のホールを引き抜く。ホールが引き抜かれたｐ型領域ＰＲは、電位が低下する。すなわち、ｐ型領域ＰＲの直下に、電位障壁が形成される。そのため、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｐ型領域ＰＲ直下の領域を通過しにくくなる。
（第１の実施形態に係る効果）
第１の実施形態に係る半導体装置のアクティブバリア構造ＡＢにおいて、ｎ型領域ＮＲ及びｐ型領域ＰＲが、入出力素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲから被保護素子であるｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲに向かう方向と主表面ＭＳ上において交差する方向に、隣り合って配置されている。そのため、第１の実施形態に係るアクティブバリア構造ＡＢの占有面積は小さい。したがって、第１の実施形態に係る半導体装置は、小さい占有面積で、ノイズ源素子領域から被保護素子領域へのノイズ伝達を抑制することができる。
側壁不純物領域ＳＷＲが形成された場合、ｎ型領域ＮＲが主表面ＭＳ側から裏面ＢＳ側に向かってｐ型基板領域ＰＳＵＢに達する位置まで延びる。そのため、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子が、ｎ型領域ＮＲに流入しやすい。その結果、ノイズ源素子領域から被保護素子領域へのノイズ伝達がより抑制される。
第２の素子分離構造ＩＳＬ２の溝ＴＲ２を充填している絶縁体ＩＳ２がｎ型不純物を含有している場合、熱処理のみで側壁不純物領域ＳＷＲを形成することが可能である。そのため、側壁不純物領域ＳＷＲをイオン注入で形成するためのマスクが不要となる。すなわち、製造工程の簡略化を図ることが可能となる。
（第２の実施形態に係る半導体装置）
以下、図を参照して第２の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
（第２の実施形態に係る半導体装置の構造）
第２の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と同様に、ノイズ源素子領域である入出力回路領域ＩＯＣと、被保護素子領域であるロジック回路領域ＬＧＣと、アクティブバリア構造ＡＢとを有している。
図９は、アクティブバリア構造ＡＢ周辺の構造を示す上面図である。図１０は、アクティブバリア構造ＡＢ周辺の構造の異なる例を示す上面図である。図９に示すように、アクティブバリア構造ＡＢは、第１の実施形態に係る半導体装置と同様に、ｎ型領域ＮＲとｐ型領域ＰＲとを有している。ｎ型領域ＮＲとｐ型領域ＰＲは、第１の実施形態に係る半導体装置と同様に、主表面ＭＳ上において入出力素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲから被保護素子であるｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲに向かう方向に、隣り合って配置されている。これにより、ｎ型領域ＮＲとｐ型領域ＰＲは、１列で入出力回路領域ＩＯＣを取り囲んでいる。なお、ｎ型領域ＮＲとｐ型領域ＰＲは、１列でロジック回路領域ＬＧＣを取り囲んでいてもよい。
第２の実施形態に係る半導体装置においては、ｎ型領域ＮＲとｐ型領域ＰＲは、交互に配置されることにより、入出力回路領域ＩＯＣを１列で取り囲んでいなくてもよい。例えば、図１０に示すように、ｎ型領域ＮＲで入出力回路領域ＩＯＣを１列で取り囲むように配置するとともに、ｎ型領域ＮＲの側方にｐ型領域ＰＲを配置してもよい。
図１１は、第２の実施形態に係る半導体装置のアクティブバリア構造ＡＢ周辺の断面図である。図１１は、図９におけるＸＩ−ＸＩ断面に対応している。図１１に示すように、ｎ型領域ＮＲは、ｎ型表面不純物領域ＮＳＲとｎ型ウエルＮＷ２とを有している。ｎ型領域ＮＲは、側壁不純物領域ＳＷＲを有していてもよい。
ｎ型領域ＮＲの周囲は、図９に示すように、第２の素子分離構造ＩＳＬ２により囲まれている。側壁不純物領域ＳＷＲは、第２の素子分離構造ＩＳＬ２の側壁に沿って配置されるとともに、ｐ型基板領域ＰＳＵＢと隣り合っている部分を有している。
図１１に示すように、ｐ型領域ＰＲは、ｐ型底部不純物領域ＰＢＲと、埋込領域ＢＲとを有している。埋込領域ＢＲは、第２の素子分離構造ＩＳＬ２中に形成されている。埋込領域ＢＲは、溝ＴＲ３と、溝ＴＲ３を充填している導電体ＣＤ２を有している。
溝ＴＲ３は、第２の素子分離構造ＩＳＬ２内部を半導体基板ＳＵＢの主表面ＭＳからｐ型底部不純物領域ＰＢＲの表面まで延びている。導電体ＣＤ２としては、例えば多結晶シリコン、タングステン等が用いられる。
埋込領域ＢＲは、ｐ型底部不純物領域ＰＢＲと接続している。また、埋込領域ＢＲは、コンタクトプラグＣＰと配線ＷＬにより、ｎ型領域ＮＲと接続されている。そのため、ｐ型底部不純物領域ＰＢＲは、ｎ型領域ＮＲと短絡されている。
なお、上記においては、ｎ型領域ＮＲをｎ型表面不純物領域ＮＳＲ及びｎ型ウエルＮＷ２により形成し、ｐ型領域ＰＲをｐ型底部不純物領域ＰＢＲ及び埋込領域ＢＲにより形成したが、ｎ型領域ＮＲをｎ型底部不純物領域ＮＢＲ及び埋込領域ＢＲによって形成し、ｐ型領域ＰＲをｐ型表面不純物領域ＰＳＲ及びｐ型ウエルＰＷ２により形成してもよい。
（第２の実施形態に係る半導体装置の製造方法）
以下に、第２の実施形態に係る半導体装置の製造方法について説明する。第１の実施形態に係る半導体装置の製造方法と同様に、アクティブバリア構造ＡＢの製造方法を中心に説明する。
第２の実施形態に係る半導体装置のアクティブバリア構造ＡＢを形成する工程は、ＳＴＩ形成工程Ｓ５と、不純物領域形成工程Ｓ６と、ＤＴＩ形成工程Ｓ７と、埋込領域形成工程Ｓ８と、配線工程Ｓ９とを有している。図１２は、これらの各工程における第２の実施形態に係る半導体装置のアクティブバリア構造ＡＢの断面図である。
第１に、ＳＴＩ形成工程Ｓ５が行われる。ＳＴＩ形成工程Ｓ５は、第１の実施形態のＳＴＩ形成工程Ｓ１と同様である。ＳＴＩ形成工程Ｓ５においては、図１２（Ａ）に示す第１の素子分離構造ＩＳＬ１が形成される。
第２に、不純物領域形成工程Ｓ６が行われる。不純物領域形成工程Ｓ６においては、図１２（Ｂ）に示すｎ型領域ＮＲが形成される。不純物領域形成工程Ｓ６は、第１の実施形態のおける不純物領域形成工程Ｓ２と基本的に同様である。しかし、第２の実施形態においては、不純物領域形成工程Ｓ６において、ｐ型領域ＰＲは形成されない。
第３に、ＤＴＩ形成工程Ｓ７が行われる。ＤＴＩ形成工程Ｓ７は、第１の実施形態に係る半導体装置のアクティブバリア構造形成工程におけるＤＴＩ形成工程Ｓ３と、同様である。ＤＴＩ形成工程Ｓ７においては、図１２（Ｃ）に示す層間絶縁膜ＩＬＤ、第２の素子分離構造ＩＳＬ２及びｐ型底部不純物領域ＰＢＲが形成される。
第４に、埋込領域形成工程Ｓ８が行われる。埋込領域形成工程Ｓ８においては、図１２（Ｄ）に示すように、埋込領域ＢＲ及びコンタクトプラグＣＰが形成される。
埋込領域形成工程Ｓ８においては、まず第２の素子分離構造ＩＳＬ２の内部に、溝ＴＲ３の形成が行われる。溝ＴＲ３の形成は、例えばＲＩＥ等の異方性エッチングにより行われる。溝ＴＲ３が形成されることにより、ｐ型底部不純物領域ＰＢＲが露出する。なお、溝ＴＲ３の形成を行う際の異方性エッチングにより、層間絶縁膜ＩＬＤ中に、コンタクトホールＣＨが形成される。その後、導電体ＣＤ２及び導電体ＣＤ１が溝ＴＲ３及びコンタクトホールＣＨに充填される。導電体ＣＤ２及び導電体ＣＤ１の充填は、例えばＣＶＤ等により行われる。これにより、埋込領域ＢＲ及びコンタクトプラグＣＰの形成される。
第５に、配線工程Ｓ９が行われる。配線工程Ｓ９においては、図１２（Ｅ）に示すように、配線ＷＬが形成される。配線ＷＬの形成は、アルミニウム層の形成及びアルミニウム層のパターンニングにより行われる。アルミニウム層の形成は、例えばスパッタ等により行われる。アルミニウム層のパターンニングは、フォトリソグラフィ及びエッチング等を用いて行われる。
（第２の実施形態に係る半導体装置の動作）
第２の実施形態に係る半導体装置の動作は、第１の実施形態に係る半導体装置の動作と同様である。すなわち、Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲのｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｎ型領域ＮＲに流入する。ｎ型領域ＮＲは、ｐ型領域ＰＲのｐ型底部不純物領域ＰＢＲからホールを引き抜く。これにより、ｐ型底部不純物領域ＰＢＲの直下に電位障壁が形成される。以上から、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｐ型領域ＰＲ直下の領域を通過しにくくなる。
（第２の実施形態に係る半導体装置の効果）
第２の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、ｐ型底部不純物領域ＰＢＲの下方に電位障壁が形成される。そのため、第１の実施形態に係る半導体装置と比較して、電位障壁の形成される場所が、半導体基板ＳＵＢ中のより深い位置にある。そのため、第２の実施形態に係る半導体装置においては、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子が、ｐ型領域ＰＲ直下の領域をより通過しにくい。その結果、第２の実施形態に係る半導体装置は、ノイズ源素子領域から被保護素子領域へのノイズの伝達をより抑制することができる。
（第３の実施形態に係る半導体装置）
以下、図を参照して第３の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
（第３の実施形態に係る半導体装置の構造）
第３の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と同様に、ノイズ源素子領域である入出力回路領域ＩＯＣと、被保護素子領域であるロジック回路領域ＬＧＣと、アクティブバリア構造ＡＢとを有している。
図１３は、第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢ周辺の構造を示す上面図である。図１４は、第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢ周辺の構造を示す断面図である。図１３に示すように、アクティブバリア構造ＡＢは、ｎ型領域ＮＲと、ｐ型領域ＰＲと、第２の素子分離構造ＩＳＬ２とを有している。ｎ型領域ＮＲとｐ型領域ＰＲは、主表面ＭＳ上において入出力素子であるＨｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲから被保護素子であるｎ型ＭＯＳトランジスタＮＴＲ及びｐ型ＭＯＳトランジスタＰＴＲに向かう方向と交差する方向に交互に配置される。これにより、ｎ型領域ＮＲとｐ型領域ＰＲは入出力回路領域ＩＯＣを１列で取り囲んでいる。なお、ｎ型領域ＮＲとｐ型領域ＰＲは、ロジック回路領域ＬＧＣを１列で取り囲んでいてもよい。
但し、ｎ型領域ＮＲ及びｐ型領域ＰＲは、このように配置されることは必須ではない。図１５は、アクティブバリア構造ＡＢ周辺の構造の変形例を示す上面図である。図１５に示すように、例えば、入出力回路領域ＩＯＣ側にｎ型領域ＮＲを、ｎ型領域ＮＲの外側にｐ型領域ＰＲを配置してもよい。すなわち、入出力回路領域ＩＯＣをｎ型領域ＮＲ及びｐ型領域ＰＲにより、２列で取り囲んでもよい。
図１４に示すように、ｎ型領域ＮＲ及びｐ型領域ＰＲは、第２の素子分離構造ＩＳＬ２中に形成されている。ｎ型領域ＮＲは、ｎ型底部不純物領域ＮＢＲと、埋込領域ＢＲとを有している。ｐ型領域ＰＲは、ｐ型底部不純物領域ＰＢＲと、埋込領域ＢＲとを有している。
ｎ型底部不純物領域ＮＢＲ及びｐ型底部不純物領域ＰＢＲは、埋込領域ＢＲ及び配線ＷＬにより、相互に接続されている。そのため、ｎ型底部不純物領域ＮＢＲとｐ型底部不純物領域ＰＢＲは短絡されている。
図１４においては、ｎ型底部不純物領域ＮＢＲ及びｐ型底部不純物領域ＰＢＲの各々に対応して埋込領域ＢＲを設けたが、これに限られるものではない。図１６は、アクティブバリア構造ＡＢ周辺の構造の変形例を示す断面図である。図１６に示すように、ｎ型底部不純物領域ＮＢＲ及びｐ型底部不純物領域ＰＢＲに対応して１つの埋込領域ＢＲが形成されていてもよい。このような構成によって、ｎ型底部不純物領域ＮＢＲとｐ型底部不純物領域ＰＢＲは短絡されていてもよい。
（第３の実施形態に係る半導体装置の動作）
第３の実施形態に係る半導体装置の動作は、第１の実施形態に係る半導体装置の動作と同様である。まず、Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲからｐ型基板領域ＰＳＵＢに注入された電子は、ｎ型底部不純物領域ＮＢＲに流入する。ｎ型底部不純物領域ＮＢＲは、ｐ型底部不純物領域ＰＢＲと短絡されている。そのため、ｎ型底部不純物領域ＮＢＲに流入した電子はｐ型底部不純物領域ＰＢＲからホールを引き抜き、ｐ型底部不純物領域ＰＢＲの電位を低下させる。その結果、ｐ型領域の下方に電位障壁が形成される。以上から、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｐ型領域ＰＲ直下の領域を通過しにくくなる。
（第３の実施形態に係る半導体装置の製造方法）
以下に、第３の実施形態に係る半導体装置の製造方法について説明する。第１の実施形態に係る半導体装置の製造方法と同様に、アクティブバリア構造ＡＢの製造方法を中心に説明する。図１７は、これらの各工程における第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢの断面図である。
第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢを形成する工程は、ＤＴＩ形成工程Ｓ１０と、底部不純物領域形成工程Ｓ１１と、埋込領域形成工程Ｓ１２と、配線工程Ｓ１３とを有している。
第１に、ＤＴＩ形成工程Ｓ１０が行われる。ＤＴＩ形成工程Ｓ１０においては、図１７（Ａ）に示すように、第２の素子分離構造ＩＳＬ２が形成される。
ＤＴＩ形成工程Ｓ１０においては、第２の素子分離構造ＩＳＬ２が形成される。ＤＴＩ形成工程Ｓ１０においては、まず、半導体基板ＳＵＢを異方性エッチングすることにより溝ＴＲ２を形成する。続いて、溝ＴＲ２に絶縁体ＩＳ２を充填する。
第２に、底部不純物領域形成工程Ｓ１１が行われる。底部不純物領域形成工程Ｓ１１においては、図１７（Ｂ）に示すように、ｎ型底部不純物領域ＮＢＲ及びｐ型底部不純物領域ＰＢＲが形成される。
底部不純物領域形成工程Ｓ１１においては、まず溝ＴＲ３の形成が行われる。溝ＴＲ３は、第２の素子分離構造ＩＳＬ２に対し半導体基板ＳＵＢが露出するまでＲＩＥ等の異方性エッチングを行うことにより形成される。
続いて、ｎ型底部不純物領域ＮＢＲ及びｐ型底部不純物領域ＰＢＲの形成が行われる。ｎ型底部不純物領域ＮＢＲの形成は、ｎ型領域ＮＲとなる部分の溝ＴＲ３の底部に対し、例えばリン等のｎ型不純物をイオン注入することにより行われる。この際、ｐ型領域ＰＲとなる溝ＴＲ３は、ｎ型不純物がイオン注入されないようにマスクされる。
ｐ型底部不純物領域ＰＢＲの形成は、ｐ型領域ＰＲとなる溝ＴＲ３の底部に対し、例えばホウ素等のｐ型不純物をイオン注入することにより行われる。この際、ｎ型領域ＮＲとなる溝ＴＲ３は、ｐ型不純物がイオン注入されないようにマスクされる。
第３に、埋込領域形成工程Ｓ１２が行われる。埋込領域形成工程Ｓ１２においては、図１７（Ｃ）に示すように、埋込領域ＢＲの形成が行われる。埋込領域ＢＲの形成は、溝ＴＲ３を、導電体ＣＤ２で充填することにより行われる。導電体ＣＤ２の充填は、例えばＣＶＤ等により行われる。
第４に、配線工程Ｓ１３が行われる。配線工程Ｓ１３は、図１７（Ｄ）に示すように、配線ＷＬが形成される。配線ＷＬの形成は、アルミニウム層の形成及びアルミニウム層のパターンニングにより行われる。アルミニウム層の形成は、例えばスパッタ等により行われる。アルミニウム層のパターンニングは、フォトリソグラフィ及びエッチング等を用いて行われる。
（第３の実施形態に係る半導体装置の効果）
第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、ｎ型底部不純物領域ＮＢＲが半導体基板ＳＵＢ中の深い位置にある。そのため、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子が、ｎ型領域ＮＲにより流入しやすい。
また、第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、ｐ型底部不純物領域ＰＢＲが、半導体基板ＳＵＢ中の深い位置にある。そのため、半導体基板ＳＵＢのより深い位置に電位障壁が形成される。これらの結果、第３の実施形態に係る半導体装置においては、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子が、アクティブバリア構造ＡＢ直下の領域をより通過しにくい。
さらに、第３の実施形態における半導体装置のアクティブバリア構造ＡＢは、ｎ型領域ＮＲ及びｐ型領域ＰＲが埋込領域ＢＲを用いて形成されているため、ｎ型領域ＮＲ及びｐ型領域ＰＲの抵抗値が小さい。そのため、各々のｎ型領域ＮＲ及びｐ型領域ＰＲの大きさを小さくしたとしても、アクティブバリア構造ＡＢの機能を維持できる。すなわち、第３の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、占有面積を小さくすることができる。
（第４の実施形態）
以下、図を参照して第４の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
第４の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と同様に、ノイズ源素子領域である入出力回路領域ＩＯＣと、被保護素子領域であるロジック回路領域ＬＧＣと、アクティブバリア構造ＡＢとを有している。
図１８は、第４の実施形態に係る半導体装置のアクティブバリア構造ＡＢ周辺の構造を示す上面図である。図１９は、第４の実施形態に係る半導体装置のアクティブバリア構造ＡＢ周辺の構造を示す断面図である。図１９は、図１８におけるＸＩＸ−ＸＩＸ断面に対応している。図１８に示すように、アクティブバリア構造ＡＢは、ｎ型領域ＮＲと、第２の素子分離構造ＩＳＬ２とを有している。第１の実施形態に係る半導体装置のアクティブバリア構造ＡＢと異なり、第４の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、ｐ型領域ＰＲを有していない。
ｎ型領域ＮＲは、入出力回路領域ＩＯＣを１列で取り囲んでいる。なお、ｎ型領域ＮＲは、ロジック回路領域ＬＧＣを１列で取り囲んでいてもよい。図１９に示すように、ｎ型領域ＮＲは、ｎ型ウエルＮＷ２と、ｎ型表面不純物領域ＮＳＲと、側壁不純物領域ＳＷＲとを有している。
第２の素子分離構造ＩＳＬ２は、ｎ型領域ＮＲの各々を囲むように形成されている。但し、第２の素子分離構造ＩＳＬ２の配置はこれに限定されない。例えば、第２の素子分離構造ＩＳＬ２は、ｎ型領域ＮＲの側方に形成されていてもよい。すなわち、第２の素子分離構造ＩＳＬ２はｎ型領域ＮＲの周囲に形成されていればよい。第２の素子分離構造ＩＳＬ２の絶縁体ＩＳ２は、好ましくは、ｎ型不純物を含有している。例えば、絶縁体ＩＳ２として、ＰＳＧ（Phosphorus Silicate Glass）、ＢＰＳＧ等が好ましい。また、絶縁体ＩＳ２は、溝ＴＲ２の表面と接する部分のみにｎ型不純物を含有していてもよい。
ｎ型領域ＮＲ上には、層間絶縁膜ＩＬＤが形成されている。層間絶縁膜ＩＬＤ中には、コンタクトプラグＣＰが形成されている。コンタクトプラグＣＰは、ｎ型表面不純物領域ＮＳＲと接続している。層間絶縁膜ＩＬＤ上には、配線ＷＬが形成されている。配線ＷＬは、ｎ型表面不純物領域ＮＳＲ上のコンタクトプラグＣＰと接続している。配線ＷＬは、０Ｖ以上の電位に固定されている。例えば、配線ＷＬは接地されている。
（第４の実施形態に係る半導体装置の製造方法）
第１の実施形態に係る半導体装置のアクティブバリア構造ＡＢを形成する工程は、ＳＴＩ形成工程Ｓ１３と、不純物領域形成工程Ｓ１４と、ＤＴＩ形成工程Ｓ１５と、配線工程Ｓ１６とを有している。図２０は、これらの各工程における第１の実施形態に係る半導体装置のアクティブバリア構造ＡＢの断面図である。
第１に、ＳＴＩ形成工程Ｓ１３が行われる。ＳＴＩ形成工程Ｓ１３は、第１の実施形態のＳＴＩ形成工程Ｓ１と同様である。ＳＴＩ形成工程Ｓ１３では、図２０（Ａ）に示す第１の素子分離構造ＩＳＬ１が形成される。
第２に、不純物領域形成工程Ｓ１４が行われる。不純物領域形成工程Ｓ１４では、図２０（Ｂ）に示すｎ型領域ＮＲが形成される。不純物領域形成工程Ｓ１４は、第１の実施形態のおける不純物領域形成工程Ｓ２と基本的に同様である。しかし、第４の実施形態においては、不純物領域形成工程Ｓ６において、ｐ型領域ＰＲは形成されない。
第３に、ＤＴＩ形成工程Ｓ１５が行われる。ＤＴＩ形成工程Ｓ１５は、第１の実施形態に係る半導体装置のアクティブバリア構造形成工程におけるＤＴＩ形成工程Ｓ３と同様である。ＤＴＩ形成工程Ｓ１５においては、図２０（Ｃ）及び図２０（Ｄ）に示すように、層間絶縁膜ＩＬＤ、第２の素子分離構造ＩＳＬ２、ｐ型底部不純物領域ＰＢＲ、及び側壁不純物領域ＳＷＲが形成される。
第４に、配線工程Ｓ１６が行われる。配線工程Ｓ１６は、第１の実施形態における配線工程Ｓ４と同様である。配線工程Ｓ１６において、図２０（Ｅ）に示すように、コンタクトプラグＣＰ及び配線ＷＬが形成される。
（第４の実施形態に係る半導体装置の動作）
ｎ型領域ＮＲは、接地されている。他方、ｎ型ドレイン領域ＮＤ１は逆起電力の影響により、負電位となっている。そのため、Ｈｉｇｈ側ＬＤＭＯＳトランジスタＨＴＲ及びＬｏｗ側ＬＤＭＯＳトランジスタＬＴＲからｐ型基板領域ＰＳＵＢに注入された電子は、電位の高いｎ型領域ＮＲに流入する。その結果、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子は、ｐ型領域ＰＲ直下の領域を通過しにくくなる。
（第４の実施形態に係る半導体装置の効果）
第４の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、側壁不純物領域ＳＷＲを有しているため、半導体基板ＳＵＢ中の深い位置までｎ型領域ＮＲが延びている。そのため、ｎ型ドレイン領域ＮＤ１からｐ型基板領域ＰＳＵＢに注入された電子が、ｎ型領域ＮＲに流入しやすい。その結果、ｐ型領域ＰＲがなくても、入出力回路領域ＩＯＣから被保護素子領域であるロジック回路領域ＬＧＣへのノイズ伝達を抑制することができる。
そして、第４の実施形態に係る半導体装置のアクティブバリア構造ＡＢは、ｎ型領域ＮＲを１列上に配置している。そのため、アクティブバリア構造ＡＢの占有面積は小さい。したがって、第４の実施形態に係る半導体装置は、小さい占有面積で、ノイズ源素子領域から被保護素子領域へのノイズ伝達を抑制することができる。
第２の素子分離構造ＩＳＬ２の溝ＴＲ２を充填している絶縁体ＩＳ２がｎ型不純物を含有している場合、熱処理のみで側壁不純物領域ＳＷＲを形成することが可能である。そのため、側壁不純物領域ＳＷＲをイオン注入で形成するためのマスクが不要となる。すなわち、製造工程の簡略化を図ることが可能となる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
ＡＢ アクティブバリア構造、ＡＮＣ アナログ回路領域、ＢＲ 埋込領域、ＢＳ 裏面、ＣＤ１ 導電体、ＣＤ２ 導電体、ＣＨ コンタクトホール、ＣＰ コンタクトプラグ、ＤＲＣ ドライバ回路領域、ＧＩ１ ゲート絶縁膜、ＧＩ２ ゲート絶縁膜、ＧＥ１ ゲート電極、ＧＥ２ ゲート電極、ＩＯＣ 入出力回路領域、ＨＴＲ Ｈｉｇｈ側ＬＤＭＯＳトランジスタ、ＩＬＤ 層間絶縁膜、ＩＳ１ 絶縁体、ＩＳ２ 絶縁体、ＩＳＬ１ 第１の素子分離構造、ＩＳＬ２ 第２の素子分離構造、Ｌ インダクタ、ＬＧＣ ロジック回路領域、ＬＴＲ Ｌｏｗ側ＬＤＭＯＳトランジスタ、ＭＳ 表面、ＮＢＲ ｎ型底部不純物領域、ＮＴＢＲ ｎ型埋め込み領域、ＮＤ１ ｎ型ドレイン領域、ＮＤ２ ｎ型ドレイン領域、ＮＤＲ ｎ型ドリフト領域、ＮＲ ｎ型領域、ＮＳ１ ｎ型ソース領域、ＮＳ２ ｎ型ソース領域、ＮＳＲ ｎ型表面不純物領域、ＮＴＲ ｎ型ＭＯＳトランジスタ、ＮＷ１ ｎ型ウエル、ＮＷ２ ｎ型ウエル、ＳＷＲ 側壁不純物領域、ＰＢ ｐ型ボディ領域、ＰＢＲ Ｐ型底部不純物領域、ＰＤ ｐ型ドレイン、ＰＤＣ プリドライバ回路領域、ＰＲ ｐ型領域、ＰＳ ｐ型ソース、ＰＳＲ ｐ型表面不純物領域、ＰＳＵＢ ｐ型基板領域、ＰＴＲ ｐ型ＭＯＳトランジスタ、ＰＷ１ ｐ型ウエル、ＰＷ２ ｐ型ウエル、ＰＷＣ 電源回路領域、Ｓ１ ＳＴＩ形成工程、Ｓ２ 不純物領域形成工程、Ｓ３ ＤＴＩ形成工程、Ｓ４ 配線工程、Ｓ５ ＳＴＩ形成工程、Ｓ６ 不純物領域形成工程、Ｓ７ ＤＴＩ形成工程、Ｓ８ 埋込領域形成工程、Ｓ９ 配線工程、Ｓ１０ ＤＴＩ形成工程、Ｓ１１ 底部不純物領域形成工程、Ｓ１２ 配線工程、Ｓ１３ ＳＴＩ形成工程、Ｓ１４ 不純物領域形成工程、Ｓ１５ ＤＴＩ形成工程、Ｓ１６ 配線工程、ＳＵＢ 半導体基板、ＴＲ１ 溝、ＴＲ２ 溝、ＴＲ３ 溝、ＷＬ 配線。

Claims (12)

  1. 主表面を有する半導体基板と、
    前記半導体基板の前記主表面に形成されたノイズ源素子と、
    前記半導体基板の前記主表面に形成された被保護素子と、
    前記ノイズ源素子と前記被保護素子との間に配置されたｎ型領域と、
    前記ノイズ源素子と前記被保護素子との間に配置され、かつ前記ｎ型領域に電気的に接続されたｐ型領域とを備え、
    前記半導体基板の前記主表面上において、前記ノイズ源素子から前記被保護素子へ向かう方向に交差する方向に前記ｎ型領域と前記ｐ型領域とが隣り合っている、半導体装置。
  2. 前記ｎ型領域と前記ｐ型領域とは、平面視において交互に配列されることにより、前記ノイズ源素子及び前記被保護素子のいずれか一方の周囲を１列で取り囲んでいる、請求項１記載の半導体装置。
  3. 前記半導体基板は、基板領域と、前記基板領域上に形成されたウエル領域とを有し、
    前記半導体基板の前記主表面には、前記ウエル領域を貫通して前記基板領域に達する溝が形成されており、
    前記溝は、前記ｎ型領域及び前記ｐ型領域の周囲に配置されている、請求項１記載の半導体装置。
  4. 前記ｎ型領域は、前記溝の側壁に沿って配置され、かつ前記基板領域と隣り合っている部分を含んでいる、請求項３記載の半導体装置。
  5. 主表面を有する半導体基板と、
    前記半導体基板に形成された基板領域と、
    前記基板領域上に形成されたウエル領域と、
    前記半導体基板の前記主表面に形成されたノイズ源素子と、
    前記半導体基板の前記主表面に形成された被保護素子と、
    前記ノイズ源素子と前記被保護素子との間に配置されたｎ型領域と、
    前記ノイズ源素子と前記被保護素子との間に配置され、前記ｎ型領域に電気的に接続されているｐ型領域とを備え、
    前記半導体基板の前記主表面には、前記ウエル領域を貫通して前記基板領域に達する溝が形成されており、
    前記ｎ型領域及び前記ｐ型領域の少なくとも一方の不純物領域は、前記溝の底部に配置されている、半導体装置。
  6. 前記溝内に配置され、かつ前記一方の不純物領域に電気的に接続された導電体をさらに備える、請求項５記載の半導体装置。
  7. 前記ｎ型領域及び前記ｐ型領域は、前記ノイズ源素子及び前記被保護素子のいずれか一方の周囲を取り囲んでいる、請求項５記載の半導体装置。
  8. 前記ｎ型領域及び前記ｐ型領域は、平面視において交互に配置されることにより、前記ノイズ源素子及び前記被保護素子のいずれか一方の周囲を１列で取り囲んでいる、請求項５記載の半導体装置。
  9. 主表面を有する半導体基板と、
    前記半導体基板に形成されたｐ型の基板領域と、
    前記基板領域上に形成されたｎ型のウエル領域と、
    前記半導体基板の前記主表面に形成されたノイズ源素子と、
    前記半導体基板の前記主表面に形成された被保護素子と、
    前記ノイズ源素子と前記被保護素子との間に配置され、かつ０Ｖ以上の電位に固定されているｎ型領域とを備え、
    前記半導体基板の前記主表面には、前記ウエル領域を貫通して前記基板領域に達する溝が形成されており、
    前記ｎ型領域は、前記溝の側壁に沿って配置され、かつ前記基板領域と隣り合っている部分を含んでいる、半導体装置。
  10. 前記ｎ型領域は、前記ノイズ源素子及び前記被保護素子のいずれか一方の周囲を取り囲んでいる、請求項９記載の半導体装置。
  11. 前記溝の表面上には、ｎ型不純物を含有する絶縁体が形成されている、請求項１０記載の半導体装置。
  12. 主表面を有し、基板領域と前記基板領域上に形成されたウエル領域とを有する半導体基板に、ｎ型領域及びｐ型領域を形成する工程と、
    前記ｎ型領域及び前記ｐ型領域の周囲に、前記基板領域を貫通し、前記ウエル領域に達する溝を形成する工程と、
    前記溝の表面上に、ｎ型不純物を含有する絶縁体を形成する工程と、
    前記絶縁体を熱処理する工程を含む、半導体装置の製造方法。
JP2015250015A 2015-12-22 2015-12-22 半導体装置及びその製造方法 Pending JP2017117882A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015250015A JP2017117882A (ja) 2015-12-22 2015-12-22 半導体装置及びその製造方法
US15/381,100 US20170179221A1 (en) 2015-12-22 2016-12-15 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015250015A JP2017117882A (ja) 2015-12-22 2015-12-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017117882A true JP2017117882A (ja) 2017-06-29

Family

ID=59066414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015250015A Pending JP2017117882A (ja) 2015-12-22 2015-12-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20170179221A1 (ja)
JP (1) JP2017117882A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287143A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0729972A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 半導体装置
JP2001345376A (ja) * 2000-06-01 2001-12-14 Unisia Jecs Corp 半導体装置
JP2006140302A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 駆動回路およびデータ線ドライバ
JP2007059511A (ja) * 2005-08-23 2007-03-08 Sanyo Electric Co Ltd 半導体装置
JP2008140824A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2009177087A (ja) * 2008-01-28 2009-08-06 Renesas Technology Corp 半導体装置
JP2012004255A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 半導体装置
JP2014053523A (ja) * 2012-09-10 2014-03-20 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545917A (en) * 1994-05-17 1996-08-13 Allegro Microsystems, Inc. Separate protective transistor
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
US6538299B1 (en) * 2000-10-03 2003-03-25 International Business Machines Corporation Silicon-on-insulator (SOI) trench photodiode
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
CN100573910C (zh) * 2003-06-05 2009-12-23 三菱电机株式会社 半导体器件及其制造方法
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
JP4955958B2 (ja) * 2005-08-04 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5015488B2 (ja) * 2005-09-07 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置
US7440190B2 (en) * 2006-10-16 2008-10-21 The Boeing Company Device for reshaping a laser beam
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
KR20080088959A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101018709B1 (ko) * 2007-07-20 2011-03-04 주식회사 하이닉스반도체 반도체 소자의 핀 저항 조절용 다이오드
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
US8604513B2 (en) * 2009-09-30 2013-12-10 Denso Corporation Semiconductor device having SOI substrate
JP2011243774A (ja) * 2010-05-19 2011-12-01 Renesas Electronics Corp 半導体装置
JP5687890B2 (ja) * 2010-12-07 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
US8786010B2 (en) * 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN105789271B (zh) * 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP5904905B2 (ja) * 2012-08-23 2016-04-20 株式会社東芝 半導体装置
US9142613B2 (en) * 2012-08-23 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor device
JP6130755B2 (ja) * 2013-08-12 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6375176B2 (ja) * 2014-08-13 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6534813B2 (ja) * 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287143A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0729972A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 半導体装置
JP2001345376A (ja) * 2000-06-01 2001-12-14 Unisia Jecs Corp 半導体装置
JP2006140302A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 駆動回路およびデータ線ドライバ
JP2007059511A (ja) * 2005-08-23 2007-03-08 Sanyo Electric Co Ltd 半導体装置
JP2008140824A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2009177087A (ja) * 2008-01-28 2009-08-06 Renesas Technology Corp 半導体装置
JP2012004255A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 半導体装置
JP2014053523A (ja) * 2012-09-10 2014-03-20 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170179221A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
JP5849882B2 (ja) 縦型半導体素子を備えた半導体装置
US6831331B2 (en) Power MOS transistor for absorbing surge current
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
US6747294B1 (en) Guard ring structure for reducing crosstalk and latch-up in integrated circuits
KR20150135104A (ko) 반도체 장치
WO2014061619A1 (ja) 半導体装置
CN106409894B (zh) 半导体器件及其制造方法
TWI418011B (zh) 電晶體式保護裝置及半導體積體電路
JP6633867B2 (ja) 半導体装置およびその製造方法
JP5205660B2 (ja) 半導体装置
KR20180062379A (ko) 반도체 장치, rc-igbt 및 반도체 장치의 제조 방법
KR20080025507A (ko) 고전압용 정전기 방전 보호 소자 및 그 제조 방법
JP6120586B2 (ja) ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
US8314458B2 (en) Semiconductor device and method of manufacturing the same
TW201519408A (zh) 半導體裝置
US20050263843A1 (en) Semiconductor device and fabrication method therefor
JP2008084996A (ja) 高耐圧トランジスタ、これを用いた半導体装置及び高耐圧トランジスタの製造方法
JP6238234B2 (ja) 半導体装置
KR20120021240A (ko) 반도체 장치 및 그 제조 방법
CN104347475A (zh) 具有沟槽隔离区的边缘终止结构
KR102374125B1 (ko) 수직 dmos 반도체 소자 및 그 제조방법
KR20140001087A (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JP2012238741A (ja) 半導体装置及びその製造方法
US10651277B2 (en) Semiconductor device and method of manufacturing the same
JP3951815B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903