DE102004028474B4

DE102004028474B4 - Integriertes Bauelement in einer SOI-Scheibe

Info

Publication number: DE102004028474B4
Application number: DE102004028474A
Authority: DE
Inventors: Ralf Lerner
Original assignee: X Fab Semiconductor Foundries GmbH
Current assignee: X Fab Semiconductor Foundries GmbH
Priority date: 2004-06-11
Filing date: 2004-06-11
Publication date: 2009-04-09
Anticipated expiration: 2024-06-12
Also published as: DE102004028474A1; US7989921B2; WO2005122271A1; EP1766687A1; CN101002329A; US20080290366A1

Abstract

In eine SOI-Scheibe integriertes Leistungsbauelement, bei welchem
– ein Ladungsträger emittierendes, zusammenhängendes Elektrodengebiet in streifenförmige N⁺- und P⁺-Bereiche aufgeteilt ist,
– eine daran angeschlossene Driftzone vertikal in einer aktiven Halbleiterscheibe ausgebildet ist,
– sich das Elektrodengebiet in der aktiven Halbleiterschicht sowohl angrenzend an die isolierende Schicht der SOI-Scheibe als auch angrenzend an die Driftzone befindet,
– und diese streifenförmigen Bereiche eine elektrische Verbindung zu Kontakten auf der Oberfläche der aktiven Halbleiterschicht haben
– indem die elektrische Verbindung der hinsichtlich des Leitungstyps unterschiedlich dotierten diagonal verlaufenden streifenförmigen Bereiche von der Oberfläche der aktiven Halbleiterschicht her durch entsprechend unterschiedliche Seitenwanddotierungsbereiche eines rechteckigen Isolationsgrabens vorgenommen ist,
– wobei die elektrische Verbindung so hergestellt ist, dass die beiden gegenüberliegenden Seitenwanddotierungsbereiche des Isolationsgrabens so dotiert sind, dass der eine Seitenwanddotierungsbereich den entgegengesetzten Leitungstyp des anderen Seitenwanddotierungsbereiches aufweist und die streifenförmigen Bereiche so ausgerichtet sind,
– dass jeder der...

Description

Die Erfindung betrifft ein vertikales Leistungsbauelement, insbesondere einen IGBT (insulated gate bipolar transistor), das aufgrund einer neuartigen Emittergestaltung mit vertikaler Driftzone in eine SOI-Technologie mit Isolationsgraben integriert ist.
Aufgrund der Verwendung sowohl positiver als auch negativer Ladungsträger bietet der IGBT im Vergleich zum unipolaren DMOS-Transistor v. a. im höheren Spannungsbereich, etwa ab 600 V, deutliche Vorteile hinsichtlich eines geringeren Durchgangswiderstandes. Dabei werden z. B. im Vergleich zum unipolaren vertikalen NDMOS-Transistor üblicherweise zusätzliche positive Ladungsträger von einer besonders gestalteten Rückseite in das Bauelement emittiert. Um jedoch die Ladungsträgerkonzentration kontrollieren zu können, ist es nötig, das elektrisch aktivierte und wirksame Dotierungsprofil als Funktion der Tiefe des sog. Rückseitenemitters sehr genau einzustellen.
Im Falle von diskreten Bauelementen erfolgt die Herstellung des hochdotierten Rückseitenemitters am Ende des Scheibenprozesses. Damit wird die Gefahr einer unerwünschten Wechselwirkung mit den Vorderseitenprozessen, v. a. Hochtemperaturschritte, bei denen eine unerwünschte Diffusion der Rückseitendotierung und damit eine Änderung des Diffusionsprofils bzw. eine Änderung der elektrischen Eigenschaften des Rückseitenemitters erfolgen könnte, vermieden.
Eine Integration eines solchen vertikalen IGBT's in eine Silicon an Insulator-Halbleiterscheibe (SOI-Scheibe) bedeutet, dass der Rückseitenemitter im Scheibenvolumen zu liegen kommt. Damit kann der Rückseitenemitter allerdings nicht mehr am Prozeßende bearbeitet werden, da z. B. eine Dotierung mittels Ionenimplantation im tieferen Volumen große Nachteile mit sich bringt und somit ausscheidet. Der Rückseitenemitter muß folglich am Prozeßanfang d. h. vor dem Zusammenbringen der aktiven Halbleiterscheibe und der Trägerscheibe zu einer SOI-Scheibe, eingebracht werden. Damit müssen die weiteren Hochtemperaturschritte des Prozesses mit berücksichtigt werden, da sie die Ausbildung des Rückseitenemitters mit beeinflussen.
Bisher werden üblicherweise lateral angeordnete IGBT's in SOI-Scheiben integriert. Bei der lateralen Anordnung ist der Emitter nicht im Volumen sondern an der Vorderseite und damit für die üblichen Dotierungsprozesse zugänglich. Durch die laterale Anordnung des Transistors ist jedoch nachteilig, daß eine größere Fläche auf der Halbleiterscheibe für einen Transistor gleichen Widerstandes benötigt wird als bei einer vertikalen Anordnung.
Vertikale IGBT's haben üblicherweise eine über die gesamte Rückseite homogene Dotierung. Es gibt jedoch Lösungsansätze den Rückseitenemitter lokal unterschiedlich zu dotieren.
Aus US 6,259,123 B1 ist beispielsweise eine Struktur bekannt, bei der die Rückseitenstruktur aus N⁺-dotierten Inselbereichen, die innerhalb eines P⁺-dotierten kontinuierlichen Gebiets liegen, besteht.
Aus B. Layant Baliga, „Power Semiconductor Devices", PWS Publishing Company Boston 1995, p180 ist eine Diodenstruktur bekannt, bei der auch die Kathode d. h. die Rückseitendotierung abwechselnd sowohl N⁺-leitend als auch P⁺-leitend ausgeführt ist. Beide genannten Strukturen besitzen den Vorteil, daß mittels photolithographischer Verfahren d. h. im wesentlichen mittels des Flächenverhältnisses von N⁺- zu P⁺-Bereichen der Emitterwirkungsgrad bestimmt werden kann und zwar in einfacherer Weise als ausschließlich durch ein Dotierungsprofil. Damit sind diese beiden Strukturen wesentlich unempfindlicher gegenüber den Hochtemperaturschritten des eigentlichen Halbleiterprozesses. Diese vorteilhaften Emitterstrukturen können jedoch in dieser Form bisher nicht in SOI-Scheiben integriert werden, da die N⁺- und P⁺-Bereiche im Volumen der SOI-Scheibe nicht gleichzeitig kontaktiert werden können.
Zweck der Erfindung ist ein Flächengewinn bei der Integration von IGBT-Bauelementen in Schaltungen auf Basis von SOI-Scheiben, d. h. die Realisierung einer vertikalen IGBT-Struktur die eine Integration in eine SOI-Scheibe möglich macht.
Der Erfindung liegt die Aufgabe zugrunde, eine IGBT-Struktur mit vertikaler Driftzone und unterschiedlich dotierten vergrabenen Emitterbereichen so zu gestalten, daß sie in eine SOI-Scheibe integriert werden kann, ohne daß sich Wechselwirkungen des eigentlichen Halbleiterprozesses auf die Eigenschaften des Emitters störend bemerkbar machen.
Speziell geht es um die Aufgabe, daß die im Volumen liegenden Emitterbereiche, d. h. sowohl die N-leitenden als auch die P-leitenden Bereiche von der Oberfläche aus elektrisch getrennt kontaktiert werden können.
Gelöst wir diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
Der Gegenstand des Anspruchs 1 weist die Vorteile auf, daß teure Integrationsfläche auf der SOI-Scheibe eingespart wird und ohnehin für die Funktion der Schaltung vorhandene Strukturelemente (Isolationsgräben) benutzt werden.
Vorteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen angegeben.
Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigen
1 eine Schnittdarstellung einer bekannten diskreten IGBT-Struktur, bei welcher der Rückseitenemitter aus N⁺- dotierten Inselbereichen, die innerhalb eines P⁺-dotierten Gebietes größeren Flächenanteils liegen, besteht,
2 eine IGBT-Struktur mit einem in regelmäßig alternierende N⁺- und P⁺-Bereiche aufgeteilten Emitter,
3 die erfindungsgemäße Kontaktierung der im Volumen der SOI-Scheibe liegenden N⁺- und P⁺-Bereiche gemäß 2 durch hinsichtlich des Leitungstyps unterschiedliche Dotierung der beiden sich gegenüberliegenden Seitenwände des jeweiligen Isolationsgrabenabschnittes,
4 die Draufsicht auf das vergrabene Emittergebiet mit Isolationsgraben gemäß der Schnittlinie A-A in 3.
Die bei einer Integration eines IGBT in eine SOI-Scheibe im Volumen befindlichen Bereiche im Emittergebiet, die N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) werden in die Oberfläche einer ersten niedrig N-dotierten aktiven Halbleiterscheibe (1) eingebracht. Danach erfolgt das Verbinden einer Oxidschicht (42) tragenden zweiten Halbleiterscheibe (Trägerscheibe) (41) über die Oxidschicht (42) mit der aktiven Halbleiterscheibe (1) mit der die N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) tragenden Seite. Der Scheibenverbund wird von der aktiven Halbleiterscheibe (1) her auf das erforderliche Maß abgedünnt und poliert. Danach folgen alle weiteren Schritte zum Aufbau der integrierten Schaltung wie bei einer SOI-Scheibe üblich, einschließlich der Herstellung der Isolationsgräben (43).
Dabei werden auch die Strukturen des IGBT, wie der schwach P-dotierte Wannenbereich (5), der stark N⁺-dotierte Sourcebereich (6), der P⁺-dotierte Wannenkontaktbereich (7), sowie das Gatedielektrikum (3) und das Gatepolysilzium (4) gemäß 2 erzeugt. Der elektrische Anschluß dieser N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) erfolgt durch unterschiedlich dotierte Seitenwandbereiche (44 u. 45) des Isolationsgrabens (43) wie in 3 gezeigt. Werden die N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) in geeigneter Weise diagonal ausgeführt und die Isolationsgräben jeweils mit einer auf beiden Seiten des Grabens hinsichtlich des Leitungstyps unterschiedlichen Seitenwanddotierung (siehe 44 u. 45 in 3) versehen, ist es möglich, die N⁺- und P⁺- dotierten streifenförmigen Bereiche (31 u. 32) über die jeweiligen Seitenwandbereiche (44 u. 45) von der Oberfläche der aktiven Halbleiterscheibe (1) aus elektrisch zu kontaktieren. In dieser Weise sind die N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) jeweils auf einer Seite mit einem entsprechenden Seitenwandbereich (44 u. 45), des Isolationsgrabens (43) d. h. mit einem Bereich des gleichen Leitungstyps kontaktiert. Dies ist z. B. in 4 gezeigt. Würde man die N⁺- und P⁺-dotierten streifenförmigen Bereiche (31 u. 32) bei der gleichen Seitenwanddotierung wie in 4 gezeigt, von links oben nach recht unten führen, wäre die Hälfte der Emitterstrukturen nicht angeschlossen.
Die in den 2 bis 4 gezeigte IGBT-Struktur kann aufgrund der verbesserten Emittergestaltung in Smart Power Schaltkreise auf SOI-Scheiben integriert werden. Aufgrund der vertikalen Ausrichtung der Driftzone kann der gleiche Bauelementedurchgangswiderstand bei wesentlich verringertem Flächenbedarf realisiert werden.

1: N-dotierte aktive Halbleiterscheibe
2: N⁺-dotierter Rückseiten-Drain-Kontakt
3: Gatedielektrikum
4: Gatepolysilizium
5: schwach P-dotierter Wannenbereich
6: N⁺-dotierter Sourcebereich
7: P⁺-dotierter Wannenkontaktbereich
11: P-dotierter Rückseitenemitter
21: kontinuierlicher P⁺-Rückseitenbereich
22: N⁺-Inselbereich
31: N⁺-dotierte streifenförmige Bereiche des Elektrodengebietes
32: P⁺-dotierte streifenförmige Bereiche des Elektrodengebietes
41: Trägerscheibe als Teil der SOI-Scheibe
42: vergrabenes Oxid der SOI-Scheibe
43: Isolationsgraben
44: N⁺-dotierter Seitenwandbereich des Isolationsgraben
45: P⁺-dotierter Seitenwandbereich des Isolationsgrabens

Claims

In eine SOI-Scheibe integriertes Leistungsbauelement, bei welchem – ein Ladungsträger emittierendes, zusammenhängendes Elektrodengebiet in streifenförmige N⁺- und P⁺-Bereiche aufgeteilt ist, – eine daran angeschlossene Driftzone vertikal in einer aktiven Halbleiterscheibe ausgebildet ist, – sich das Elektrodengebiet in der aktiven Halbleiterschicht sowohl angrenzend an die isolierende Schicht der SOI-Scheibe als auch angrenzend an die Driftzone befindet, – und diese streifenförmigen Bereiche eine elektrische Verbindung zu Kontakten auf der Oberfläche der aktiven Halbleiterschicht haben – indem die elektrische Verbindung der hinsichtlich des Leitungstyps unterschiedlich dotierten diagonal verlaufenden streifenförmigen Bereiche von der Oberfläche der aktiven Halbleiterschicht her durch entsprechend unterschiedliche Seitenwanddotierungsbereiche eines rechteckigen Isolationsgrabens vorgenommen ist, – wobei die elektrische Verbindung so hergestellt ist, dass die beiden gegenüberliegenden Seitenwanddotierungsbereiche des Isolationsgrabens so dotiert sind, dass der eine Seitenwanddotierungsbereich den entgegengesetzten Leitungstyp des anderen Seitenwanddotierungsbereiches aufweist und die streifenförmigen Bereiche so ausgerichtet sind, – dass jeder der streifenförmigen Bereiche an den Seitenwanddotierungsbereich des Isolationsgrabens des gleichen Leitungstyps anschließt und an der anderen Seite auf den Seitenwanddotierungsbereich des entgegengesetzten Leitungstyps trifft.
In eine SOI-Scheibe integriertes Leistungsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß es sich um einen IGBT handelt.
In eine SOI-Scheibe integriertes Leistungsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß es sich um eine Diode handelt.