WO2005122271A1 - Soi vertikales bipolares leistungsbauelement - Google Patents

Soi vertikales bipolares leistungsbauelement Download PDF

Info

Publication number
WO2005122271A1
WO2005122271A1 PCT/DE2005/001036 DE2005001036W WO2005122271A1 WO 2005122271 A1 WO2005122271 A1 WO 2005122271A1 DE 2005001036 W DE2005001036 W DE 2005001036W WO 2005122271 A1 WO2005122271 A1 WO 2005122271A1
Authority
WO
WIPO (PCT)
Prior art keywords
soi
strip
doping
side wall
isolation trench
Prior art date
Application number
PCT/DE2005/001036
Other languages
English (en)
French (fr)
Inventor
Ralf Lerner
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to EP05759586A priority Critical patent/EP1766687A1/de
Priority to US11/629,022 priority patent/US7989921B2/en
Publication of WO2005122271A1 publication Critical patent/WO2005122271A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the invention relates to a vertical SOI component which is suitable for power applications, for example an IGBT (insulated gate bipolar transistor) or power diodes, the SOI component having a vertical drift zone and an emitter configuration which is of a construction based on the (Silicon on Insulator ) SOI technology can be implemented with isolation trenches.
  • IGBT insulated gate bipolar transistor
  • the SOI component having a vertical drift zone and an emitter configuration which is of a construction based on the (Silicon on Insulator ) SOI technology can be implemented with isolation trenches.
  • the IGBT offers significant advantages in terms of lower volume resistance compared to the unipolar DMOS transistor, especially in the higher voltage range from around 600 volts.
  • compared to the unipolar vertical NDMOS transistor usually emits additional positive charge carriers from a specially designed back into the device.
  • the highly doped rear emitter is produced at the end of the wafer processing process. So that will be
  • the emitter is no longer arranged in volume but on the front side and can therefore be produced using the customary doping processes.
  • the lateral arrangement of the transistor is disadvantageous in that a larger area on the SOI disk is required for a transistor of the same resistance than in a corresponding vertical arrangement.
  • Vertical IGBTs usually have a homogeneous doping over the entire back.
  • components are known in the prior art in which the rear side emitter is locally doped differently.
  • a structure is known from US Pat. No. 6,259,123 in which the rear side structure is constructed from highly n-doped island regions which are arranged within a highly p-doped continuous region.
  • a diode structure is known from B. Jayant Baliga, "Power Semiconductor Devices", PWS Publishing Company Bosten, 1995, page 180, in which the cathode as backside doping is alternately both n + and p + .
  • the object is achieved by an SOI component with an isolation trench which defines a vertical drift zone, the component furthermore having a buried insulating layer to which the isolation trench extends.
  • a charge carrier-emitting electrode region is also provided, which is formed adjacent to the insulating layer and is in contact with the drift zone, the electrode region having first strip-shaped regions with a first doping type and second strip-shaped regions with a second inverse doping type.
  • a first side wall doping of the first doping type is provided, which is formed on a first side wall of the isolation trench, and a second side wall doping of the second doping type is provided, which is formed on a second side wall of the isolation trench, the first strip-shaped regions with the first side wall doping and the second strip-shaped regions are in contact with the second sidewall doping.
  • an SOI component structure is thus shown in which a vertical drift zone with a differently doped buried emitter region is designed in such a way that integration into an SOI silicon wafer is possible without the essential interactions of the actual semiconductor manufacturing processes with the properties of the emitter affect, as previously explained in relation to the two known devices.
  • the first and the second strip-shaped regions form a coherent area. In this way, further efficient utilization of the semiconductor area is achieved.
  • first side wall and the second side wall face each other and are essentially parallel. In this way, at least for the side walls of the Isolation trench use a shape compatible with conventional isolation trench arrangements.
  • two first and two second side walls are provided. This results in a substantially rectangular configuration for the buried emitter region, so that essentially existing designs for conventional SOI components with corresponding isolation trenches can be used.
  • each of the first and second strip-shaped regions is in contact with the first and the second side wall, respectively. Because of this structure, a high area utilization of the buried electrode area can be achieved, because due to the special doping of the side walls, a suitable electrical connection is nevertheless achieved even with simultaneous contact by a first and a second area.
  • the insulation structure has four side walls arranged essentially at right angles, and the first and second strip-shaped regions are arranged parallel to one another and parallel to a diagonal of a base area defined by the side walls.
  • the component represents an IGBT. In a further embodiment, the component represents a diode.
  • FIG. 1 is a sectional illustration of a known discrete IGBT structure, in which the rear side emitter is made up of n-doped island regions which lie within a highly p-doped region with a larger area fraction.
  • FIG. 2 is an IGBT structure with an emitter divided into regularly alternating high-n-doped and high-p-doped regions;
  • FIG. 3 is a contacting of an emitter lying in the volume of an SOI wafer, which has n + and p + regions according to FIG. 2, different doping being provided on opposite side walls of a relation trench according to the invention with regard to the conductivity type.
  • FIG. 4 is a top view of the buried emitter region with the isolation trench according to section line A-A in FIG. 3.
  • FIG. 1 shows an IGBT component which is implemented in an Si substrate 1 with low n-doping.
  • a weakly p-doped well region 5 is provided in the substrate 1, in which a heavily n-doped source region and a heavily p-doped well contact region are formed.
  • a gate insulation layer 3 is formed over the well region 5 and the substrate 1, which is followed by a gate electrode 4 made of polysilicon.
  • a continuously formed p-doped rear-side emitter region 21 is provided on the rear side of the substrate 1, in which n + -doped island regions 22 are formed.
  • FIG. 2 shows an IGBT component, which is likewise produced in a silicon substrate 1, which can be used for producing an SOI substrate according to the present invention, strip-shaped regions 31 and 32 with doping inverse to one another on the back of the substrate 1 correspondingly Form electrode area.
  • FIG. 3 shows the structure of an SOI component according to the present invention, in which an electrode region composed of the strip-shaped regions 31 and 32 is arranged adjacent to a buried insulation layer 42.
  • the insulation layer 42 is formed over a substrate 41, which can be provided in the form of a silicon substrate or the like.
  • the component has an isolation trench 43 which defines a vertical drift region 46 which, for example, can correspond to a weakly doped silicon region in the substrate, for example the silicon substrate from FIGS. 1 and 2.
  • Corresponding side wall dopings 44, 45 are formed on mutually facing but opposite side walls of the isolation trench 43, which differ in their doping type and thus represent an inverse conductivity type.
  • the emitter structure ie the strip-shaped regions 31 and 32 being located in the wafer volume
  • these are first introduced into the surface of a first low-n-doped silicon wafer in strips , as shown for example in FIG. 2 for the substrate 1.
  • the substrate 41 with the insulation layer 42 produced thereon which is provided, for example, as an oxide layer, can be connected to the semiconductor wafer 1, which carries the emitter structures 31 and 32.
  • the wafer composite is then thinned and polished to the required extent from the first silicon wafer 1.
  • FIGS. 1 and 2 Corresponding structures for forming an IGBT, as is shown, for example, in FIGS. 1 and 2, i.e. the weakly p-doped well region 5, the heavily n-doped source region 6, the heavily p-doped well contact region 7, are also the gates - Insulation layer 3 and the guest polysilicon 4, as shown in FIGS. 1 and 2, produced.
  • the electrical connection of the n + and p + strips 31 and 32 takes place through the differently doped side wall doping regions 44 and 45 of the isolation trench 43, as shown in FIG. 3.
  • the emitter strips 31 and 32 are suitably designed diagonally and the isolation trenches are each provided with a side wall doping that is different on both sides of the trench in terms of the conduction type, a high area utilization can be achieved, the emitter strips 31 and 32 via the respective side wall doping regions 44 and 45 are electrically contacted from the surface of the component. In this way, the strips 31 and 32 are in each case contacted on one side with a corresponding side wall doping region 44 or 45 of the isolation trench 43, ie with an area of the same conductivity type.
  • FIG. 4 shows a corresponding surface-optimized configuration with an essentially rectangular structure of the isolation trench 43 and a rectangular base area defined by the isolation trench, in which the strip-shaped regions 31 and 32 are arranged essentially parallel to a diagonal of this base area. If the strips 31 and 32 were guided from the top left to the bottom right with the same side wall doping as shown in the figure, half of the strips would not be connected.
  • the SOI component shown in FIGS. 2 to 4 which in this embodiment represents an IGBT structure, can be implemented on SOI wafers due to the improved emitter design in smart power circuits. Due to the vertical alignment of the drift zone 46, a significantly smaller area requirement can be realized for a given component volume resistance.
  • a power component that is capable of being integrated into SOI disks is described, in which a contiguous electrode region is provided adjacent to a vertical drift zone, which is composed of strip-shaped regions of different conduction types and which in the volume of the active semiconductor layer adjoins the insulating layer of the SOI -Arrangement is adjacent, these areas have an electrical connection to contacts on the surface.
  • Isolation trench area of the same line type connects and meets the area of the opposite line type on the other side.
  • This is advantageously an IGBT, the strip-shaped regions of the buried emitter being located diagonally to the rectangular or rectangular insulation trench and being contacted by the side wall doping regions with the corresponding mutual delimitations along the insulation trench.
  • the line component is a diode.
  • drift zone 46 drift zone 46 gate polysilicon 4
  • Isolation layer 3 heavily p-doped well contact region 7 n-doped source region 6 stripe-shaped regions 31 and 32 isolation trenches 43

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein vertikales SOI-Bauelement, das für Leistungsanwendungen geeignet ist, wobei das Bauelement eine vertikale Driftzone und eine Emittergestaltung aufweist, die sich in einer Bauweise nach der (Silicon on Insulator) SOI-Technologie mit Isolationsgräben implementieren lässt. Es ist Aufgabe, einen Flächengewinn bei der Integration von Leistungsbauelementen (IGBT-Bauelementen und Diodenbauelemente), in Schaltungen auf Basis von SOI-Scheiben zu ermöglichen. Dafür wir eine SOI-­Bauelement mit einem Isolationsgraben (43), der eine vertikale Driftzone (46) definiert, vorgeschlagen. Mit einer vergrabenen Isolierschicht (42), bis zu der sich der Isolationsgraben erstreckt. Mit einem Ladungsträger emittierenden Elektrodengebiet (31,32), das angrenzend zur Isolierschicht ausgebildet ist und mit der Driftzone in Kontakt ist, wobei das Elektrodengebiet erste streifenförmige Bereiche (31) mit einer ersten Dotierungsart und zweite streifenförmige Bereiche (32) mit einer zweiten zur ersten inversen Dotierungsart aufweist. Mit einer ersten Seitenwanddotierung (44) der ersten Dotierungsart, die an einer ersten Seitenwand des Isolationsgrabens vorgesehen ist.

Description

SOI VERTIKALES BIPOLARES LEISTUNGSBAUELEMENT
Die Erfindung betrifft ein vertikales SOI-Bauelement, das für Leistungsanwendungen geeignet ist, beispielsweise einen IGBT (insulated gate bipolar transistor) oder Leistungsdioden, wobei das SOI Bauelement eine vertikale Driftzone und eine Emittergestaltung aufweist, die sich in einer Bauweise nach der (Silicon on Insulator) SOI-Technologie mit Isolationsgräben implementieren lässt.
Auf Grund der Verwendung sowohl positiver als auch negativer Ladungsträger bietet der IGBT im Vergleich zum unipolaren DMOS-Transistor insbesondere im höheren Spannungsbereich etwa ab 600 Volt deutliche Vorteile hinsichtlich eines geringeren Durchgangswiderstandes. Dabei werden z. B. im Vergleich zum unipolaren vertikalen NDMOS-Transistor üblicherweise zusätzliche positive Ladungsträger von einer besonders gestalteten Rückseite in das Bauelement emittiert. Um jedoch die Ladungsträgerkonzentration kontrollieren zu können, ist es nötig, das elektrisch aktivierte und wirksame Dotierungsprofil als Funktion der Tiefe dieses sogenannten Rückseitenemitters sehr genau einzustellen.
Im Falle von diskreten Bauelementen erfolgt die Herstellung des hochdotierten Rückseitenemitters am Ende des Scheibenbearbeitungsprozesses. Damit wird das
Ausmaß einer unerwünschten Wechselwirkung mit den Vorderseitenscheibenprozessen und dabei insbesondere mit Hochtemperaturschritten, bei denen eine unerwünschte Diffusion der Rückseitendotierung und damit eine Änderung des Diffusionsprofils bzw. eine Änderung der elektrischen Eigenschaften des Rückseitenemitters erfolgen könnten, deutlich reduziert oder vermieden.
Eine Integration eines derartigen vertikalen IGBTs in eine SOI-Halbleiterscheibe führt dazu, dass der Rückseitenemitter im Scheibenvolumen angeordnet ist. Damit kann der Rückseitenemitter in der Regel nicht mehr am Prozessende bearbeitet werden, da z. B. eine Dotierung mittels Ionenimplantation im tieferen Volumen der Scheibe, an der der Rückseitenemitter zu bilden ist, mit großen Nachteilen verbunden ist und somit in der Regel ausscheidet. Der Rückseitenemitter wird daher häufig am Prozessanfang, d. h. vor dem Zusammenfügen der Bauelementescheibe und der Trägerscheibe zu einem SOI-Substrat, eingebracht. In diesem Falle müssen jedoch die weiteren Hochtemperaturschritte für die Bildung der Bauelemente mit berücksichtigt werden, da sie die Ausbildung des Rückseitenemitters beeinflussen. Daher werden häufig lateral angeordnete IGBTs in SOI-Substraten integriert. Bei der lateralen Anordnung ist der Emitter nicht mehr im Volumen, sondern an der Vorderseite angeordnet und ist damit mit den üblichen Dotierungsprozessen herstellbar. Die laterale Anordnung des Transistors ist jedoch dahingehend nachteilig, dass eine größere Fläche auf der SOI- Scheibe für einen Transistor gleichen Widerstands benötigt wird als bei einer entsprechenden vertikalen Anordnung.
Vertikale IGBTs besitzen üblicherweise eine über die gesamte Rückseite homogene Dotierung. Es sind jedoch Bauelemente im Stand der Technik bekannt, bei denen der Rückseitenemitter lokal unterschiedlich dotiert ist. Aus US 6,259,123 ist beispielsweise eine Struktur bekannt, bei der die Rückseitenstruktur aus hoch n-dotierten Inselgebieten aufgebaut ist, die innerhalb eines hoch p-dotierten kontinuierlichen Gebiets angeordnet sind.
Aus B. Jayant Baliga, "Power Semiconductor Devices", PWS Publishing Company Bosten, 1995, Seite 180, ist eine Diodenstruktur bekannt, bei der auch die Kathode als Rückseitendotierung abwechselnd sowohl n+ leitend als auch p+ leitend ausgeführt ist.
Vorteilhaft bei diesen genannten Strukturen ist es, dass mittels photolithographischer Verfahren, d. h. im Wesentlichen mittels des Flächenverhältnisses von n+ zu p+ Gebieten, der Emitterwirkungsgrad in einfacherer weise einstellbar ist, als dies durch das Steuern eines Dotierungsprofils möglich ist. Damit sind entsprechende Strukturen wesentlich unempfindlich gegenüber den Hochtemperaturschritten des eigentlichen Halbleiterfertigungsprozesses. Nachteilig ist, dass diese Emitterstrukturen nicht in SOI- Substrate integriert sind, da die n+ und p+ Gebiete im Volumen der SOI-Substrate nicht gleichzeitig kontaktiert sind.
Es ist daher eine Aufgabe der Erfindung, einen Flächengewinn bei der Integration von Bauelementen und insbesondere Leistungsbauelemente, wie IGBT-Bauelementen und Diodenbauelemente, in Schaltungen auf Basis von SOI-Scheiben zu ermöglichen, d. h. die Realisierung einer vertikalen Driftzonenstruktur, wobei eine Integration in eine SOI- Scheibe möglich ist. Erfindungsgemäß wird die Aufgabe gelöst durch ein SOI-Bauelement mit einem Isolationsgraben, der eine vertikale Driftzone definiert, wobei das Bauelement ferner eine vergrabene Isolierschicht aufweist, bis zu der sich der Isolationsgraben erstreckt. Ferner ist ein Ladungsträger emittierendes Elektrodengebiet vorgesehen, das angrenzend zur Isolierschicht ausgebildet ist und mit der Driftzone in Kontakt ist, wobei das Elektrodengebiet erste streifenformige Bereiche mit einer ersten Dotierungsart und zweite streifenformige Bereiche mit einer zweiten zur ersten inversen Dotierungsart aufweist. Ferner ist eine erste Seitenwanddotierung der ersten Dotierungsart vorgesehen, die an einer ersten Seitenwand des Isolationsgrabens ausgebildet ist und es ist ferner eine zweite Seitenwanddotierung der zweiten Dotierungsart vorgesehen, die an einer zweiten Seitenwand des Isolationsgrabens ausgebildet ist, wobei die ersten streifenförmigen Bereiche mit der ersten Seitenwanddotierung und die zweite streifenformige Bereiche mit der zweiten Seitenwanddotierung in Kontakt sind.
Erfindungsgemäß wird somit eine SOI-Bauelementstruktur aufgezeigt, in der eine vertikale Driftzone mit einem unterschiedlich dotierten vergrabenen Emittergebiet so gestaltet ist, dass eine Integration in eine SOI-Siliziumscheibe möglich ist, ohne dass sich daraus wesentliche Wechselwirkungen der eigentlichen Halbleiterherstellungsprozesse auf die Eigenschaften des Emitters wesentlich auswirken, wie dies zuvor in Bezug auf die beiden bekannten Vorrichtungen erläutert ist. Dies wird dadurch erreicht, dass die vergrabene Emitterstruktur, d. h. die ersten und zweiten streifenförmigen Bereiche durch die entsprechenden Seitenwanddotierungen von der Oberfläche aus elektrisch separat kontaktiert werden können.
Auf diese Weise kann bei SOI-Bauelementen teure Integrationsflächen auf der
Halbleiterscheibe eingespart werden, wobei insbesondere zum Vorteil der vertikalen Anordnung der Driftzone auch noch für ohnehin die Funktion der Schaltung erforderliche Strukturelemente, d. h. der Isolationsgraben, für die Kontaktierung benutzt werden und somit eine insgesamt effiziente SOI-Struktur bereit gestellt wird, die gut kompatibel zu herkömmlichen Herstellungsverfahren ist..
In einer weiteren vorteilhaften Ausführungsform bilden die ersten und die zweiten streifenförmigen Bereiche ein zusammenhängendes Gebiet. Auf diese Weise wird eine weitere effiziente Ausnutzung der Halbleiterfläche erreicht.
In einer weiteren vorteilhaften Ausführungsform sind die erste Seitenwand und die zweite Seitenwand einander zugewandt und im Wesentlichen parallel. Auf diese Weise lässt sich zumindest für die die Kontaktierung erzeugenden Seitenwände des Isolationsgrabens eine mit konventionellen Isolationsgrabenanordnungen verträgliche Form verwenden.
In einer weiteren Ausführungsform sind zwei erste und zwei zweite Seitenwände vorgesehen. Somit ergibt sich eine im Wesentlichen rechteckige Konfiguration für das vergrabene Emittergebiet, so dass im Wesentlichen bestehende Entwürfe für konventionelle SOI-Bauelemente mit entsprechenden Isoliergräben verwendbar sind.
In einer weiteren Ausführungsform ist jeder der ersten und zweiten streifenförmigen Bereiche jeweils mit der ersten und der zweiten Seitenwand in Kontakt. Auf Grund dieser Struktur lässt sich eine hohe Flächenausnutzung des vergrabenen Elektrodengebiets erreichen, da auf Grund der speziellen Dotierung der Seitenwände auch bei gleichzeitigem Kontakt durch jeweils einen ersten und einen zweiten Bereich dennoch eine geeignete elektrische Verbindung erreicht wird.
In einer weiteren Ausführungsform weist die Isolationsstruktur vier im Wesentlichen rechtwinklig angeordnete Seitenwände auf und die ersten und die zweiten streifenförmigen Bereiche sind parallel zueinander und parallel zu einer Diagonalen einer durch die Seitenwände definierten Grundfläche angeordnet. Mit dieser Gestaltung lässt sich eine konventionelle Isolationsgrabenstruktur verwirklichen, wobei die entsprechend diagonal angeordneten streifenförmigen Bereiche eine optimale Ausnutzung der zur Verfügung stehenden Fläche bei gleichzeitig entsprechender elektrischer Kontaktierung ermöglichen.
In einer vorteilhaften Ausbildung repräsentiert das Bauelement einen IGBT. In einer weiteren Ausführungsform repräsentiert das Bauelement eine Diode.
Die Erfindung wird anhand von Ausführungsbeispielen mit zwei Halbleiterscheiben unter Zuhilfenahme von Figuren erläutert und ergänzt.
Figur 1 ist eine Schnittdarstellung einer bekannten diskreten IGBT- Struktur, bei welcher der Rückseitenemitter aus n-dotierten Inselgebieten aufgebaut ist, die innerhalb eines hoch-p-dotierten Gebietes größeren Flächenanteils liegen.
Figur 2 ist eine IGBT-Struktur mit einem in regelmäßig alternierende hoch-n-dotierte und hoch-p-dotierte Gebiete aufgeteilten Emitter;
Figur 3 ist eine Kontaktierung eines im Volumen einer SOI-Scheibe liegenden Emitters, der n+- und p+-Gebiete gemäß der Fig. 2 aufweist, wobei im Hinblick auf den Leitungstyp unterschiedliche Dotierungen an gegenüberliegenden Seitenwänden eines Relationsgrabens gemäß der Erfindung vorgesehen sind.
Figur 4 ist die Aufsicht auf das vergrabene Emittergebiet mit dem Isolationsgraben gemäß der Schnittlinie A-A in Fig. 3.
Es ist darauf hinzuweisen, dass durchgehend in den Figuren gleiche oder ähnliche Komponenten mit jeweils dem gleichen Bezugszeichen belegt sind. Ferner werden entsprechende Komponenten, die mit Bezug zu einer vorhergehenden Figur beschrieben sind, in der weiteren Beschreibung nicht mehr detailliert erläutert.
Figur 1 zeigt ein IGBT-Bauelement, das in einem Si-Substrat 1 mit niedriger n- Dotierung verwirklicht ist. In dem Substrat 1 ist ein schwach p-dotiertes Wannengebiet 5 vorgesehen, in welchem ein stark n-dotiertes Source-Gebiet sowie ein stark p-dotiertes Wannenkontaktgebiet ausgebildet sind. Eine Gateisolationsschicht 3 ist über dem Wannengebiet 5 und dem Substrat 1 ausgebildet, woran sich eine Gateelektrode 4 aus Polysilizium anschließt. An der Rückseite des Substrats 1 ist ein kontinuierlich ausgebildetes p-dotiertes Rückseitenemittergebiet 21 vorgesehen, in welchem n+-dotierte Inselgebiete 22 ausgebildet sind.
Figur 2 zeigt ein IGBT-Bauelement, das ebenfalls in einem Siliziumsubstrat 1 hergestellt ist, das zur Herstellung eines SOI-Substrats gemäß der vorliegenden Erfindung verwendet werden kann, wobei streifenformige Bereiche 31 und 32 mit zueinander inverser Dotierung an der Rückseite des Substrats 1 ein entsprechendes Elektrodengebiet bilden. Figur 3 zeigt den Aufbau eines SOI-Bauelements gemäß der vorliegenden Erfindung, in der ein aus den streifenförmigen Bereichen 31 und 32 aufgebautes Elektrodengebiet angrenzend zu einer vergrabenen Isolationsschicht 42 angeordnet ist. Die Isolationsschicht 42 ist über einem Substrat 41 ausgebildet, das in Form eines Siliziumsubstrats oder ähnlichem vorgesehen sein kann. Ferner weist das Bauelement einen Isolationsgraben 43 auf, der ein vertikales Driftgebiet 46 definiert, das beispielsweise einem schwach dotierten Siliziumgebiet in dem Substrat, etwa dem Siliziumsubstrat aus den Fig. 1 und 2 entsprechen kann. An einander zugewandten aber gegenüberliegenden Seitenwänden des Isolationsgrabens 43 sind entsprechende Seitenwanddotiertungen 44, 45 ausgebildet, die sich in ihrer Dotierungsart unterscheiden und damit einen zueinander inversen Leitfähigkeitstyp repräsentieren.
Bei der Integration eines Bauelements mit vertikaler Driftzone, etwa eines IGBTs, in eine SOI-Scheibe, wobei sich die Emitterstruktur, d. h. die streifenförmigen Bereiche 31 und 32 im Scheibenvolumen befinden, werden diese zunächst streifenförmig in die Oberfläche einer ersten niedrig n-dotierten Siliziumscheibe eingebracht, wie dies beispielsweise in Fig. 2 für das Substrat 1 gezeigt ist. Danach kann das Substrat 41 mit der darauf hergestellten Isolationsschicht 42, die beispielsweise als Oxidschicht vorgesehen ist, mit der Halbleiterscheibe 1 , die die Emitterstrukturen 31 und 32 trägt, verbunden werden. Danach wird der Scheibenverbund von der ersten Siliziumscheibe 1 aus auf das erforderliche Maß abgedünnt und poliert. Danach folgen alle weiteren Schritte zum Aufbau der integrierten Schaltung, wie sie bei einer SOI-Scheibe üblich sind, worin auch die Herstellung der Isoliergräben 43 eingeschlossen ist. Dabei werden auch entsprechende Strukturen zur Ausbildung eines IGBTs, wie dies beispielsweise in den Fig. 1 und 2 dargestellt ist, also das schwach p-dotierte Wannengebiet 5, das stark n-dotierte Sourcegebiet 6, das stark p-dotierte Wannenkontaktgebiet 7, die Gate- Isolationsschicht 3 und das Gätepolysilizium 4, wie bei- den Fig. 1 und 2 gezeigt, hergestellt. Der elektrische Anschluss der n+ und p+ Streifen 31 und 32 erfolgt durch die unterschiedlich dotierten Seitenwanddotierungsgebiete 44 und 45 des Isolationsgrabens 43, wie dies in Fig. 3 gezeigt ist. Wenn die Emitterstreifen 31 und 32 in geeigneter Weise diagonal ausgeführt und die Isolationsgräben jeweils mit einer auf beiden Seiten des Grabens hinsichtlich des Leitungstyps unterschiedlichen Seitenwanddotierung versehen sind, lässt sich eine hohe Flächenausnutzung erreichen, wobei die Emitterstreifen 31 und 32 über die jeweiligen Seitenwanddotierungsgebiete 44 und 45 von der Oberfläche des Bauelements her elektrisch kontaktiert sind. In dieser Weise sind die Streifen 31 und 32 jeweils auf einer Seite mit einem entsprechenden Seitenwanddotierungsgebiet 44 bzw. 45 des Isolationsgrabens 43, d. h. mit einem Bereich des gleichen Leitungstyps kontaktiert. Figur 4 zeigt eine entsprechende flächenoptimierte Ausgestaltung mit im Wesentlichen rechtwinkligen Aufbau des Isolationsgrabens 43 und einer durch den Isolationsgraben definierten rechtwinkligen Grundfläche, in der die streifenförmigen Bereiche 31 und 32 im Wesentlichen parallel zu einer Diagonale dieses Grundgebiets angeordnet sind. Würde man die Streifen 31 und 32 bei gleicher Seitenwanddotierung, wie sie in der Figur gezeigt ist, von links oben nach rechts unten führen, so wäre die Hälfte der Streifen nicht angeschlossen.
Das in den Figuren 2 bis 4 gezeigte SOI-Bauelement, das in dieser Ausführungsform eine IGBT-Struktur repräsentiert, kann auf Grund der verbesserten Emittergestaltung in Smart-Power-Schaltkreisen auf SOI-Scheiben implementiert werden. Auf Grund der vertikalen Ausrichtung der Driftzone 46 kann bei gegebenem Bauelemente- Durchgangswiderstand ein wesentlich geringerer Flächenbedarf realisiert werden.
In einer weiteren Ausführungsform ist ein in SOI-scheibenintegrationsfähiges Leistungsbauelement beschrieben, bei welchem ein Ladungsträger emittierendes zusammenhängendes Elektrodengebiet angrenzend an eine vertikale Driftzone vorgesehen ist, das aus streifenförmigen Bereichen unterschiedlichen Leitungstyps zusammengesetzt ist und das sich im Volumen der aktiven Halbleiterschicht an die isolierende Schicht der SOI-Anordnung angrenzend befindet, wobei diese Bereiche eine elektrische Verbindung zu Kontakten auf der Oberfläche besitzen.
Das Bauelement zeichnet sich dadurch aus, dass der elektrische Anschluss der hinsichtlich des Leitungstyps unterschiedlich dotierten streifenförmigen Bereiche von der Oberfläche der Scheibe her durch entsprechend unterschiedliche
Seitenwanddotierung des Isolationsgrabens vorgenommen ist, wobei die elektrische Leitung so hergestellt ist, dass die beiden gegenüberliegenden Seitenwände eines Grabenabschnitts so dotiert sind, dass die eine Seite den entgegen gesetzten Leitungstyp der anderen Seite aufweist und die streifenförmigen Bereiche des Bauelements so ausgerichtet sind, dass jeder der Bereiche an einer Seite an das
Isolationsgrabengebiet des gleichen Leitungstyps anschließt und an der anderen Seite auf das Gebiet des entgegen gesetzten Leitungstyps trifft. Vorteilhaft handelt es sich dabei um einen IGBT, wobei die streifenförmigen Bereiche des vergrabenen Emitters diagonal zu dem rechteckig bzw. rechtwinklig verlaufenden Isolationsgraben liegen und von den Seitenwanddotiergebieten mit den entsprechenden gegenseitigen Abgrenzungen längs des Isolationsgrabens kontaktiert sind.
In einer weiteren Ausführungsform handelt es sich bei dem Leitungsbauelement um eine Diode.
Einige Bezugszeichen.
Vertikales Driftgebiet 46, Driftzone 46 Gatepolysilizium 4
Isolationsschicht 3 stark p-dotiertes Wannenkontaktgebiet 7 n-dotierte Sourcegebiet 6 streifenformige Bereiche 31 und 32 Isolationsgrabens 43

Claims

Ansprüche:
1. SOI-Bauelement mit einem Isolationsgraben (43), der eine vertikale Driftzone (46) definiert, einer vergrabenen Isolierschicht (42), bis zu der sich der Isolationsgraben (43) erstreckt, einem Ladungsträger emittierenden Elektrodengebiet (31 ,32), das angrenzend zur Isolierschicht (42) ausgebildet ist und mit der Driftzone (46) in Kontakt ist, wobei das Elektrodengebiet (31 ,32) erste streifenformige Bereiche (31) mit einer ersten Dotierungsart und zweite streifenformige Bereiche (32) mit einer zweiten zur ersten inversen Dotierungsart aufweist, einer ersten Seitenwanddotierung (44) der ersten Dotierungsart die an einer ersten Seitenwand des Isolationsgrabens (43) vorgesehen ist, einer zweiten Seitenwanddotierung (45) der zweiten Dotierungsart, die an einer zweiten Seitenwand des Isolationsgrabens (43) vorgesehen ist, - wobei die ersten streifenförmigen Bereiche (31) mit der ersten Seitenwanddotierung (44) und die zweiten streifenförmigen Bereiche (32) mit der zweiten Seitenwanddotierung (45) in Kontakt sind.
2. SOI-Bauelement nach Anspruch 1 , wobei die ersten und zweiten streifenförmigen Bereiche ein zusammenhängendes Gebiet bilden.
3. SOI-Bauelement nach Anspruch 2, wobei der Isolationsgraben die erste Seitenwand und die zweite Seitenwand einander zugewandt und im Wesentlichen parallel zueinander sind.
4. SOI-Bauelement nach Anspruch 3 wobei zwei erste und zwei zweite Seitenwände vorgesehen sind.
5. SOI-Bauelement nach Anspruch 1 wobei jeder der ersten und zweiten streifenförmigen Bereiche jeweils mit der ersten und der zweiten Seitenwand in Kontakt ist.
6. SOI-Bauelement nach Anspruch 5, wobei der Isolationsgraben vier im wesentlichen rechwinklig angeordnete Seitenwände aufweist und die ersten und zweiten streifenförmigen Bereiche parallel zueinander und zu einer Diagonalen einer durch die Seitenwände definierten Grundfläche verlaufen.
7. SOI-Bauelement nach mindestens einem der Ansprüche 1 bis 6, wobei das Bauelement einen IGBT umfasst.
8. SOI-Bauelement nach mindestens einem der Ansprüche 1 bis 6, wobei das Bauelement eine Diode umfasst.
PCT/DE2005/001036 2004-06-11 2005-06-10 Soi vertikales bipolares leistungsbauelement WO2005122271A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05759586A EP1766687A1 (de) 2004-06-11 2005-06-10 Soi vertikales bipolares leistungsbauelement
US11/629,022 US7989921B2 (en) 2004-06-11 2005-06-10 Soi vertical bipolar power component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004028474A DE102004028474B4 (de) 2004-06-11 2004-06-11 Integriertes Bauelement in einer SOI-Scheibe
DE102004028474.1 2004-06-11

Publications (1)

Publication Number Publication Date
WO2005122271A1 true WO2005122271A1 (de) 2005-12-22

Family

ID=34981646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001036 WO2005122271A1 (de) 2004-06-11 2005-06-10 Soi vertikales bipolares leistungsbauelement

Country Status (5)

Country Link
US (1) US7989921B2 (de)
EP (1) EP1766687A1 (de)
CN (1) CN101002329A (de)
DE (1) DE102004028474B4 (de)
WO (1) WO2005122271A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759942B2 (en) * 2009-05-22 2014-06-24 X-Fab Semiconductor Foundries Ag Semiconductor device comprising an isolation trench including semiconductor islands
US8604513B2 (en) * 2009-09-30 2013-12-10 Denso Corporation Semiconductor device having SOI substrate
CN101719503B (zh) * 2009-11-10 2012-07-04 上海宏力半导体制造有限公司 一种共电极薄soi纵向双极型晶体管器件及其制造方法
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN103066104B (zh) * 2012-12-28 2015-11-18 上海贝岭股份有限公司 具有终端保护结构的半导体功率器件
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
CN103681881A (zh) * 2013-12-18 2014-03-26 无锡中微晶园电子有限公司 高可靠可堆叠高速soi二极管
CN105895632A (zh) * 2014-09-05 2016-08-24 上海硅通半导体技术有限公司 一种晶圆结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338312A2 (de) * 1988-04-01 1989-10-25 Hitachi, Ltd. Bipolarer Transistor mit isolierter Steuerelektrode
US5378920A (en) * 1987-02-26 1995-01-03 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
EP0721211A2 (de) * 1988-02-08 1996-07-10 Kabushiki Kaisha Toshiba Halbleiteranordnung und Verfahren zu ihrer Herstellung
US6191456B1 (en) * 1998-06-26 2001-02-20 Siemens Aktiengesellschaft Lateral IGBT in an SOI configuration and method for its fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851857A (en) * 1996-09-04 1998-12-22 Ixys Corporation High voltage power MOS device
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7364962B1 (en) * 2004-02-02 2008-04-29 Advanced Micro Devices, Inc. Shallow trench isolation process utilizing differential liners

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378920A (en) * 1987-02-26 1995-01-03 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
EP0721211A2 (de) * 1988-02-08 1996-07-10 Kabushiki Kaisha Toshiba Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0338312A2 (de) * 1988-04-01 1989-10-25 Hitachi, Ltd. Bipolarer Transistor mit isolierter Steuerelektrode
US6191456B1 (en) * 1998-06-26 2001-02-20 Siemens Aktiengesellschaft Lateral IGBT in an SOI configuration and method for its fabrication

Also Published As

Publication number Publication date
DE102004028474A1 (de) 2006-01-05
CN101002329A (zh) 2007-07-18
US7989921B2 (en) 2011-08-02
US20080290366A1 (en) 2008-11-27
EP1766687A1 (de) 2007-03-28
DE102004028474B4 (de) 2009-04-09

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005024684B4 (de) Halbleitervorrichtung
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
WO2005122271A1 (de) Soi vertikales bipolares leistungsbauelement
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002823T5 (de) Bipolartransistor mit isoliertem Gate
DE102018203693A1 (de) Halbleitervorrichtung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
EP1181712A2 (de) Niederohmiges vdmos-halbleiterbauelement
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005759586

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WD Withdrawal of designations after international publication

Designated state(s): DE

WWE Wipo information: entry into national phase

Ref document number: 200580026898.9

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005759586

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11629022

Country of ref document: US