CN103681881A - 高可靠可堆叠高速soi二极管 - Google Patents
高可靠可堆叠高速soi二极管 Download PDFInfo
- Publication number
- CN103681881A CN103681881A CN201310699798.9A CN201310699798A CN103681881A CN 103681881 A CN103681881 A CN 103681881A CN 201310699798 A CN201310699798 A CN 201310699798A CN 103681881 A CN103681881 A CN 103681881A
- Authority
- CN
- China
- Prior art keywords
- layer
- soi
- groove
- soi substrate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种高可靠可堆叠高速SOI二极管，包括SOI基底；其特征是：在所述SOI基底上部Si层设置第一导电类型掺杂区，第一导电类型掺杂区由SOI基底上表面向SOI基底中部的SiO2层延伸；在所述SOI基底的上表面设置第一导电类型外延层，在第一导电类型外延层上设置环状沟槽，沟槽由第一导电类型外延层的上表面延伸至SOI基底中部的SiO2层，在沟槽内填充多晶硅，在沟槽的侧壁与多晶硅之间设置第一氧化硅层；在所述沟槽的上表面分别设置第二氧化硅层；在所述沟槽两侧的第一导电类型外延层和SOI基底上设置第一导电类型掺杂区，在第一导电类型外延层的上部设置第二导电类型掺杂区。本发明克服现有SOI二极管在频率和耐压方面的缺点，实现高速高可靠SOI二极管。
Description
技术领域
本发明涉及一种高可靠可堆叠高速SOI二极管，属于半导体技术领域。
背景技术
随着微电子技术的发展，SOI器件得到广泛的使用。由于SOI技术具有的低功耗、抗辐照、抗闩锁等特性的优点，SOI技术已逐渐成为制造高速，低功耗、高可靠性集成电路的主流技术，其中SOI二极管的使用也越来越受到重视。随着射频和光电等领域中SOI二极管的使用，常规SOI二极管的结构得到不断地更新。原有结构的SOI二极管，可耐压水平不足，暗电流大，结电容大，响应时间长，灵敏度也不足，而如何满足高速，高可靠二极管的需求，是本发明的考虑方面。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高可靠可堆叠高速SOI二极管，克服现有SOI二极管在频率和耐压方面的缺点，实现高速高可靠SOI二极管。
按照本发明提供的技术方案，所述高可靠可堆叠高速SOI二极管，包括SOI基底，SOI基底包括Si/SiO2/Si三层结构；其特征是：在所述SOI基底上部的Si层设置第一导电类型掺杂区，第一导电类型掺杂区由SOI基底上部Si层的上表面向SOI基底中部的SiO2层延伸，并且第一导电类型掺杂区的厚度小于或等于SOI基底上部Si层的厚度；在所述SOI基底的上表面设置第一导电类型外延层，在第一导电类型外延层上设置环状沟槽，沟槽由第一导电类型外延层的上表面延伸至SOI基底中部的SiO2层，在沟槽内填充多晶硅，在沟槽的侧壁与多晶硅之间设置第一氧化硅层；在所述沟槽的上表面分别设置第二氧化硅层，第二氧化硅层覆盖住沟槽的上表面、并且与第一氧化硅层连接；在所述沟槽两侧的第一导电类型外延层和SOI基底上设置第一导电类型掺杂区，在第一导电类型外延层的上部设置第二导电类型掺杂区。
所述SOI基底上部Si层的厚度为0.2～1μm，SOI基底中部SiO2层的厚度为0.2～1.5μm。
所述第一导电类型掺杂区的掺杂浓度大于1×1020cm－ 3。
所述第一导电类型外延层的掺杂浓度小于5×1014cm－ 3。
所述第二导电类型掺杂区的掺杂浓度大于1×1019cm－ 3。
本发明具有以下优点：（1）本发明所述高可靠可堆叠高速SOI二极管可以与现有SOI工艺兼容，通过埋层外延、沟槽隔离的结构实现了高可靠高速SOI 二极管效果；可以采用常规工艺，操作简单，对生产影响小；（2）本发明在结构上设置了低掺杂的N-外延层，相比传统的二极管可以降低反向暗电流，提高耐压，此外该低摻杂区在位于上下高摻杂区间比传统二极管存在增大的电场，可以使载流子快速流走，从而提高响应速度；（3）本发明在沟槽两侧的摻杂和SOI基底上的摻杂可降低二极管寄生电阻，减少延迟。
附图说明
图1～图9为本发明所述二极管的制造工艺流程图。
图1为SOI基底的示意图。
图2为得到N+掺杂区的示意图。
图3为得到硅外延层的示意图。
图4为得到第三氧化硅层和氮化硅层的示意图。
图5为在氮化硅层上得到沟槽窗口的示意图。
图6为得到沟槽的示意图。
图7为得到N-外延层的示意图。
图8为沟槽中填充多晶硅及平坦化处理后的示意图。
图9为得到所述二极管的示意图。
图中的序号为：SOI基底1、N+掺杂区2、N-外延层3、沟槽4、第一氧化硅层5、多晶硅6、第二氧化硅层7、P+掺杂区8。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图9所示：本发明所述高可靠可堆叠高速SOI二极管包括SOI基底1，SOI基底1包括Si/SiO2/Si三层结构，在SOI基底1上部的Si层设置N+掺杂区2，N+掺杂区2由SOI基底1上部Si层的上表面向SOI基底1中部的SiO2层延伸，并且N+掺杂区2的厚度小于或等于SOI基底1上部Si层的厚度；在所述SOI基底1的上表面设置N-外延层3，在N-外延层3上设置环状沟槽4，沟槽4由N-外延层3的上表面延伸至SOI基底1中部的SiO2层，在沟槽4内填充多晶硅6，在沟槽4的侧壁与多晶硅6之间设置第一氧化硅层5；在所述沟槽4的上表面分别设置第二氧化硅层7，第二氧化硅层7覆盖住沟槽4的上表面、并且与第一氧化硅层5连接；在所述沟槽4两侧的N-外延层3和SOI基底1上设置N+掺杂区2，在N-外延层3的上部设置P+掺杂区8；
所述SOI基底1上部Si层的厚度为0.2～1μm，SOI基底1中部SiO2层的厚度为0.2～1.5μm；
所述N+掺杂区2的掺杂浓度大于1×1020cm－ 3；所述N-外延层3的掺杂浓度小于5×1014cm－ 3；所述P+掺杂区8的掺杂浓度大于1×1019cm－ 3。
上述高可靠可堆叠高速SOI二极管的制造工艺，包括以下步骤：
（1）如图1所示，提供SOI基底1，SOI基底1包括Si/SiO2/Si三层结构，SOI基底1上部Si层的厚度为0.2～1μm，SOI基底1中部SiO2层的厚度为0.2～1.5μm；
（2）如图2所示，采用常规光刻腐蚀方式处理在SOI基底1上部Si层的上表面掺杂N型导电离子，得到N+掺杂区，掺杂浓度大于1×1020cm－ 3；
（3）如图3所示，在SOI基底1上表面进行外延，得到硅外延层3a，硅外延层3a的厚度为1～10μm，硅外延层3a掺杂N型导电离子，掺杂浓度小于5×1014cm－ 3；
（4）如图4所示，在上述硅外延层3a上表面氧化得到厚度为200～500Å的第三氧化硅层4a，再在第三氧化硅层4a上表面生长得到厚度为1000～2000Å的氮化硅层4b；
（5）如图5所示，采用常规光刻腐蚀工艺在氮化硅层4b和氧化硅层4b上开出沟槽窗口；
（6）如图6所示，在步骤（5）处理后的氮化硅层4b上表面淀积得到厚度为0.5～1μm的第四氧化硅层6a，再由沟槽开口进行光刻腐蚀，得到沟槽4；
（7）如图7所示，湿法清洗去除第四氧化硅层6a层次，对硅外延层3a、第三氧化硅层4a、氮化硅层4b掺杂N型导电离子，然后清洗去除第三氧化硅层4a、氮化硅层4b，得到N-外延层3；
（8）如图8所示，用常规方法在沟槽4的侧壁形成第一氧化硅层5，再在沟槽4中填充多晶硅6，平坦化处理后在沟槽4的上表面形成第二氧化硅层7，从而形成二极管间的隔离；
（9）如图9所示，在N-外延层3的上表面通过光刻掩蔽，使用P型导电离子进行掺杂，掺杂浓度大于1×1020cm－ 3，形成P+掺杂区8，形成第二导电电极区。
Claims (5)
1.一种高可靠可堆叠高速SOI二极管，包括SOI基底，SOI基底包括Si/SiO2/Si三层结构；其特征是：在所述SOI基底上部的Si层设置第一导电类型掺杂区，第一导电类型掺杂区由SOI基底上部Si层的上表面向SOI基底中部的SiO2层延伸，并且第一导电类型掺杂区的厚度小于或等于SOI基底上部Si层的厚度；在所述SOI基底的上表面设置第一导电类型外延层，在第一导电类型外延层上设置环状沟槽，沟槽由第一导电类型外延层的上表面延伸至SOI基底中部的SiO2层，在沟槽内填充多晶硅，在沟槽的侧壁与多晶硅之间设置第一氧化硅层；在所述沟槽的上表面分别设置第二氧化硅层，第二氧化硅层覆盖住沟槽的上表面、并且与第一氧化硅层连接；在所述沟槽两侧的第一导电类型外延层和SOI基底上设置第一导电类型掺杂区，在第一导电类型外延层的上部设置第二导电类型掺杂区。
2.如权利要求1所述的高可靠可堆叠高速SOI二极管，其特征是：所述SOI基底上部Si层的厚度为0.2～1μm，SOI基底中部SiO2层的厚度为0.2～1.5μm。
3.如权利要求1所述的高可靠可堆叠高速SOI二极管，其特征是：所述第一导电类型掺杂区的掺杂浓度大于1×1020cm－3。
4.如权利要求1所述的高可靠可堆叠高速SOI二极管，其特征是：所述第一导电类型外延层的掺杂浓度小于5×1014cm－3。
5.如权利要求1所述的高可靠可堆叠高速SOI二极管，其特征是：所述第二导电类型掺杂区的掺杂浓度大于1×1019cm－3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310699798.9A CN103681881A (zh) | 2013-12-18 | 2013-12-18 | 高可靠可堆叠高速soi二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310699798.9A CN103681881A (zh) | 2013-12-18 | 2013-12-18 | 高可靠可堆叠高速soi二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681881A true CN103681881A (zh) | 2014-03-26 |
Family
ID=50318810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310699798.9A Pending CN103681881A (zh) | 2013-12-18 | 2013-12-18 | 高可靠可堆叠高速soi二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681881A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297662B2 (en) | 2015-12-22 | 2019-05-21 | Hangzhou Silan Microelectronics Co., Ltd. | Dielectrically isolated semiconductor device and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050110116A1 (en) * | 2003-11-25 | 2005-05-26 | Denso Corporation | Semiconductor device having SOI construction |
| US20050133081A1 (en) * | 2003-11-25 | 2005-06-23 | Ixys Corporation | Photo voltaic solar cells integrated with mosfet |
| CN101002329A (zh) * | 2004-06-11 | 2007-07-18 | X-Fab半导体制造股份公司 | Soi垂直的双极型功率器件 |
| JP2009054757A (ja) * | 2007-08-27 | 2009-03-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
-
2013
- 2013-12-18 CN CN201310699798.9A patent/CN103681881A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050110116A1 (en) * | 2003-11-25 | 2005-05-26 | Denso Corporation | Semiconductor device having SOI construction |
| US20050133081A1 (en) * | 2003-11-25 | 2005-06-23 | Ixys Corporation | Photo voltaic solar cells integrated with mosfet |
| CN101002329A (zh) * | 2004-06-11 | 2007-07-18 | X-Fab半导体制造股份公司 | Soi垂直的双极型功率器件 |
| JP2009054757A (ja) * | 2007-08-27 | 2009-03-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297662B2 (en) | 2015-12-22 | 2019-05-21 | Hangzhou Silan Microelectronics Co., Ltd. | Dielectrically isolated semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468326B (zh) | 接触电极制造方法和半导体器件 | |
| CN104992976A (zh) | 一种vdmos器件及其制造方法 | |
| CN103094121B (zh) | 一种用于制造半导体器件的方法 | |
| CN103022006B (zh) | 一种基于外延技术的三维集成功率半导体及其制作方法 | |
| US20160087068A1 (en) | Lateral bipolar transistor with base extension region | |
| CN103579275A (zh) | 一种半浮栅感光器件的制造方法 | |
| CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN103594477B (zh) | 一种半导体感光器件及其制造方法 | |
| CN107369680A (zh) | 一种具有深槽隔离结构的tvs及其制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN101764101B (zh) | Bcd集成工艺 | |
| CN102201425B (zh) | Cmos图像传感器制作方法 | |
| CN102347367B (zh) | 一种基于部分耗尽型soi工艺的抗辐射mos器件结构 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN103681881A (zh) | 高可靠可堆叠高速soi二极管 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN104332481B (zh) | 图像传感器及其形成方法 | |
| CN104637959A (zh) | 半导体感光器件及其制造方法 | |
| CN102916047B (zh) | 一种利用埋氧腐蚀技术的soi体接触结构及形成方法 | |
| CN209626228U (zh) | 一种削减光罩层数的半导体功率器件 | |
| CN108269843A (zh) | 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法 | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN204102906U (zh) | 一种双多晶硅功率mos管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |
|
| RJ01 | Rejection of invention patent application after publication |