CN104332481B - 图像传感器及其形成方法 - Google Patents
图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN104332481B CN104332481B CN201410487255.5A CN201410487255A CN104332481B CN 104332481 B CN104332481 B CN 104332481B CN 201410487255 A CN201410487255 A CN 201410487255A CN 104332481 B CN104332481 B CN 104332481B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- imaging sensor
- groove
- sensor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种图像传感器及其形成方法，所述图像传感器包括：半导体衬底；位于所述半导体衬底内的浅沟槽隔离结构；位于所述浅沟槽隔离结构两侧的半导体衬底内的光电二极管；位于所述浅沟槽隔离结构内的凹槽，所述凹槽侧壁暴露出部分半导体衬底；位于所述凹槽内的栅极结构，所述栅极结构侧壁位于所述凹槽的侧壁表面。上述图像传感器的填充因子得到提高。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器及其形成方法。
背景技术
图像传感器是将光学图像信号转换为电信号的半导体器件。以图像传感器作为关键零部件的产品成为当前以及未来业界关注的对象，吸引着众多厂商投入。以产品类别区分，图像传感器产品主要分为电荷耦合图像传感器(Charge-coupled Device imagesensor，简称CCD图像传感器)、互补型金属氧化物图像传感器(Complementary MetalOxide Semiconductor image sensor，简称CMOS传感器)。CMOS图像传感器是一种快速发展的固态图像传感器，由于CMOS图像传感器中的图像传感器部分和控制电路部分集成于同一芯片中，因此CMOS图像传感器的体积小、功耗低、价格低廉，相较于传统的CCD(电荷耦合)图像传感器更具优势，也更易普及。
请参考图1，图1是现有的4T结构的CMOS图像传感器的电路结构示意图，包括：传输晶体管M1、复位晶体管M2、源跟随晶体管M3、行选通晶体管M4。所述4T结构图像传感器的工作原理为：传输晶体管M1用来将感光二极管PD的光生电荷传输到浮置扩散区FD，复位晶体管M2用来对浮置扩散区FD复位，源跟随晶体管M3用来将浮置扩散区FD的电信号放大输出。其工作过程包括：由复位信号R控制复位晶体管M2开启，将浮置扩散区FD置为高电位；然后关断复位晶体管M2，并由传输信号T控制打开传输晶体管M1，将感光二极管PD中的光生电荷传输到浮置扩散区FD，使浮置扩散区FD产生压降，这个压降通过源跟随晶体管M3在行选通晶体管M4的输出端out输出，该输出的压降即为输出信号。
现有的图像传感器的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种图像传感器及其形成方法，提高图像传感器的性能。
为解决上述问题，本发明提供一种图像传感器，包括：半导体衬底；位于所述半导体衬底内的浅沟槽隔离结构；位于所述浅沟槽隔离结构两侧的半导体衬底内的光电二极管；位于所述浅沟槽隔离结构内的凹槽，所述凹槽侧壁暴露出部分半导体衬底；位于所述凹槽内的栅极结构，所述栅极结构侧壁位于所述凹槽的侧壁表面。
可选的，所述半导体衬底包括若干像素单元，所述每一像素单元分别包含有光电二极管，所述浅沟槽隔离结构隔离不同像素单元的光电二极管。
可选的，所述像素单元还分别包括：传输晶体管；相邻像素单元的两个传输晶体管共享所述栅极结构。
可选的，所述图像传感器还包括：位于栅极结构的底部与半导体衬底之间的隔离层。
可选的，所述隔离层为绝缘介质层。
可选的，所述绝缘介质层的材料为氧化硅、氮化硅、氮氧化硅或碳氧化硅。
可选的，所述隔离层的厚度大于
可选的，所述隔离层为半导体掺杂层。
可选的，所述光电二极管包括N型掺杂层；所述隔离层为P型掺杂层。
可选的，所述隔离层内的掺杂离子浓度大于1E18atom/cm3。
可选的，所述栅极结构的顶部宽度大于浅沟槽隔离结构的顶部宽度。
可选的，部分栅极结构位于半导体衬底的顶部表面，所述栅极结构与一侧的半导体衬底顶部表面的重叠部分的宽度为0.05μm～0.5μm。
可选的，所述栅极结构包括：栅介质层和位于所述栅介质层表面的栅极。
可选的，还包括：位于光电二极管的N型掺杂层表面的P型钉扎层。
为解决上述问题，本发明的技术方案还提供一种采用上述图像传感器的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成浅沟槽隔离结构；在所述浅沟槽隔离结构两侧形成光电二极管；刻蚀去除部分浅沟槽隔离结构，形成凹槽，所述凹槽侧壁暴露出部分半导体衬底；在所述凹槽内形成栅极结构，所述栅极结构侧壁位于所述凹槽的侧壁表面。
可选的，在形成所述浅沟槽隔离结构之后、形成凹槽之前形成所述光电二极管，或者在形成所述栅极结构之后形成所述光电二极管。
可选的，还包括：在形成栅极结构前，于凹槽底部形成隔离层。
可选的，形成所述浅沟槽隔离结构的方法包括：在所述半导体衬底内形成沟槽；在所述沟槽内填充绝缘材料层，形成所述浅沟槽隔离结构。
可选的，形成所述凹槽的方法包括：在所述半导体衬底上形成具有开口的掩膜层，所述开口暴露出相邻光电二极管之间的部分浅沟槽隔离结构的表面；以所述掩膜层为掩膜，刻蚀所述浅沟槽隔离结构，去除开口下方的绝缘材料层，形成所述凹槽。
可选的，所述隔离层为绝缘介质层。
可选的，所述绝缘介质层的材料为氧化硅、氮化硅、氮氧化硅或碳氧化硅。
可选的，所述隔离层的厚度大于
可选的，所述隔离层的形成方法包括：去除开口下方的部分厚度绝缘材料层，形成所述凹槽，所述凹槽底部与半导体衬底之间具有部分剩余的绝缘材料层，所述凹槽底部的剩余的绝缘材料层作为隔离层。
可选的，所述隔离层为半导体掺杂层。
可选的，所述光电二极管包括N型掺杂层，所述隔离层为P型掺杂层。
可选的，所述隔离层内的掺杂离子浓度大于1E18atom/cm3。
可选的，所述隔离层的形成方法包括：去除开口下方的绝缘材料层，暴露出凹槽侧壁以及底部的半导体衬底后，对所述凹槽底部的半导体衬底进行离子注入，在凹槽底部形成半导体掺杂层。
可选的，所述隔离层的形成方法包括：在形成所述浅沟槽隔离结构之后，对所述浅沟槽隔离结构底部的部分半导体衬底进行离子注入，形成所述隔离层；然后再刻蚀所述隔离层上方的浅沟槽隔离结构，形成凹槽。
可选的，所述栅极结构的形成方法包括：在凹槽内壁表面、半导体衬底表面形成栅介质材料层和位于所述栅介质材料层表面且填充满所述凹槽的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜，对所述栅极材料层进行图形化，形成栅极结构。
可选的，所述栅极结构的顶部宽度大于浅沟槽隔离结构的顶部宽度。
可选的，部分栅极结构位于半导体衬底的顶部表面，所述栅极结构与一侧的半导体衬底顶部表面的重叠部分的宽度为0.05μm～0.5μm。
可选的，还包括，形成所述栅极结构之后，在所述栅极结构两侧的光电二极管的N型掺杂层表面形成P型钉扎层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的图像传感器包括：浅沟槽隔离结构、位于浅沟槽隔离结构两侧的光电二极管、位于所述浅沟槽隔离结构内的凹槽以及位于所述凹槽内的栅极结构。所述栅极结构的侧壁位于凹槽侧壁的半导体衬底表面，使得所述栅极结构侧壁与光电二极管之间的部分半导体衬底区域成为传输晶体管的沟道区域。并且，所述传输晶体管的沟道区域位于半导体衬底内部，不占据像素单元的表面面积，从而可以减少图像传感器中传输晶体管占据的像素面积，从而在不改变像素单元面积的情况下，可以提高光电二极管的光敏面积，进而提高所述图像传感器单元的填充因子，提高最终形成的图像传感器的性能。
进一步的，所述栅极结构底部与半导体衬底之间具有隔离层，在所述栅极结构上施加工作电压时，所述隔离层可以避免栅极结构底部的半导体衬底内形成反型层，从而降低位于栅极结构两侧的沟道区域隔离，所以，所述栅极结构两侧的图像传感器像素单元分别具有各自的传输晶体管的沟道区域。
进一步的，所述栅极结构的顶部表面高于半导体衬底的顶部表面，且部分栅极结构位于半导体衬底的顶部表面上，除了位于栅极结构侧壁处的半导体衬底作为沟道区域之外，半导体衬底顶部表面被覆盖的部分也可以作为所述传输晶体管的沟道区域，从而增加所述栅极结构下方的沟道面积。
进一步的，所述栅极结构与一侧的半导体衬底顶部表面的重叠部分的宽度为0.05μm～0.5μm，可以避免所述栅极结构覆盖过多的光电二极管面积，而影响光电二极管的感光性能。
本发明的技术方案中的图像传感器的形成方法中，在形成浅沟槽隔离结构以及位于所述浅沟槽隔离结构两侧的光电二极管之后，刻蚀所述浅沟槽隔离结构内形成凹槽，然后在所述凹槽内形成栅极结构。所述栅极结构作为传输晶体管的栅极结构，形成于浅沟槽隔离结构内，且被两侧的光电二极管共享，所述传输晶体管的沟道区域位于半导体衬底内部，不占据像素单元的表面面积，从而可以减少图像传感器中传输晶体管占据的像素面积，提高所述图像传感器单元的填充因子，提高最终形成的图像传感器的性能。
进一步的，在所述栅极结构与半导体衬底之间形成隔离层，所述隔离层可以避免栅极结构底部的半导体衬底内形成反型层，从而降低位于栅极结构两侧的沟道区域隔离，所以，所述栅极结构两侧的图像传感器像素单元分别具有各自的传输晶体管的沟道区域。
进一步的，在形成所述栅极结构的过程中，首先在凹槽内壁表面以及半导体衬底表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层，然后对所述栅极材料层进行平坦化，形成位于光电二极管所述栅极结构。在形成所述栅极结构的同时，可以对半导体衬底其他区域上的所述栅极材料层进行图形化，同时形成图像传感器其他晶体管的栅极结构，与现有工艺兼容。
进一步的，所述栅极结构部分位于半导体衬底表面，在形成上述栅极结构的过程中，所述半导体衬底表面的栅介质材料层可以作为刻蚀栅极材料层的刻蚀停止层，及时停止对栅极材料层的刻蚀，避免对凹槽内的栅极材料层造成过刻蚀，影响形成的栅极的表面形貌以及栅极结构两侧的沟道区域的表面质量。
进一步的，在形成所述栅极结构之后，可以对所述栅极结构两侧的光电二极管的N型掺杂层表面进行P型离子注入，形成P型钉扎层。所述栅极结构位于部分光电二极管表面，被覆盖的光电二极管表面无法形成所述P型钉扎层，可以增加所述P型钉扎层与沟道区域下方的P型掺杂的半导体衬底之间的距离，避免沟道区域发生夹断而导致无法传输光电二极管产生的光生载流子。
附图说明
图1是本发明的现有技术的图像传感器的电路结构示意图；
图2至图3是现有的图像传感器的相邻像素单元的光电二极管与传输晶体管的俯视示意图；
图4至图6是本发明的实施例的图像传感器的结构示意图；
图7至图15是本发明的实施例的图像传感器的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有的图像传感器的性能还有待进一步的提高。
请参考图2和图3，分别为现有技术中，位于像素阵列中同一行的相邻像素的光电二极管与传输晶体管的俯视示意图和剖面示意图，图3为沿图2中割线AA’的剖面示意图。
所述图像传感器单元包括半导体衬底10内的光电二极管12、位于光电二极管12一侧的半导体衬底10上的传输晶体管的栅极结构13，以及位于所述栅极结构13另一侧的半导体衬底10内的浮置扩散区14。所述图像传感器的像素单元还包括其他部分，例如：复位晶体管、源跟随晶体管、行选通晶体管等图2中未示出部分。
所述半导体衬底10内形成有浅沟槽隔离结构11，作为相邻光电二极管12之间的隔离结构。
所述光电二极管12作为传输晶体管的源极，而所述浮置扩散区14作为传输晶体管的漏极。
所述传输晶体管的栅极结构13部分位于光电二极管12上，使得所述光电二极管12的受光面积减小，并且，所述传输晶体管占据一定的像素单元面积，使得图像传感器的填充因子(光敏面积与像素单元面积的比例)较低，所述图像传感器的性能还有待进一步的提高。
本发明的实施例中，在相邻光电二极管之间的沟道区域内形成传输晶体管的栅极结构，使得相邻的像素单元的两个光电二极管共享同一个栅极结构相连，从而可以节约栅极结构所占用的像素单元面积，进而提高图像传感器的填充因子，提高图像传感器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图4和图5，分别为本发明的实施例的图像传感器的俯视和剖面示意图。图5为沿图4中割线BB’的剖面示意图。
所述图像传感器包括：半导体衬底100；位于所述半导体衬底100内的浅沟槽隔离结构101；位于所述浅沟槽隔离结构101两侧的光电二极管102；位于所述浅沟槽隔离结构101内凹槽，以及位于所述凹槽内的栅极结构110，所述栅极结构110侧壁位于凹槽的侧壁表面，与半导体衬底100接触。
本实施例中，所述栅极结构110的底部与半导体衬底100之间还具有隔离层200。
所述半导体衬底100可以包括若干像素单元，所述每一像素单元分别包含有光电二极管，所述浅沟槽隔离结构隔离不同像素单元的光电二极管。
本实施例中，以图像传感器中的像素单元阵列中的同一行的两个相邻像素单元作为示例，在本发明的其他实施例中，所述图像传感器包括按照阵列排列的若干图4中的结构。所述图像传感器还包括复位晶体管、复位晶体管、源跟随晶体管、行选通晶体管等其他部分，图4和图5中未示出上述晶体管以及半导体衬底100的其他区域。
所述半导体衬底100用于形成器件结构或芯片电路，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
此外，所述半导体衬底100还能够包括半导体基底、以及通过外延工艺形成于半导体基底表面的外延层，而所述光电二极管、浅沟槽隔离结构形成于所述外延层内部或表面。此外，所述半导体衬底100内具有阱区。
本实施例中，所述半导体衬底100为P型掺杂的单晶硅，所述半导体衬底100内具有P阱。
所述浅沟槽隔离结构101作为相邻光电二极管102之间的隔离结构，所述浅沟槽隔离结构的材料101的材料为氧化硅。
所述光电二极管102能够在受到外界光强激发的情况下，产生光生载流子，即电子。所述光电二极管102位于浅沟槽隔离结构101两侧的半导体衬底100内，且所述光电二极管102与浅沟槽隔离结构101相邻。所述光电二极管102能够通过离子注入工艺形成，而且，通过控制离子注入的能量和浓度，能够控制离子注入的深度和注入范围，从而控制光电二极管102的深度和厚度。本实施例中，所述光电二极管102包括N型掺杂层，所述N型掺杂离子包括磷离子、砷离子或锑离子。
所述浅沟槽隔离结构101内还具有凹槽，所述凹槽侧壁暴露出部分半导体衬底100，所述凹槽内形成有栅极结构110，所述栅极结构110位于相邻的光电二极管102之间。所述栅极结构110包括栅介质层103和位于所述栅介质层103表面的栅极104。所述栅介质层103的材料可以是氧化硅、氮氧化硅等，所述栅极104的材料为多晶硅。所述栅极结构110侧壁位于半导体衬底100表面，使得所述栅极结构110侧壁与光电二极管102之间的部分半导体衬底100区域成为传输晶体管的沟道区域，所述栅极结构110作为图像传感器的传输晶体管的栅极结构。
本实施例中，所述栅极结构110与底部的半导体衬底100之间具有隔离层200，使所述栅极结构110底部与半导体衬底100之间隔离。所述隔离层200可以避免在所述图像传感器的传输晶体管的栅极结构110上施加工作电压的时候，使得所述栅极结构110底部下方的半导体衬底100出现反型层，使所述栅极结构110两侧的沟道区域连通。
本实施例中，所述隔离层200为绝缘介质层，所述绝缘介质层的材料可以为氧化硅、氮化硅、氮氧化硅或碳氧化硅。为了起到足够的隔离作用，所述隔离层200的厚度大于进一步的，为了避免使所述栅极结构110与半导体衬底100之间的接触面积过小，所述隔离层200的厚度小于浅沟槽隔离结构厚度的1/2，具体的，在本发明的一个实施例中，所述浅沟槽隔离结构101的深度为所述隔离层200的厚度大于且小于
在本发明的其他实施例中，所述隔离层200还可以是半导体掺杂层，所述半导体掺杂层可以提高位于栅极结构110底部的半导体衬底100形成反型层的阈值电压，在所述图像传感器工作过程中，施加在栅极结构110上的电压小于该隔离层200发生反型的阈值电压，所以无法使栅极结构110底部的半导体衬底100导通，从而使所述栅极结构110两侧的沟道区域之间断开。本实施例中，所述栅极结构110所在的传输晶体管的载流子为电子，所述隔离层200为P型掺杂的半导体掺杂层，所述隔离层200内的P型掺杂离子可以是B、Ga或In等，所述P型掺杂离子的掺杂浓度大于1E18atom/cm3，阈值电压大于0.7V。
所述图像传感器还包括位于所述浅沟槽隔离结构101两侧的半导体衬底100内的浮置扩散区105，所述栅极结构110部分位于浮置扩散区105与光电二极管102之间。所述相邻的浮置扩散区105之间可以通过浅沟槽隔离结构、掺杂阱等隔离，与所述栅极结构110一侧的沟道区域连接的部分光电二极管102、浮置扩散区105和栅极结构110形成传输晶体管。
虽然所述栅极结构110两侧的图像传感器像素单元共享同一个栅极结构110，作为各自的传输晶体管的栅极结构，但是由于所述栅极结构110两侧的沟道区域之间有隔离层200隔离，所以，所述栅极结构110两侧的图像传感器像素单元分别具有各自的传输晶体管，光生载流子通过栅极结构110两侧的沟道区域分别进入各自的浮置扩散区105内。
所述栅极结构110的表面可以高于或略低于半导体衬底100的顶部表面，也可以与所述半导体衬底100的顶部表面齐平。本实施例中，所述栅极结构110的顶部表面高于半导体衬底100的顶部表面，且所述栅极结构110的顶部宽度大于浅沟槽隔离结构110的顶部宽度，使得部分栅极结构110位于半导体衬底100的顶部表面上，除了位于栅极结构110侧壁处的半导体衬底100作为沟道区域之外，半导体衬底100顶部表面被覆盖的部分也可以作为所述传输晶体管的沟道区域，从而增加所述栅极结构110下方的沟道面积。所述半导体衬底100顶部表面的栅极结构110可以完全位于光电二极管102表面，也可以部分位于所述光电二极管102表面。并且，在采用刻蚀工艺形成所述栅极结构110时，半导体衬底100顶部表面的栅介质层103可以作为刻蚀停止层，避免对光电二极管区域以及位于浅沟槽隔离结构101内的栅极结构110造成损伤，而影响位于栅极结构110侧壁处的沟道区域。
在本发明的其他实施例中，所述图像传感器还可以包括位于光电二极管102的N型掺杂层表面的P型钉扎层，所述P型钉扎层具有固定的表面电势，无法吸收光子，产生载流子，从而可以是入射光完全进入光电二极管内部，而不受表面形态的影响。所述钉扎层为P型掺杂层，位于栅极结构110两侧的半导体衬底表面，所述栅极结构110部分位于半导体衬底100表面，可以增加P型钉扎层与沟道区域下方的P型掺杂的半导体衬底100之间的距离，从而避免所述P型钉扎层与沟道区域下方的P型半导体衬底100内的掺杂离子向沟道区域内扩散，导致沟道区域夹断，无法传输光电二极管产生的光生载流子至浮置扩散区105。
本实施例中，所述栅极结构110与一侧的半导体衬底100顶部表面的重叠部分的宽度d为0.05μm～0.5μm，还可以避免所述栅极结构110覆盖过多的光电二极管102面积，而影响光电二极管102的感光性能。
由于所述栅极结构110形成于相邻光电二极管102之间的浅沟槽隔离结构101内，并且，相邻光电二极管102共享同一个栅极结构110，并且所述传输晶体管的沟道区域位于半导体衬底100内部，不占据像素单元的表面面积，从而可以减少像素单元中传输晶体管占据的面积，从而在不改变像素单元面积的情况下，可以提高光电二极管102的光敏面积，进而提高所述图像传感器单元的填充因子，提高最终形成的图像传感器的性能。
请参考图6，为采用本实施例中的图像传感器结构组成的像素阵列的示意图。
其中，所述像素阵列中每个重复单元包含两个像素单元，上述单元按照阵列排布，相邻单元之间通过隔离结构隔离。所述像素单元还可以包括其他结构例如：复位晶体管、源跟随晶体管、行选通晶体管等。
本发明的实施例还提供一种上述图像传感器的形成方法，具体请参考图7至图15。
请参考图7，提供半导体衬底100。
所述半导体衬底100用于形成器件结构或芯片电路，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
此外，所述半导体衬底100还能够包括半导体基底、以及通过外延工艺形成于半导体基底表面的外延层，而所述光电二极管、浅沟槽隔离结构形成于外延层内部或表面。此外，所述半导体衬底100内具有阱区。
本实施例中，所述半导体衬底100为P型掺杂的单晶硅，所述半导体衬底100内具有P阱。
请参考图8，在所述半导体衬底100内形成浅沟槽隔离结构101。
所述浅沟槽隔离结构101的形成方法包括：在所述半导体衬底100形成图形化掩膜层，所述图形化掩膜层覆盖有源区，暴露出需要形成浅沟槽隔离结构的区域；以所述图形化掩膜层为掩膜刻蚀所述半导体衬底100，形成沟槽；然后去除所述图形化掩膜层，在所述沟槽内填充绝缘材料，所述绝缘材料填充满所述沟槽并覆盖半导体衬底100的表面；以所述半导体衬底100表面作为停止层，对所述绝缘材料进行平坦化，或回刻蚀，去除位于半导体衬底100表面的绝缘材料，形成位于半导体衬底100内的绝缘材料层，作为浅沟槽隔离结构101。
可以采用化学气相沉积工艺、可流动性化学沉积工艺、高深宽比沉积工艺等形成所述绝缘介质材料，所述绝缘介质材料为氧化硅。在填充所述绝缘介质材料之前，还可以采用热氧化工艺或原子层沉积工艺在所述沟槽内壁表面形成一层垫氧化层，以修复所述沟槽内壁表面的缺陷，提高绝缘介质材料的沉积质量和隔离性能。
请参考图9，在所述浅沟槽隔离结构101两侧的半导体衬底100内形成光电二极管102。
所述光电二极管102的形成方法包括：在所述半导体衬底100上形成掩膜层，所述掩膜层定义光电二级管102的位置和尺寸，以所述掩膜层为掩膜，对所述半导体衬底100进行离子注入，形成与半导体衬底100掺杂类型相反的掺杂层，作为光电二极管102。本实施例中，所述半导体衬底100为P型衬底，对半导体衬底100进行N型离子注入，形成N型掺杂层，所述N型离子包括磷离子、砷离子或锑离子。通过控制离子注入的能量和浓度，能够控制离子注入的深度和注入范围，从而控制光电二极管102的深度和厚度。
位于浅沟槽隔离结构101两侧的光电二极管102之间通过所述浅沟槽隔离结构101隔离，本实施例中，所述浅沟槽隔离结构101两侧的光电二极管102为像素阵列中的位于同一行的相邻像素单元的光电二极管。所述光电二极管102能够在受到外界光强激发的情况下，产生光生载流子，即电子。
在本发明的其他实施例中，也可以在N型的半导体衬底内形成P型掺杂层作为光电二极管，此时，所述光电二极管收集的光生载流子为空穴。
在本发明的其他实施例中，也可以在后续形成栅极结构之后，在形成所述光电二极管。
请参考图10和图11，刻蚀去除光电二极管102之间的部分浅沟槽隔离结构101，形成凹槽120，所述凹槽120侧壁暴露出部分半导体衬底100。图11，为形成所述凹槽120之后的俯视示意图，图10为沿图11中割线CC’的剖面示意图。
所述凹槽120的形成方法包括：在所述半导体衬底100上形成具有开口的掩膜层，所述开口暴露出相邻光电二极管102之间的部分浅沟槽隔离结构101的表面；以所述掩膜层为掩膜，刻蚀所述浅沟槽隔离结构101，去除开口下方的绝缘材料，形成所述凹槽120，然后去除所述掩膜层。
本实施例中，所述凹槽120完全位于相邻光电二极管102之间的浅沟槽隔离结构101内，且靠近所述光电二极管102的边缘区域，便于后续形成浮置扩散区。在本发明的其他实施例中，所述凹槽120可以部分位于所述相邻光电二极管102之间的浅沟槽隔离结构内。
请参考图12，在所述凹槽120底部形成隔离层200。除非特别说明，所述图12以及后续图示均为在图10基础上进行后续工艺步骤的示意图。
所述隔离层200用于隔离后续形成的栅极结构与位于所述栅极结构底部的半导体衬底100。后续在所述隔离层200上形成位于凹槽120内的传输晶体管的栅极结构。所述隔离层200可以避免在后续形成的栅极结构上施加工作电压的时候，使得所述栅极结构底部下方的半导体衬底100出现反型层，使所述栅极结构两侧的沟道区域导通。
本实施例中，所述隔离层200为绝缘介质层，所述绝缘介质层的材料可以为氧化硅、氮化硅、氮氧化硅或碳氧化硅。形成所述隔离层200的方法包括：在所述凹槽120内填充绝缘介质材料，然后刻蚀所述绝缘介质材料，使所述绝缘介质材料厚度下降，形成位于凹槽120底部表面的隔离层200。
在本发明的其他实施例中，也可以在形成凹槽120的过程中，仅刻蚀去除开口下方的部分厚度绝缘材料层，形成所述凹槽120，所述凹槽120底部与半导体衬底100之间还具有部分剩余的绝缘材料，所述剩余的绝缘材料层作为隔离层200。
为了起到足够的隔离作用，所述隔离层200的厚度大于进一步的，为了避免使后续在凹槽120内形成的栅极结构与半导体衬底100之间的沟道区域的接触面积过小，所述隔离层200的厚度小于浅沟槽隔离结构101厚度的1/2。具体的，在本发明的一个实施例中，所述浅沟槽隔离结构101的深度为所述隔离层200的厚度大于且小于
在本发明的其他实施例中，所述隔离层200还可以是半导体掺杂层，所述半导体掺杂层可以提高位于栅极结构底部的半导体衬底100形成反型层的阈值电压，所以无法使后续在凹槽120内形成的栅极结构底部的半导体衬底100导通，从而使所述栅极结构两侧的沟道区域之间断开。
形成所述半导体掺杂层作为隔离层200的方法包括：在去除开口下方的绝缘材料层，暴露出凹槽120侧壁以及底部的半导体衬底100后，对所述凹槽120底部的半导体衬底100进行离子注入，在凹槽120底部形成半导体掺杂层作为隔离层200。本实施例中，后续形成的栅极结构所在的传输晶体管的载流子为电子，所述隔离层200为P型掺杂的半导体掺杂层，所述隔离层200内的P型掺杂离子可以是B、Ga或In等，所述P型掺杂离子的掺杂浓度大于1E18atom/cm3，阈值电压大于0.7V。
在本发明的其他实施例中，也可以在形成所述浅沟槽隔离结构101(请参考图9)之后，直接对所述浅沟槽隔离结构101底部的部分半导体衬底100内进行离子注入，形成半导体掺杂层，作为隔离层，后续再形成光电二极管，然后刻蚀去除所述隔离层上方的部分浅沟槽隔离结构形成凹槽。
请参考图13，在凹槽120(请参考图12)内壁表面、半导体衬底100表面形成栅介质材料层113和位于所述栅介质材料层113表面，且填充满所述凹槽120的栅极材料层114。
所述栅介质材料层113的材料为氧化硅，可以采用化学气相沉积工艺，或者原子层沉积工艺形成所述栅介质材料层113。所述栅极材料层114的材料为多晶硅，采用化学气相沉积工艺形成所述栅极材料层114。
后续对所述栅极材料层114和栅介质材料层113进行图形化，形成位于光电二极管102之间的栅极结构。同时，还可以对半导体衬底100其他区域上的所述栅极材料层114和栅介质材料层113进行图形化，形成其他晶体管的栅极结构。在本发明的其他实施例中，也可以仅对所述栅极材料层114进行图形化。
请参考图14，在所述栅极材料层114(请参考图13)表面形成图形化掩膜层，以所述图形化掩膜层为掩膜，对所述栅极材料层114(请参考图13)进行图形化，形成栅极结构110，然后去除所述图形化掩膜层。
本实施例中，同时对所述栅极材料层114下方的栅介质材料层113(请参考图13)也同时进行图形化。在本发明的其他实施例中，可以仅对所述栅极材料层114进行图形化，使得栅极结构110两侧的光电二极管102表面还覆盖有栅介质材料层，对所述光电二极管102表面起到保护作用。
所述栅极结构110包括：所述栅极结构110包括栅介质层103和位于所述栅介质层103表面的栅极104。
所述栅极结构110侧壁位于半导体衬底100表面，使得所述栅极结构110作为图像传感器的传输晶体管的栅极结构，所述栅极结构110侧壁与光电二极管102之间的部分半导体衬底100区域成为传输晶体管的沟道区域。所述沟道区域分别于光电二极管102连接，所以，相邻的两个光电二极管102共享同一个栅极结构110，作为各自的传输晶体管的栅极结构。
所述栅极结构110与其底部的半导体衬底100之间具有隔离层200，使所述栅极结构110底部与半导体衬底100之间隔离。在图像传感器的传输晶体管的栅极结构110上施加工作电压时，所述隔离层200可以避免栅极结构110底部的半导体衬底100内形成反型层而使位于栅极结构110两侧的沟道区域导通。所以虽然所述栅极结构110两侧的图像传感器像素单元共享同一个栅极结构110作为传输晶体管的栅极结构，但是由于所述栅极结构110两侧的沟道区域之间有隔离层200隔离，所以，所述栅极结构110两侧的图像传感器像素单元分别具有各自的传输晶体管的沟道区域，光生载流子通过栅极结构110两侧的沟道区域分别进入各自的浮置扩散区内。
本实施例中，所述栅极结构110的顶部表面高于半导体衬底100的顶部表面，且所述栅极结构110的顶部宽度大于浅沟槽隔离结构110的顶部宽度，使得部分栅极结构110位于半导体衬底100的顶部表面上，除了位于栅极结构110侧壁处的半导体衬底100作为沟道区域之外，半导体衬底100顶部表面被覆盖的部分也可以作为所述传输晶体管的沟道区域，从而增加所述栅极结构110下方的沟道面积。在形成上述栅极结构110的过程中，所述半导体衬底100表面的栅介质材料层113可以作为刻蚀栅极材料层114的刻蚀停止层，及时停止对栅极材料层114的刻蚀，避免对凹槽120(请参考图12)内的栅极材料层114造成过刻蚀，影响形成的栅极104的表面形貌以及栅极结构110两侧的沟道区域的表面质量。
在本发明的其他实施例中，在形成所述栅极结构110之后，可以对所述栅极结构110两侧的光电二极管102表面进行P型离子注入，形成P型钉扎层。部分所述栅极结构110位于光电二极管102表面，被覆盖的光电二极管102表面无法形成所述P型钉扎层，从而可以增加所述P型钉扎层与沟道区域下方的P型掺杂的半导体衬底100之间的距离，从而避免所述P型钉扎层、P型半导体衬底100内的掺杂离子向传输晶体管的沟道区域内扩散，导致所述沟道区域夹断，无法传输光电二极管102产生的光生载流子。
本实施例中，所述栅极结构110与一侧的半导体衬底100顶部表面的重叠部分的宽度d为0.05μm～0.5μm，还可以避免所述栅极结构110覆盖过多的光电二极管102面积，而影响光电二极管102的感光性能。
在本发明的其他实施例中，所述栅极结构110的顶部表面还可以与所述半导体衬底100表面齐平，或略低于所述半导体衬底100的表面。
在本发明的其他实施例中，可以在形成所述栅极结构110的同时，形成所述图像传感器的其他晶体管的位于半导体衬底表面的栅极结构(图中未示出)。
由于所述栅极结构110形成于相邻光电二极管102之间的浅沟槽隔离结构101内，并且，相邻光电二极管102共享同一个栅极结构，并且所述传输晶体管的沟道区域位于半导体衬底100内部，不占据像素单元的表面面积，从而可以减少图像传感器中传输晶体管占据的像素面积，从而在不改变像素单元面积的情况下，可以提高光电二极管102的光敏表面，进而提高所述图像传感器单元的填充因子，提高最终形成的图像传感器的性能。
请参考图15，在所述浅沟槽隔离结构101两侧的半导体衬底100内形成浮置扩散区105，所述栅极结构110位于浮置扩散区105与光电二极管102之间。图15为形成所述浮置扩散区105之后的俯视示意图。
可以通过离子注入工艺形成所述浮置扩散区105，由于本实施例中，形成两个光电二极管102，每个光电二极管对应一个浮置扩散区105。所述相邻的浮置扩散区105之间可以通过浅沟槽隔离结构、掺杂阱等隔离，与所述栅极结构110一侧的沟道区域连接的部分光电二极管、浮置扩散区105和栅极结构110形成传输晶体管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (26)
1.一种图像传感器，其特征在于，包括：
半导体衬底；
位于所述半导体衬底内的浅沟槽隔离结构；
位于所述浅沟槽隔离结构两侧的半导体衬底内的光电二极管；
位于所述浅沟槽隔离结构内的凹槽，所述凹槽侧壁暴露出部分半导体衬底；
位于所述凹槽内的栅极结构，所述栅极结构侧壁位于所述凹槽的侧壁表面；
所述图像传感器还包括：位于栅极结构的底部与半导体衬底之间的隔离层；
所述隔离层为绝缘介质层；
所述隔离层的厚度大于
所述隔离层的厚度小于浅沟槽隔离结构厚度的1/2。
2.根据权利要求1所述的图像传感器，其特征在于，所述半导体衬底包括若干像素单元，所述每一像素单元分别包含有光电二极管，所述浅沟槽隔离结构隔离不同像素单元的光电二极管。
3.根据权利要求2所述的图像传感器，其特征在于，所述像素单元还分别包括：传输晶体管；相邻像素单元的两个传输晶体管共享所述栅极结构。
4.根据权利要求1所述的图像传感器，其特征在于，所述绝缘介质层的材料为氧化硅、氮化硅、氮氧化硅或碳氧化硅。
5.根据权利要求1所述的图像传感器，其特征在于，所述隔离层为半导体掺杂层。
6.根据权利要求5所述的图像传感器，其特征在于，所述光电二极管包括N型掺杂层；所述隔离层为P型掺杂层。
7.根据权利要求6所述的图像传感器，其特征在于，所述隔离层内的掺杂离子浓度大于1E18atom/cm3。
8.根据权利要求1所述的图像传感器，其特征在于，所述栅极结构的顶部宽度大于浅沟槽隔离结构的顶部宽度。
9.根据权利要求8所述的图像传感器，其特征在于，部分栅极结构位于半导体衬底的顶部表面，所述栅极结构与一侧的半导体衬底顶部表面的重叠部分的宽度为0.05μm～0.5μm。
10.根据权利要求1所述的图像传感器，其特征在于，所述栅极结构包括：栅介质层和位于所述栅介质层表面的栅极。
11.根据权利要求6所述的图像传感器，其特征在于，还包括：位于光电二极管的N型掺杂层表面的P型钉扎层。
12.一种图像传感器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成浅沟槽隔离结构；
在所述浅沟槽隔离结构两侧形成光电二极管；
刻蚀去除部分浅沟槽隔离结构，形成凹槽，所述凹槽侧壁暴露出部分半导体衬底；
在所述凹槽内形成栅极结构，所述栅极结构侧壁位于所述凹槽的侧壁表面；
还包括：在形成栅极结构前，于凹槽底部形成隔离层；
所述隔离层为绝缘介质层；
所述隔离层的厚度大于
所述隔离层的厚度小于浅沟槽隔离结构厚度的1/2。
13.根据权利要求12所述的图像传感器的形成方法，其特征在于，在形成所述浅沟槽隔离结构之后、形成凹槽之前形成所述光电二极管，或者在形成所述栅极结构之后形成所述光电二极管。
14.根据权利要求12所述的图像传感器的形成方法，其特征在于，形成所述浅沟槽隔离结构的方法包括：在所述半导体衬底内形成沟槽；在所述沟槽内填充绝缘材料层，形成所述浅沟槽隔离结构。
15.根据权利要求12所述的图像传感器的形成方法，其特征在于，形成所述凹槽的方法包括：在所述半导体衬底上形成具有开口的掩膜层，所述开口暴露出部分浅沟槽隔离结构的表面；以所述掩膜层为掩膜，刻蚀所述浅沟槽隔离结构，去除开口下方的绝缘材料层，形成所述凹槽。
16.根据权利要求12所述的图像传感器的形成方法，其特征在于，所述绝缘介质层的材料为氧化硅、氮化硅、氮氧化硅或碳氧化硅。
17.根据权利要求12所述的图像传感器的形成方法，其特征在于，所述隔离层的形成方法包括：去除开口下方的部分厚度绝缘材料层，形成所述凹槽，所述凹槽底部与半导体衬底之间具有部分剩余的绝缘材料层，所述凹槽底部的剩余的绝缘材料层作为隔离层。
18.根据权利要求12所述的图像传感器的形成方法，其特征在于，所述隔离层为半导体掺杂层。
19.根据权利要求18所述的图像传感器的形成方法，其特征在于，所述光电二极管包括N型掺杂层，所述隔离层为P型掺杂层。
20.根据权利要求19所述的图像传感器的形成方法，其特征在于，所述隔离层内的掺杂离子浓度大于1E18atom/cm3。
21.根据权利要求18所述的图像传感器的形成方法，其特征在于，所述隔离层的形成方法包括：去除开口下方的绝缘材料层，暴露出凹槽侧壁以及底部的半导体衬底后，对所述凹槽底部的半导体衬底进行离子注入，在凹槽底部形成半导体掺杂层。
22.根据权利要求18所述的图像传感器的形成方法，其特征在于，所述隔离层的形成方法包括：在形成所述浅沟槽隔离结构之后，对所述浅沟槽隔离结构底部的部分半导体衬底进行离子注入，形成所述隔离层；然后再刻蚀所述隔离层上方的浅沟槽隔离结构，形成凹槽。
23.根据权利要求12所述的图像传感器的形成方法，其特征在于，所述栅极结构的形成方法包括：在凹槽内壁表面、半导体衬底表面形成栅介质材料层和位于所述栅介质材料层表面且填充满所述凹槽的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜，对所述栅极材料层进行图形化，形成栅极结构。
24.根据权利要求12所述的图像传感器的形成方法，其特征在于，所述栅极结构的顶部宽度大于浅沟槽隔离结构的顶部宽度。
25.根据权利要求24所述的图像传感器的形成方法，其特征在于，部分栅极结构位于半导体衬底的顶部表面，所述栅极结构与一侧的半导体衬底顶部表面的重叠部分的宽度为0.05μm～0.5μm。
26.根据权利要求19所述的图像传感器的形成方法，其特征在于，还包括：在所述栅极结构两侧的光电二极管的N型掺杂层表面形成P型钉扎层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487255.5A CN104332481B (zh) | 2014-09-22 | 2014-09-22 | 图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487255.5A CN104332481B (zh) | 2014-09-22 | 2014-09-22 | 图像传感器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104332481A CN104332481A (zh) | 2015-02-04 |
| CN104332481B true CN104332481B (zh) | 2018-02-16 |
Family
ID=52407179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410487255.5A Active CN104332481B (zh) | 2014-09-22 | 2014-09-22 | 图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332481B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102380819B1 (ko) * | 2017-04-12 | 2022-03-31 | 삼성전자주식회사 | 이미지 센서 |
| CN115939159B (zh) * | 2023-02-02 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 图像传感器及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527394A (zh) * | 2003-03-03 | 2004-09-08 | 松下电器产业株式会社 | 固体摄像器件、制造方法及行间传递型ccd图像传感器 |
| CN102376730A (zh) * | 2010-08-20 | 2012-03-14 | 美商豪威科技股份有限公司 | 嵌入传送栅 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721429A (en) * | 1996-07-23 | 1998-02-24 | Hughes Electronics | Self-focusing detector pixel structure having improved sensitivity |
| US7588956B2 (en) * | 2005-10-25 | 2009-09-15 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method of manufacturing the same |
| JP2007317939A (ja) * | 2006-05-26 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその製造方法 |
| US8658956B2 (en) * | 2009-10-20 | 2014-02-25 | Omnivision Technologies, Inc. | Trench transfer gate for increased pixel fill factor |
| JP2011114324A (ja) * | 2009-11-30 | 2011-06-09 | Sony Corp | 固体撮像装置及び電子機器 |
-
2014
- 2014-09-22 CN CN201410487255.5A patent/CN104332481B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527394A (zh) * | 2003-03-03 | 2004-09-08 | 松下电器产业株式会社 | 固体摄像器件、制造方法及行间传递型ccd图像传感器 |
| CN102376730A (zh) * | 2010-08-20 | 2012-03-14 | 美商豪威科技股份有限公司 | 嵌入传送栅 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104332481A (zh) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9805970B2 (en) | Method for forming deep trench spacing isolation for CMOS image sensors | |
| CN104517976B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
| KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
| US8829636B2 (en) | Solid-state image pickup deviceand fabrication process thereof | |
| CN103413818B (zh) | 图像传感器及其制作方法 | |
| US11901388B2 (en) | Device over photodetector pixel sensor | |
| KR100657143B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN107910343A (zh) | Cmos图像传感器及其制造方法 | |
| CN109192741A (zh) | 背照式图像传感器的形成方法 | |
| CN103594477B (zh) | 一种半导体感光器件及其制造方法 | |
| CN103413817B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
| CN103413816B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
| CN104332481B (zh) | 图像传感器及其形成方法 | |
| KR100769146B1 (ko) | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 | |
| CN104637959B (zh) | 半导体感光器件及其制造方法 | |
| CN102522416B (zh) | 图像传感器及其制造方法 | |
| CN108281436A (zh) | Cmos图像传感器及其形成方法 | |
| CN108258004A (zh) | 图像传感器及其形成方法 | |
| US9318630B2 (en) | Pixel with raised photodiode structure | |
| CN104269419B (zh) | 图像传感器及其形成方法 | |
| CN104201185B (zh) | 图像传感器及其形成方法 | |
| CN105633104A (zh) | 图像传感器及其形成方法 | |
| CN109560097A (zh) | 图像传感器及其形成方法 | |
| WO2022042030A1 (zh) | 一种图像传感器结构 | |
| KR20140006595A (ko) | 씨모스 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |