CN104637959B - 半导体感光器件及其制造方法 - Google Patents
半导体感光器件及其制造方法 Download PDFInfo
- Publication number
- CN104637959B CN104637959B CN201310554316.0A CN201310554316A CN104637959B CN 104637959 B CN104637959 B CN 104637959B CN 201310554316 A CN201310554316 A CN 201310554316A CN 104637959 B CN104637959 B CN 104637959B
- Authority
- CN
- China
- Prior art keywords
- floating boom
- dopant well
- semiconductor substrate
- layer
- stars
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000007667 floating Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000009933 burial Methods 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims description 96
- 238000009413 insulation Methods 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000013517 stratification Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 60
- 230000010748 Photoabsorption Effects 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明揭示了一种半导体感光器件及其制造方法，包括一个在半导体衬底内形成的一个U形凹槽，两个在所述U形凹槽两侧的半导体衬底内分别形成的漏区,一个在所述U形凹槽底部的半导体衬底内形成的掩埋源区，在所述U形凹槽内形成的一个控制栅和两个用于存储电荷的浮栅，所述控制栅与任意一个所述漏区的组合选中一个所述浮栅,在所述U形凹槽两侧的半导体衬底内分别形成的与所述浮栅和所述漏区相连的感光pn结二极管。本发明还可以在U形凹槽两侧的半导体衬底内分别形成钉扎二极管。本发明的半导体感光器件具有单元面积小、芯片密度高、灵敏度高等优点，增加了图像传感器芯片的分辨率。
Description
技术领域
本发明涉及一种半导体感光器件及其制造方法，特别涉及一种垂直结构的半导体感光器件及其制造方法，属于半导体感光器件技术领域。
背景技术
图像传感器是用来将光信号转换为电信号的半导体感光器件，由图像传感器器件组成的图像传感器芯片被广泛应用于数码相机、摄像机及手机等多媒体产品中。
现有技术的一种平面沟道的半导体感光器件，如图1所示，它是沿该器件沟道长度方向的剖面图。半导体感光器件10通常在一个半导体衬底或掺杂的阱500内形成，半导体衬底或掺杂的阱500掺杂有低浓度的n型或p型杂质，半导体感光器件的两边通过浅沟隔离（STI）501或者硅的局部氧化与周围隔离。漏区514和源区511的掺杂类型与半导体衬底或掺杂的阱500的掺杂类型相反。沟道512通常位于半导体衬底或掺杂的阱500之内。漏区514作为一个MOS晶体管的漏极可以通过接触体513与外部电极连接。源区511作为一个MOS晶体管的源极可以通过接触体510与外部电极连接。
在沟道512与浅沟隔离（STI）501之间为阱区503，其掺杂类型通常与源区511和漏区514相同。反掺杂区502位于阱区503内，具有和阱区503相反的掺杂类型，从而形成了一个感光pn结二极管。沟道512之上形成有覆盖整个沟道512的第一层绝缘膜506。在第一层绝缘膜506之上形成的一个作为电荷存储节点的具有导电性的浮栅505。浮栅505可以作为一个MOS晶体管的浮动栅极，通过对它施加不同大小的电压，可以控制流过沟道512的电流密度。浮栅505通常与漏区514的掺杂属性相反，例如，浮栅505由p型掺杂的多晶硅形成，而漏区514则掺有n型杂质。浮栅505通过绝缘膜506中的窗口504与反掺杂区502相接触。 因此浮栅505也与由反掺杂区502和阱区503形成的感光pn结二极管相连。第二层绝缘薄膜509覆盖在浮栅505上，并在第二层绝缘膜509之上形成控制栅极507以及侧墙508。
为保证半导体感光器件的性能，平面沟道的半导体感光器件需要较长的沟道长度，这使得半导体感光器件的单元面积较大，从而降低了芯片密度，不利于芯片向微型化的方向发展，同时，现有技术的平面沟道的半导体感光器件的感光pn结二极管的光吸收区域位于半导体衬底的表面，容易被干扰。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的在于提出一种半导体感光器件及其制备方法，可以降低半导体感光器件的单元面积，提高芯片密度，并减少感光pn结二极管的光吸收区域受到的干扰。
为达到本发明的上述目的，本发明提出了一种半导体感光器件，包括：一个在半导体衬底内形成的U形凹槽，两个在所述U形凹槽两侧的半导体衬底内分别形成的漏区, 一个在所述U形凹槽底部的半导体衬底内形成的掩埋源区，在所述U形凹槽内形成的一个控制栅和两个用于存储电荷的浮栅，所述控制栅与任意一个所述漏区的组合选中一个所述浮栅,在所述U形凹槽两侧的半导体衬底内分别形成的与所述浮栅和所述漏区相连的感光pn结二极管。
优选的，上述的一种半导体感光器件，其中，包括：
一个具有第一种掺杂类型的半导体衬底；
一个在所述半导体衬底内形成的U形凹槽；
一个在所述U形凹槽底部的所述半导体衬底内形成的具有第二种掺杂类型的掩埋源区；
在所述U形凹槽的顶部两侧的所述半导体衬底内分别形成的具有第二种掺杂类型的第一漏区和第二漏区；
在所述U形凹槽的侧壁两侧的所述半导体衬底内分别形成的第一垂直沟道区和第二垂直沟道区，覆盖所述第一垂直沟道区和所述第二垂直沟道区形成的第一层绝缘薄膜；
在所述U形凹槽内的所述第一层绝缘薄膜之上形成的覆盖所述第一垂直沟道区的第一浮栅以及覆盖所述第二垂直沟道区的第二浮栅，所述第一浮栅和所述第二浮栅具有第一种掺杂类型；
在所述U形凹槽内的介于所述第一浮栅与所述第二浮栅之间形成的控制栅，所述控制栅分别与所述第一浮栅和所述第二浮栅之间由第二层绝缘薄膜隔离；
在所述U形凹槽的顶部两侧的所述半导体衬底内分别形成的垂直结构的第一感光pn结二极管和第二感光pn结二极管；
所述第一感光pn结二极管的一端与具有相同掺杂极性的所述第一漏区相连，所述第一感光pn结二极管的另一端与具有相同掺杂极性的所述第一浮栅之间通过一个第一浮栅开口相连；
所述第二感光pn结二极管的一端与具有相同掺杂极性的所述第二漏区相连，所述第二感光pn结二极管的另一端与具有相同掺杂极性的所述第二浮栅之间通过一个第二浮栅开口相连。
优选的，上述的一种半导体感光器件，其中，还包括：在所述U形凹槽的顶部两侧的所述半导体衬底内分别形成的第一钉扎二极管和第二钉扎二极管，所述第一钉扎二极管的一端与具有相同掺杂极性的所述第一漏区相连，所述第一钉扎二极管的另一端与具有相同掺杂极性的所述第一浮栅之间通过所述第一浮栅开口相连，所述第二钉扎二极管的一端与具有相同掺杂极性的所述第二漏区相连，所述第二钉扎二极管的另一端与具有相同掺杂极性的所述第二浮栅之间通过所述第二浮栅开口相连。
优选的，上述的一种半导体感光器件，其中：所述半导体衬底为硅、绝缘体上的硅、锗化硅或者砷化镓中的任意一种；所述第一浮栅和所述第二浮栅分别为多晶锗化硅、多晶硅、钨或者氮化钛中的任意一种；所述第一层绝缘薄膜和所述第二层绝缘薄膜分别为氧化硅、氮化硅、氮氧化硅、高介电常数绝缘材料或者它们之间的叠层中的任意一种，所述控制栅为多晶硅栅或者金属栅中的任意一种。
优选的，上述的一种半导体感光器件，其中：所述第一层绝缘薄膜和第二层绝缘薄膜的物理厚度分别为1纳米-20纳米。
优选的，上述的一种半导体感光器件，其中：所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。
一种半导体感光器件的制造方法，包括：
在具有第一种掺杂类型的半导体衬底内形成具有第二种掺杂类型的掩埋源区；
在所述半导体衬底内形成具有第二种掺杂类型的第一掺杂阱；
在所述第一掺杂阱内形成具有第一种掺杂类型的第二掺杂阱；
在所述半导体衬底的表面形成一层硬掩膜层；
通过光刻工艺定义出U形凹槽的位置；
以光刻胶为掩膜刻蚀掉暴露出的所述硬掩膜层；
以所述硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成U形凹槽，所述U形凹槽的底部低于所述掩埋源区的顶部并高于所述掩埋源区的底部，且所述U形凹槽将所述第一掺杂阱分割开为第三掺杂阱和第四掺杂阱，并将所述第二掺杂阱分隔开为第五掺杂阱和第六掺杂阱；
在所述U形凹槽的内表面形成第一层绝缘薄膜；
覆盖所形成的结构淀积具有第一种掺杂类型的第一层导电薄膜，并对所述第一层导电薄膜进行回刻，刻蚀后的所述第一层导电薄膜的上表面高于所述第五掺杂阱的底部并低于所述第五掺杂阱的顶部；
刻蚀掉暴露出的所述第一层绝缘薄膜，将所述第五掺杂阱和所述第六掺杂阱暴露出来；
覆盖所形成的结构淀积具有第一种掺杂类型的第二层导电薄膜，并对所述第二层导电薄膜进行回刻，刻蚀后剩余的所述第二层导电薄膜和所述第一次导电薄膜形成浮栅，所述浮栅分别与所述第五掺杂阱和所述第六掺杂阱连接；
在所述浮栅之上所述U形凹槽的顶部两侧分别形成绝缘薄膜侧墙；
沿着所述绝缘薄膜侧墙的边沿刻蚀掉暴露出的所述浮栅，将所述浮栅分隔开以形成第一浮栅和第二浮栅，所述第一浮栅与所述第五掺杂阱连接，所述第二浮栅与所述第六掺杂阱连接；
覆盖所形成的结构形成第二层绝缘薄膜，在所述第二层绝缘薄膜之上形成第三层导电薄膜，并对所述第三层导电薄膜进行刻蚀以形成控制栅；
在所述控制栅的两侧形成栅极侧墙；
沿着所述栅极侧墙的边沿刻蚀掉暴露出的所述第二层绝缘薄膜；
在所述第三掺杂阱和所述第四掺杂阱内分别形成具有第二种掺杂类型的第一漏区和第二漏区。
优选的，上述的一种半导体感光器件的制造方法，其中：在形成所述第一漏区和所述第二漏区之后还包括：在所述第五掺杂阱和所述第六掺杂阱内分别形成一层有第二种掺杂类型的第七掺杂阱和第八掺杂阱，所述第七掺杂阱与所述第一漏区连接，所述第八掺杂阱与所述第二漏区连接 。
本发明的突出效果为：
1）本发明的半导体感光器件，将两个感光器件单元集成在一起，共用一个控制栅，相对减小了每个感光器件单元的面积，可以提高图像传感器芯片的密度，进而提高图像传感器芯片的分辨率；
2）本发明的半导体光器件采用垂直沟道结构，可以在不增加半导体感光器件面积的情况下增大栅长；
3）本发明的半导体感光器件的钉扎二极管可以把感光pn结二极管的光吸收区域更深地推进到半导体衬底内部，远离受干扰的表面，从而可以增加半导体感光器件的灵敏度。
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。
附图说明
图 1是现有技术的一种半导体感光器件的剖面图；
图2是本发明的半导体感光器件的第一个实施例的剖面图；
图3是本发明的半导体感光器件的第二个实施例的剖面图；
图4至图12是本发明的如图3所示的半导体感光器件的制造方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明的实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
图2是本发明的半导体感光器件的第一个实施例的剖面图，图3是本发明的半导体感光器件的第二个实施例的剖面图。
如图2所示，本发明的半导体感光器件包括一个具有第一种掺杂类型的半导体衬底200。在半导体衬底200内形成的一个U形凹槽，在U形凹槽底部的半导体衬底200内形成的具有第二种掺杂类型的掩埋源区201，在U形凹槽的顶部两侧的半导体衬底200内分别形成的具有第二种掺杂类型的第一漏区210a和第二漏区210b。在U形凹槽的侧壁两侧的半导体衬底200内分别形成的第一垂直沟道区403和第二垂直沟道区404，覆盖第一垂直沟道区403和第二垂直沟道区404形成的第一层绝缘薄膜204，在U形凹槽内的第一层绝缘薄膜204之上形成的覆盖第一垂直沟道区403的第一浮栅205a以及覆盖第二垂直沟道区404的第二浮栅205b，第一浮栅205a和第二浮栅205b具有第一种掺杂类型的。在U形凹槽内的介于第一浮栅205a与第二浮栅205之间形成的控制栅208，控制栅208与第一浮栅205a和第二浮栅205b由第二层绝缘薄膜207隔离。绝缘薄膜侧墙206为在器件形成过程中形成绝缘隔离结构，绝缘材料的栅极侧墙209为业界所熟知的结构。
在U形凹槽的顶部两侧的半导体衬底200内分别形成的具有第二种掺杂类型的第三掺杂阱202a和第四掺杂阱202b，在第三掺杂阱202a和第四掺杂阱202b内分别形成的具有第一种掺杂类型的第五掺杂阱203a和第六掺杂阱203b。第三掺杂阱202a与第五掺杂阱203a的掺杂类型相反，形成一个用于感光的垂直结构的第一感光pn结二极管，第一感光pn结二极管的一端（第三掺杂阱202a）与掺杂极性相同的第一漏区210a相连，第一感光pn结二极管的另一端（第五掺杂阱203a）与掺杂极性相同的第一浮栅205a之间通过一个第一浮栅开口401相连。第四掺杂阱202b与第六掺杂阱203b的掺杂类型相反，形成一个用于感光的垂直结构的第二感光pn结二极管，第二感光pn结二极管的一端（第四掺杂阱202b）与掺杂极性相同的第二漏区210b相连，第二感光pn结二极管的另一端（第六掺杂阱203b）与掺杂极性相同的第二浮栅205b之间通过一个第二浮栅开口402相连。
如上所述，半导体衬底200可以为硅、绝缘体上的硅、锗化硅或者为砷化镓。第一种掺杂类型为n型，第二种掺杂类型为p型，或者，第一种掺杂类型为p型，第二种掺杂类型为n型。第一层绝缘薄膜204和第二层绝缘薄膜207可以为氧化硅、氮化硅、氮氧化硅、高介电常数绝缘材料或者它们之间的叠层中的任意一种，其物理厚度范围优选为1纳米-20纳米，高介电常数绝缘材料包括但不局限于为氧化铪。第一浮栅205a和第二浮栅205b可以为多晶锗化硅、多晶硅、钨或者氮化钛中的任意一种，控制栅208为多晶硅栅和金属栅中的任意一种。
本发明的半导体感光器件之间可以通过较深的槽，比如浅沟槽（STI）或者深沟槽（DTI）来隔离，浅沟槽（STI）或者深沟槽（DTI）均为业内所熟知的隔离方法。
当光照射到本发明的半导体感光器件的感光pn 结二极管上时，感光pn结二极管内会产生光生电流并对与感光pn结二极管相连的浮栅进行充电，以此来改变浮栅的电势，因此浮栅的电势与光照射感光p-n结二极管的强度和时间有关。
如图3所示，本发明的半导体感光器件，还可以在第五掺杂阱203a和第六掺杂阱203b内分别形成的具有第二种掺杂类型的第七掺杂阱211a和第八掺杂阱211b。第七掺杂阱211a和第五掺杂阱203a的掺杂类型相反，形成一个第一钉扎二极管，第一钉扎二极管的一端（第七掺杂阱211a）与掺杂极性相同的第一漏区210a相连，第一钉扎二极管的另一端（第五掺杂阱203a）与掺杂极性相同的第一浮栅205a之间通过第一浮栅开口401相连。第八掺杂阱211b和第六掺杂阱203b的掺杂类型相反，形成一个第二钉扎二极管，第二钉扎二极管的一端（第八掺杂阱211b）与掺杂极性相同的第二漏区210b相连，第二钉扎二极管的另一端（第六掺杂阱203b）与掺杂极性相同的第二浮栅205b之间通过第二浮栅开口402相连。钉扎二极管可以把感光pn结二极管的光吸收区域更深地推进到半导体衬底内部，远离受干扰的表面，从而可以增加半导体感光器件的灵敏度。
本发明的半导体感光器件可以由多种方法制造，图4至图12是本发明的如图3所示的半导体感光器件的制造方法的一个实施例的工艺流程。
首先，如图4所示，在具有第一种掺杂类型的半导体衬底200内形成浅沟槽隔离（STI）结构（图中未示出），该工艺为业界所熟知，然后进行离子注入在具有第一种掺杂类型的半导体衬底200内形成具有第二种掺杂类型的掩埋源区201，然后再次进行离子注入在半导体衬底200内形成具有第二种掺杂类型的第一掺杂阱202。
接下来，进行离子注入在第一掺杂阱202内形成具有第一种掺杂类型的第二掺杂阱203，如图5所示。
接下来，在半导体衬底200之上淀积一层硬掩膜层，包括一层氧化硅薄膜301和一层氮化硅薄膜302，然后通过光刻工艺定义出器件的U形凹槽的位置。然后以光刻胶为掩膜刻蚀掉暴露出的氮化硅薄膜302，并以氮化硅薄膜302为掩膜刻蚀掉暴露出的氧化硅薄膜301以露出半导体衬底200，然后以硬掩膜层为掩膜继续刻蚀半导体衬底200，在半导体衬底200内形成U形凹槽， U形凹槽的底部应低于掩埋源区201的顶部并高于掩埋源区201的底部。同时，所形成的U形凹槽将第一掺杂阱202分割开为第三掺杂阱202a和第四掺杂阱202b，并将第二掺杂阱203分隔开为第五掺杂区203a和第六掺杂阱203b。然后在所形成的U形凹槽的表面形成第一层绝缘薄膜204，如图6所示。
接下来，覆盖所形成的结构淀积具有第一种掺杂类型的第一层导电薄膜20，并对第一层导电薄膜20进行回刻，刻蚀后的第一层导电薄膜20的上表面应高于第五掺杂阱203a的底部并低于第五掺杂阱203a的顶部，然后继续刻蚀掉暴露出的第一层绝缘薄膜204，从而将第五掺杂阱203a和第六掺杂阱203b暴露出来，如图7所示。
接下来，覆盖所形成的结构淀积具有第一种掺杂类型的第二层导电薄膜，并对第二层导电薄膜进行回刻，刻蚀后剩余的第二层导电薄膜和第一层导电薄膜20形成器件的浮栅205，浮栅205与第五掺杂阱203a和第六掺杂阱203b连接，如图8所示。
接下来，在浮栅205之上、U形凹槽的顶部两侧分别形成绝缘薄膜侧墙206，然后沿着绝缘薄膜侧墙206的边沿刻蚀掉暴露出的浮栅205，将浮栅205分隔开以形成器件的第一浮栅205a和第二浮栅205b，其中：第一浮栅205a与第五掺杂阱203a连接，第二浮栅205b与第六掺杂阱203b连接，如图9所示。
接下来，剥除掉氮化硅薄膜302和氧化硅薄膜301，并覆盖所形成的结构形成第二层绝缘薄膜207，然后在第二层绝缘薄膜207之上形成第三层导电薄膜，并对第三层导电薄膜进行刻蚀以形成器件的控制栅208，如图10所示。在剥除硬掩膜层时，基于第一层绝缘薄膜204的材料，暴露出的第一层绝缘薄膜204可以被保留也可以被刻蚀掉，在本发明的实施例中，暴露出的第一层绝缘薄膜204在剥除硬掩膜层时被刻蚀掉。
接下来，在控制栅208的两侧分别形成栅极侧墙209，并沿着栅极侧墙209的边沿刻蚀掉暴露出的第二层绝缘薄膜207，然后在第三掺杂阱202a和第四掺杂阱202b内分别形成具有第二种掺杂类型的第一漏区210a和第二漏区210b，如图11所示。
最后，还可以在第五掺杂阱203a和第六掺杂阱203b内分别形成一层薄的具有第二种掺杂类型的第七掺杂阱211a和第八掺杂阱210b，其中：第七掺杂阱211a与第一漏区210a连接，第八掺杂阱211b与第二漏区210b连接，如图12所示。
本发明尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。
Claims (2)
1.一种半导体感光器件的制造方法，所述半导体感光器件，包括：一个在半导体衬底内形成的U 形凹槽，两个在所述U 形凹槽两侧的半导体衬底内分别形成的漏区, 一个在所述U 形凹槽底部的半导体衬底内形成的掩埋源区，在所述U 形凹槽内形成的一个控制栅和两个用于存储电荷的浮栅，所述控制栅与任意一个所述漏区的组合选中一个所述浮栅, 在所述U 形凹槽两侧的半导体衬底内分别形成的与所述浮栅和所述漏区相连的感光pn 结二极管；
或包括：
一个具有第一种掺杂类型的半导体衬底；
一个在所述半导体衬底内形成的U 形凹槽；
一个在所述U 形凹槽底部的所述半导体衬底内形成的具有第二种掺杂类型的掩埋源区；
在所述U 形凹槽的顶部两侧的所述半导体衬底内分别形成的具有第二种掺杂类型的第一漏区和第二漏区；
在所述U 形凹槽的侧壁两侧的所述半导体衬底内分别形成的第一垂直沟道区和第二垂直沟道区，覆盖所述第一垂直沟道区和所述第二垂直沟道区形成的第一层绝缘薄膜；
在所述U 形凹槽内的所述第一层绝缘薄膜之上形成的覆盖所述第一垂直沟道区的第一浮栅以及覆盖所述第二垂直沟道区的第二浮栅，所述第一浮栅和所述第二浮栅具有第一种掺杂类型；
在所述U 形凹槽内的介于所述第一浮栅与所述第二浮栅之间形成的控制栅，所述控制栅分别与所述第一浮栅和所述第二浮栅之间由第二层绝缘薄膜隔离；
在所述U 形凹槽的顶部两侧的所述半导体衬底内分别形成的垂直结构的第一感光pn结二极管和第二感光pn 结二极管；
所述第一感光pn 结二极管的一端与具有相同掺杂极性的所述第一漏区相连，所述第一感光pn 结二极管的另一端与具有相同掺杂极性的所述第一浮栅之间通过一个第一浮栅开口相连；
所述第二感光pn 结二极管的一端与具有相同掺杂极性的所述第二漏区相连，所述第二感光pn 结二极管的另一端与具有相同掺杂极性的所述第二浮栅之间通过一个第二浮栅开口相连；
所述半导体感光器件，还包括：在所述U 形凹槽的顶部两侧的所述半导体衬底内分别形成的第一钉扎二极管和第二钉扎二极管，所述第一钉扎二极管的一端与具有相同掺杂极性的所述第一漏区相连，所述第一钉扎二极管的另一端与具有相同掺杂极性的所述第一浮栅之间通过所述第一浮栅开口相连，所述第二钉扎二极管的一端与具有相同掺杂极性的所述第二漏区相连，所述第二钉扎二极管的另一端与具有相同掺杂极性的所述第二浮栅之间通过所述第二浮栅开口相连；
所述半导体衬底为硅、绝缘体上的硅、锗化硅或者砷化镓中的任意一种；所述第一浮栅和所述第二浮栅分别为多晶锗化硅、多晶硅、钨或者氮化钛中的任意一种；所述第一层绝缘薄膜和所述第二层绝缘薄膜分别为氧化硅、氮化硅、氮氧化硅、高介电常数绝缘材料或者它们之间的叠层中的任意一种，所述控制栅为多晶硅栅或者金属栅中的任意一种；
所述第一层绝缘薄膜和第二层绝缘薄膜的物理厚度分别为1 纳米-20 纳米；
所述第一种掺杂类型为n 型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p 型，所述第二种掺杂类型为n 型；
其特征在于，所述半导体感光器件的制造方法包括：
在具有第一种掺杂类型的半导体衬底内形成具有第二种掺杂类型的掩埋源区；
在所述半导体衬底内形成具有第二种掺杂类型的第一掺杂阱；
在所述第一掺杂阱内形成具有第一种掺杂类型的第二掺杂阱；
在所述半导体衬底的表面形成一层硬掩膜层；
通过光刻工艺定义出U 形凹槽的位置；
以光刻胶为掩膜刻蚀掉暴露出的所述硬掩膜层；
以所述硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成U 形凹槽，所述U 形凹槽的底部低于所述掩埋源区的顶部并高于所述掩埋源区的底部，且所述U 形凹槽将所述第一掺杂阱分割开为第三掺杂阱和第四掺杂阱，并将所述第二掺杂阱分隔开为第五掺杂阱和第六掺杂阱；
在所述U 形凹槽的内表面形成第一层绝缘薄膜；
覆盖所形成的结构淀积具有第一种掺杂类型的第一层导电薄膜，并对所述第一层导电薄膜进行回刻，刻蚀后的所述第一层导电薄膜的上表面高于所述第五掺杂阱的底部并低于所述第五掺杂阱的顶部；刻蚀掉暴露出的所述第一层绝缘薄膜，将所述第五掺杂阱和所述第六掺杂阱暴露出来；
覆盖所形成的结构淀积具有第一种掺杂类型的第二层导电薄膜，并对所述第二层导电薄膜进行回刻，刻蚀后剩余的所述第二层导电薄膜和所述第一层导电薄膜形成浮栅，所述浮栅分别与所述第五掺杂阱和所述第六掺杂阱连接；
在所述浮栅之上所述U 形凹槽的顶部两侧分别形成绝缘薄膜侧墙；
沿着所述绝缘薄膜侧墙的边沿刻蚀掉暴露出的所述浮栅，将所述浮栅分隔开以形成第一浮栅和第二浮栅，所述第一浮栅与所述第五掺杂阱连接，所述第二浮栅与所述第六掺杂阱连接；
覆盖所形成的结构形成第二层绝缘薄膜，在所述第二层绝缘薄膜之上形成第三层导电薄膜，并对所述第三层导电薄膜进行刻蚀以形成控制栅；
在所述控制栅的两侧形成栅极侧墙；沿着所述栅极侧墙的边沿刻蚀掉暴露出的所述第二层绝缘薄膜；
在所述第三掺杂阱和所述第四掺杂阱内分别形成具有第二种掺杂类型的第一漏区和第二漏区。
2.根据权利要求1所述的一种半导体感光器件的制造方法，其特征在于：在形成所述第一漏区和所述第二漏区之后还包括：在所述第五掺杂阱和所述第六掺杂阱内分别形成一层有第二种掺杂类型的第七掺杂阱和第八掺杂阱，所述第七掺杂阱与所述第一漏区连接，所述第八掺杂阱与所述第二漏区连接 。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310554316.0A CN104637959B (zh) | 2013-11-08 | 2013-11-08 | 半导体感光器件及其制造方法 |
| PCT/CN2014/087075 WO2015067101A1 (zh) | 2013-11-08 | 2014-09-22 | 垂直结构的半导体感光器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310554316.0A CN104637959B (zh) | 2013-11-08 | 2013-11-08 | 半导体感光器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637959A CN104637959A (zh) | 2015-05-20 |
| CN104637959B true CN104637959B (zh) | 2018-02-02 |
Family
ID=53040875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310554316.0A Active CN104637959B (zh) | 2013-11-08 | 2013-11-08 | 半导体感光器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104637959B (zh) |
| WO (1) | WO2015067101A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958907B (zh) * | 2017-10-13 | 2020-06-09 | 上海集成电路研发中心有限公司 | 一种具有u型沟槽的半浮栅存储器件及其制造方法 |
| CN108447866B (zh) * | 2018-03-06 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 浮栅器件及其制作方法 |
| CN108321165A (zh) * | 2018-03-15 | 2018-07-24 | 德淮半导体有限公司 | 形成图像传感器的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| US5608243A (en) * | 1995-10-19 | 1997-03-04 | National Semiconductor Corporation | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| CN101707202A (zh) * | 2009-11-20 | 2010-05-12 | 苏州东微半导体有限公司 | 半导体感光器件及其制造方法和应用 |
| CN102170529A (zh) * | 2010-01-29 | 2011-08-31 | 索尼公司 | 三维mos晶体管、固体摄像器件及其制造方法和电子装置 |
| CN102214669A (zh) * | 2010-04-08 | 2011-10-12 | 索尼公司 | 固态成像器件及其制造方法和电子设备 |
| CN102214610A (zh) * | 2010-04-06 | 2011-10-12 | 美商豪威科技股份有限公司 | 具有渐变式光电检测器注入的高全阱容量像素 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070004134A1 (en) * | 1996-05-29 | 2007-01-04 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
| JP4341421B2 (ja) * | 2004-02-04 | 2009-10-07 | ソニー株式会社 | 固体撮像装置 |
| JP2010080953A (ja) * | 2008-08-29 | 2010-04-08 | Fujifilm Corp | 撮像素子，撮像素子の駆動方法及び撮像装置 |
| CN103188451A (zh) * | 2011-12-29 | 2013-07-03 | 上海中科高等研究院 | Cmos图像传感器像素电路 |
-
2013
- 2013-11-08 CN CN201310554316.0A patent/CN104637959B/zh active Active
-
2014
- 2014-09-22 WO PCT/CN2014/087075 patent/WO2015067101A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| US5608243A (en) * | 1995-10-19 | 1997-03-04 | National Semiconductor Corporation | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| CN101707202A (zh) * | 2009-11-20 | 2010-05-12 | 苏州东微半导体有限公司 | 半导体感光器件及其制造方法和应用 |
| CN102170529A (zh) * | 2010-01-29 | 2011-08-31 | 索尼公司 | 三维mos晶体管、固体摄像器件及其制造方法和电子装置 |
| CN102214610A (zh) * | 2010-04-06 | 2011-10-12 | 美商豪威科技股份有限公司 | 具有渐变式光电检测器注入的高全阱容量像素 |
| CN102214669A (zh) * | 2010-04-08 | 2011-10-12 | 索尼公司 | 固态成像器件及其制造方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015067101A1 (zh) | 2015-05-14 |
| CN104637959A (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102208437B (zh) | 半导体元件及其制作方法 | |
| US10998359B2 (en) | Image sensor with shallow trench edge doping | |
| EP2884537B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US9711550B2 (en) | Pinned photodiode with a low dark current | |
| CN103579275A (zh) | 一种半浮栅感光器件的制造方法 | |
| CN102593181B (zh) | 基于soi衬底的高压金属氧化物半导体管及制造方法 | |
| CN101546777A (zh) | Soi cmos图像传感器结构及其制作方法 | |
| CN103594477B (zh) | 一种半导体感光器件及其制造方法 | |
| CN104637959B (zh) | 半导体感光器件及其制造方法 | |
| CN203910798U (zh) | 一种u形沟道的半浮栅存储器 | |
| CN105810730A (zh) | 半导体装置及其制造方法 | |
| US10535693B2 (en) | Infra-red response enhancement for image sensor | |
| CN103579262B (zh) | 一种cmos图像传感器及其制备方法 | |
| CN104332481B (zh) | 图像传感器及其形成方法 | |
| CN103855178B (zh) | 图像传感器 | |
| CN104576665B (zh) | U形沟道半导体感光器件及其制造方法 | |
| US8883524B2 (en) | Methods and apparatus for CMOS sensors | |
| CN102522416A (zh) | 图像传感器及其制造方法 | |
| JP2011171602A (ja) | 半導体装置およびその製造方法 | |
| US20230223417A1 (en) | Image sensor and manufacturing method thereof | |
| JP2004214575A (ja) | 半導体装置 | |
| US20240145495A1 (en) | Solid state image sensor and method of manufacturing solid state image sensor | |
| CN102315231A (zh) | 一种半导体感光器件及其制造方法 | |
| US20230361137A1 (en) | Image sensor with shallow trench edge doping | |
| TW515048B (en) | Asymmetric high voltage metal-oxide-semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215123 C2-201, 218 Xinghu Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: 215123 C2-201, 218 Xinghu Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |