CN102315231A

CN102315231A - 一种半导体感光器件及其制造方法

Info

Publication number: CN102315231A
Application number: CN2010102232132A
Authority: CN
Inventors: 刘磊; 王鹏飞; 刘伟
Original assignee: Suzhou Dongwei Semiconductor Co Ltd
Current assignee: Suzhou Dongwei Semiconductor Co Ltd
Priority date: 2010-07-09
Filing date: 2010-07-09
Publication date: 2012-01-11

Abstract

本发明公开了一种半导体感光器件，它包括一个源极、一个漏极、一个控制栅极、一个浮栅区、一个衬底以及一个用于连接浮栅区和衬底的p-n结二极管，所述半导体器件的浮栅区用于存储电荷。所述半导体器件的浮栅区电势与光照射强度和时间有关，因此可以作为半导体感光器件。本发明还公开了一种上述半导体感光器件的制造方法。本发明公开的半导体感光器件可以简化传统图像传感器中单个像素单元的设计，减小单个像素单元所占用的面积，提高图像传感芯片的像素密度，从而增加图像传感芯片的分辨率。

Description

一种半导体感光器件及其制造方法

技术领域

本发明涉及一种半导体器件，特别是一种半导体感光器件；本发明还涉及一种半导体感光器件的制造方法。

背景技术

图像传感器是用来将光信号转换为电信号的半导体器件，由图像传感器器件组成的图像传感器芯片(Image Sensor)被广泛应用于数码相机、摄像机及手机等多媒体产品中。

目前图像传感器主要有两种：电荷耦合器件(Charge Coupled Device，CCD)图像传感器和互补金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor，CMOS)图像传感器。电荷耦合器件具有图像质量高、噪声小等优点，但其生产成本也偏高，同时不易同外围电路集成。CMOS图像传感器集成度高、体积小、功耗低、动态范围宽，并且可以与当前的制造工艺兼容，而且具有高度系统整合的条件。因此，近年来CMOS图像传感器已成为发展热点。

CMOS图像传感器的核心是其内部的感光元件部分，也即单个像素。常规的一种技术是由一个反偏二极管与周围的几个功能性MOSFET器件共同组成，通过MOSFET依次检测出各单位像素的输出。图1为相应的电路结构示意图。

参照图1，该CMOS图像传感器的单个像素单元具有4个MOS管，具体包括：光电二极管(PD)、电荷溢出门管(TG)、复位晶体管(RST)、源极跟随器(SF)以及选择晶体管(RS)。它的工作过程是：首先进入“复位状态”，复位晶体管RST导通，对光敏二极管复位。然后进入“取样状态”，复位晶体管RST关闭，光照射到光电二极管上产生光生载流子，并通过源跟随器SF放大输出；最后进入“读出状态”，这时选择晶体管(RS)打开，信号通过列总线输出。这种技术中，每个像素单元除了光电二极管外还使用了多个功能性晶体管，占据了较大的衬底面积，像素数量较低，产品分辨率不高。

另外，中国专利200910234800.9公开了一种新型半导体感光器件，该器件将反偏二极管和周围的功能性MOSFET集成于单个器件单元中，简化了感光元件的设计，使单个像素的芯片占用面积明显降低。对于这种技术中，受到工艺和结构的影响，其漏极的串联电阻较大，并且漏极的电容耦合系数也较高。同时量子效率受到了结构的限制也比较低。这些因素一定程度了影响了该感光器件的性能。

发明内容

本发明要解决的技术问题是在保持感光器件高性能的同时，降低CMOS图像传感器中单个像素单元的电路复杂度，提高图像传感器的像素。为解决上述技术问题，本发明提出了一种新型的半导体感光器件，同时提供了一种半导体感光器件的制造方法。

所述半导体感光器件包括：一个具有第一种掺杂类型的半导体衬底；在所述半导体衬底上形成的具有第二种掺杂类型的源区和漏区；在所述半导体衬底内形成的具有第二种掺杂类型的感光区；在所述半导体衬底内形成的介于所述源区和漏区之间的一个沟道区域；所述的感光区与衬底形成的一个感光p-n结二极管。在所述沟道区域之上形成的覆盖整个沟道区域的第一层绝缘薄膜；在该第一层绝缘薄膜之上形成的一个作为电荷存储节点的具有导电性的浮栅区；覆盖在所述浮栅区之上的第二层绝缘薄膜；以及，在所述第二层绝缘薄膜之上形成的控制栅极。

进一步地，所述半导体衬底为单晶硅、绝缘体上硅、锗化硅或砷化镓。

进一步地，所述第一层绝缘薄膜是由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘体如HfO2、HfSiO、HfSiNO形成，其厚度范围为10-200埃。

进一步地，所述第二层绝缘薄膜是由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘体如HfO2、HfSiO、HfSiNO形成，其厚度范围为20-200埃。

进一步地，所述浮栅区是由多晶硅、钨、氮化钛、氮化钽或者合金材料形成，其形成的导体层的厚度范围为20-300纳米。

进一步地，所述感光p-n结二极管的两端分别连接浮栅区和衬底，所述感光p-n结二极管可以是硅基p-n同质结，或者是由SiGe、InGaAs、GaN、GaAs和Si组合形成的异质结。

进一步地，所述感光p-n结二极管的阳极与所述浮栅区相连接，阴极与所述衬底相连接；或者，所述感光p-n结二极管的阴极与所述浮栅区相连接，阳极与所述衬底相连接。也就是说，p-n结方向可以接成正反两个方向。

进一步地，所述感光区位于所述的源区、漏区以及沟道区域的两侧或者其中的一侧，并与所述的源区、漏区以及沟道区之间通过硅局部氧化结构或者硅浅槽隔离结构相隔离。

进一步地，所述感光区与所述浮栅区相接触。

进一步地，所述第一种掺杂类型为p型杂质掺杂，第二种掺杂类型为n型杂质掺杂；或者，所述第一种掺杂类型为n型杂质掺杂；第二种掺杂类型为p型杂质掺杂。

进一步地，由于制造工艺中对准技术控制的原因，所述控制栅极可以完全覆盖，也可以部分覆盖所述浮栅区。

所述半导体感光器件的制造方法，包括如下步骤：在半导体衬底上形成浅槽隔离或者硅局部氧化结构；形成第一层绝缘薄膜；形成第一层导电薄膜并各向异性刻蚀第一层导电薄膜以形成浮栅区；同时自对准地在所述第一层绝缘薄膜中刻蚀出浮栅接触窗口；淀积第二层导电薄膜；对所述第二层导电薄膜进行回刻以形成侧墙，所述侧墙连接了浮栅区并位于所述的浮栅接触窗口内；以第二层绝缘薄膜覆盖在所述浮栅区上；形成第三层导电薄膜并刻蚀形成控制栅结构；离子注入进行半导体感光器件的源漏掺杂，同时自对准地对所述浮栅接触窗口进行掺杂以形成感光区，所述感光区与衬底形成感光p-n结二极管；进行电极隔离与电极形成；进行金属互连，同时形成光通道，使光可以照射到所述的用于产生光电效应的p-n结上。

本发明的半导体感光器件所具有的有益效果是：将传统的图像传感器的像素单元设计从复杂的CMOS电路简化为单个感光器件，从而可以在相同面积的硅衬底上制造更多的像素单元，获得更高的图像分辨率，同时保证了较高的工作性能。另一方面，本发明提出的半导体感光器件的制造方法能够大幅降低由其组成的图像传感芯片的制造成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的一种CMOS图像传感器的单个像素单元的电路图；

图2是本发明的半导体感光器件的一个实施例的剖面图；

图3至图7是制造图2所示的半导体感光器件的一个实施例的工艺流程图。

具体实施方式

在下文中，将参照附图详细说明本发明的一个示例性实施方式。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的结构和形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

图2是本发明所公开的一个实施例中的半导体感光器件314，它是沿该器件三维方向的结构示意图。该器件通常在一个半导体衬底或掺杂的阱300内形成，所述半导体衬底或掺杂的阱一般掺杂低浓度n型或p型杂质，半导体感光器件内部由硅的局部氧化(LOCOS)或者浅沟隔离(STI)301与不同组成部分相隔离。所述半导体衬底为单晶硅或绝缘体上硅。漏区308和源区309的掺杂类型通常与衬底或阱300的掺杂类型相反。沟道311通常位于衬底或阱之内。漏区308作为一个MOSFET的漏极可以通过接触体310与外部电极连接。源区309作为一个MOSFET的源极可以通过接触体312与外部电极连接。

在所述沟道区域311与浅沟隔离(STI)301的外侧为感光区304，其掺杂类型通常与源区和漏区相同，并与衬底或阱300相反。这样，所述感光区304与衬底或阱300形成了一个p-n结二极管。衬底或阱300通过扩散区305与接触体313与外部电极向连接。沟道区域311之上形成覆盖整个沟道区域的第一层绝缘膜302。在该第一层绝缘膜之上形成的一个作为电荷存储节点的具有导电性的浮栅区303。浮栅区303可以作为一个MOSFET的浮动栅极，通过对它施加不同大小的电压，可以控制流过沟道311的电流密度。浮栅区303通常与感光区304的掺杂属性相同，并与感光区304相接触。因此浮栅区303也与由感光区304和衬底或阱300形成的p-n结相连。第二层绝缘薄膜306覆盖在浮栅区303上，并在第二层绝缘膜306之上形成控制栅极307。

本发明所公开的半导体感光器件可以通过很多方法制造。以下所叙述的是本发明所公开的半导体感光器件314的制造方法的一个实例。图3～7描述了制造一个由本发明所公开的感光器件的工序。

尽管这些图并不是完全准确反映出实际的尺寸，它们还是完整的反映了区域和组成元件之间的相互位置，特别是组成元件之间的上下和相邻关系。

首先，在硅衬底300上进行浅沟隔离(STI)或硅的局部氧化(LOCOS)结构形成隔离结构301。这种隔离技术是业界所熟知的。图3a为版图示意图，图3b是完成该工艺后的剖面图。

接下来热生长得到栅氧化介质，所述栅氧化介质厚度为10-200埃。

然后，淀积第一层多晶硅，同时进行原位掺杂。

下一步，对所述第一层多晶硅和栅氧化介质进行选择性刻蚀，形成浮栅区303，并得到供浮栅和衬底相接触的浮栅接触窗口。图4为该工序的版图示意图。

然后，淀积第二层多晶硅，并进行回刻，得到浮栅区的侧墙结构。图5是完成该工艺后的剖面图。

接下来，进行多晶硅的氧化工艺，得到第二层栅氧化介质306。在所述栅氧化介质306上方淀积第二层导电薄膜，例如多晶硅，同时对多晶硅进行原位掺杂，然后刻蚀多晶硅形成控制栅极307。

再接下来，进行源区和漏区的光刻工艺，并离子注入形成源区309和漏区308以及感光区304。感光区304与衬底300形成了产生光电效应的p-n结。

然后在衬底内选择性离子注入形成衬底接触区305。

图6a为上两步注入的版图示意图，图6b为完成上述工序之后的水平方向剖面图，图6c为3维方向的结构剖面图。

最后进行常规的半导体后道工艺，形成各个接触电极310，312，313。图7为形成电极后的结构示意图。同时形成光通道，使光可以照射到所述的用于产生光电效应的p-n结上。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种半导体感光器件，其特征在于：包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成的具有第二种掺杂类型的源区和漏区；

在所述半导体衬底内形成的具有第二种掺杂类型的感光区；

在所述半导体衬底内形成的介于所述源区和漏区之间的一个沟道区域；

在所述沟道区域之上形成的覆盖整个沟道区域的第一层绝缘薄膜；

在该第一层绝缘薄膜之上形成的一个作为电荷存储节点的具有导电性的浮栅区；

所述的感光区与衬底形成的一个感光p-n结二极管；

覆盖在所述浮栅区之上的第二层绝缘薄膜；

以及在所述第二层绝缘薄膜之上形成的控制栅极。

2.如权利要求1所述的半导体感光器件，其特征在于：所述半导体衬底为单晶硅、绝缘体上硅、锗化硅或砷化镓。

3.如权利要求1所述的半导体感光器件，其特征在于：所述绝缘薄膜是由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘体形成。

4.如权利要求3所述的半导体感光器件，其特征在于：所述第一层绝缘薄膜厚度范围为10-200埃，所述第二层绝缘薄膜厚度范围为20-200埃。

5.如权利要求1所述的半导体感光器件，其特征在于：所述浮栅区是由多晶硅、钨、氮化钛、氮化钽或者合金材料形成，其形成的导体层的厚度范围为20-300纳米。

6.如权利要求1所述的半导体感光器件，其特征在于：所述感光区位于所述的源区、漏区以及沟道区域的两侧或者其中的一侧。

7.如权利要求6所述的半导体感光器件，其特征在于：所述感光区和所述浮栅区之间相接触。

8.如权利要求6所述的半导体感光器件，其特征在于：所述感光区与所述的源区、漏区以及沟道区之间通过硅局部氧化结构或者硅浅槽隔离结构相隔离。

9.如权利要求1所述的半导体感光器件，其特征在于，通过所述感光p-n结二极管的光电效应来改变浮存储在浮栅区内电荷以及浮栅区的电势，所述的浮栅区电势会影响所述半导体感光器件源极与漏极之间的电流的大小。

10.如权利要求9所述的半导体感光器件，其特征在于：所述感光p-n结二极管是硅基p-n同质结，或者是由SiGe、InGaAs、GaN、GaAs和Si组合形成的异质结。

11.如权利要求9所述的半导体感光器件，其特征在于：所述感光p-n结二极管的阴极与所述浮栅区相连接，阳极与所述衬底相连接；或者，所述感光p-n结二极管的阳极与所述浮栅区相连接，阴极与所述衬底相连接。

12.如权利要求1所述的半导体感光器件，其特征在于：所述第一种掺杂类型为p型杂质掺杂，第二种掺杂类型为n型杂质掺杂；或者，所述第一种掺杂类型为n型杂质掺杂；第二种掺杂类型为p型杂质掺杂。

13.如权利要求1所述的半导体感光器件，其特征在于：所述控制栅极完全覆盖或者部分覆盖所述浮栅区。

14.一种半导体感光器件的制造方法，其特征在于：包括如下步骤：

在半导体衬底上形成浅槽隔离或者硅局部氧化结构；

形成第一层绝缘薄膜；

形成第一层导电薄膜并各向异性刻蚀第一层导电薄膜形成多个相互分离的浮栅区；

同时自对准地在所述第一层绝缘薄膜中刻蚀出浮栅接触窗口；

淀积第二层导电薄膜；

对所述第二层导电薄膜进行回刻以形成侧墙，所述侧墙连接浮栅区并位于所述的浮栅接触窗口内；

以第二层绝缘薄膜覆盖在所述浮栅区上；

形成第三层导电薄膜；

对第三层导电薄膜进行刻蚀，形成控制栅结构；

进行半导体感光器件的源漏掺杂，同时自对准地对所述浮栅接触窗口进行掺杂以形成感光区，所述感光区与衬底形成感光p-n结二极管；

进行电极隔离与电极形成；

进行金属互连，同时形成光通道，使光可以照射到所述的用于产生光电效应的p-n结上。

15.如权利要求14所述的半导体感光器件的制造方法，其特征在于：所述半导体衬底为单晶硅、绝缘体上硅、锗化硅或砷化镓。

16.如权利要求14所述的半导体感光器件的制造方法，其特征在于：所述第一层绝缘薄膜为二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘体，其厚度范围为10-200埃。

17.如权利要求14所述的半导体感光器件的制造方法，其特征在于：所述浮栅区通过所述的浮栅接触窗口与所述感光p-n结二极管的一端接触。

18.如权利要求14所述的半导体感光器件的制造方法，其特征在于：所述第一层导电薄膜为多晶硅、钨、氮化钛或者合金材料，其形成的导体层的厚度范围为20-300纳米。

19.如权利要求14所述的半导体感光器件的制造方法，其特征在于：用于产生光电效应的感光p-n结二极管的两端分别连接浮栅区和衬底，所述p-n结是硅基p-n同质结，或者是SiGe、InGaAs、GaN、GaAs、Si组合形成的异质结。