KR20050100258A - 3차원 구조의 집광 소자를 구비하는 ｃｍｏｓ 이미지 센서 - Google Patents

Abstract

본 발명은 3차원 구조의 집광수단을 구비하는 이미지 센서 및 그 제조 방법에 관한 것으로서, 이를 위하여 본 발명은 기판의 제1영역에서 상기 기판 내에 형성된 포토다이오드; 상기 포토다이오드의 일측부에 접하여 상기 기판상부에 형성되고 그 사이에 형성된 터널산화막을 개재하는 플로팅게이트; 및 상기 플로팅게이트 상부에 접하여 절연막을 개재하여 형성된 컨트롤게이트를 포함하고, 상기 컨트롤게이트에 전압이 인가되어 상기 포토다이오드에서 생성된 전하가 상기 플로팅게이트로 전달되는 것을 특징으로 하는 CMOS 이미지 센서가 제공된다.

Description

3차원 구조의 집광 소자를 구비하는 ＣＭＯＳ 이미지 센서{Image sensor havig 3-structual light collecting element }

본 발명은 CMOS 이미지 센서에 관한 것으로, 특히 플로팅 확산영역과 같은 역할을 하는 집광수단이 3차원 구조로 형성되어 포토다이오드의 면적을 보다 증가시키는 CMOS 이미지 센서에 관한 것이다.

CMOS 이미지 센서(image sensor)는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 빛에 반응하여 생성된 신호전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다. CMOS 이미지 센서는 각종 카메라, 의료장비, 감시용 카메라, 위치확인 및 감지를 위한 각종 산업 장비, 장난감 등 화상신호를 재현하는 모든 분야에 이용 가능하며, 저전압 구동과 단일 칩화가 가능하여 점점 활용범위가 확대되고 있는 추세이다.

도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 CMOS 이미지센서의 단위화소를 보이는 회로도로서, 수광소자인 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되는 CMOS 이미지센서의 단위화소를 보이고 있다. 4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 확산영역(FD)으로 운송하는 역할을 하고, 리셋 트랜지스터(RST)는 플로팅확산영역(FD)을 리셋시키는 기능을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(RS)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다.

도 2는 종래 기술에 따른 CMOS 이미지 센서의 기판(20) 상 구조 및 포텐설 웰(PW)을 도시한 것으로서, 도 2에 보이는 바와 같이 CMOS 이미지센서 단위화소에 대한 동작에서, 이미지에 대한 빛이 입사되어 포토다이오드(PD)에 전하가 생성되면 이 전하는 트랜스퍼트랜지스터(Tx)에 의해 플로팅확산영역(FD)으로 전달되고, 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(RS)에 의해 출력되게 된다.

이때, 포토다이오드는 수광소자로서 칩 내에서 차지하는 면적이 커야만 충분한 전하를 생성할 수 있고, 포토다이오드에 생성된 전하가 플로팅확산영역으로 충분히 전달되어야만 좋은 이미지를 얻을 수 있다.

그런데, 소자가 점차 집적화되어가고 소형화됨에 따라 포토다이오드가 칩 전체면적에서 차지하는 비율(이를 "Fillfactor")이 점차 작아지고 있으며, 이 때문에 광 감도가 저하되는 단점이 있게 된다.

본 발명은 포토다이오드가 칩 전체면적에서 차지하는 비율을 향상시켜 광감도를 향상시킨 CMOS 이미지 센서 및 그 제조 방법을 제공하는데 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 기판의 제1영역에서 상기 기판 내에 형성된 포토다이오드; 상기 포토다이오드의 일측부에 접하여 상기 기판상부에 형성되고 그 사이에 형성된 터널산화막을 개재하는 플로팅게이트; 및 상기 플로팅게이트 상부에 접하여 절연막을 개재하여 형성된 컨트롤게이트를 포함하고, 상기 컨트롤게이트에 전압이 인가되어 상기 포토다이오드에서 생성된 전하가 상기 플로팅게이트로 전달되는 것을 특징으로 하는 CMOS 이미지 센서를 제공한다.

본 발명은 종래의 플로팅확산영역을 없애고, 기판상에서 트랜스퍼트랜지스터의 게이트와 오버랩된 플로팅게이트를 형성함으로써, 플로팅확산영역의 집광 기능을 플로팅게이트가 수행하도록 한 것이다.

종래의 플로팅확산영역은 기판 상에서 2차원 평면적으로 자리잡고 있는 바, 이 기능을 하는 집광 소자를 3차원적으로 기판 상에 형성하면 그 만큼 칩 면적은 여유분을 갖게 된다. 그리고, 그 여유분의 면적을 수광소자인 포토다이오드에 할당하면 그 만큼 필팩터를 증가시킬 수 있고, 이에 의해 광감도는 향상되게 된다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.

도 3은 본 발명에 따른 CMOS 이미지 센서의 기판 상 구조 및 전하 이동 현상을 보여주는 도면이다.

도 3을 참조하면, 기판(20)상에 포토다이오드(PD)가 형성되고, 포토다이오드(PD)와 근접하여 광전달/집광 소자(100)가 기판(20) 상부에 형성된다.

즉, 수광부분인 포토다이오드(PD)에 전하가 축적되면 이를 전달소자가 제어하여 집광영역으로 이동시키는데 이러한 기능을 하는 전달소자 및 집광소자를 이중 폴리실리콘막과 같은 이중 전도층을 사용하여 형성한다.

광전달/집광 소자(100)의 구체적인 구성을 이후 구체적으로 언급될 도 4e를 통해 먼저 살펴보면, 포토다이오드의 일측부에 접하여 기판 상부에 형성되고 그 사이에 형성된 터널산화막(52A)을 개재하는 플로팅게이트(55)와, 절연막(56)을 개재하여 플로팅게이트 상부에 접하여 형성되는 컨트롤게이트(57, 58)를 포함한다.

수광부분에 빛이 모이면 이를 콘트롤 게이트를 통해 플로팅게이트로 전하를 이동시키는데 이때 터널 영역을 통하여 FN 터널링이 가능하도록 매우 얇은 터널 산화막(52A)가 필요하게 된다. FN 터널링을 위해서는 컨트롤게이트(57, 58)에 약 10 MV/㎝ 정도가 되도록 고전압이 인가되어야 한다.

본 발명의 실시예에 따른 이미지 센서 제조 공정을 보이는 도 4a 내지 도 4e에서, 도 4a는 반도체 기판(50) 상에 소자분리막(51)을 형성하고, 수광 영역인 포토다이오드(PD), 트랜지스터의 소오스/드레인(S/D)을 반도체 기판 내에 형성하고, 전체 구조 상에 산화막(52)을 증착하고, 포토다이오드 상의 산화막 일부를 노출시키는 터널 마스크를 포토레지스트 패턴(PR1)으로 형성한 다음 노출된 산화막(52)을 식각하여 50 Å 두께의 터널 산화막(52A)을 형성한 것을 보인다.

그리고 도 4b는 1500 Å 두께의 제1 폴리실리콘막(55)을 형성하고, 제1 폴리실리콘막 상에 70 Å 두께의 산화막을 형성하고, 이어서 170 Å 두께의 질화막을 형성하여 250 Å 두께의 산화질화막(56)을 형성한다. 이어서 제2 포토레지스트 패턴(PR2)을 형성하고, 산화질화막(56) 및 제1 폴리실리콘막(55)을 식각하여 적층패턴을 형성한 것을 보인다.

그리고 도 4C는 전체 구조 상에 약 65 Å 두께의 게이트 산화막을 성장시킨 다음, 전체 구조 상에 1500 Å 두께의 제2 폴리실리콘막(57) 및 1200 Å 두께의 텅스텐 실리사이드(58)를 형성한 것으로 보인다.

그리고 도 4d는 제3 포토레지스트 패턴(PR3)을 형성하여 텅스텐 실리사이드(58) 및 제2 폴리실리콘막(57)을 식각해서 상기 적층 패턴 상에 제2 폴리실리콘막(57) 및 텅스텐 실리사이드(58)으로 이루어지는 패턴을 형성한다. 이러한 패턴 형성 과정에서 상기 제2 폴리실리콘막과 상기 텅스텐 실리사이드(58)로 이루어지는 게이트 전극 패턴을 형성할 수도 있다.

상기 텅스텐 실리사이드(58)와 상기 제2 폴리실리콘막(57)은 컨트롤게이트(control gate)로 역할하고, 상기 제1폴리실리콘막(55)은 플로팅게이트로서 집광영역으로서 역할한다.

본 발명은 이와 같이 터널 산화막을 이용하여 집광된 빛을 플로팅게이트로 모으며, 빛을 집광하는데 FN 터널링 기술을 이용한다.

전술한 본 발명의 실시예에서는 폴리실리콘막으로 이루어지는 플로팅 게이트와 상기 제어 게이트를 설명하였지만, 플로팅 게이트와 제어 게이트 각각은 다양한 전도층을 형성될 수도 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 이중 게이트 구조를 사용함으로써 메모리 소자처럼 직접 프로그램이 가능하고, 감도의 개선을 이룰 수 있다.

도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 보이는 회로도,

도 2는 종래 기술에 따른 CMOS 이미지 센서의 기판 상 구조 및 포텐설 웰을 도시한 것으로, 전하 이동 현상을 보여주는 도면,

도 3은 본 발명의 실시예에 따른 이미지 센서의 구조 및 전하 이동 경로를 보이는 단면도,

도 4a 내지 도 4e는 본 발명의 실시예에 따른 이미지 센서 제조 공정 단면도.

*도면의 주요부분에 대한 도면 부호의 설명*

50: 반도체 기판 51: 소자분리막

52: 산화막 절연막 52A: 터널 산화막

55: 제1 폴리실리콘막 56: 실리콘 산화질화막

57: 게이트 산화막 58: 텅스텐 실리사이드

PR1, PR2, PR3: 포토레지스트 패턴

Claims (1)

1. 기판의 제1영역에서 상기 기판 내에 형성된 포토다이오드;

   상기 포토다이오드의 일측부에 접하여 상기 기판상부에 형성되고 그 사이에 형성된 터널산화막을 개재하는 플로팅게이트; 및

   상기 플로팅게이트 상부에 접하여 절연막을 개재하여 형성된 컨트롤게이트를 포함하고,

   상기 컨트롤게이트에 전압이 인가되어 상기 포토다이오드에서 생성된 전하가 상기 플로팅게이트로 전달되는 것을 특징으로 하는 CMOS 이미지 센서.