CN101826539B - 固态图像捕获装置、制造该装置的方法以及图像捕获设备 - Google Patents
固态图像捕获装置、制造该装置的方法以及图像捕获设备 Download PDFInfo
- Publication number
- CN101826539B CN101826539B CN2010101251954A CN201010125195A CN101826539B CN 101826539 B CN101826539 B CN 101826539B CN 2010101251954 A CN2010101251954 A CN 2010101251954A CN 201010125195 A CN201010125195 A CN 201010125195A CN 101826539 B CN101826539 B CN 101826539B
- Authority
- CN
- China
- Prior art keywords
- isolation
- area
- film
- grid electrode
- pixel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000002955 isolation Methods 0.000 claims abstract description 149
- 230000002093 peripheral effect Effects 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 238000006243 chemical reaction Methods 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 22
- 230000005693 optoelectronics Effects 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 230000035945 sensitivity Effects 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000007667 floating Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten metals Chemical class 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- CSJDCSCTVDEHRN-UHFFFAOYSA-N methane;molecular oxygen Chemical compound C.O=O CSJDCSCTVDEHRN-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Abstract
本发明涉及固态图像捕获装置、制造该装置的方法以及图像捕获设备。固态图像捕获装置在半导体基底中包括：光电转换部分，对入射光执行光电转换以获得信号电荷；像素晶体管部分，将光电转换部分中产生的信号电荷输出；外围电路部分，形成在包括光电转换部分和像素晶体管部分的像素部分的外围；以及隔离区域，形成为将光电转换部分、像素晶体管部分和外围电路部分彼此电气分离。像素晶体管部分外围的隔离区域每个具有形成为高于半导体基底的表面的绝缘部分。像素晶体管部分的晶体管的第一栅电极形成在绝缘部分之间并且形成在半导体基底上使得两者之间夹置栅绝缘膜。
Description
技术领域
本发明涉及固态图像捕获装置、制造固态图像捕获装置的方法以及图像捕获设备。
背景技术
随着CMOS图像传感器的每个像素的小型化，单元像素中像素晶体管的面积相对于光电二极管变大。
当单元像素中的像素晶体管的面积比例变大时，光电二级管的面积变小。由此，可能出现灵敏度降低的问题。如图13所示，入射在像素晶体管的栅电极120上的一些(例如，倾斜入射的光线)光线L可能被反射或吸收。因此，由于到达光电二极管110的光线的减小，可能出现灵敏度退化的问题。
由于需要确保与像素晶体管在隔离区域上的重叠面积对应的面积，可能出现光电二极管也许不能扩展并且饱和电子的数目减少的问题。
近年来，随着像素尺寸的减小，灵敏度电子数和饱和电子数也减小。由此，可能出现像素的信号的输出电压降低的问题。因此，优选地提高将电子转变为像素中的电压的效率(转变效率)。然而如图14所示，可能出现的问题是当栅电极120在隔离区域130上的重叠部分较大时栅电容增大。
即使在栅电极120在隔离区域130上的重叠部分较大时元件小型化，然而光电二极管110的占用面积需要降低，从而导致灵敏度退化。
为了解决上述问题，需要减小晶体管在隔离区域上的重叠部分。然而例如图15所示，当栅电极的重叠部分减小时，在出现暴露的装置中出现连接间隙的情况下可能在栅电极120的栅宽度方向上出现间隙125。在这种情况下，当注入离子以形成源极区域141和漏极区域142时，离子从间隙125注入半导体基底100，并且源极区域141和漏极区域142可能形成短接状态。
已经提出一种使用自动调准技术加工栅电极的方法，该自动调准技术作为能够解决SRAM(静态随机存取存储器)等中的多晶硅栅的重叠部分的技术(例如，参见日本未经审查专利申请公开No.2006-93222)。根据这种加工方法，当用外围电路部分的逻辑电路加工具有较短的栅长度(L长度)的晶体管时很难进行接触。因此，在固态图像捕获元件等中，很难将外围电路部分的栅电极(需要形成微小的图案)和像素部分的栅电极一起安装在芯片上。
发明内容
要解决的问题是，随着像素尺寸减小，当外围电路部分的栅电极形成为重叠在隔离区域上以产生接触时，像素晶体管部分的栅电极也形成为重叠在隔离区域上。
希望防止光电转换单元(光电二极管)的占用面积随着像素尺寸的减小而减小并能够通过将像素晶体管部分的栅电极形成为不重叠在隔离区域上来提高灵敏度。
根据本发明的实施例的一种固态图像捕获装置，其在半导体基底中包括：光电转换部分，对入射光执行光电转换以获得信号电荷；像素晶体管部分，将所述光电转换部分中产生的所述信号电荷输出；外围电路部分，形成在包括所述光电转换部分和所述像素晶体管部分的像素部分的外围；以及隔离区域，形成为将所述光电转换部分、所述像素晶体管部分和所述外围电路部分彼此电气分离。所述像素晶体管部分外围的所述隔离区域每个具有形成为高于所述半导体基底的表面的绝缘部分。所述像素晶体管部分的晶体管的第一栅电极形成在所述绝缘部分之间并且形成在所述半导体基底上使得在两者之间夹置栅绝缘膜。
在根据本发明的实施例的固态图像捕获装置中，由于晶体管的第一栅电极形成在隔离区域的绝缘部分之间，第一栅电极形成为不重叠在隔离区域上。因此，防止了光电转换部分的占用面积随着像素尺寸的减小而减小，并且防止了灵敏度退化。或者，可以提高灵敏度。
一种制造固态图像捕获装置的方法，包括以下步骤：形成隔离区域，其将光电转换部分、像素晶体管部分和外围电路部分彼此电气分离，并且所述隔离区域每个具有高于半导体基底的表面形成的绝缘部分；在形成所述半导体基底的所述像素晶体管部分的区域中形成栅绝缘膜；形成第一栅电极形成膜以覆盖所述半导体基底的整个表面；通过移除所述第一栅电极形成膜来暴露所述隔离区域的所述绝缘部分的表面，使得在形成所述像素晶体管部分的区域中保留所述第一栅电极形成膜；使用所述第一栅电极形成膜在所述像素晶体管部分中形成第一栅电极，并且移除所述光电转换部分和所述外围电路部分上的所述第一栅电极形成膜；形成覆盖所述第一栅电极的刻蚀防护膜；形成第二栅电极形成膜以覆盖所述半导体基底的整个表面；并且在其中覆盖有所述刻蚀防护膜的所述第一栅电极保留的状态下，使用所述第二栅电极形成膜形成所述外围电路部分的晶体管的第二栅电极。
在根据本发明的实施例的固态图像捕获装置的制造方法中，由于晶体管的第一栅电极形成在隔离区域的绝缘部分之间，像素晶体管部分的第一栅电极形成为不重叠在隔离区域上。因此，防止了光电转换部分的占用面积随着像素尺寸的减小而减小，并且防止了灵敏度退化。或者，可以提高灵敏度。
根据本发明的实施例的一种图像捕获设备，包括：光线会聚光学单元，其会聚入射光线；图像捕获单元，其包括固态图像捕获装置，所述固态图像捕获装置接收由所述光线会聚光学单元会聚的光线并执行光电转换；以及信号处理单元，其处理经历光电转换的信号。所述固态图像捕获装置在半导体基底中包括：光电转换部分，对入射光执行光电转换以获得信号电荷；像素晶体管部分，将所述光电转换部分中产生的所述信号电荷输出；外围电路部分，形成在包括所述光电转换部分和所述像素晶体管部分的像素部分的外围；以及隔离区域，形成为将所述光电转换部分、所述像素晶体管部分和所述外围电路部分彼此电气分离。所述像素晶体管部分外围的所述隔离区域每个具有形成为高于所述半导体基底的表面的绝缘部分。所述像素晶体管部分的晶体管的第一栅电极形成在所述绝缘部分之间并且形成在所述半导体基底上使得在两者之间夹置栅绝缘膜。
在根据本发明的实施例的图像捕获设备中，使用根据本发明的实施例的固态图像捕获装置，其中晶体管的第一栅电极形成在隔离区域的绝缘部分之间，并且可以高灵敏度地形成图像。
在根据本发明的实施例的固态图像捕获装置中，像素晶体管部分的第一栅电极形成为不重叠在隔离区域上。根据这样的结构，具有防止光电转换部分的占用面积随着像素尺寸的减小而减小的优势，并且提高了灵敏度。
在根据本发明的实施例的固态图像捕获装置的制造方法中，像素晶体管部分的第一栅电极形成为不重叠在隔离区域上。根据这样的结构，具有防止光电转换部分的占用面积随着像素尺寸的减小而减小的优势，并且提高了灵敏度。
根据本发明的实施例的图像捕获设备使用根据本发明的实施例的固态图像捕获装置，该固态图像捕获装置即使在像素尺寸减小时也可以高灵敏度地形成图像。因此，可以获得高灵敏度地形成图像的优势。
附图说明
图1是示出根据第一实施例的固态图像捕获装置的第一示例结构的示意截面图；
图2是示出固态图像捕获装置的第二示例结构的示意截面图；
图3是示出根据本发明的实施例的固态图像捕获装置用于的CMOS图像传感器的电路图；
图4A至4C是示出根据第二实施例制造固态图像捕获装置的第一示例方法的截面图；
图5A至5C是示出制造固态图像捕获装置的第一示例方法的截面图；
图6A至6C是示出制造固态图像捕获装置的第一示例方法的截面图；
图7A和7B是示出制造固态图像捕获装置的第一示例方法的截面图；
图8A至8C是示出根据第二实施例制造固态图像捕获装置的第二示例方法的截面图；
图9A至9C是示出制造固态图像捕获装置的第二示例方法的截面图；
图10A至10C是示出制造固态图像捕获装置的第二示例方法的截面图；
图11A和11B是示出制造固态图像捕获装置的第二示例方法的截面图；
图12是示出根据本发明的实施例的图像捕获设备的框图；
图13是示出根据现有技术具有问题的结构的示意截面图；
图14是示出根据现有技术具有问题的布局的平面图；
图15是示出根据现有技术具有问题的布局的平面图。
具体实施方式
以下将描述本发明的优选实施例(以下称为实施例)。
1.第一实施例
固态图像捕获装置的第一示例结构
以下将参照图1的示意性截面图描述根据本发明的第一实施例的固态图像捕获装置的第一示例性结构。
如图1所示，半导体基底11具有对入射光执行光电转换以获得信号电荷的光电转换部分12和将光电转换部分12中产生的信号电荷输出的像素晶体管部分13。外围电路部分14形成在包括光电转换部分12和像素晶体管部分13的像素部分的外围。隔离区域15形成为将光电转换部分12、像素晶体管部分13和外围电路部分14彼此电气分离。隔离区域15具有在像素晶体管部分13的外围形成的高于半导体基底11的表面的绝缘部分16。
半导体基底11例如由一般的硅基底形成。光电转换部分12包括N型区域12N和形成在N型区域12N上的P+型区域12P。
隔离区域15例如具有STI(浅沟槽隔离)结构。
配置为调节阈值电压(Vth)的杂质区域17、18形成在半导体基底11中的由像素晶体管部分13和外围电路部分14的晶体管形成区域所形成的区域中。
在形成半导体基底11的像素晶体管部分13的区域中，通过中间夹置栅绝缘膜21形成第一栅电极22。第一栅电极22形成在绝缘部分16之间并且通过中间夹置栅绝缘膜21形成在半导体基底11上。
根据这样的结构，第一栅电极22不在隔离区域15上重叠。
栅绝缘膜21例如由氧化硅薄膜形成。当然，栅绝缘膜21可以由用于一般MOS晶体管的栅绝缘膜材料以及氧化硅薄膜形成。
第一栅电极22例如由导电的多晶硅形成。
即使未示出，在半导体基底11上第一栅电极22的两侧形成源极区域和漏极区域。这样，像素晶体管形成在像素晶体管部分13中。
在图中，示出了代表性的晶体管。然而，像素晶体管部分13一般包括四个晶体管，即传输晶体管、复位晶体管、放大晶体管和选择晶体管。或者，像素晶体管部分13可能包括三个晶体管。
或者，复位晶体管、放大晶体管和选择晶体管组成的像素晶体管组可以用作两个光电转换部分的共同的像素晶体管。或者，像素晶体管组可以用作四个光电转换部分的共同的像素晶体管。
另一方面，在外围电路部分14晶体管中，第二栅电极32通过中间夹置栅绝缘膜31形成在半导体基底11上。第二栅电极32的至少一端形成为重叠在配置为将外围电路部分14分隔的隔离区域15上。
第二栅电极32的形成在隔离区域15上的部分用作配置为将其它导线彼此连接的接触部分33。接触部分33形成为使得其形成在第二栅电极32的隔离区域15上的部分具有较宽的宽度。
栅绝缘膜31例如由氧化硅薄膜形成。当然，栅绝缘膜31可以由用于栅绝缘膜晶体管的绝缘材料以及氧化硅薄膜形成。例如，栅绝缘膜31可以由具有较高介电常数的氧化铝膜或氧化铪膜形成。第二栅电极形成膜43例如由多晶硅膜形成。或者，第二栅电极形成膜43可以例如由钨(W)等金属形成。
即使未示出，在第一栅电极22和第二栅电极32的两侧形成源极区域和漏极区域。此外，在光电转换部分12、像素晶体管部分13和外围电路部分14上形成保护膜。此外，还形成颜色滤光片、显微透镜等。这样，形成了固态图像捕获装置1。
在固态图像捕获装置的第一示例性结构中，仅像素晶体管部分13中的晶体管的第一栅电极22形成在隔离区域15的绝缘部分16之间。根据这样的结构，像素晶体管部分13中的第一栅电极22形成为使得不重叠在隔离区域15上。因此，防止了光电转换部分12占据的面积随着像素尺寸的小型化而减小，从而防止了灵敏度的退化。或者，可以提高灵敏度。
由于第一栅电极22形成为使得不重叠在隔离区域15上，因此打开像素晶体管时在隔离区域15下方不产生载流子。因此，由于可以解决如相关技术中的当载流子混在光电转换部分12中时产生噪音的问题，因此可以捕获高质量的图像。
在外围电路部分14中，即使当第二栅电极32的栅长度是先进工艺的栅长度，第二栅电极32的两个端部也形成为重叠在隔离区域15上。因此，第二栅电极32可以具有第二栅电极32的部分在隔离区域15上接触的接触部分33。
固态图像捕获装置的第二示例结构
以下将参照图2的示意性截面图描述根据本发明的第一实施例的固态图像捕获装置的第二示例性结构。具有第二示例性结构的固态图像捕获装置大体上与具有第一示例性结构的固态图像捕获装置1相同，但是在以下的结构中彼此不同。即，像素晶体管部分13外围的隔离区域15距半导体基底11的表面的高度形成为高于外围电路部分14外围的隔离区域15距半导体基底11的表面的高度。
如图2所示，半导体基底11具有对入射光执行光电转换以获得信号电荷的光电转换部分12和将光电转换部分12中产生的信号电荷输出的像素晶体管部分13。外围电路部分14形成在包括光电转换部分12和像素晶体管部分13的像素部分的外围。隔离区域15形成为将光电转换部分12、像素晶体管部分13和外围电路部分14彼此电气分离。隔离区域15具有在像素晶体管部分13的外围形成的高于半导体基底11的表面的绝缘部分16。
对于隔离区域15，像素晶体管部分13外围的隔离区域15距半导体基底11的表面的高度形成为高于外围电路部分14外围的隔离区域15距半导体基底11的表面的高度。例如，像素晶体管部分外围的隔离区域形成为更高出约30nm到100nm。此外，像素晶体管部分13外围的隔离区域15可以形成为浅到隔离区域15高出地形成的程度。
半导体基底11例如由一般的硅基底形成。光电转换部分12包括N型区域12N和形成在N型区域12N上的P+型区域12P。
隔离区域15例如具有STI(浅沟槽隔离)结构。
配置为调节阈值电压(Vth)的杂质区域17、18形成在半导体基底11中的由像素晶体管部分13和外围电路部分14的晶体管形成区域所形成的区域中。
在形成半导体基底11的像素晶体管部分13的区域中，通过中间夹置栅绝缘膜21形成第一栅电极22。第一栅电极22形成在绝缘部分16之间并且通过中间夹置栅绝缘膜21形成在半导体基底11上。
根据这样的结构，第一栅电极22不在隔离区域15上重叠。
栅绝缘膜21例如由氧化硅薄膜形成。当然，栅绝缘膜21可以由用于一般MOS晶体管的栅绝缘膜材料以及氧化硅薄膜形成。
第一栅电极22例如由导电的多晶硅形成。
即使未示出，在半导体基底11上第一栅电极22的两侧形成源极区域和漏极区域。这样，像素晶体管形成在像素晶体管部分13中。
在图中，示出了代表性的晶体管。然而，像素晶体管部分13一般包括四个晶体管，即传输晶体管、复位晶体管、放大晶体管和选择晶体管。或者，像素晶体管部分13可能包括三个晶体管。
或者，复位晶体管、放大晶体管和选择晶体管组成的像素晶体管组可以用作两个光电转换部分的共同的像素晶体管。或者，像素晶体管组可以用作四个光电转换部分的共同的像素晶体管。
另一方面，在外围电路部分14晶体管中，第二栅电极32通过中间夹置栅绝缘膜31形成在半导体基底11上。第二栅电极32的至少一端形成为重叠在配置为将外围电路部分14分隔的隔离区域15上。
第二栅电极32的形成在隔离区域15上的部分用作配置为将其它导线彼此连接的接触部分33。接触部分33形成为使得其形成在第二栅电极32的隔离区域15上的部分具有较宽的宽度。
栅绝缘膜31例如由氧化硅薄膜形成。当然，栅绝缘膜31可以由用于栅绝缘膜晶体管的绝缘材料以及氧化硅薄膜形成。例如，栅绝缘膜31可以由具有较高介电常数的氧化铝膜或氧化铪膜形成。
第二栅电极形成膜43例如由多晶硅膜形成。或者，第二栅电极形成膜43可以例如由钨(W)等金属形成。
即使未示出，在第一栅电极22和第二栅电极32的两侧形成源极区域和漏极区域。此外，在光电转换部分12、像素晶体管部分13和外围电路部分14上形成保护膜。此外，还形成颜色滤光片、显微透镜等。这样，形成了固态图像捕获装置1。
在固态图像捕获装置的第二示例性结构中，仅像素晶体管部分13中的晶体管的第一栅电极22形成在隔离区域15的绝缘部分16之间。根据这样的结构，像素晶体管部分13中的第一栅电极22形成为使得不重叠在隔离区域15上。因此，防止了光电转换部分12占据的面积随着像素尺寸的小型化而减小，从而防止了灵敏度的退化。或者，可以提高灵敏度。
在外围电路部分14中，即使当第二栅电极32的栅长度是先进工艺的栅长度，第二栅电极32的两个端部也形成为重叠在隔离区域15上。因此，第二栅电极32可以具有第二栅电极32的部分在隔离区域15上接触的接触部分33。
此外，由于像素晶体管部分13的隔离区域15的高度形成为高于外围电路部分14的隔离区域15的高度，因此例如像素晶体管部分13的隔离区域15的深度可以形成为比相关技术中的更浅。根据这样的结构，隔离区域15以下的部分可以用作光电转换部分12。因此，可以提高灵敏度。
由于第一栅电极22形成为使得不重叠在隔离区域15上，因此打开像素晶体管时在隔离区域15下方不产生载流子。因此，由于可以解决如相关技术中的当载流子混在光电转换部分12中时产生噪音的问题，因此可以捕获高质量的图像。
以下将参照图3的电路结构描述作为参照示例的CMOS固态图像捕获装置的像素部分和外围电路部分的示例。
如图3所示，固态图像捕获装置(CMOS图像传感器)201包括像素部分210，在像素部分210中，包括光电转换元件的像素211二维地设置为矩阵形。固态图像捕获装置201包括外围电路部分220，外围电路部分220包括独立地对控制信号线进行控制的驱动电路221、像素垂直扫描电路223、时间发生电路225和水平扫描电路227。
在像素211的矩阵布置中，输出信号线241在像素211的每列中布线并且控制信号线在每行中布线。控制信号线例如包括传输控制线242、复位控制线243、和选择控制线244。此外，提供复位电压的复位线245布线到每个像素211。
示出了像素211的示例电路结构。该示例电路结构中的单位像素包括作为光接收单元231中的光电转换元件的光电二极管，并且具有包括四个晶体管(即，传输晶体管232、复位晶体管233、放大晶体管234和选择晶体管235)的像素电路。这里，N信道MOS晶体管例如用作为传输晶体管232、复位晶体管233、放大晶体管234和选择晶体管235。在电气结构的描述中，这些晶体管称为像素晶体管。
传输晶体管232连接在光接收单元231的电光二极管的阴极电极和用作为电荷电势转换单元的浮动扩散区(floating diffusion)236之间。通过向栅电极(控制电极)施加传输脉冲，通过光接收单元231经历光电转换并存储在其中的信号电荷(这里是电子)被传输到浮动扩散区236。
复位晶体管233的漏电极和源电极分别连接到复位线245和浮动扩散区236。在信号电荷从光接收单元231传输到浮动扩散区236之前，通过向栅电极提供复位脉冲RST将浮动扩散区236的电势复位为复位电压Vrst。
放大晶体管234的栅电极和漏电极分别连接到浮动扩散区236和像素电源Vdd。通过复位晶体管233复位的浮动扩散区236的电势作为复位等级输出。此外，通过传输晶体管232传输信号电荷后，浮动扩散区236的电势作为信号等级输出。
选择晶体管235的漏电极和源电极例如分别连接到放大晶体管234的源电极和输出信号线241。然后，通过将选择脉冲SEL提供到栅电极使栅电极打开并且将由放大晶体管234输出的信号作为像素211的选择状态输出到输出信号线241。或者，选择晶体管235可以连接在像素电源Vdd和放大晶体管234的漏电极之间。
驱动电路221配置为读取在像素部分210中读取的每个像素211的信号。
像素垂直扫描电路223包括位移寄存器或地址译码器。通过适当地产生复位脉冲、传输脉冲和选择脉冲等，像素部分210的每个像素211在电子快门行中被读取并在每行中垂直地(上下)扫描。在该扫描中，对于电子快门行执行对电子快门行的像素211的信号进行扫掠的电子快门操作。此外，早于由驱动电路221通过与快门速度对应的时间进行读取扫描，对于相同行(电子快门行)执行电子快门操作。
水平扫描电路227包括位移寄存器或地址译码器，并且按照像素部分210的像素列的顺序执行水平扫描。
时间发生电路225产生时间信号或控制信号，用作为驱动电路221、像素垂直扫描电路223等的操作的参照。
2.第二实施例
制造固态图像捕获装置的第一示例方法
以下将参照图4A至4C和图5A至5C的截面图描述根据本发明的第二实施例的制造固态图像捕获装置的第一示例方法。
如图4A所示，隔离区域15形成为将形成在半导体基底11上的光电转换部分12、像素晶体管部分13和外围电路部分14彼此电气分离，并且隔离区域15每个具有高于半导体基底11的表面形成的绝缘部分16。
半导体基底11例如由一般的硅基底形成。光电转换部分12包括N型区域12N和形成在N型区域12N上的P+型区域12P。
隔离区域15例如具有STI(浅沟槽隔离)结构。在该制造方法中，在半导体基底11中形成隔离沟槽时使用的掩模绝缘膜(未图示)形成为具有预定的高度，例如隔离区域15的绝缘部分16的高度。形成隔离区域15的隔离绝缘膜埋在隔离沟槽中以移除多余地形成在掩模绝缘膜上的隔离绝缘膜。该移除过程例如通过化学机械抛光(CMP)方法来执行。接着，通过移除掩模绝缘膜，可以形成包括绝缘部分16的隔离区域15。
形成隔离区域15后，通过执行离子注入形成杂质区域17、18以调节区域的阈值电压(Vth)，该区域例如是在半导体基底11上形成像素晶体管部分13以及形成外围电路部分14的晶体管的区域。在离子注入之前，例如在半导体基底11上形成由氧化硅膜形成的缓冲层61。
接下来，如图4B所示，除去半导体基底11上的氧化硅膜等之后，在形成像素晶体管部分13的区域中形成像素晶体管的栅绝缘膜21。栅绝缘膜21例如由氧化硅膜形成。氧化硅膜例如由热氧化形成，但是也可以由其它的膜形成方法形成。
形成第一栅电极形成膜41用于覆盖半导体基底11的整个表面。第一栅电极形成膜41例如由氧化硅膜形成。该多晶硅氧化物膜例如通过化学气相沉积(CVD)方法形成，但是也可以由其它的膜形成方法形成。第一栅电极形成膜41的材料不限于氧化硅膜，也可以使用如钨(W)等的金属膜。
之后，如图4C所示，移除第一栅电极形成膜41，使得在形成像素晶体管部分13的区域中保留第一栅电极形成膜41，用于暴露隔离区域15的绝缘部分16的表面。该暴露过程例如通过化学机械抛光(CMP)方法来执行。
之后，如图5A所示，由像素晶体管部分13上的第一栅电极形成膜41形成第一栅电极22，并且光电转换部分12和外围电路部分14上的第一栅电极形成膜41被移除。
在该过程中，首先通过一般的抗蚀膜施加技术在第一栅电极形成膜41上形成抗蚀膜(未图示)。随后，通过光刻技术对抗蚀膜进行曝光、显影和烘干形成掩模图案51，用于形成像素晶体管部分13的第一栅电极。随后，使用掩模图案51作为掩模，对第一栅电极形成膜41进行刻蚀以形成第一栅电极22。此外，形成在其它区域上的第一栅电极形成膜41通过刻蚀被移除。在该刻蚀中，为了高精度地刻蚀第一栅电极22，优选地使用反应离子刻蚀(RIE)，其中可以进行各向异性的干法刻蚀。
这样，在隔离区域15的绝缘部分16之间并且通过中间夹置栅绝缘膜21在半导体基底11上形成像素晶体管部分13的第一栅电极22。
大体上，如上所述，像素晶体管部分13包括传输晶体管、复位晶体管、放大晶体管和选择晶体管。因此，传输晶体管、复位晶体管、放大晶体管和选择晶体管形成为第一栅电极22。这里形成四个晶体管，然而根据本发明的一个实施例也可以使用三个晶体管。
在保证形成隔离区域15和第一栅电极形成膜41的氧化硅膜的刻蚀选择性的刻蚀条件下执行干法刻蚀。
外围电路部分14的晶体管的第二栅电极可以不用第一栅电极形成膜41形成，因为第二栅电极重叠在外围电路部分14的隔离区域上。在这种情况下，外围电路部分14上的第一栅电极形成膜41通过干法刻蚀被移除。此时，栅绝缘膜21也被刻蚀，然而栅绝缘膜21如果必要也可以留在外围电路部分14和光电转换部分12上。这样，栅绝缘膜21可以保留。
之后，移除掩模图案51。图中示出移除掩模图案51前的状态。
之后，如图5B所示，形成刻蚀防护膜42用于覆盖第一栅电极22。刻蚀防护膜42例如由氮化硅膜形成。例如通过化学气相沉积(CVD)方法来在整个表面上形成膜。
之后，如图5C所示，通过一般的抗蚀膜施加技术，通过中间夹置刻蚀防护膜42形成抗蚀膜(未图示)以覆盖第一栅电极22。之后，通过光刻技术对抗蚀膜进行曝光、显影和烘干形成掩模图案52以覆盖第一栅电极22。随后，使用掩模图案52作为掩模，对刻蚀防护膜42进行刻蚀以移除刻蚀防护膜42中除覆盖第一栅电极22的之外的刻蚀防护膜。因此，覆盖第一栅电极22的刻蚀防护膜42保留下来。在该刻蚀中，优选地使用热磷酸执行湿法刻蚀，从而不对半导体基底11产生刻蚀损坏，因为刻蚀防护膜42由氮化硅膜形成。
这样，由于通过湿法刻蚀各向同性地刻蚀氮化硅膜，因此没有氮化硅膜留在隔离区域15的侧壁上。
在该过程中，为了在外围电路部分14中形成栅绝缘膜，通过各向异性刻蚀移除留在外围电路部分14的半导体基底11的表面上的栅绝缘膜21(参见图4B)。
当将隔离区域15的绝缘部分16设置为更厚以确保第一栅电极22的厚度时，外围电路部分14的隔离区域15的高度通过图5C所示的各向异性刻蚀形成为较低。通过这样做，可以匹配如根据相关技术的过程中的相同的隔离区域的高度。通过从半导体基底11的表面起形成外围电路部分14的隔离区域15的高度，可以防止外围电路部分14的栅电极之后的侧壁形成过程中侧壁膜留在隔离区域15的侧壁上。
当外围电路部分14的隔离区域15的高度形成为较低时，例如可以执行参照图5A描述的过程。例如，紧接着形成掩模图案52，通过选择性地刻蚀外围电路部分14的隔离区域15可以将隔离区域15的高度形成为较低。
之后，移除掩模图案52。图中示出移除掩模图案52前的状态。
之后，如图6A所示，栅绝缘膜31形成在外围电路部分14的半导体基底11上。栅绝缘膜31例如由氧化硅膜形成。氧化硅膜例如通过热氧化形成，但是也可以通过其它的膜形成方法形成。当然，栅绝缘膜可以由用于一般MOS晶体管的栅绝缘膜材料以及氧化硅膜形成。例如，栅绝缘膜可以由具有较高介电常数的氧化铝膜或氧化铪膜形成。
之后，如图6B所示，形成第二栅电极形成膜43用于覆盖半导体基底11的整个表面。第二栅电极形成膜43例如由多晶硅膜形成。该多晶硅氧化物膜例如通过化学气相沉积(CVD)方法形成，但是也可以通过其它的膜形成方法形成。第二栅电极形成膜的材料不限于氧化硅膜，也可以使用如钨(W)等的金属膜。
之后，如图6C所示，在其中形成刻蚀防护膜42的第一栅电极22保留的状态下，外围电路部分14的晶体管的第二栅电极32由第二栅电极形成膜43形成。此外，光电转换部分12和像素晶体管部分13上的第二栅电极形成膜43被移除。
在该过程中，通过一般的抗蚀膜施加技术在第二栅电极形成膜43上形成抗蚀膜(未图示)。随后，通过光刻技术对抗蚀膜进行曝光、显影和烘干形成掩模图案53，用于形成外围电路部分14的晶体管的第二栅电极。随后，使用掩模图案53作为掩模，对第二栅电极形成膜43进行刻蚀以形成第二栅电极32。此外，形成在其它区域上的第二栅电极形成膜43通过刻蚀被移除。在该刻蚀中，为了高精度地刻蚀第二栅电极32，优选地使用反应离子刻蚀(RIE)，其中可以进行各向异性的干法刻蚀。
在干法刻蚀中对像素晶体管部分13的第二栅电极形成膜43的刻蚀中，该刻蚀被刻蚀防护膜42阻挡。因此，第一栅电极22不被刻蚀。刻蚀防护膜42不限于氮化硅膜，只要刻蚀防护膜42能够阻挡第二栅电极形成膜43的刻蚀。例如，刻蚀防护膜可以由氧化硅膜、硅的氮氧化合物膜或硅的氧碳化合物膜等形成。
然而，当隔离区域15的在第一栅电极22侧面的绝缘部分16在对第二栅电极形成膜43刻蚀时被过度刻蚀，可能改变晶体管特性。因此，优选地使用氮化硅膜。
之后，移除掩模图案53。图中示出移除掩模图案53前的状态。
之后，如图7A所示，移除刻蚀防护膜42(双点划线所示)。使用热磷酸通过湿法刻蚀移除刻蚀防护膜42。
继而，如图7B所示，在隔离区域15的绝缘部分16之间并且通过中间夹置栅绝缘膜21在像素晶体管部分13的半导体基底11上形成第一栅电极22。因此，第一栅电极22不重叠在隔离区域15上。外围电路部分14的第二栅电极32通过中间夹置栅绝缘膜21形成在半导体基底11上，从而其两个端部重叠在隔离区域15上。
之后，即使未示出，形成源极区域和漏极区域、形成保护膜、形成颜色滤光片，并且形成显微透镜，以完成固态图像捕获装置1。
在制造方法中，在形成隔离区域15时，隔离区域15的绝缘部分16形成为高于第一栅电极22的高度。此外，在形成第一栅电极形成膜41时，第一栅电极形成膜41的厚度形成为比第一栅电极22的理想厚度更厚。在将隔离区域15的绝缘部分16的表面暴露的过程中，第一栅电极形成膜41和绝缘部分16可以形成为到达第一栅电极22的理想高度。
在制造方法中，第一栅电极22的厚度由离开半导体基底11的表面的隔离区域15的高度限定。在一般的MOS过程中，隔离区域15的高度约几十nm。因此，隔离区域的高度比第一栅电极22的厚度(几百nm)更薄。然而，当第一栅电极22的厚度非常薄时，在使用第一栅电极22作为掩模的离子注入中离子可能通过第一栅电极22，如在源极和漏极的离子注入中那样，从而可能增加晶体管特性的变化。鉴于此，优选地，例如图4A的状态中的隔离区域15形成为具有与一般的栅电极的高度对应的高度。
当第一栅电极22形成为不重叠在隔离区域15上时，隔离区域15端部的栅电场可能变弱。因此，晶体管的操作能力可能退化。在这咱情况下，通过图4A中所描述的过程形成隔离区域15之后，通过执行如拉回(pullback)的各向同性刻蚀使隔离区域15从晶体管的信道区域后退。这样，可以防止晶体管的操作能力由于弱的栅电场而退化。
在制造固态图像捕获装置的第一示例方法中，仅像素晶体管部分13中的晶体管的第一栅电极22形成在隔离区域15的绝缘部分16之间。根据这样的结构，像素晶体管部分13中的第一栅电极22形成为使得不重叠在隔离区域15上。因此，防止了光电转换部分12占据的面积随着像素尺寸的小型化而减小，从而防止了灵敏度的退化。或者，可以提高灵敏度。
在制造固态图像捕获装置的第一示例方法中，第一栅电极形成膜41埋在绝缘部分16之间并形成图案用于形成第一栅电极22。换言之，栅的宽度方向由绝缘部分16之间的距离确定，从而以自动调准的方式形成。根据这样的结构，像素晶体管部分13的第一栅电极22不重叠在隔离区域15上，从而不存在漏极之间短路的问题。因此，可以提高固态图像捕获装置1的特性和可靠性。
在外围电路部分14中，即使当第二栅电极32的栅长度是先进工艺的栅长度，第二栅电极32的两个端部也形成为重叠在隔离区域15上。因此，在第二栅电极32中，第二栅电极32在隔离区域15上的部分可以形成为进行接触的接触部分33。
当形成第二栅电极32时，刻蚀防护膜42形成在第一栅电极22上，并且第二栅电极形成膜43形成在刻蚀防护膜42上，以形成第二栅电极32。根据这样的结构，当形成第二栅电极32时，第一栅电极22被刻蚀防护膜42保护从而不会被刻蚀。因此，第一栅电极22和隔离区域15的绝缘部分16之间没有间隙。
这样，可以高精度地制造固态图像捕获装置。制造固态图像捕获装置的第二示例方法
以下将参照图8A至8C和图11A和11B的截面图描述根据本发明的第二实施例的制造固态图像捕获装置的第二示例方法。第二示例制造方法大体上与第一示例制造方法相同，但是在以下的结构中与第一示例制造方法不同。即，像素晶体管部分13外围的隔离区域距半导体基底的表面的高度形成为高于外围电路部分外围的隔离区域距半导体基底的表面的高度。其它过程与第一示例制造方法中的相同。
如图8A所示，隔离区域15形成为将形成在半导体基底11上的光电转换部分12、像素晶体管部分13和外围电路部分14彼此电气分离，并且隔离区域15每个具有高于半导体基底11的表面形成的绝缘部分16。
对于隔离区域15，像素晶体管部分13外围的隔离区域15距半导体基底11的表面的高度形成为高于外围电路部分14外围的隔离区域15距半导体基底11的表面的高度。例如，像素晶体管部分外围的隔离区域形成为更高出约30nm到100nm。此外，像素晶体管部分13外围的隔离区域15可以形成为浅到隔离区域15高出地形成的程度。
半导体基底11例如由一般的硅基底形成。光电转换部分12包括N型区域12N和形成在N型区域12N上的P+型区域12P。
隔离区域15例如具有STI(浅沟槽隔离)结构。
形成隔离区域15后，通过执行离子注入形成杂质区域17、18以调节区域的阈值电压(Vth)，该区域例如是在半导体基底11上形成像素晶体管部分13的区域以及形成外围电路部分14的晶体管的区域。在离子注入之前，例如在半导体基底11上形成由氧化硅膜形成的缓冲层61。
接下来，如图8B所示，除去半导体基底11上的氧化硅膜等之后，在形成像素晶体管部分13的区域中形成像素晶体管的栅绝缘膜21。栅绝缘膜21例如由氧化硅膜形成。
形成第一栅电极形成膜41用于覆盖半导体基底11的整个表面。第一栅电极形成膜41例如由氧化硅膜形成。
之后，如图8C所示，移除第一栅电极形成膜41，使得在形成像素晶体管部分13的区域中保留第一栅电极形成膜41，用于暴露隔离区域15的绝缘部分16的表面。该暴露过程例如通过化学机械抛光(CMP)方法来执行。
之后，如图9A所示，由像素晶体管部分13上的第一栅电极形成膜41形成第一栅电极22，并且光电转换部分12和外围电路部分14上的第一栅电极形成膜41被移除。
在该过程中，首先在第一栅电极形成膜41上形成掩模图案51以形成像素晶体管部分13的第一栅电极。随后，使用掩模图案51作为掩模，对第一栅电极形成膜41进行刻蚀以形成第一栅电极22。此外，形成在其它区域上的第一栅电极形成膜41通过刻蚀被移除。在该刻蚀中，为了高精度地刻蚀第一栅电极22，优选地使用反应离子刻蚀(RIE)，其中可以进行各向异性的干法刻蚀。
这样，在隔离区域15的绝缘部分16之间并且通过中间夹置栅绝缘膜21在半导体基底11上形成像素晶体管部分13的第一栅电极22。
在保证形成隔离区域15和第一栅电极形成膜41的氧化硅膜的刻蚀选择性的刻蚀条件下执行干法刻蚀。
外围电路部分14上的第一栅电极形成膜41通过干法刻蚀被移除。此时，栅绝缘膜21也被刻蚀，然而栅绝缘膜21如果必要也可以留在外围电路部分14和光电转换部分12上。这样，栅绝缘膜21可以保留。
之后，移除掩模图案51。图中示出移除掩模图案51前的状态。
之后，如图9B所示，形成刻蚀防护膜42用于覆盖第一栅电极22。刻蚀防护膜42例如由氮化硅膜形成。例如通过化学气相沉积(CVD)方法来在整个表面上形成膜。
之后，如图9C所示，通过光刻技术对抗蚀膜进行曝光、显影和烘干形成掩模图案52以覆盖第一栅电极22。随后，使用掩模图案52作为掩模，对刻蚀防护膜42进行刻蚀以移除刻蚀防护膜42中除覆盖第一栅电极22的之外的刻蚀防护膜。因此，覆盖第一栅电极22的刻蚀防护膜42保留下来。在该刻蚀中，优选地使用热磷酸执行湿法刻蚀，从而不对半导体基底11产生刻蚀损坏，因为刻蚀防护膜42由氮化硅膜形成。
在该过程中，为了在外围电路部分14中形成栅绝缘膜，通过各向异性刻蚀移除留在外围电路部分14的半导体基底11的表面上的栅绝缘膜21(参见图9A)。
之后，移除掩模图案52。图中示出移除掩模图案52前的状态。
之后，如图10A所示，栅绝缘膜31形成在外围电路部分14的半导体基底11上。
之后，如图10B所示，形成第二栅电极形成膜43用于覆盖半导体基底11的整个表面。第二栅电极形成膜43例如由多晶硅膜形成。
之后，如图10C所示，在其中形成刻蚀防护膜42的第一栅电极22保留的状态下，外围电路部分14的晶体管的第二栅电极32由第二栅电极形成膜43形成。此外，光电转换部分12和像素晶体管部分13上的第二栅电极形成膜43被移除。
在该过程中，首先在第二栅电极形成膜43上形成掩模图案53，用于形成外围电路部分14的第二栅电极。随后，使用掩模图案53作为掩模，对第二栅电极形成膜43进行刻蚀以形成第二栅电极32。此外，形成在其它区域上的第二栅电极形成膜43通过刻蚀被移除。在该刻蚀中，为了高精度地刻蚀第二栅电极32，优选地使用反应离子刻蚀(RIE)，其中可以进行各向异性的干法刻蚀。
在干法刻蚀中对像素晶体管部分13的第二栅电极形成膜43的刻蚀中，该刻蚀被刻蚀防护膜42阻挡。因此，第一栅电极22不被刻蚀。
之后，移除掩模图案53。图中示出移除掩模图案53前的状态。
之后，如图11A所示，移除刻蚀防护膜42(双点划线所示)。
继而，如图11B所示，在隔离区域15的绝缘部分16之间并且通过中间夹置栅绝缘膜21在像素晶体管部分13的半导体基底11上形成第一栅电极22。因此，第一栅电极22不重叠在隔离区域15上。外围电路部分14的第二栅电极32通过中间夹置栅绝缘膜21形成在半导体基底11上，从而其两个端部重叠在隔离区域15上。
之后，即使未示出，形成源极区域和漏极区域、形成保护膜、形成颜色滤光片，并且形成显微透镜，以完成固态图像捕获装置2。
在固态图像捕获装置的第二示例制造方法中，如第一示例方法，仅像素晶体管部分13中的晶体管的第一栅电极22形成在隔离区域15的绝缘部分16之间。根据这样的结构，像素晶体管部分13中的第一栅电极22形成为使得不重叠在隔离区域15上。因此，防止了光电转换部分12占据的面积随着像素尺寸的小型化而减小，从而防止了灵敏度的退化。或者，可以提高灵敏度。
像素晶体管部分13的第一栅电极22不重叠在隔离区域15上，从而不存在漏极之间短路的问题。因此，可以提高固态图像捕获装置2的特性和可靠性。
在外围电路部分14中，即使当第二栅电极32的栅长度是先进工艺的栅长度，第二栅电极32的两个端部也形成为重叠在隔离区域15上。因此，在第二栅电极32中，第二栅电极32在隔离区域15上的部分可以形成为进行接触的接触部分33。
当形成第二栅电极32时，刻蚀防护膜42形成在第一栅电极22上，并且第二栅电极形成膜43形成在刻蚀防护膜42上，以形成第二栅电极32。根据这样的结构，当形成第二栅电极32时，第一栅电极22被刻蚀防护膜42保护从而不会被刻蚀。因此，第一栅电极22和隔离区域15的绝缘部分16之间没有间隙。
这样，可以高可靠性地制造固态图像捕获装置。
第三实施例
图像捕获装置的示例构造
接下来，将参照图12的框图描述根据本发明的实施例的图像捕获设备。根据本发明的实施例的固态图像捕获装置用在该图像捕获设备中。
如图12所示，图像捕获设备300在图像捕获单元301中包括固态图像捕获装置(未图示)。在图像捕获单元301的光线会聚侧设置形成图像的光线会聚光学单元302。其中包括配置为驱动图像捕获单元301的驱动电路和配置为处理图像信号的信号处理电路的信号处理单元303通过通过固态图像捕获装置进行光电转换。信号处理单元303处理的图像信号可以存储在图像存储器(未图示)中。对于图像捕获设备300，根据每个实施例描述的固态图像捕获装置1或2可以用作为图像捕获单元301的固态图像捕获装置。
根据本发明的实施例的图像捕获设备300可以高灵敏度地形成图像，因为通过使用固态图像捕获装置1或2提高了灵敏度。由于防止了图像质量退化并且高灵敏度地形成图像，因此即使在例如夜间摄影的黑暗摄影环境中也能获得形成高质量的图像的优点。
根据本发明的实施例的图像捕获设备300不限于上述结构，而是可以采用利用固态图像捕获装置的图像捕获设备的任意结构。
图像捕获设备可以具有一个芯片的结构，或具有通过组织和包装图像捕获单元和信号处理单元或光学系统形成的具有图像捕获功能的模块结构。这里，图像捕获设备指的是具有摄像机或图像捕获功能的便携式设备。“图像捕获”不仅包括使用摄像机的正常摄影中进行摄像，而且包括检测广义上的指纹。
本发明包含了与2009年3月4日向日本专利局递交的日本优先权专利申请JP2009-050130中公开的主题相关的主题，这里通过引用引入其全部内容。
本领域技术人员应理解，只要在所附权利要求或与其相当的范围内，可以按照设计要求等其它因素进行各种改变、结合、附属结合和替代。
Claims (7)
1.一种固态图像捕获装置，其在半导体基底中包括：
光电转换部分，对入射光执行光电转换以获得信号电荷；
像素晶体管部分，将所述光电转换部分中产生的所述信号电荷输出；
外围电路部分，形成在包括所述光电转换部分和所述像素晶体管部分的像素部分的外围；以及
隔离区域，形成为将所述光电转换部分、所述像素晶体管部分和所述外围电路部分彼此电气分离；
其中，所述像素晶体管部分外围的所述隔离区域每个具有形成为高于所述半导体基底的表面的绝缘部分；并且
其中，所述像素晶体管部分的晶体管的第一栅电极形成在所述绝缘部分之间并且形成在所述半导体基底上使得在两者之间夹置栅绝缘膜，其中，
所述外围电路部分的晶体管的第二栅电极的至少一端形成在分离所述外围电路部分的所述隔离区域上，其中
所述隔离区域的所述绝缘部分形成为高于所述第一栅电极。
2.根据权利要求1所述的固态图像捕获装置，其中，形成在所述隔离区域上的所述第二栅电极的一部分形成为接触部分。
3.根据权利要求1所述的固态图像捕获装置，其中，所述像素晶体管部分外围的所述隔离区域距所述半导体基底的表面的高度高于所述外围电路部分外围的所述隔离区域距所述半导体基底的表面的高度。
4.一种制造固态图像捕获装置的方法，包括以下步骤：
形成隔离区域，其将形成在半导体基底上的光电转换部分、像素晶体管部分和外围电路部分彼此电气分离，并且所述隔离区域每个具有高于所述半导体基底的表面形成的绝缘部分；
在形成所述半导体基底的所述像素晶体管部分的区域中形成栅绝缘膜；
形成第一栅电极形成膜以覆盖所述半导体基底的整个表面；
通过移除所述第一栅电极形成膜来暴露所述隔离区域的所述绝缘部分的表面，使得在形成所述像素晶体管部分的区域中保留所述第一栅电极形成膜；
使用所述第一栅电极形成膜在所述像素晶体管部分中形成第一栅电极，并且移除所述光电转换部分和所述外围电路部分上的所述第一栅电极形成膜；
形成覆盖所述第一栅电极的刻蚀防护膜；
形成第二栅电极形成膜以覆盖所述半导体基底的整个表面；并且
在其中覆盖有所述刻蚀防护膜的所述第一栅电极保留的状态下，使用所述第二栅电极形成膜形成所述外围电路部分的晶体管的第二栅电极，其中，
所述外围电路部分的晶体管的第二栅电极的至少一端形成在分离所述外围电路部分的所述隔离区域上，其中
所述隔离区域的所述绝缘部分形成为高于所述第一栅电极。
5.根据权利要求4所述的方法，
其中，在形成所述第一栅电极形成膜时，所述第一栅电极形成膜的厚度形成为比所述第一栅电极的理想厚度更厚；
其中，在将所述隔离区域的所述绝缘部分的表面暴露的过程中，所述第一栅电极形成膜和所述绝缘部分一起的厚度形成为薄达所述第一栅电极的理想厚度。
6.根据权利要求4所述的方法，
其中，所述像素晶体管部分外围的所述隔离区域距所述半导体基底的表面的高度形成为高于所述外围电路部分外围的所述隔离区域距所述半导体基底的表面的高度。
7.一种图像捕获设备，包括：
光线会聚光学单元，其会聚入射光线；
图像捕获单元，其包括固态图像捕获装置，所述固态图像捕获装置接收由所述光线会聚光学单元会聚的光线并执行光电转换；以及
信号处理单元，其处理经历光电转换的信号；
其中，所述固态图像捕获装置在半导体基底中包括：
光电转换部分，对入射光执行光电转换以获得信号电荷；
像素晶体管部分，将所述光电转换部分中产生的所述信号电荷输出；
外围电路部分，形成在包括所述光电转换部分和所述像素晶体管部分的像素部分的外围；以及
隔离区域，形成为将所述光电转换部分、所述像素晶体管部分和所述外围电路部分彼此电气分离；
其中，所述像素晶体管部分外围的所述隔离区域每个具有形成为高于所述半导体基底的表面的绝缘部分；并且
其中，所述像素晶体管部分的晶体管的第一栅电极形成在所述绝缘部分之间并且形成在所述半导体基底上使得在两者之间夹置栅绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009-050130 | 2009-03-04 | ||
| JP2009050130A JP5428394B2 (ja) | 2009-03-04 | 2009-03-04 | 固体撮像装置とその製造方法、および撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101826539A CN101826539A (zh) | 2010-09-08 |
| CN101826539B true CN101826539B (zh) | 2012-06-06 |
Family
ID=42677909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101251954A Active CN101826539B (zh) | 2009-03-04 | 2010-02-25 | 固态图像捕获装置、制造该装置的方法以及图像捕获设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8368161B2 (zh) |
| JP (1) | JP5428394B2 (zh) |
| KR (1) | KR20100100615A (zh) |
| CN (1) | CN101826539B (zh) |
| TW (1) | TWI396279B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847319B2 (en) | 2012-03-09 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy structure for multiple gate dielectric interface and methods |
| US9362272B2 (en) | 2012-11-01 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral MOSFET |
| JP2015012127A (ja) * | 2013-06-28 | 2015-01-19 | ソニー株式会社 | 固体撮像素子および電子機器 |
| JP2017079272A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2020031136A (ja) | 2018-08-22 | 2020-02-27 | キヤノン株式会社 | 撮像装置およびカメラ |
| CN113720455A (zh) * | 2021-03-26 | 2021-11-30 | 北京北方高业科技有限公司 | 基于cmos工艺的红外探测器 |
| US20240297193A1 (en) * | 2023-03-01 | 2024-09-05 | Visera Technologies Company Limited | Image sensor and method for forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405757B2 (en) * | 2002-07-23 | 2008-07-29 | Fujitsu Limited | Image sensor and image sensor module |
| JP2004297044A (ja) * | 2003-03-10 | 2004-10-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7354812B2 (en) * | 2004-09-01 | 2008-04-08 | Micron Technology, Inc. | Multiple-depth STI trenches in integrated circuit fabrication |
| JP4761745B2 (ja) | 2004-09-21 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4867152B2 (ja) * | 2004-10-20 | 2012-02-01 | ソニー株式会社 | 固体撮像素子 |
| JP2006216617A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | 半導体装置及びその製造方法 |
| JP4224036B2 (ja) * | 2005-03-17 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| TWI366916B (en) * | 2006-12-19 | 2012-06-21 | Sony Corp | Solid-state imaging device and imaging apparatus |
| JP4420039B2 (ja) * | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
-
2009
- 2009-03-04 JP JP2009050130A patent/JP5428394B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-02 TW TW099103016A patent/TWI396279B/zh not_active IP Right Cessation
- 2010-02-23 KR KR1020100016129A patent/KR20100100615A/ko not_active Application Discontinuation
- 2010-02-24 US US12/711,345 patent/US8368161B2/en active Active
- 2010-02-25 CN CN2010101251954A patent/CN101826539B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010205950A (ja) | 2010-09-16 |
| CN101826539A (zh) | 2010-09-08 |
| TWI396279B (zh) | 2013-05-11 |
| US20100225775A1 (en) | 2010-09-09 |
| KR20100100615A (ko) | 2010-09-15 |
| TW201106476A (en) | 2011-02-16 |
| US8368161B2 (en) | 2013-02-05 |
| JP5428394B2 (ja) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355533B2 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| CN100446255C (zh) | 半导体装置 | |
| US7564079B2 (en) | Solid state imager device with leakage current inhibiting region | |
| EP1376701B1 (en) | CMOS image sensor with a special MOS transistor | |
| CN1812112B (zh) | 具有非平面晶体管的固态图像传感器设备及其制造方法 | |
| US8072015B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| CN101826539B (zh) | 固态图像捕获装置、制造该装置的方法以及图像捕获设备 | |
| US6908839B2 (en) | Method of producing an imaging device | |
| US10777594B2 (en) | Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device | |
| US20070057158A1 (en) | Image sensor having pinned floating diffusion diode | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| US20030160295A1 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
| US10079261B1 (en) | Raised electrode to reduce dark current | |
| US20090144354A1 (en) | Imaging device | |
| JP4241527B2 (ja) | 光電変換素子 | |
| CN106169489B (zh) | 固态成像设备、固态成像设备的制造方法以及成像系统 | |
| JP4857773B2 (ja) | 固体撮像素子及びその製造方法 | |
| US8105858B2 (en) | CMOS imager having a nitride dielectric | |
| JP2008130795A (ja) | 半導体装置 | |
| US20060049437A1 (en) | CMOS image sensors and methods for fabricating the same | |
| JP5624644B2 (ja) | 光電変換装置の製造方法 | |
| KR19990054303A (ko) | 고체촬상소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170106 Address after: Kanagawa Japan Atsugi Asahi 4-14-1 Patentee after: SONY semiconductor solutions Address before: Tokyo, Japan, Japan Patentee before: Sony Corporation |