JP2017079272A

JP2017079272A - 固体撮像装置および固体撮像装置の製造方法

Info

Publication number: JP2017079272A
Application number: JP2015206763A
Authority: JP
Inventors: 昌己上村; Masaki Kamimura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-10-20
Filing date: 2015-10-20
Publication date: 2017-04-27

Abstract

【課題】暗電流の発生を低減することができる固体撮像装置および固体撮像装置の製造方法を提供すること。
【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層と、ゲートを有するトランジスタと、絶縁膜とを備える。半導体層には、フォトダイオードが設けられる。トランジスタは、フォトダイオードに近設され、半導体層上にゲート絶縁膜を介して設けられる。絶縁膜は、ゲートの側面から半導体層の上面に亘って設けられ、半導体層の上面に設けられる部分の膜厚がゲートの側面に設けられる部分の膜厚よりも厚い。
【選択図】図２

Description

本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。

従来の固体撮像装置は、撮像画像の各画素に対応して行列状に２次元配列される複数の光電変換素子を備える。各光電変換素子は、入射光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。

かかる固体撮像装置では、半導体基板表面へのプラズマ加工やイオン注入などにより半導体基板がダメージを受ける場合がある。

このため、固体撮像装置は、半導体基板表面に結晶欠陥が生じ、結晶欠陥に起因して電子が発生することがある。かかる電子は、いわゆる暗電流として光電変換素子から読み出されて、撮像画像中に白傷となって現れて画質劣化の原因となる。

特開２０１０−２１２５３号公報

本発明の一つの実施形態は、暗電流の発生を低減することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。

本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層と、ゲートを有するトランジスタと、絶縁膜とを備える。半導体層には、フォトダイオードが設けられる。トランジスタは、フォトダイオードに近設され、半導体層上にゲート絶縁膜を介して設けられる。絶縁膜は、ゲートの側面から半導体層の上面に亘って設けられ、半導体層の上面に設けられる部分の膜厚がゲートの側面に設けられる部分の膜厚よりも厚い。

図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。図２は、第１の実施形態に係る固体撮像装置の撮像画素部における模式的な断面を示す説明図である。図３は、第１の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。図４は、第１の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。図５は、第２の実施形態に係る固体撮像装置の撮像画素部における模式的な断面を示す説明図である。図６は、第２の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。図７は、第２の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。図８は、第３の実施形態に係る固体撮像装置の撮像画素部における模式的な断面を示す説明図である。図９は、第３の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。図１０は、第３の実施形態に係る固体撮像装置の撮像画素部における製造工程の断面視による説明図である。

以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１の概略構成を示すブロック図である。図１に示すように、固体撮像装置１は、半導体基板１０上に、撮像画素部２と周辺回路部４とを備える。また、周辺回路部４は、垂直走査回路１１と負荷回路１２とカラムＡＤＣ(Analog Digital Converter)回路１３と水平走査回路１４と基準電圧発生回路１５とタイミング制御回路１６とを備える。

撮像画素部２には、入射光を光電変換して蓄積する画素ＰＣが水平方向（行方向）ＲＤおよび垂直方向（列方向）ＣＤへ２次元アレイ（行列）状に配置される。この実施形態に係る画素ＰＣは、１つの単位セルが２つの画素を含む２画素１セル構造となっている。

また、撮像画素部２には、水平方向ＲＤに画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、垂直方向ＣＤに画素ＰＣから読み出された電圧信号を伝送する垂直信号線Ｖｌｉｎが設けられる。

垂直走査回路１１は、読み出し対象となる画素ＰＣを行単位で順次選択する。負荷回路１２は、画素ＰＣから垂直信号線Ｖｌｉｎに列毎に電圧信号を読み出す。カラムＡＤＣ回路１３は、各画素ＰＣの電圧信号をＣＤＳ(Correlated Double Sampling)にて列毎にサンプリングする。

水平走査回路１４は、読み出し対象となる画素ＰＣを列単位で順次選択する。基準電圧発生回路１５は、カラムＡＤＣ回路１３に基準電圧ＶＲＥＦを出力する。この基準電圧ＶＲＥＦは、垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路１３へ入力される電圧信号と比較するために用いられる。タイミング制御回路１６は、垂直走査回路１１に対して各画素ＰＣの電圧信号の読み出しのタイミングを制御する。

かかる固体撮像装置１では、垂直走査回路１１によって垂直方向ＣＤに画素ＰＣが行毎に選択されるとともに、水平走査回路１４によって水平方向ＲＤに画素ＰＣが列毎に選択される。そして、負荷回路１２において、選択された画素ＰＣとの間でソースフォロワ動作が行われることにより、画素ＰＣから読み出された電圧信号が垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路１３に送られる。

実施形態に係る固体撮像装置１では、周辺回路部４におけるトランジスタのゲートの両側面に、ゲート下周辺の半導体層における表層部にソース・ドレイン領域を形成するためのサイドウォールが形成される。

かかるサイドウォールは、サイドウォール形成用の絶縁膜を撮像画素部２および周辺回路部４を含む半導体基板１０の全面に形成したあと、異方性ドライエッチングを用いて全面をエッチバックすることで形成される。

ここで、一般的な固体撮像装置では、周辺回路部におけるトランジスタのゲートの両側面にサイドウォールが形成されるに伴って、撮像画素部におけるトランジスタのゲートの両側面にもサイドウォールが形成される。

つまり、撮像画素部においても、エッチバックによって半導体層上に形成されたサイドウォール用の絶縁膜が除去されることになる。そして、フォトダイオードおよびフローティングディフュージョンが位置する半導体層上の絶縁膜が除去されると、半導体層の表層部がダメージを受けて結晶欠陥が生じる。かかる結晶欠陥に起因して生じた電子が、例えば、フォトダイオードに蓄積された場合、いわゆる暗電流としてフォトダイオードから読み出されることがある。また、かかる電子が、例えば、フローティングディフュージョンに蓄積された場合も、同様である。

そこで、実施形態に係る固体撮像装置１では、半導体層２０におけるフォトダイオードおよびフローティングディフュージョンが位置する表面および表層部に絶縁膜を設けることで、エッチバックに起因する暗電流の発生を低減させた。次に、図２を参照して、暗電流の発生の低減を可能とした実施形態に係る撮像画素部２について具体的に説明する。

図２は、第１の実施形態に係る固体撮像装置１の撮像画素部２における模式的な断面を示す説明図である。具体的には、図２は、フォトダイオードＰＤ、転送トランジスタＴＲＳ、およびフローティングディフュージョンＦＤを含む撮像画素部２の断面を示す説明図である。

なお、図２では、本実施形態の撮像画素部２が備える第１絶縁膜３０ａおよび第２絶縁膜３１ａ，３１ｂの説明に必要な構成要素を示しており、撮像画素部２の詳細な構造については、後述する撮像画素部２の形成方法を含む固体撮像装置１の製造方法で説明する。

図２に示すように、撮像画素部２は、半導体層２０内にフォトダイオードＰＤとフローティングディフュージョンＦＤとを備える。

フォトダイオードＰＤは、Ｐ型の低濃度の不純物がイオン注入されたＳｉ層２１と、Ｐ型のＳｉ層２１における所定の深さ位置にＮ型の高濃度の不純物がイオン注入されることで形成されたＳｉ領域２３とのＰＮ接合によって形成される。

フローティングディフュージョンＦＤは、Ｐ型のＳｉ層２１の表層部近傍にＮ型の高濃度の不純物がイオン注入されることで形成される。

また、撮像画素部２は、半導体層２０の上面に、例えば、酸化シリコンを含むゲート絶縁膜２２を介して、例えば、ポリシリコンを含む転送ゲートＴＧを備える。転送ゲートＴＧの両側面には、転送ゲートＴＧの頂面から底面へ向かうに従って横幅が広くなった、例えば、窒化シリコンを含むサイドウォール４１が設けられる。かかるサイドウォール４１は、エッチバックによって周辺回路部４におけるトランジスタのゲートの両側面に形成されるサイドウォールと同時に形成される。

また、撮像画素部２は、エッチバックによってダメージを受けた半導体層２０の表層部に、半導体層２０の表層部における結晶欠陥に起因した電子の発生を抑制する第１絶縁膜３０ａおよび第２絶縁膜３１ａ，３１ｂを備える。

第１絶縁膜３０ａは、転送ゲートＴＧの両側面、サイドウォール４１の下に位置する半導体層２０の表面および表層部に形成される。かかる第１絶縁膜３０ａは、膜厚が転送ゲートＴＧの側面部分よりも半導体層２０の表面部分で厚く、かつ、ゲート絶縁膜２２との境界に、半導体層２０の内部に向かって張り出す段差ＳＴ１を有する。

具体的には、段差ＳＴ１とは、ゲート絶縁膜２２とＰ型のＳｉ層２１との界面と、第１絶縁膜３０ａとＰ型のＳｉ層２１との界面との差である。かかる段差ＳＴ１の大きさは、例えば、２ｎｍ以上である。また、かかる段差ＳＴ１は、Ｐ型のＳｉ層２１と第１絶縁膜３０ａとの境界が、Ｐ型のＳｉ層２１とゲート絶縁膜２２との境界よりも深くなることで形成される。

第２絶縁膜３１ａは、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に形成される。かかる第２絶縁膜３１ａは、膜厚がサイドウォール４１の下に位置する半導体層２０の表面および表層部に形成された第１絶縁膜３０ａの膜厚よりも厚く、かつ、かかる第１絶縁膜３０ａとの境界に、半導体層２０の内部に向かって張り出す段差ＳＴ２を有する。つまり、前記第２絶縁膜３１ａは、サイドウォール４１の転送ゲートＴＧから遠い部分の境界に、半導体層２０の内部に向かって張り出す、段差ＳＴ１よりも大きな段差ＳＴ２を有する。

具体的には、段差ＳＴ２とは、第１絶縁膜３０ａとＰ型のＳｉ層２１との界面と、第２絶縁膜３１ａとＰ型のＳｉ層２１との界面との差である。かかる段差ＳＴ２の大きさは、例えば、２ｎｍ以上である。つまり、第２絶縁膜３１ａとＰ型のＳｉ層２１との界面は、ゲート絶縁膜２２とＰ型のＳｉ層２１との界面から４ｎｍ以上低い位置にある。また、かかる段差ＳＴ２は、Ｐ型のＳｉ層２１と第２絶縁膜３１ａとの境界が、Ｐ型のＳｉ層２１と第１絶縁膜３０ａとの境界よりも深くなることで形成される。

また、第２絶縁膜３１ｂは、転送ゲートＴＧの表面および表層部に形成される。かかる第２絶縁膜３１ｂは、膜厚が半導体層２０の表面および表層部に形成された第２絶縁膜３１ａの膜厚と略同じある。

ここで、第１絶縁膜３０ａおよび第２絶縁膜３１ａ，３１ｂとしては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）酸化膜が挙げられる。プラズマＣＶＤ酸化膜とは、上部電極および下部電極を有するプラズマＣＶＤ装置の反応炉内に、酸化膜材料を構成する元素からなる１種または数種の化合物ガスあるいは単体ガスを導入し、これらのガスをプラズマ雰囲気で反応させることにより形成された酸化膜である。

本実施形態では、プラズマＣＶＤ装置を用いることで、第１絶縁膜３０ａおよび第２絶縁膜３１ａ，３１ｂが、半導体層２０の表面だけでなく表層部にも形成される。また、プラズマＣＶＤ装置の成膜条件を制御することで、半導体層２０の表層部における第１絶縁膜３０ａよりも深い位置に第２絶縁膜３１ａを形成することができる。つまり、第２絶縁膜３１ａは、第１絶縁膜３０ａよりも深い位置にエッチバックによるダメージがある半導体層２０の表層部に形成される。

また、第１絶縁膜３０ａは、エッチバックする前に転送ゲートＴＧを跨いで半導体層２０の表面および表層部に形成される第２絶縁膜３１ａよりも薄い膜である。かかる第１絶縁膜３０ａは、ウェットエッチングによって、サイドウォール４１の下に位置する半導体層２０の表面および表層部に形成されたところ以外は除去される。つまり、エッチバックによりダメージを受けた第１絶縁膜３０ａは、半導体層２０から取り除かれる。

上述した第１の実施形態に係る固体撮像装置１は、サイドウォール４１の下に位置する半導体層２０の表面および表層部に形成された第１絶縁膜３０ａと、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に形成された第１絶縁膜３０ａよりも膜厚が厚い第２絶縁膜３１ａとを備える。

したがって、固体撮像装置１は、第２絶縁膜３１ａが第１絶縁膜３０ａよりも深い位置にエッチバックによるダメージがある半導体層２０の表層部に形成されるため、半導体層２０の表層部における結晶欠陥に起因した電子の発生を抑制することができる。そのため、固体撮像装置１は、暗電流の発生を低減することができる。

なお、上述した実施形態では、転送トランジスタＴＲＳを例に挙げて説明をしたが、リセットトランジスタおよび増幅トランジスタなどについても、同様にエッチバックによるダメージがある半導体層２０の表層部に第２絶縁膜３１ａを形成した構成にすることができる。

次に、かかる撮像画素部２の形成方法を含む固体撮像装置１の製造方法の一例について、図３および図４を参照して説明する。図３および図４は、第１の実施形態に係る固体撮像装置１の撮像画素部２における製造工程の断面視による説明図である。具体的には、図３および図４は、撮像画素部２における転送トランジスタＴＲＳの断面部分の製造工程を説明する図である。

なお、固体撮像装置１における撮像画素部２以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１における撮像画素部２を示す部分の製造工程を選択的に示している。

先ず、図３（ａ）に示すように、Ｓｉウェハなどの半導体基板１０（図１参照）上に、例えば、ボロンなどのＰ型の低濃度の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、所定の厚さのＰ型のＳｉ層２１を形成する。もしくは、Ｐ型のＳｉ層２１は、例えば、リンなどのＮ型の低濃度の不純物がドープされたＳｉ層をエピタキシャル成長させたものに、ボロンなどのＰ型の不純物をイオン注入して作成してもよい。これにより半導体層２０が形成される。

次に、半導体層２０の上面に、例えば、酸化シリコンを含むゲート絶縁膜２２を形成する。そして、半導体層２０の上面にゲート絶縁膜２２を介してゲート形成用のポリシリコン膜を形成し、かかる膜を転送ゲートＴＧの形成位置（図２参照）を覆うレジストをマスクとしてエッチングする。これにより、撮像画素部２における半導体層２０の上面に転送ゲートＴＧが形成される。

続いて、図３（ｂ）に示すように、プラズマＣＶＤ装置を用いて、転送ゲートＴＧの両側面、半導体層２０の表面および表層部に第１絶縁膜３０ａを形成し、転送ゲートＴＧの表面および表層部に第１絶縁膜３０ｂを形成する。具体的には、プラズマＣＶＤ装置の反応炉内に、成膜ガスとして、例えば、ＳｉＨ_４ガスおよびＯ_２ガスを導入し、プラズマ化したこれらのガスを、高周波電圧が印加された半導体基板１０へ引き寄せることでプラズマＣＶＤ酸化膜である第１絶縁膜３０ａ，３０ｂを形成する。

これにより、第１絶縁膜３０ａを半導体層２０の表面だけでなく表層部にも形成する。具体的には、ゲート絶縁膜２２と半導体層２０との界面よりも、例えば、２ｎｍ低い位置まで第１絶縁膜３０ａが形成され、ゲート絶縁膜２２と第１絶縁膜３０ａとの境界に段差ＳＴ１が形成される。また、第１絶縁膜３０ｂについても転送ゲートＴＧの表面だけでなく表層部にも形成される。

また、転送ゲートＴＧの両側面に形成された第１絶縁膜３０ａは、膜厚が半導体層２０の表面および表層部に形成された第１絶縁膜３０ａの膜厚よりも薄くなっている。これは、半導体基板１０に高周波電圧が印加されていることで、半導体層２０の幅方向よりも厚さ方向において第１絶縁膜３０ａの成長速度が速くなるからである。また、かかる第１絶縁膜３０ａは、転送ゲートＴＧの両側面を侵食して形成されるが、侵食部分は転送ゲートＴＧの両側面の表層部の浅いところである。

したがって、半導体層２０の表面および表層部における第１絶縁膜３０ａは、転送ゲートＴＧの両側面における第１絶縁膜３０ａよりも１０％以上厚く形成される。なお、第１絶縁膜３０ｂは、半導体層２０の表面および表層部に形成された第１絶縁膜３０ａの膜厚と略同じ膜厚で形成される。

次に、図３（ｃ）に示すように、撮像画素部２における半導体層２０の上面に、転送ゲートＴＧを覆うように、例えば、ＣＶＤ法を用いて窒化シリコンを含むサイドウォール形成用の絶縁膜４０を形成する。なお、かかる絶縁膜４０は、周辺回路部４における半導体層２０の上面にも形成される。

そして、図３（ｄ）に示すように、ドライエッチングにより、絶縁膜４０をエッチバックする。これにより、エッチバックによって転送ゲートＴＧの両側面にサイドウォール４１が形成される。なお、周辺回路部４におけるトランジスタのゲートの両側面にも、半導体層２０内にソース・ドレイン領域を形成するために用いられるサイドウォールが形成される。また、ここでは、エッチバックによって転送ゲートＴＧの両側面に残留する絶縁膜４０が、サイドウォール４１のスペーサとなる。

また、かかる工程では、エッチバックによって半導体層２０の表面および表層部に形成された第１絶縁膜３０ａと、かかる第１絶縁膜３０ａよりも深い位置の半導体層２０の表層部とがダメージを受けることになる。また、エッチバックによって転送ゲートＴＧの表面および表層部に形成された第１絶縁膜３０ｂもダメージを受けることになる。

その後、図４（ａ）に示すように、ＤＨＦ（希フッ酸）またはＢＨＦ（バッファードフッ酸）を用いたウェットエッチングによって、サイドウォール４１の下に位置する半導体層２０の表面および表層部に形成された第１絶縁膜３０ａ以外の第１絶縁膜３０ａは除去される。つまり、エッチバックによりダメージを受けた第１絶縁膜３０ａは、半導体層２０から取り除かれる。また、エッチバックによりダメージを受けた第１絶縁膜３０ｂも転送ゲートＴＧから取り除かれる。

続いて、図４（ｂ）に示すように、プラズマＣＶＤ装置を用いて、半導体層２０の表面および表層部に第２絶縁膜３１ａを形成し、転送ゲートＴＧの表面および表層部に第２絶縁膜３１ｂを形成する。なお、サイドウォール４１の表面にも第２絶縁膜３１ｂが薄く形成されるが、ここでは便宜上図示していない。具体的には、プラズマＣＶＤ装置の反応炉内に、成膜ガスとして、例えば、ＳｉＨ_４ガスおよびＯ_２ガスを導入し、プラズマ化したこれらのガスを、第１絶縁膜３０ａの成膜時よりも高い高周波電圧が印加された半導体基板１０へ引き寄せることでプラズマＣＶＤ酸化膜である第２絶縁膜３１ａ，３１ｂを形成する。

これにより、第２絶縁膜３１ａを半導体層２０の表面だけでなく表層部にも形成する。具体的には、第１絶縁膜３０ａと半導体層２０との界面よりも、例えば、２ｎｍ低い位置まで第２絶縁膜３１ａが形成され、サイドウォール４１の転送ゲートＴＧから遠い部分の境界に段差ＳＴ２が形成される。こうして、第１絶縁膜３０ａよりも深い位置にエッチバックによるダメージがある半導体層２０の表層部に第２絶縁膜３１ａが形成される。また、エッチバックによるダメージがある転送ゲートＴＧの表層部に第２絶縁膜３１ｂが形成される。

また、半導体層２０の表面における第２絶縁膜３１ａは、この例では、サイドウォール４１と第１絶縁膜３０ａとの界面と同じ高さ位置まで形成される。なお、第２絶縁膜３１ｂは、半導体層２０の表面および表層部に形成された第２絶縁膜３１ａの膜厚と略同じ膜厚で形成される。

次に、図４（ｃ）に示すように、撮像画素部２において、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤの形成位置へ、第２絶縁膜３１ａを介して、例えば、リンやヒ素などのＮ型の高濃度の不純物をイオン注入する。そして、Ｐ型のＳｉ層２１にＮ型のＳｉ領域２３およびフローティングディフュージョンＦＤを形成する。これにより、半導体層２０には、Ｐ型のＳｉ層２１とＮ型のＳｉ領域２３とのＰＮ接合によって、フォトダイオードＰＤである光電変換素子が形成される。

かかるフォトダイオードＰＤおよびフローティングディフュージョンＦＤは、転送ゲートＴＧおよびサイドウォール４１をマスクにしたセルフアラインで形成される。その後、イオン注入された領域を活性化させるために、アニール処理を行う。こうして、撮像画素部２における半導体層２０に転送トランジスタＴＲＳが形成される。

続いて、図４（ｄ）に示すように、半導体層２０の上面に、転送ゲートＴＧを覆うようにして、例えば、ＣＶＤ法を用いて酸化シリコンを含む層間絶縁膜５を形成する。そして、例えば、ＣＭＰ（Chemical Mechanical Polishing）を用いて層間絶縁膜５の表面を平坦化する。

次に、撮像画素部２における層間絶縁膜５の上面に、コンタクトホールを形成するための図示しない所定形状のレジストを形成する。かかるレジストをマスクとして、撮像画素部２における転送ゲートＴＧ上の第２絶縁膜３１ｂおよび層間絶縁膜５をエッチングして、コンタクトホール６を形成する。

そして、コンタクトホール６の内部表面に絶縁膜７０を形成し、かかるコンタクトホール６の内部に導電膜７１を埋め込んで、コンタクトプラグ７を形成する。その後、層間絶縁膜５の上面に図示しない多層配線層を形成する。

上述した工程を経て製造された固体撮像装置１は、サイドウォール４１の下に位置する半導体層２０の表面および表層部に形成された第１絶縁膜３０ａと、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に形成された第１絶縁膜３０ａよりも膜厚が厚い第２絶縁膜３１ａとを備える。

（第２の実施形態）
次に、第２の実施形態に係る固体撮像装置１について説明する。かかる固体撮像装置１は、撮像画素部２ａにおいて、第１絶縁膜３０ａを設けずに、サイドウォール４１の下に位置する半導体層２０の表面および表層部にも第２絶縁膜３１ａを設けた点が第１の実施形態に係る固体撮像装置１と異なる。

図５は、第２の実施形態に係る固体撮像装置１の撮像画素部２ａにおける模式的な断面を示す説明図である。なお、図５に示す構成要素のうち、図２に示す構成要素と同様の機能を有する構成要素については、図２に示す符号と同一の符号を付すことにより、その説明を省略する。

図５に示すように、撮像画素部２ａは、半導体層２０の表層部に、半導体層２０へのエッチバックによるダメージを防止する第２絶縁膜３１ａ，３１ｂを備える。

第２絶縁膜３１ａは、転送ゲートＴＧの両側面、サイドウォール４１の下に位置する半導体層２０の表面および表層部、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に形成される。かかる第２絶縁膜３１ａは、膜厚が転送ゲートＴＧの側面部分よりも半導体層２０の表面部分で厚く、かつ、ゲート絶縁膜２２との境界に半導体層２０の内部に向かって張り出す段差ＳＴ３を有する。

具体的には、段差ＳＴ３とは、ゲート絶縁膜２２とＰ型のＳｉ層２１との界面と、第２絶縁膜３１ａとＰ型のＳｉ層２１との界面との差である。かかる段差ＳＴ３の大きさは、例えば、４ｎｍ以上である。つまり、第２絶縁膜３１ａとＰ型のＳｉ層２１との界面は、ゲート絶縁膜２２とＰ型のＳｉ層２１との界面から４ｎｍ以上低い位置にある。また、かかる段差ＳＴ３は、Ｐ型のＳｉ層２１と第２絶縁膜３１ａとの境界が、Ｐ型のＳｉ層２１とゲート絶縁膜２２との境界よりも深くなることで形成される。

ここで、第２絶縁膜３１ａ，３１ｂとしては、第１の実施形態で説明したのと同じプラズマＣＶＤ酸化膜が挙げられる。そのため、第２絶縁膜３１ａは、半導体層２０の表面だけでなく表層部にも形成される。つまり、第２絶縁膜３１ａは、エッチバックによるダメージを受けると予想される半導体層２０の表層部に形成される。

上述した第２の実施形態に係る固体撮像装置１は、サイドウォール４１の下に位置する半導体層２０の表面および表層部、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に第２絶縁膜３１ａを備える。

したがって、固体撮像装置１は、第２絶縁膜３１ａがエッチバックによるダメージが予想される半導体層２０の表層部に保護膜として形成されるため、半導体層２０の表層部における結晶欠陥に起因した電子の発生を抑制することができる。そのため、固体撮像装置１は、暗電流の発生を低減することができる。

次に、かかる撮像画素部２ａの形成方法を含む固体撮像装置１の製造方法の一例について、図６および図７を参照して説明する。図６および図７は、第２の実施形態に係る固体撮像装置１の撮像画素部２ａにおける製造工程の断面視による説明図である。具体的には、図６および図７は、撮像画素部２ａにおける転送トランジスタＴＲＳの断面部分の製造工程を説明する図である。

なお、第２の実施形態に係る固体撮像装置１の製造方法の説明においては、上述した第１の実施形態に係る固体撮像装置１の製造方法と同じ方法で製造される構成の説明を簡略化している。

先ず、図６（ａ）に示すように、Ｓｉウェハなどの半導体基板１０（図１参照）上に、所定の厚さのＰ型のＳｉ層２１を形成する。次に、半導体層２０の上面に、例えば、酸化シリコンを含むゲート絶縁膜２２を形成する。そして、半導体層２０の上面にゲート絶縁膜２２を介して転送ゲートＴＧを形成する。

続いて、図６（ｂ）に示すように、プラズマＣＶＤ装置を用いて、転送ゲートＴＧの両側面、半導体層２０の表面および表層部に第２絶縁膜３１ａを形成し、転送ゲートＴＧの表面および表層部に第２絶縁膜３１ｂを形成する。第２絶縁膜３１ａ，３１ｂの成膜条件は、第１の実施形態に係る第２絶縁膜３１ａ，３１ｂの成膜条件と同じである。

これにより、第２絶縁膜３１ａを半導体層２０の表面だけでなく表層部にも形成する。具体的には、ゲート絶縁膜２２と半導体層２０との界面よりも、例えば、４ｎｍ低い位置まで第２絶縁膜３１ａが形成され、ゲート絶縁膜２２と第２絶縁膜３１ａとの境界に段差ＳＴ３が形成される。また、第２絶縁膜３１ｂについても転送ゲートＴＧの表面だけでなく表層部にも形成される。

また、転送ゲートＴＧの両側面に形成された第２絶縁膜３１ａは、膜厚が半導体層２０の表面および表層部に形成された第２絶縁膜３１ａの膜厚よりも薄くなっている。これは、半導体基板１０に高周波電圧が印加されていることで、半導体層２０の幅方向よりも厚さ方向において第２絶縁膜３１ａの成長速度が速くなるからである。また、かかる第２絶縁膜３１ａは、転送ゲートＴＧの両側面を侵食して形成されるが、侵食部分は転送ゲートＴＧの両側面の表層部の浅いところである。

したがって、半導体層２０の表面および表層部における第２絶縁膜３１ａは、転送ゲートＴＧの両側面における第２絶縁膜３１ａよりも１０％以上厚く形成される。なお、第２絶縁膜３１ｂは、半導体層２０の表面および表層部に形成された第２絶縁膜３１ａの膜厚と略同じ膜厚で形成される。

次に、図６（ｃ）に示すように、撮像画素部２ａにおける半導体層２０の上面に、転送ゲートＴＧを覆うように、例えば、ＣＶＤ法を用いて窒化シリコンを含むサイドウォール形成用の絶縁膜４０を形成する。なお、かかる絶縁膜４０は、周辺回路部４における半導体層２０の上面にも形成される。

そして、図７（ａ）に示すように、ドライエッチングにより、絶縁膜４０をエッチバックする。これにより、エッチバックによって転送ゲートＴＧの両側面にサイドウォール４１が形成される。なお、周辺回路部４におけるトランジスタのゲートの両側面にも、半導体層２０内にソース・ドレイン領域を形成するために用いられるサイドウォールが形成される。また、ここでは、エッチバックによって転送ゲートＴＧの両側面に残留する絶縁膜４０が、サイドウォール４１のスペーサとなる。

また、かかる工程では、エッチバックによって半導体層２０の表面および表層部に形成された第２絶縁膜３１ａがダメージを受けることになる。また、エッチバックによって転送ゲートＴＧの表面および表層部に形成された第２絶縁膜３１ｂもダメージを受けることになる。

つまり、かかる工程では、半導体層２０の表面および表層部に形成された第２絶縁膜３１ａがエッチングによるダメージを受けることで、半導体層２０の表層部自体がエッチングによるダメージを受けないことになる。また、転送ゲートＴＧの表面および表層部に形成された第２絶縁膜３１ｂがエッチングによるダメージを受けることで、転送ゲートＴＧの表層部自体がエッチングによるダメージを受けないことになる。

次に、図７（ｂ）に示すように、撮像画素部２ａにおいて、転送ゲートＴＧおよびサイドウォール４１をマスクにしたセルフアラインでフォトダイオードＰＤおよびフローティングディフュージョンＦＤを形成する。こうして、撮像画素部２ａにおける半導体層２０に転送トランジスタＴＲＳが形成される。

続いて、図７（ｃ）に示すように、半導体層２０の上面に、転送ゲートＴＧを覆うようにして、例えば、ＣＶＤ法を用いて酸化シリコンを含む層間絶縁膜５を形成する。そして、例えば、ＣＭＰを用いて層間絶縁膜５の表面を平坦化する。

次に、撮像画素部２ａにおける転送ゲートＴＧ上の第２絶縁膜３１ｂおよび層間絶縁膜５をエッチングして、コンタクトホール６を形成する。そして、コンタクトホール６の内部表面に絶縁膜７０を形成し、かかるコンタクトホール６の内部に導電膜７１を埋め込んで、コンタクトプラグ７を形成する。その後、層間絶縁膜５の上面に図示しない多層配線層を形成する。

上述した工程を経て製造された固体撮像装置１は、サイドウォール４１の下に位置する半導体層２０の表面および表層部、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に第２絶縁膜３１ａを備える。

（第３の実施形態）
次に、第３の実施形態に係る固体撮像装置１について説明する。かかる固体撮像装置１は、撮像画素部２ｂにおいて、第２絶縁膜３１ａ,３１ｂを設けずに、転送ゲートＴＧを跨いで半導体層２０の表面および表層部に第１絶縁膜３０ａ，３０ｂを設け、さらに第１絶縁膜３０ａ，３０ｂの上面に第３絶縁膜３２を設けた点が第１の実施形態に係る固体撮像装置１と異なる。

図８は、第３の実施形態に係る固体撮像装置１の撮像画素部２ｂにおける模式的な断面を示す説明図である。なお、図に示す構成要素のうち、図２に示す構成要素と同様の機能を有する構成要素については、図２に示す符号と同一の符号を付すことにより、その説明を省略する。

図８に示すように、撮像画素部２ｂは、転送ゲートＴＧを跨いで半導体層２０の表面および表層部に設けられた第１絶縁膜３０ａ，３０ｂと、かかる第１絶縁膜３０ａ，３０ｂの上面に設けられた第３絶縁膜３２とを備える。

第１絶縁膜３０ａは、転送ゲートの両側面、サイドウォール４１の下に位置する半導体層２０の表面および表層部、半導体層２０におけるフォトダイオードＰＤおよびフローティングディフュージョンＦＤが位置する表面および表層部に形成される。かかる第１絶縁膜３０ａは、膜厚が転送ゲートＴＧの側面部分よりも半導体層２０の表面部分で厚く、かつ、ゲート絶縁膜２２との境界に半導体層２０の内部に向かって張り出す段差ＳＴ１を有する。

また、第１絶縁膜３０ｂは、転送ゲートＴＧの表面および表層部に形成される。かかる第１絶縁膜３０ｂは、膜厚が半導体層２０の表面および表層部に形成された第１絶縁膜３０ａの膜厚と略同じある。

また、第３絶縁膜３２は、第１絶縁膜３０ａ，３０ｂの上面に、例えば、５ｎｍ以上の膜厚で形成される。かかる第３絶縁膜３２としては、例えば、ＣＶＤ法により形成したＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜が挙げられる。

また、第１絶縁膜３０ａ，３０ｂとしては、第１の実施形態で説明したのと同じプラズマＣＶＤ酸化膜が挙げられる。そのため、第１絶縁膜３０ａは、半導体層２０の表面だけでなく表層部にも形成される。

本実施形態では、第１絶縁膜３０ａ，３０ｂの上面にＣＶＤ絶縁膜である第３絶縁膜３２を積み増すことで、第１絶縁膜３０ａ，３０ｂと第３絶縁膜３２との２層によって、半導体層２０へのエッチバックによるダメージを防止している。つまり、第１絶縁膜３０ａ，３０ｂおよび第３絶縁膜３２は、エッチバックに対する保護膜としての役割を果たす。

上述した第３の実施形態に係る固体撮像装置１は、転送ゲートＴＧを跨いで半導体層２０の表面および表層部に設けた第１絶縁膜３０ａ，３０ｂと、かかる第１絶縁膜３０ａ，３０ｂの上面に設けた第３絶縁膜３２とを備える。

したがって、固体撮像装置１は、第１絶縁膜３０ａ，３０ｂと第３絶縁膜３２との２層によって、半導体層２０へのエッチバックによるダメージを防止しているため、半導体層２０の表層部における結晶欠陥の発生を抑制することができる。そのため、固体撮像装置１は、暗電流の発生を低減することができる。

次に、かかる撮像画素部２ｂの形成方法を含む固体撮像装置１の製造方法の一例について、図９および図１０を参照して説明する。図９および図１０は、第３の実施形態に係る固体撮像装置１の撮像画素部２ｂにおける製造工程の断面視による説明図である。具体的には、図９および図１０は、撮像画素部２ｂにおける転送トランジスタＴＲＳの断面部分の製造工程を説明する図である。

なお、第３の実施形態に係る固体撮像装置１の製造方法の説明においては、上述した第１の実施形態に係る固体撮像装置１の製造方法と同じ方法で製造される構成の説明を簡略化している。

先ず、図９（ａ）に示すように、Ｓｉウェハなどの半導体基板１０（図１参照）上に、所定の厚さのＰ型のＳｉ層２１を形成する。次に、半導体層２０の上面に、例えば、酸化シリコンを含むゲート絶縁膜２２を形成する。そして、半導体層２０の上面にゲート絶縁膜２２を介して転送ゲートＴＧを形成する。

続いて、図９（ｂ）に示すように、プラズマＣＶＤ装置を用いて、転送ゲートＴＧの両側面、半導体層２０の表面および表層部に第１絶縁膜３０ａを形成し、転送ゲートＴＧの表面および表層部に第１絶縁膜３０ｂを形成する。第１絶縁膜３０ａ，３０ｂの成膜条件は、第１の実施形態に係る第１絶縁膜３０ａ，３０ｂの成膜条件と同じである。

これにより、第１絶縁膜３０ａを半導体層２０の表面だけでなく表層部にも形成する。具体的には、ゲート絶縁膜２２と半導体層２０との界面よりも、例えば、２ｎｍ低い位置まで第１絶縁膜３０ａが形成され、ゲート絶縁膜２２と第１絶縁膜３０ａとの境界に段差ＳＴ１が形成される。また、第２絶縁膜３１ｂについても転送ゲートＴＧの表面だけでなく表層部にも形成される。

続いて、図９（ｃ）に示すように、ＣＶＤ法を用いて、第１絶縁膜３０ａ，３０ｂの上面に、例えば、膜厚が５ｎｍのＴＥＯＳ膜を含む第３絶縁膜３２を形成する。

次に、図９（ｄ）に示すように、撮像画素部２ｂにおける半導体層２０の上面に、転送ゲートＴＧを覆うにように、例えば、ＣＶＤ法を用いて窒化シリコンを含むサイドウォール形成用の絶縁膜４０を形成する。なお、かかる絶縁膜４０は、周辺回路部４における半導体層２０の上面にも形成される。

そして、図１０（ａ）に示すように、ドライエッチングにより、絶縁膜４０をエッチバックする。これにより、エッチバックによって転送ゲートＴＧの両側面にサイドウォール４１が形成される。なお、周辺回路部４におけるトランジスタのゲートの両側面にも、半導体層２０内にソース・ドレイン領域を形成するために用いられるサイドウォールが形成される。また、ここでは、エッチバックによって転送ゲートＴＧの両側面に残留する絶縁膜４０が、サイドウォール４１のスペーサとなる。

また、かかる工程では、エッチバックによって半導体層２０の表面および表層部に形成された第１絶縁膜３０ａおよび第１絶縁膜３０ａの上面に形成された第３絶縁膜３２がダメージを受けることになる。また、エッチバックによって転送ゲートＴＧの表面および表層部に形成された第１絶縁膜３０ｂおよび第１絶縁膜３０ｂの上面に形成された第３絶縁膜３２もダメージを受けることになる。

つまり、かかる工程では、半導体層２０の表面および表層部に形成された第１絶縁膜３０ａおよび第１絶縁膜３０ａの上面に形成された第３絶縁膜３２がエッチングによるダメージを受けることで、半導体層２０の表層部自体がエッチングによるダメージを受けないことになる。また、転送ゲートＴＧの表面および表層部に形成された第１絶縁膜３０ｂおよび第１絶縁膜３０ｂの上面に形成された第３絶縁膜３２がエッチングによるダメージを受けることで、転送ゲートＴＧの表層部自体がエッチングによるダメージを受けないことになる。

次に、図１０（ｂ）に示すように、撮像画素部２ｂにおいて、転送ゲートＴＧおよびサイドウォール４１をマスクにしたセルフアラインでフォトダイオードＰＤおよびフローティングディフュージョンＦＤを形成する。こうして、撮像画素部２ｂにおける半導体層２０に転送トランジスタＴＲＳが形成される。

続いて、図１０（ｃ）に示すように、半導体層２０の上面に、転送ゲートＴＧを覆うようにして、例えば、ＣＶＤ法を用いて酸化シリコンを含む層間絶縁膜５を形成する。そして、例えば、ＣＭＰを用いて層間絶縁膜５の表面を平坦化する。

次に、撮像画素部２ｂにおける転送ゲートＴＧ上の第１絶縁膜３０ｂ、第３絶縁膜３２、および層間絶縁膜５をエッチングして、コンタクトホール６を形成する。そして、コンタクトホール６の内部表面に絶縁膜７０を形成し、かかるコンタクトホール６の内部に導電膜７１を埋め込んで、コンタクトプラグ７を形成する。その後、層間絶縁膜５の上面に図示しない多層配線層を形成する。

上述した工程を経て製造された固体撮像装置１は、転送ゲートＴＧを跨いで半導体層２０の表面および表層部に設けた第１絶縁膜３０ａ，３０ｂと、かかる第１絶縁膜３０ａ，３０ｂの上面に設けた第３絶縁膜３２とを備える。

なお、第１から第３の実施形態の撮像画素部２，２ａ，２ｂは、転送ゲートＴＧの両側面にサイドウォール４１を備えているが、この構成に限定されるものではなく、転送ゲートＴＧの両側面にサイドウォール４１を備えていなくてもよい。

かかる構成の場合、上述した第１絶縁膜３０ａ，３０ｂ、第２絶縁膜３１ａ，３１ｂ、および第３絶縁膜３２は、エッチバックによるダメージを抑制するために用いられるのではなく、例えば、半導体層２０へのイオン注入時におけるダメージを抑制するために用いられる。

また、第１から第３の実施形態の撮像画素部２，２ａ，２ｂでは、Ｓｉ層２１をＰ型、Ｓｉ領域２３およびフローティングディフュージョンＦＤをＮ型としているが、Ｓｉ層２１をＮ型、Ｓｉ領域２３およびフローティングディフュージョンＦＤをＰ型として撮像画素部２，２ａ，２ｂを構成するようにしてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１固体撮像装置、１０半導体基板、１１垂直走査回路、１２負荷回路、１３カラムＡＤＣ回路、１４水平走査回路、１５基準電圧発生回路、１６タイミング制御回路、２，２ａ，２ｂ撮像画素部、２０半導体層、２１Ｐ型のＳｉ層、２２ゲート絶縁膜、２３Ｎ型のＳｉ領域、３サイドウォール、３０ａ、３０ｂ第１絶縁膜、３１ａ，３１ｂ第２絶縁膜、３２第３絶縁膜、４０サイドウォール形成用の絶縁膜、４１サイドウォール、６コンタクトホール、７コンタクトプラグ、７０絶縁膜、７１導電膜、ＰＣ画素、ＣＤ垂直方向、ＲＤ水平方向、Ｈｌｉｎ水平制御線、Ｖｌｉｎ垂直信号線、ＰＤフォトダイオード、ＦＤフローティングディフュージョン、ＴＲＳ転送トランジスタ、ＴＧ転送ゲート

Claims

フォトダイオードが設けられた半導体層と、
前記フォトダイオードに近設され、前記半導体層上にゲート絶縁膜を介して設けられたゲートを有するトランジスタと、
前記ゲートの側面から前記半導体層の上面に亘って設けられ、前記半導体層の上面に設けられる部分の膜厚が前記ゲートの側面に設けられる部分の膜厚よりも厚い絶縁膜と
を備えることを特徴とする固体撮像装置。
前記絶縁膜は、
前記ゲート絶縁膜との境界に、前記半導体層の内部に向かって張り出す段差を有する
ことを特徴とする請求項１に記載の固体撮像装置。
前記ゲートの側面に、
前記絶縁膜を介して設けられるサイドウォールスペーサーを備え、
前記絶縁膜は、
前記サイドウォールスペーサーの前記ゲートから遠い部分の境界に、前記半導体層の内部に向かって張り出す、前記段差よりも大きな段差を有する
ことを特徴とする請求項２に記載の固体撮像装置。
前記絶縁膜の表面に設けられたＣＶＤ（Chemical Vapor Deposition）絶縁膜
をさらに備えることを特徴とする請求項１または２に記載の固体撮像装置。
半導体層上にゲート絶縁膜およびトランジスタのゲートを形成することと、
前記半導体層内にフォトダイオードを形成することと、
前記ゲートの側面から前記半導体層の上面に亘って、前記半導体層の上面部分の膜厚が前記ゲートの側面部分の膜厚よりも厚い絶縁膜を形成することと
を含むことを特徴とする固体撮像装置の製造方法。