JP2012204492A - 固体撮像装置 - Google Patents

Abstract

【課題】画質の劣化を抑制する。
【解決手段】本実施形態の固体撮像装置は、フォトダイオード形成領域５０内に設けられ、少なくとも１つの不純物層５５を含むフォトダイオード５と、フォトダイオード形成領域５０内に設けられ、フォトダイオード５の下方に設けられる空洞５９とを、含んでいる。
【選択図】図３

Description

本発明の実施形態は、固体撮像装置に関する。

ＣＣＤイメージセンサやＣＯＭＳイメージセンサなどの固体撮像装置は、デジタルスチルカメラ、ビデオカメラ、或いは、監視カメラ等、多様な用途で使われている。

イメージセンサの光電変換部には、フォトダイオードが用いられている。フォトダイオードに入射された光が、光電変換され、画像に対応した電気信号が得られる。

フォトダイオードに入射された光の一部は、フォトダイオードの形成領域の深部まで侵入し、その光の一部は、半導体基板の深部で電荷に変換される場合がある。

このような半導体基板深部で発生した電荷が、隣接する他の画素に移動した場合、形成される画像が劣化する可能性がある。

特開２００２−２８９５４１号公報 特開２００６−９３１７５号公報 特開２００７−２７３９９３号公報

画質の劣化を抑制する技術を提案する。

本実施形態の固体撮像装置は、半導体基板内の複数のセル領域内のそれぞれに設けられるフォトダイオード形成領域と、前記各フォトダイオード形成領域に設けられ、少なくとも１つの不純物層を含むフォトダイオードと、前記各フォトダイオード形成領域内に設けられ、前記フォトダイオードの下方に設けられる空洞と、を含む。

固体撮像装置のチップのレイアウトの一例を示す平面図。 画素アレイの構造を示す模式図。 本実施形態の固体撮像装置の画素の基本例を示す図。 第１の実施形態の固体撮像装置の構成例を説明するための図。 第１の実施形態の固体撮像装置の構成例を説明するための図。 第１の実施形態の固体撮像装置の構成例を説明するための図。 第１の実施形態の固体撮像装置の構成例を説明するための図。 第１の実施形態の固体撮像装置の構成例を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第２の実施形態の固体撮像装置の構成例を説明するための図。 第２の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第２の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第２の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第２の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 実施形態の固体撮像装置の変形例を説明するための図。

［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。

（１） 第１の実施形態
図１乃至図１３を用いて、第１の実施形態に係る固体撮像装置について説明する。

（ａ） 基本例
図１乃至図３を用いて、第１の実施形態に係る固体撮像装置の基本例について、説明する。

まず、図１及び図２を用いて、本実施形態の固体撮像装置の全体構成について説明する。図１は、固体撮像装置（以下、イメージセンサとよぶ）のチップのレイアウト例を示す模式図である。

図１に示されるように、本実施形態のイメージセンサにおいて、画素アレイ２及びそれを制御するための回路（アナログ回路又はロジック回路）８が、１つの半導体基板（チップ）１０内に設けられている。

画素アレイ２は、複数のセル領域２０を含む。互いに隣接するセル領域２０は、素子分離領域（素子分離部）９によって、分離されている。各セル領域２０は、素子分離領域９に取り囲まれている。各セル領域２０は、少なくとも１つの光電変換部を含む。光電変換部５は、外部からの入射光を電気信号へ変換する。

図２は、画素アレイ２の断面構造を示している。
セル領域２０は、素子分離領域９内に埋め込まれた素子分離層９０によって、半導体基板１０内に、区画されている。半導体基板１０は、例えば、シリコン単結晶基板である。

光電変換部５は、例えば、フォトダイオードである。フォトダイオード５は、セル領域２０内の所定の領域内に、形成される。以下では、フォトダイオード５が形成される領域のことを、フォトダイオード形成領域（或いは、光電変換部形成領域）とよぶ。フォトダイオード５は、半導体基板１０内に設けられている。素子分離層９０は、例えば、シャロートレンチアイソレーション（Shallow Trench Isolation）である。

フォトダイオード５において、入射光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオード５の端子間に電位差が生じる。フォトダイオード５は発生した電荷を蓄積できる。

１つのフォトダイオード５は、１つの画素１００に対応する。画素アレイ２内のフォトダイオード５によって、ＣＭＯＳセンサ或いはＣＣＤセンサが形成される。

半導体基板１０上に、層間絶縁膜７５が設けられている。層間絶縁膜７５内に、複数の金属膜７０が、設けられている。金属膜７０は、例えば、半導体基板１０上に形成された素子間を接続する配線や、互いに隣接する画素１００間における遮光膜として用いられる。層間絶縁膜７５及び金属膜７０は、多層配線技術によって形成され、所定の配線レベル（基板表面からの高さ）内に設けられている。異なる配線レベルの金属膜７０は、層間絶縁膜７５内に埋め込まれたプラグ（図示せず）によって、接続されている。例えば、層間絶縁膜は、酸化シリコンを用いて、形成される。金属膜７０は、アルミニウム（Ａｌ）或いは銅（Ｃｕ）を用いて、形成される。

本実施形態において、層間絶縁膜７５が設けられた面を、半導体基板１０の表面とよび、層間絶縁膜７５が設けられた面に対向する半導体基板１０の面を、半導体基板１０の裏面とよぶ。

カラーフィルタＣＦ及びマイクロレンズアレイＭＬは、半導体基板１０の表面側において、層間絶縁膜７５を介して画素アレイ２上方に設けられている。
カラーフィルタＣＦは、取得される画像に対応する光が含む赤、青及び緑のうち少なくとも１つの色（波長）の成分（光）を透過させる。カラーフィルタＣＦは、複数のフィルタを含み、各フィルタは各画素１００に対応するように配列されている。

マイクロレンズアレイＭＬは、取得される画像に対応する光を集光する。マイクロレンズアレイＭＬは、複数のマイクロレンズを含み、各マイクロレンズは、各画素１００に対応するようにそれぞれ配列されている。

本実施形態において、取得される画像に対応する光は、半導体基板１０の表面側から照射される。このように、半導体基板１０の表面側から照射された光を画素（フォトダイオード）に取り込むイメージセンサは、表面照射型イメージセンサとよばれる。

図３は、本実施形態のイメージセンサにおける、画素１００の構造を示している。

画素１００内のフォトダイオード５は、半導体基板１０内に形成された少なくとも１つの不純物層５５を含む。半導体基板１０がｐ型の導電型である場合、不純物層５５は、少なくともｎ型の導電型の不純物層を含む。尚、図示の簡単化のために、フォトダイオード５が含む不純物層として１つの不純物層５５のみが図示されているが、フォトダイオード５の特性（例えば、感度）を向上させるために、半導体基板１０の深さ方向において不純物濃度の異なる複数のｎ型及びｐ型不純物層を用いて、フォトダイオード５が形成されてもよい。

図２及び図３に示されるように、フォトダイオード５は、空洞５９を有する半導体基板１０内に設けられている。本実施形態のイメージセンサの画素１００において、フォトダイオード５の下方に、空洞（キャビティ、エアギャップともよばれる）５９が設けられている。

フォトダイオード５は空洞５９に隣接し、フォトダイオードの不純物層５５は、例えば、空洞５９に接している。但し、フォトダイオードの不純物層５５の底面は、空洞５９と直接接触しなくともよく、不純物層５５と空洞５９との間に、半導体基板１０と同じ不純物濃度の半導体層が設けられていてもよい。

空洞５９は、光が入射する側（照射面）とは反対側に設けられている。空洞５９は、フォトダイオード５が含む不純物層５５よりも半導体基板１０の裏面側に設けられている。つまり、フォトダイオード５は、層間絶縁膜７５と空洞５９との間の領域に設けられている。例えば、空洞５９は、半導体基板１０表面に対して垂直方向において素子分離層９０の底面より下方に配置されている。
空洞５９は、例えば、ＥＳＳ（Empty Space in Silicon）形成技術によって、形成される。ＥＳＳ形成技術については、後述する。ＥＳＳ形成技術によって形成された空洞５９のことを、ＥＳＳ領域ともよぶ。空洞５９上方の半導体領域（半導体層）１９は、基板１０の構成原子（例えば、シリコン）が再結晶化した半導体領域である。このＥＳＳ領域５９上の再結晶化領域（再結晶化層）１９は、ＳＯＮ（Silicon On Nothing）領域（又は、ＳＯＮ層）ともよばれる。

空洞５９の内部は、空洞の形成時の製造プロセス及びその条件に応じて、例えば、真空状態、又は、空気が封入された状態、又は、プロセスガスが封入された状態となっている。空洞５９（空洞の内部の部材）の屈折率は、不純物層（半導体層）５５の屈折率よりも小さい。すなわち、光の照射面に対して垂直方向において、フォトダイオード５の不純物層５５の下方（照射面と反対側）に、その不純物層５５の屈折率よりも小さい屈折率を有する部材（例えば、真空層、空気層又はガス層）が設けられている。尚、図３において、平板状の空洞５９が、半導体基板１０内に形成されている例が示されているが、これに限定されない。例えば、球状又はパイプ状の空洞が、半導体基板１０内に形成されてもよい。また、１つの画素１００内に形成される空洞の個数は、１個でもよいし複数個でもよい。

ここで、不純物層５５としてのシリコンの屈折率Ｎ_Ｓｉが３．６であり、空洞（真空又は空気）５９の屈折率Ｎ_ａｉｒが１．０である場合を考える。
フォトダイオード５に照射された光ＬＡがフォトダイオード底面に入射する角度θ_Ａが１５°以上である場合、その入射光ＬＡは、空洞５９とシリコンからなる不純物層（半導体層）５５との界面で、全反射する。反射された光は、フォトダイオード５内に入射し、フォトダイオード５の不純物層５５によって、電荷に変換される。フォトダイオードの底面に対する光ＬＢの入射角度θ_Ｂが１５°より小さい場合、光は界面を通過し、空洞５９内に侵入する。但し、空洞５９がフォトダイオード５の不純物層５５の下方に設けられていない構造と比較して、不純物層５５と空洞５９との界面で、フォトダイオードを貫通した光が反射するので、半導体基板１０の深部（フォトダイオード５の下方）に侵入する光は、非常に減少する。尚、図２を用いて説明したように、画素１００間の素子分離領域上方に遮光膜が設けられているため、入射角度が１５°以下の光は、画素１００に、照射されにくくなっている。

従来のイメージセンサにおいて、あるフォトダイオードを貫通した光に起因して半導体基板の深部で発生した電荷が、隣接する他のフォトダイオード内に侵入する場合、他のフォトダイオードによって蓄積された電荷が検出された光量に対応した値から変動するため、形成される画像の解像度の劣化や、画素間の混色が生じる可能性があった。

これに対して、本実施形態において、イメージセンサの画素１００は、フォトダイオード５と、照射面に対してフォトダイオード５の下方の領域（照射面と反対側の領域）内に設けられた空洞５９を含んでいる。
このように、フォトダイオード５の下方に空洞５９が設けられていることによって、フォトダイオード５に入射した光は、フォトダイオード５をほとんど貫通せずに、不純物層（半導体層又は不純物層）５５と空洞（真空又は空気）５９との界面で反射され、フォトダイオード５に再度入り込む。反射された光は、フォトダイオード５によって、光電変換される。

それゆえ、画素１００がフォトダイオード５とその下方の空洞５９とを含むことによって、形成される画像の解像度の劣化や混色の発生を低減できる。

したがって、本実施形態の固体撮像装置によれば、画質の劣化を抑制できる。

（ｂ） 構成例
図４乃至図７を用いて、本実施形態の固体撮像装置（イメージセンサ）の構成例について、説明する。

例えば、本実施形態におけるイメージセンサは、単板式のイメージセンサである。単板式のイメージセンサは、単一の画素アレイ２で複数の色情報を取得する。
図４は、単板式のイメージセンサに用いられるカラーフィルタＣＦの構成を示している。図２に示されるように、カラーフィルタＣＦは画素アレイ２上方に設けられている。

図４において、カラーフィルタＣＦの各色の配列の一例として、ベイヤー配列が示されている。ベイヤー配列は、赤色（Ｒ）、緑色（Ｒ）及び青色（Ｂ）のフィルタから形成される。カラーフィルタＣＦに照射された光において、各フィルタの色に応じた波長成分の光が、フィルタを透過する。赤、青及び緑のうち少なくとも１色のフィルタが、１つの画素にそれぞれ対応する。

フォトダイオード５を形成する半導体層（不純物層）５５の光の吸収特性を考慮すると、各色のフィルタを透過してフォトダイオード５に入射される光の成分（色、波長域）に応じて半導体層５５の厚さを調整するために、基板表面に対して垂直方向における空洞５９の位置を異ならせることが好ましい。

例えば、フォトダイオード５がシリコン（Ｓｉ）層によって形成された場合、青色の光に対するシリコンの吸収係数が大きく、赤色の光に対するシリコンの吸収係数は、青色の光に対する吸収係数よりも小さい。つまり、波長の短い青色の光は、シリコン層に比較的吸収されやすく、波長の長い赤色の光は、青色の光に比較して、シリコン層に吸収されにくい。緑色の光の波長は、青色の光と赤色の光のほぼ中間に位置し、緑色の光は、緑色の光より吸収されにくく、赤色の光より吸収されやすい。それゆえ、青色の光は、シリコンからなる半導体層の表面近傍で、吸収される。これに対して、赤色の光の吸収は、青色の光よりもシリコン層の深い領域まで要する。

フォトダイオード５を形成するための材料（ここでは、シリコン）の光の吸収特性を考慮して、フィルタと画素との対応関係に応じて、フォトダイオード５を形成するための半導体層の厚さ（膜厚）を確保するために、基板表面に対して垂直方向におけるフォトダイオード５下方の空洞５９の形成位置（深さ）が、カラーフィルタＣＦの各色に対応するように、それぞれ設定される。

例えば、図５に示されるように、青色のカラーフィルタＦ１に対応するフォトダイオード５_１において、上述のように青色の光Ｌ１は半導体層（シリコン層）５５_１に吸収されやすく、光電変換されやすいため、フォトダイオード５_１を形成するための半導体層５５_１の膜厚は、比較的薄くてもよい。例えば、半導体層５５_１の膜厚は、０．３μｍ以上、１μｍ以下程度であることが好ましい。基板表面に対して垂直方向において、空洞５９_１の上面の位置Ｚ１−Ｚ１’は、例えば、基板表面Ｚ０−Ｚ０’の位置を基準として、０．３μｍから１μｍの範囲内の位置に設けられる。このように、青色のフィルタＦ１に対応するフォトダイオード５_１下方の空洞５９_１の形成位置は、半導体基板１０の表面Ｚ０−Ｚ０’側に近い領域に設けられる。

一方、赤色のカラーフィルタＦ３に対応するフォトダイオード５_３において、赤色の光Ｌ３は、青色や緑色の光Ｌ１，Ｌ２よりも吸収されにくく、光電変換されにくい。それゆえ、フォトダイオード５_３を形成するための半導体層５５_３の膜厚は、半導体層５５_１の膜厚よりも厚くされる。例えば、半導体層５５_３は、３μｍ以上の膜厚で形成されることが好ましい。それゆえ、基板表面に対して垂直方向において、赤色のフィルタＦ３に対応するフォトダイオード５_３下方の空洞５９_３の上面の位置Ｚ３−Ｚ３’が、例えば、基板表面Ｚ０−Ｚ０’の位置から３μｍ以上の深さに位置するように、空洞５９_３が形成される。

また、緑色のカラーフィルタＦ２に対応するフォトダイオード５_２において、緑色の光Ｌ２は、青色の光Ｌ１よりも吸収されにくく、赤色の光Ｌ２より吸収されやすい。それゆえ、フォトダイオード５_２を形成するための半導体層５５_２の膜厚は、例えば、半導体層５５_１の膜厚よりも厚ければよい。例えば、半導体層５５_２の膜厚は、２μｍ程度に設定される。それゆえ、基板表面に対して垂直方向において、フォトダイオード５_２下方の、空洞５９_１の上面の位置Ｚ１−Ｚ１’と空洞５９_３の上面の位置Ｚ３−Ｚ３’との間に、位置している。例えば、空洞５９_２の上面の位置Ｚ２−Ｚ２’は、基板表面Ｚ０−Ｚ０’の位置から２μｍ程度の下方の位置に設けられる。

このように、各画素１００に対応するフォトダイオード５_１，５_２，５_３にフィルタＦ１，Ｆ２，Ｆ３を介して入射される光の波長（色）を考慮して、基板表面に対して垂直方向における空洞５９_１，５９_２，５９_３の位置（深さ）が適宜設定されることによって、形成される画像の画質が向上する。

但し、フィルタＦ１，Ｆ２，Ｆ３に応じて空洞５９の位置を変更させずに、複数の空洞５９の位置（深さ）が画素アレイ２内で同じでもよいのは、もちろんである。

図６は、画素アレイ２及びその近傍の回路の回路構成例を示す図である。

図６に示されるように、複数のセル２０は、画素アレイ２内に、マトリクス状に配置されている。各セル２０は、読み出し信号線ＴＲＦと垂直信号線ＶＳＬとの交差位置に、設けられている。

セル（単位セルともよばれる）２０は、光電変換部（フォトダイオード）５及び信号走査回路部を含む。
セル２０の信号走査回路部は、例えば、４つの電界効果トランジスタ１３２，１３３，１３４，１３５によって形成される。各電界効果トランジスタ１３２，１３３，１３４，１３５は、例えば、ｎチャネル型ＭＯＳトランジスタである。以下では、セル２０に含まれる４つの電界効果トランジスタのことを、トランスファゲート（リードトランジスタ）１３２、アンプトランジスタ１３３、アドレストランジスタ１３４及びリセットトランジスタ１３５とそれぞれよぶ。

図６に示されるセル２０において、フォトダイオード５のアノードは接地されている。フォトダイオード５のカソードは、トランスファゲート１３２の電流経路を介して、信号検出部としてのフローティングディフュージョン（浮遊拡散層）ＦＤに、接続されている。

トランスファゲート（リードトランジスタ）１３２は、フォトダイオード５の信号電荷の蓄積及び放出を制御する。トランスファゲート１３２のゲートは読み出し信号線ＴＲＦに接続されている。トランスファゲート１３２のソースはフォトダイオード５のカソードに接続され、トランスファゲート１３２のドレインはフローティングディフュージョンＦＤに接続されている。

アンプトランジスタ１３３は、フローティングディフュージョンＦＤからの信号を増幅する。アンプトランジスタ１３３のゲートは、フローティングディフュージョンＦＤに接続されている。アンプトランジスタ１３３のドレインは、垂直信号線ＶＳＬに接続され、アンプトランジスタ１３３のソースは、アドレストランジスタ１３４のドレインに接続されている。アンプトランジスタ１３３によって増幅された信号は、垂直信号線ＶＳＬに出力される。アンプトランジスタ１３３は、セル２０内において、ソースフォロワとして機能する。

リセットトランジスタ１３５は、アンプトランジスタ１３３のゲート電位（フローティングディフュージョンＦＤの電位）をリセットする。リセットトランジスタ１３５のゲートは、リセット信号線ＲＳＴに接続されている。リセットトランジスタ１３５のドレインは、フローティングディフュージョンＦＤに接続され、リセットトランジスタ１３５のソースは、電源端子１２４に接続されている。電源端子１２４は、ドレイン電源に接続されている。

アドレストランジスタ１３４のゲートは、アドレス信号線ＡＤＲに接続されている。アドレストランジスタ１３４のドレインはアンプトランジスタ１３３のソースに接続され、アドレストランジスタ１３４のソースは電源端子１２４に接続されている。

１つのセル２０が、１つのフォトダイオード５を含む回路構成は、１画素１セル構造とよばれる。これに対して、１つのセル２０が、２つのフォトダイオードを含む回路構成は、２画素１セル構造とよばれる。２画素１セル構造の場合、２つのフォトダイオードは、それぞれ異なるトランスファゲートを経由して、共通のフローティングディフュージョンＦＤに接続される。２画素１セル構造において、２つのフォトダイオードは、アンプトランジスタ１３３、アドレストランジスタ１３４及びリセットトランジスタ１３５を共有する。

垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴに接続されている。垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴの電位を制御することによって、画素アレイ２内の複数のセル２０をロウ単位で制御及び選択する。垂直シフトレジスタ８９は、各トランジスタ１３２，１３４，１３５のオン及びオフを制御するための制御信号（電圧パルス）を、各信号線ＴＲＦ，ＡＤＲ，ＲＳＴに出力する。

ＡＤ変換回路８０は、垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、複数のＣＤＳ（Corrected Double Sampling：相関二重サンプリング）ユニット８５を含む。１つのＣＤＳユニット８５が、１本の垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、垂直信号線ＶＳＬに出力されたセル２０からの信号をデジタル値に変換する。ＡＤ変換回路８０は、ＣＤＳユニット８５によるＣＤＳ処理によって、各セル（画素）が含むノイズを除去する。

負荷トランジスタ１２１は、垂直信号線ＶＳＬに対する電流源として用いられる。負荷トランジスタ１２１のゲートは選択信号線ＳＦに接続されている。負荷トランジスタ１２１のドレインは、垂直信号線ＶＳＬを介して、アンプトランジスタ１３３のドレインに接続される。負荷トランジスタ１２１のソースは、制御信号線ＤＣに接続されている。

画素アレイ２のセル２０からの信号（電荷）の読み出し動作は、次のように実行される。

画素アレイ２の所定のロウが、垂直シフトレジスタ８９によって選択され、選択されたロウに属する複数のセル２０が活性化される。
選択されたロウに属するアドレストランジスタ１３４が、垂直シフトレジスタ８９からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ８９からのリセットパルスによって、リセットトランジスタ１３５が、オン状態になる。垂直信号線ＶＳＬの電位は、ソースフォロワを形成しているアンプトランジスタ１３３によって、フローティングディフュージョンＦＤの電位に近い電圧（リセット電圧）に、リセットされる。セル２０からのリセット電圧は、ＡＤ変換回路８０に入力される。リセット電圧が垂直信号線ＶＳＬに出力された後、リセットトランジスタ１３５は、オフ状態にされる。

続いて、トランスファゲート１３２が、垂直シフトレジスタ８９からの読み出しパルスによってオン状態になり、フォトダイオード５に蓄積された電荷（信号電荷）が、オン状態のトランスファゲート１３２を経由して、フローティングディフュージョンＦＤに放出される。フローティングディフュージョンＦＤの電位は、読み出された信号電荷数に応じて変調される。変調された電位（信号電圧）が、ソースフォロワを形成しているアンプトランジスタ１３３によって垂直信号線ＶＳＬに出力される。信号電圧は、ＡＤ変換回路８０に入力される。

リセット電圧及び信号電圧は、ＡＤ変換回路８０によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のＡＤ変換とともに、リセット電圧及び信号電圧に対するＣＤＳ処理が、ＣＤＳユニット８５によって実行される。リセット電圧と信号電圧との差分値が画素データＤｓｉｇとして、後段の回路（例えば、画像処理回路）へ出力される。

これによって、所定のロウに属する複数のセル（画素）からの信号の読み出し動作が、完了する。

このような、画素アレイ２に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。

尚、各セル２０は、アドレストランジスタ１３４を含まなくともよい。この場合、セル２０は、３つのトランジスタ１３２，１３３，１３５を含み、リセットトランジスタ１３５のドレインが、アンプトランジスタ１３３のソースに接続された構成となる。また、この場合、アドレス信号線ＡＤＲも設けられない。

図７及び図８を用いて、本実施形態のイメージセンサのセルの構造について、説明する。図７は、セルの平面構造の一例を示している。図８は、図７のＬ−Ｌ’線に沿う断面構造を示している。尚、図７及び８において、図示の簡単化のため、セル２０の構成要素として、フォトダイオード５、トランスファゲート１３２及びフローティングディフュージョンＦＤを図示し、他のトランジスタの図示は省略する。

図７及び図８に示されるように、１つのフォトダイオード５は、電荷蓄積部としての少なくとも１つの不純物層５５を含んでいる。

表面シールド層５７は、不純物層５５内に設けられている。表面シールド層５７は、例えば、ｐ型不純物層である。表面シールド層５７は、トランスファゲート１３２のチャネル領域から離間されるように、不純物層５５の表層部に形成されている。表面シールド層５７の上面は、図２に示される層間絶縁膜７５に接触する。

フローティングディフュージョンＦＤは、トランスファゲート１３２を挟んでフォトダイオード５に対向するように、半導体基板１０内に設けられている。フォトダイオード５とフローティングディフュージョンＦＤとは、トランスファゲート１３２のチャネル長方向に配列している。フローティングディフュージョンＦＤは、例えば、半導体基板１０内に形成されたｎ型の不純物層３５である。フローティングディシュージョンＦＤとしてのｎ型不純物層３５の不純物濃度は、例えば、フォトダイオード１２が含むｎ型不純物層５５の不純物濃度より高い。

トランスファゲート１３２は、フォトダイオード５とフローティングディフュージョンＦＤ（３５）とに隣接し、トランスファゲート１３２は、フォトダイオード５とフローティングディフュージョンＦＤとの間に配置されている。

トランスファゲート１３２のゲート電極３１は、半導体基板１０上のゲート絶縁膜３２を介して、半導体基板１０上方に設けられている。フォトダイオード５のｎ型不純物層５５及びフローティングディフュージョンＦＤのｎ型不純物層３５が、トランスファゲート１３２のソース及びドレインとして、それぞれ機能する。そして、半導体基板１０内において、２つのｎ型不純物層５５，３５との間の半導体領域が、トランスファゲート１３２のチャネル領域となる。

尚、図７に示される例において、トランスファゲート１３２のゲート電極３１は、複数のフォトダイオード５が配列されるロウ及びカラム方向に対して傾いて、基板１０上に設けられている。但し、これに限定されず、トランジスタ１３２のチャネル長方向及びチャネル幅方向が、ロウ方向及びカラム方向とそれぞれ一致するように、トランジスタ１３２のゲート電極３１が基板１０上に配置されてもよい。

以下では、トランスファゲート１３２のゲート電極３１及びフローティングディフュージョンＦＤの形成領域のことを、信号検出部形成領域３０ともよぶ。

トランスファゲート１３２がオフ状態である場合、フォトダイオード５内に、電荷が蓄積されている。そして、フォトダイオード５の蓄積電荷を読み出す際に、トランスファゲート１３２がオン状態にされる。オン状態のトランスファゲート１３２のゲート電極４１下方に形成されたチャネルを経由して、ｎ型不純物層５５内の蓄積電荷が、フローティングディフュージョンＦＤに放出される。

図７及び図８に示されるように、フォトダイオード５の下方に設けられた空洞５９は、トランスファゲート１３２のチャネル領域の下方、及び、フローティングディフュージョンＦＤとしての不純物層３５の下方には、設けられていない。空洞５９の形成領域は、基板表面に対して垂直な方向から見て、信号検出部形成領域３０とは上下に重ならないように、レイアウトされている。

このように、空洞５９がフォトダイオード形成領域５０から信号検出部形成領域３０へ延在しないように形成されることによって、不純物層（半導体層）５５と空洞５９との界面で反射した光が、トランジスタ１３２のチャネル領域やフローティングディフュージョンＦＤとしての不純物層３５に、入り込むことが防止される。

それゆえ、空洞５９によって反射された光がトランジスタ１３２やフローティングディフュージョンＦＤに入射されることに起因して、画像に対応した検出されるべき電荷量及びそれに対応する信号が変動するのを防止できる。

以上のように、図４乃至図７に示される構成例においても、図３を用いて説明した例と同様に、基板深部に発生した電荷に起因する解像度の劣化や混色を低減できる。

したがって、本実施形態の固体撮像装置によれば、形成される画像の画質の劣化を抑制できる。

（ｃ） 製造方法
図７乃至図１４を用いて、第１の実施形態の固体撮像装置（イメージセンサ）の製造方法について、説明する。なお、ここでは、セルの構成要素としてフォトダイオード５、トランスファゲート１３２及びフローティングディフュージョンＦＤの形成領域を図示して、本実施形態の製造方法について、説明する。

図９は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。
図９に示されるように、半導体基板１０上、例えば、単結晶のシリコン基板１上に、マスク材６０が、形成される。マスク材６０上に、レジストマスク６１が、形成される。レジストマスク６１は、フォトリソグラフィ技術によって、所定のパターンが形成されている。
そして、レジストマスク６１をマスクとして、異方性エッチング、例えば、ＲＩＥ（Reactive Ion Etching）法によって、マスク材６０がパターニングされる。マスク材６０に、レジストマスク６１のパターンが転写される。

尚、マスク材６０は、半導体基板（ここでは、シリコン基板）１０よりもエッチングレートが十分に遅い材料が望ましい。例えば、ＲＩＥ法がシリコン基板の加工に用いられた場合、シリコン酸化膜、又は、シリコン窒化膜、又は、シリコン窒化膜とシリコン酸化膜との積層膜などが、用いられる。

例えば、マスク材６０は、フォトダイオード形成領域５０上方に、開口部７９が形成されるように、パターニングされている。この開口部７９が形成される位置に対応して、ＥＳＳ形成技術による空洞を形成するためのトレンチが、形成される。

図１０は、本実施形態のイメージセンサの製造方法の一工程を示す平面図である。図１１は、本実施形態のイメージセンサの製造方法の一工程において、図１０のＸＩ−ＸＩ線に対応する断面図である。

レジストマスクが、例えば、アッシング（灰化）によって除去された後、図１０及び図１１に示されるように、パターニングされたマスク材６０をマスクとして、例えば、ＲＩＥ法により、半導体基板１０が加工される。これによって、半導体基板１０内のフォトダイオード形成領域５０内に、ＥＳＳ形成技術のための複数のトレンチ７０が形成される。複数のトレンチ７０は、図１０に示されるように、フォトダイオード形成領域５０内に２次元的に配列するように、形成される。この一方で、信号検出部形成領域３０の上面は、マスク材に覆われ、信号検出部形成領域３０内には、トレンチが形成されない。

ここで、トレンチの半径は、例えば、０．２μｍに設定され、トレンチ７０は、０．４μｍの直径（口径）Ｄ１を有する。隣接するトレンチ７０の間隔（トレンチ７０の中心間の距離）Ｄ２は、０．８μｍ程度に設定される。トレンチ７０の深さＤ３は、例えば、２μｍ程度に設定される。トレンチ７０において、深さＤ３と口径Ｄ１との比率（深さ／口径）、すなわち、トレンチ７０のアスペクト比は、“５”程度になる。但し、図５を用いて説明したように、カラーフィルタとフォトダイオードとの対応関係に応じて、深さ方向における空洞の位置を調整する場合、トレンチ７０の直径、トレンチ７０間の間隔、トレンチ７０の深さが、各色に対応する画素ごとに、適宜調整される。尚、トレンチ７０のアスペクト比やトレンチ間の間隔に応じて、トレンチの加工難度が変化する。

なお、後述するように、高温のアニールが実行されると、トレンチ７０の上部は、Ｓｉがマイグレーションによって、閉塞されてしまう。そのため、ＥＳＳ形成技術により形成される空洞の位置が判別しにくくなる。それゆえ、アライメントマーク用のトレンチが、図９乃至図１１に示される工程において、ＥＳＳ形成技術のためのトレンチ７０と同時に形成されることが好ましい。

アライメントマーク用のトレンチ７８において、トレンチ７８の深さとトレンチ７８の開口寸法（口径）との比率（深さ／口径）が、“０．６”程度であることが、トレンチ７８の開口が塞がらないために好ましい。例えば、トレンチ７９の深さが２μｍである場合、トレンチの口径は、３．３μｍ程度に設定される。アライメントマークの形状（平面形状）は、例えば、円形、四角形或いは十字形などが用いられる。

例えば、アライメントマーク用のトレンチは、例えば、素子分離領域内又は画素アレイ２内の所定の位置に形成される。

図１２及び図１３は、本実施形態のイメージセンサの製造方法の一工程をそれぞれ示す断面図である。
マスク材が除去された後、減圧下（大気圧よりも低い圧力）の非酸化性雰囲気中、より好ましくは、酸化シリコンを還元する雰囲気中において、図１０及び図１１に示されたトレンチが形成された半導体基板１０に対して、高温アニール処理が施される。より具体的な条件例としては、例えば、１０Ｔｏｒｒ（１．３３×１０^３Ｐａ）、水素１００％雰囲気中において、１１００℃の熱が、半導体基板（ここでは、シリコン基板）１０に与えられる。尚、ここでは、アニールの温度が１１００℃に設定されているが、それよりも高い温度が用いられてもよい。

高温アニール処理に対して、表面エネルギーを小さくするように、基板１０の構成原子であるシリコン原子のマイグレーションが、生じる。それゆえ、トレンチが形成された領域（フォトダイオード形成領域）５０において、隣接するトレンチ間のシリコン原子がトレンチの底部側からトレンチ７０Ｘの開口部側に移動する。その結果として、図１２に示されるように、トレンチ７０Ｘの開口部の寸法が狭くなり、トレンチ７０Ｘの底部の寸法が大きくなる。そして、所定の期間の高温アニール処理により、シリコン原子のマイグレーションがさらに進行すると、トレンチ７０Ｘの開口部が、トレンチの底部側からトレンチの開口部側（基板表面側）にマイグレートしたシリコン原子よって塞がり、シリコン基板１０内に、空洞が形成される。そして、トレンチの底部側において、空洞同士がつながって、一体化する。
それゆえ、図１３に示されるように、フォトダイオード形成領域５０内において、ＥＳＳ形成技術によって、半導体基板１０の内部に、平板状の空洞５９が形成される。空洞５９上には、マイグレートしたシリコン原子が再結晶化した層（再結晶化層）１９が、形成される。信号検出部形成領域３０内には、ＥＳＳ形成技術のためのトレンチが形成されないため、信号検出部形成領域３０内に、空洞は形成されない。このように、半導体基板１０内の所定の領域５０内において、所定の形状の空洞５９が、選択的に形成される。

空洞５９の形状は、フォトダイオード形成領域５０内に形成されるトレンチの寸法（直径及び深さ）や隣接するトレンチ間の間隔によって、球状やパイプ状にすることもできる。

尚、ＥＳＳ形成技術により空洞５９が形成された場合、空洞５９の上方の再結晶化層１９の上面が、空洞５９が形成されない領域（例えば、信号検出部形成領域）における半導体基板１０の上面より基板の深さ方向に窪み、セル形成領域内に段差が生じる場合がある。

また、アライメントマークのためのトレンチにおいて、そのトレンチの開口寸法は、ＥＳＳ形成技術のためのトレンチの開口寸法より大きいので、アライメントマークのためのトレンチの開口部は塞がらず、トレンチが残存する。

図１４は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。
図１４に示されるように、隣接する画素１００（及びセル２０）間に素子分離用のトレンチが形成される。そのトレンチ内に、絶縁膜９０が埋め込まれる。これによって、素子分離領域において、ＳＴＩ構造の素子分離絶縁膜９０が形成される。尚、素子分離絶縁膜９０の下方に、シリコン基板１０の導電型と異なる導電型の不純物層が、イオン注入法によって形成されてもよい。例えば、素子分離領域内のトレンチは、ＥＳＳ形成技術のためのトレンチと同時に形成されてもよい。また、素子分離絶縁膜９０のかわりに、素子分離のための不純物層が素子分離領域内に形成されてもよい。

次に、フォトダイオード形成領域５０の上面が露出するように、レジストマスク６５が、半導体基板１０上に形成される。信号検出部形成領域３０の上面は、レジストマスク６５によって、覆われている。
フォトダイオード形成領域５０内において、空洞５９上方の再結晶化層１９内に、ｎ型の不純物層５５が、イオン注入によって形成される。これによって、空洞５９を有する半導体基板１０のフォトダイオード形成領域５０内に、フォトダイオード５が形成される。フォトダイオード５は、上述のＥＳＳ形成技術によって形成された空洞５９上方に形成されている。ｎ型及びｐ型の複数の不純物層が、フォトダイオードの構成要素として、再結晶化層１９内に形成されてもよい。

レジストマスク６５が除去された後、別途のマスクが形成され、表面シールド層（例えば、ｐ型不純物層）が、イオン注入法によって、不純物層５５の表層部に形成される。

図８に示されるように、表面シールド層５７が形成された後、例えば、熱酸化法により、半導体基板１０の表面に、酸化膜が形成される。その酸化膜上に、導電体（たとえば、ポリシリコン又はシリサイド）が形成される。フォトリソグラフィ技術及びＲＩＥ（Reactive Ion Etching）法によって、導電体が加工される。
これによって、図８に示されるように、トランスファゲート１３２のゲート電極４１が、半導体基板１０上の酸化膜（ゲート絶縁膜）４２上に形成される。

半導体基板１０上に、所定のパターンのレジストマスクが形成され、フローティングディフュージョンＦＤが形成される。

この後、層間絶縁膜及び所定のレイアウトの配線が、多層配線技術によって、半導体基板１０の表面上に、順次積層される。これによって、図２に示されるように、配線７０及び層間絶縁膜７５が形成される。

そして、層間絶縁膜７５上に、カラーフィルタＣＦ及びマイクロレンズアレイＭＬが、保護層及び接着層を介して、順次取り付けられる。また、配線７０に接続されるパッド（図示せず）が、周辺領域８の上方及び下方において、層間絶縁膜７５上又は半導体基板１０の裏面上にそれぞれ形成される。

以上の製造工程によって、本実施形態のイメージセンサが作製される。

図７乃至図１４に示されるように、ＥＳＳ形成技術により、半導体基板１０内に空洞５９が形成される。そして、空洞５９上の半導体層５５（再結晶化層１９）内に、フォトダイオード５が形成される。これによって、フォトダイオード５とその下方に設けられた空洞５９を含む画素１００が形成される。

本実施形態の製造方法によって形成されたイメージセンサにおいて、フォトダイオード５の下方に空洞５９が形成されることによって、入射光が半導体層５５，１９と空洞（真空又は空気）５９との界面で反射する。それゆえ、入射光が、フォトダイオード５を貫通して、半導体基板１０の深部に達するのを低減できる。この結果として、半導体基板１０の深部に到達した光によって生じる電荷が他の画素に侵入するのを、抑制できる。
したがって、本実施形態の製造方法によって形成されたイメージセンサは、解像度の低下や混色の発生を低減できる。

以上のように、本実施形態の固体撮像装置の製造方法によれば、画質の劣化を抑制する固体撮像装置を提供できる。

（２） 第２の実施形態
図１５乃至図１９を参照して、第２の実施形態の固体撮像装置及びその製造方法について説明する。尚、第２の実施形態において、第１の実施形態と共通する部材及び製造工程に関する説明は、必要に応じて行う。

図１５に示されるように、ＥＳＳ形成技術によって形成された空洞５９の形状にそって、半導体基板１０内に、絶縁膜５８が設けられてもよい。絶縁膜５８は、例えば、シリコン酸化膜である。シリコン酸化膜の屈折率は、例えば、１．４６程度である。

この絶縁膜５８によって、半導体基板１０中に金属不純物が、ゲッタリングされる。金属不純物をゲッタリングする絶縁膜５８のことを、ゲッタリング絶縁膜ともよぶ。

例えば、空洞５９側の素子分離層９０の底面端部は、空洞５９に接触する。

本実施形態において、空洞５９に沿う絶縁膜５８は、以下の図１６乃至図１９に示されるように形成される。

図１６乃至図１９は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。
図１６に示されるように、図９乃至図１３を用いて説明した工程と実質的に同様の工程によって、空洞５９が、ＥＳＳ形成技術を用いて、半導体基板１０内の所定の領域５０内に形成される。

その空洞５９が形成された後、図１７に示されるように、素子分離層を形成するためのトレンチ９５が、空洞（ＥＳＳ層）５９の上面の端部に接続されるように、半導体基板１０内に形成される。これによって、空洞５９の端部に、開口（スリット）が形成される。

トレンチが形成された後、半導体基板１０に対して、熱酸化処理が施される。この熱酸化処理は、例えば、酸素とＨＣｌとの混合ガス雰囲気中で、半導体基板（例えば、シリコン基板）１０が９００℃に加熱されることによって、実行される。空洞５９に形成された開口を介して、空洞５９内に、ガスが注入される。すると、図１８に示されるように、半導体基板１０表面に酸化膜５８Ａが形成されるとともに、トレンチ９５の側壁上、空洞５９の内壁上に、空洞５９の形状に沿って、絶縁膜（酸化膜）５８が半導体基板１０内に形成される。空洞５９の開口の近傍において、形成された絶縁膜５８が接触する場合もある。

そして、図１９に示されるように、トレンチ９５内に、素子分離層を形成するための絶縁体９０が、埋め込まれる。尚、トレンチ９５の側壁上の絶縁膜は、除去されてもよい。

半導体基板１０表面上の酸化膜５８Ａは、除去してもよいし、トランジスタのゲート絶縁膜として用いてもよい。

この後、図７及び図１４を用いて説明した工程と同様の工程によって、空洞５９上方に、フォトダイオード５が形成され、トランスファゲート１３２及びフローティングディフュージョンＦＤが、順次形成される。その後、半導体基板１０上に、層間絶縁膜７５及び配線７０が形成され、カラーフィルタＣＦ及びマイクロレンズアレイＭＬが層間絶縁膜７５上面に、貼り付けられる。
これによって、本実施形態のイメージセンサが完成する。

本実施形態のイメージセンサ及びその製造方法において、ＥＳＳ形成技術によって形成された空洞５９に沿って、絶縁膜５８が半導体基板１０内に形成される。この絶縁膜５８によって、半導体基板１０が含む金属不純物が、ゲッタリングされる。

本実施形態のように、絶縁膜５８が空洞５９の内面に沿って設けられた場合においても、第１の実施形態と同様に、半導体層５５，１９と空洞５９との界面による入射光の反射により、半導体基板１０の深部に達する光を低減できる。それゆえ、第２の実施形態のイメージセンサは、第１の実施形態と同様に、解像度の劣化及び混色の発生を抑制できる。

上述のように、ＥＳＳ形成技術は、高温（例えば、１１００℃以上）の加熱処理を含み、かつ、フォトダイオード５が形成される半導体層５５，１９は、シリコン原子のマイグレーションによって形成された再結晶化層である。

本実施形態のように、空洞５９の側面に沿って、ゲッタリングのための絶縁膜５８が設けられることによって、再結晶化層１９内の金属不純物を低減できる。その結果として、再結晶化層１９内に形成されるフォトダイオード５の特性を、向上できる。

以上のように、本実施形態の固体撮像装置及びその製造方法によれば、画質の劣化を抑制した固体撮像装置を提供できる。

（３） 変形例
図２０を用いて、本実施形態の固体撮像装置の変形例について説明する。尚、第１及び第２の実施形態の構成要素と共通の部材に関して、重複する説明は、必要に応じて行う。

図２０に示されるように、ＥＳＳ形成技術によって半導体基板１０内に形成される空洞５９Ｘは、２つのフォトダイオード５Ａ，５Ｂの下方で、連続してもよい。フォトダイオード５Ａ，５Ｂは、それぞれ異なる画素に対応する。

空洞５９Ｘは、素子分離領域９０の下方を経由して、２つのフォトダイオード形成領域５０Ａ，５０Ｂにまたがっている。ただし、この場合においても、空洞５９Ｘは、フローティングディフュージョンＦＤの下方に延在しないことが好ましい。

２つのフォトダイオード５Ａ，５Ｂの方で連続する空洞５９Ｘの内面に沿って、絶縁膜５８Ｘが設けられてもよい。

本変形例のイメージセンサも、フォトダイオード５Ａ，５Ｂの下方に空洞５９Ｘが設けられていることによって、第１及び第２の実施形態のイメージセンサと同様に、解像度の低下や混色の発生を抑制できる。

したがって、本実施形態の変形例の固体撮像装置によれば、画質の劣化を抑制できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２：画素アレイ、２０：セル、１００：画素、５：フォトダイオード、５５：不純物層、５９：空洞、１３２：トランジスタ（トランスファゲート）、ＦＤ，３５：フローティングディフュージョン。

Claims (5)

1. 半導体基板内の複数のセル領域内のそれぞれに設けられるフォトダイオード形成領域と、
   前記各フォトダイオード形成領域に設けられ、少なくとも１つの不純物層を含むフォトダイオードと、
   前記各フォトダイオード形成領域内に設けられ、前記フォトダイオードの下方に設けられる空洞と、
   を具備することを特徴とする固体撮像装置。
2. 前記フォトダイオードのそれぞれは、照射光が含む複数の波長域の光のうちカラーフィルタを介して入射されるいずれか１つに波長域に対応し、前記半導体基板の表面に対して垂直方向における前記空洞の位置は、前記フォトダイオードが対応する前記波長域に応じてそれぞれ異なる、ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記各セル領域は、フローティングディフュージョンが設けられる信号検出部形成領域を含み、前記空洞は、前記フローティングディフュージョンの下方に設けられていない、ことを特徴とする請求項１又は２に記載の固体撮像装置。
4. 絶縁膜が、前記空洞に沿って、前記半導体基板内に設けられている、ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記不純物層の屈折率は、前記空洞の屈折率より大きい、ことを特徴とする請求項１乃至４のうちいずれか１項に記載の固体撮像装置。

Images