JP2006279048A - イメージセンサ及びその製造方法 - Google Patents

Abstract

【課題】本発明は、画素間クロストークを改善したイメージセンサを提供する。本発明はまた、画素間クロストークを改善したイメージセンサの製造方法を提供する。
【解決手段】イメージセンサは第１導電型の半導体基板、基板の所定深さに形成されて半導体基板を第１導電型の上部基板領域及び下部基板領域に分離する第２導電型のディープウェル、入射光に対応して電荷を蓄積する複数の単位画素と、を含み、各単位画素は、各単位画素別に分離された第１導電型のイオン注入領域をそれぞれ含み、複数の単位画素のうち少なくとも一つの単位画素は、第１導電型のイオン注入領域下部に位置して第１導電型のイオン注入領域外側に延長されて隣接画素の第１導電型のイオン注入領域と電気的に分離された第１導電型の上部基板領域を含む。また、イメージセンサの製造方法が提供される。
【選択図】図５Ａ

Description

本発明はイメージセンサ及び製造方法に係り、さらに詳細には画素間クロストークを改善したイメージセンサ及び製造方法に関する。

イメージセンサは光学映像を電気信号に変換させる素子である。最近になって、コンピュータ産業と通信産業の発達によってデジタルカメラ、キャムコーダ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボットなど多様な分野で性能が向上したイメージセンサの需要が増大している。

イメージセンサの単位画素は入射光を光電変換して光量に対応する電荷を光電変換部に蓄積した後、読み出し動作を介して映像信号を再生するようになる。しかし、入射光は入射した該単位画素の光電変換部に蓄積されない電荷が形成されることがある。例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）の場合にはフォトダイオードの下部及び側部で生成された電荷が垂直伝送ＣＣＤチャネルに注入されてスミア（ｓｍｅａｒ）現象が生じることがある。また、ＣＭＯＳイメージセンサの場合には生成された電荷が隣接画素の光電変換部に移動、蓄積されて画素間クロストーク（ｐｉｘｅｌ ｃｒｏｓｓｔａｌｋ）が誘発されることがある。

図１を参照すると、画素間クロストークは次のように分けることができる。（ａ）マイクロレンズ及び／またはカラーフィルター（図面図示せず）を通過して入射した光が相異なる屈折率を有する層間絶縁膜３、４、５で構成された多層構造または不均一な膜の表面で屈折して形成される屈折光、金属配線（Ｍ１、Ｍ２、Ｍ３）の上面または側面で反射されて形成された反射光６により該単位画素ではない隣接した単位画素の光電変換部２に伝えられる光学的クロストーク（ｏｐｔｉｃａｌ ｃｒｏｓｓｔａｌｋ；Ａ）と、（ｂ）波長が長い入射光７により光電変換部の下部や側部で生成された電荷が隣接した単位画素の光電変換部２に伝えられる電気的クロストーク（ｅｌｅｃｔｒｉｃａｌ ｃｒｏｓｓｔａｌｋ；Ｂ）に区分することができる。

クロストークが発生すれば、白黒イメージセンサの場合には解像度が落ちるので画像の歪みが発生することがある。また、レッド（ｒｅｄ）、グリーン（ｇｒｅｅｎ）、ブルー（ｂｌｕｅ）によるカラーフィルターアレイ（ＣｏｌｏｒＦｉｌｔｅｒＡｒｒａｙ；ＣＦＡ）を用いるカラーイメージセンサの場合には、波長が長いレッド入射光によるクロストークの可能性が大きくて、これにより色調（ｔｉｎｔ）不良が現われることがある。また、画面上の隣接画素が白く抜けるブルーミング（ｂｌｏｏｍｉｎｇ）現象が現われることがある。

したがって、画素間クロストークを減らすことができるイメージセンサ及びその製造方法が要求される。
韓国公開特許第２００１−００６１０７８号

本発明が解決しようとする技術的課題は、画素間クロストークを改善したイメージセンサを提供することにある。

本発明が解決しようとする他の技術的課題は、画素間クロストークを改善したイメージセンサの製造方法を提供することにある。

本発明の技術的課題は、以上で言及した技術的課題で制限されないし、言及されない更なる他の技術的課題は、下記の記載から当業者に明確に理解されることができる。

前記技術的課題を達成するための本発明の一実施形態によるイメージセンサは、第１導電型の半導体基板、基板の所定深さに形成されて半導体基板を第１導電型の上部基板領域及び下部基板領域に分離する第２導電型のディープウェル、入射光に対応して電荷を蓄積する複数の単位画素と、を含み、各単位画素は、各単位画素別に分離された第１導電型のイオン注入領域をそれぞれ含み、複数の単位画素のうち少なくとも一つの単位画素は第１導電型のイオン注入領域下部に位置して第１導電型のイオン注入領域外側に延長されて隣接画素の第１導電型のイオン注入領域と電気的に分離された第１導電型の上部基板領域を含む。

前記他の技術的課題を達成するための本発明の一実施形態によるイメージセンサの製造方法は、第１導電型の半導体基板を提供する段階、半導体基板を第１導電型の上部基板領域及び下部基板領域に分離する第２導電型のディープウェルを半導体基板の所定深さに形成する段階、入射光に対応して電荷を蓄積する複数の単位画素を形成する段階と、を含み、各単位画素は、各単位画素別に分離された第１導電型のイオン注入領域をそれぞれ含み、複数の単位画素のうち少なくとも一つの単位画素は、第１導電型のイオン注入領域下部に位置して第１導電型のイオン注入領域外側に延長されて隣接画素の第１導電型のイオン注入領域と電気的に分離された第１導電型の上部基板領域を含む。

その他、実施形態の具体的な事項は詳細な説明及び図面に含まれている。

前記したようなイメージセンサによれば次のような効果が一つあるいはそれ以上ある。長波長により発生されることがある電気的クロストーク現象を減らすことができる。したがって、画像歪み、色調不良、ブルーミング現象が減少されるので、画像再現特性が改善する。また、長波長により生成された電荷がフォトダイオード領域に蓄積されることができるので、長波長による感度が増加される効果を得ることができる。それだけでなく、第２分離ウェルを形成するためのフォトレジストパターンが比較的簡単なため、高エネルギーを利用したイオン注入工程を無理なく適用することができる。

本発明の利点及び特徴、並びにそれらを達成する方法は、添付される図面と共に詳細に後述する実施形態を参照すると明確になる。しかし本発明は、以下で開示する実施形態に限られるものではなく相異なる多様な形態で具現されるものであり、単に本実施形態は本発明の開示が完全になるようにしており、本発明が属する技術分野で通常の知識を有する者に発明の範ちゅうを完全に知らせるために提供するものであり、本発明は請求項の範ちゅうにより定義されるだけである。明細書全体にかけて同一参照符号は同一構成要素を指称する。

本発明の実施形態によるイメージセンサは図２ないし図１０Ｂを参照することによってよく理解することができる。

図２は本発明の一実施形態によるイメージセンサのブロック図である。図３は本発明の一実施形態によるイメージセンサの単位画素の回路図である。

図２を参照すると、本発明の一実施形態によるイメージセンサ１は、画素配列部１０、タイミングジェネレータ（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ；２０）、ロウデコーダ（ｒｏｗ ｄｅｃｏｄｅｒ；３０）、ロウドライバ（ｒｏｗ ｄｒｉｖｅｒ；４０）、相関二重サンプラ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ、ＣＤＳ；５０）、アナログデジタルコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ；６０）、ラッチ部（ｌａｔｃｈ；７０）、カラムデコーダ（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ；８０）等を含む。

画素配列部１０は２次元的に配列された複数の単位画素を含む。複数の単位画素は光学映像を電気信号に変換する役割をする。画素配列部１０はロウドライバ４０から画素選択信号ＲＯＷ、リセット信号ＲＳＴ、電荷伝送信号ＴＧ等複数の駆動信号を受信して駆動される。また、変換された電気的信号は垂直信号ラインを介して相関二重サンプラ５０に提供される。

図３を参照して単位画素１００を説明すると、単位画素１００は光電変換部１１０、電荷検出部１２０、電荷伝送部１３０、リセット部１４０、増幅部１５０、選択部１６０を含む。本発明の一実施形態では単位画素１００が図３でのように４個のトランジスタ構造で形成された場合を図示しているが、３個または５個のトランジスタ構造で形成されることもできる。

光電変換部１１０は入射光を吸収して、光量に対応する電荷を蓄積する役割をする。光電変換部１１０はフォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ ｇａｔｅ）、ピンフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＰＰＤ）及びこれらの組合が可能である。

電荷検出部１２０はフローティング拡散領域（ＦＤ；Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）が主に使われ、光電変換部１１０で蓄積された電荷を伝送して受ける。電荷検出部１２０は寄生キャパシタンスを持っているため、電荷が累積的に保存される。電荷検出部１２０は増幅部１５０のゲートに電気的に連結されていて、増幅部１５０を制御する。

電荷伝送部１３０は光電変換部１１０から電荷検出部１２０に電荷を伝送する。電荷伝送部１３０は一般的に１個のトランジスタで構成され、電荷伝送信号ＴＧにより制御される。

リセット部１４０は電荷検出部１２０を周期的にリセットさせる。リセット部１４０のソースは電荷検出部１２０に連結されて、ドレインはＶｄｄに連結される。また、リセット信号ＲＳＴに応答して駆動される。

増幅部１５０は単位画素１００の外部に位置する定電流源（図面図示せず）と組み合わされてソースフォロアーバッファー増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）の役割をしており、電荷検出部１２０の電圧に応答して変わる電圧が垂直信号ライン１１１に出力される。ソースは選択部１６０のドレインに連結されて、ドレインはＶｄｄに連結される。

選択部１６０は行単位で読みだす単位画素１００を選択する役割をする。選択信号ＲＯＷに応答して駆動されて、ソースは垂直信号ライン１１１に連結される。

また、電荷伝送部１３０、リセット部１４０、選択部１６０の駆動信号ライン１３１、１４１、１６１は等しい行に含まれた単位画素が同時に駆動されるように行方向（水平方向）に延長される。

再び図２を参照すると、タイミングジェネレータ２０はロウデコーダ３０及びカラムデコーダ８０にタイミング信号及び制御信号を提供する。

ロウドライバ４０はロウデコーダ３０でデコーディングされた結果によって複数の単位画素を駆動するための複数の駆動信号を画素配列部１０に提供する。一般的にマトリックス形態で単位画素が配列された場合には各行別に駆動信号を提供する。

相関二重サンプラ５０は画素配列部１０に形成された電気信号を垂直信号ラインを介して受信して保持（ホールド）及びサンプリングする。すなわち、特定の基準電圧レベル（以下、‘雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）’）と形成された電気的信号による電圧レベル（以下、‘信号レベル’）を二重にサンプリングして、雑音レベルと信号レベルの差に該当する差のレベルを出力する。

アナログデジタルコンバータ６０は差のレベルに該当するアナログ信号をデジタル信号に変換して出力する。

ラッチ部７０はデジタル信号をラッチ（ｌａｔｃｈ）して、ラッチされた信号はカラムデコーダ８０でデコーディング結果によって順次的に映像信号処理部（図面図示せず）に出力される。

図４は本発明の一実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。図５Ａは図４のＡ−Ａ’に沿って切断した断面図である。図５Ｂは図４のＢ−Ｂ’に沿って切断した断面図である。

図４を参照すると、本発明の一実施形態によるイメージセンサは、複数の単位画素がマトリックス形態に配列されて光学映像を電気信号に変換する。図面には表示しなかったが、入射光はマイクロレンズ及びカラーフィルターを通過して光電変換部に到達するので、所定領域の波長に該当する入射光に対応して電荷が蓄積される。特に、本発明の一実施形態ではベイヤー型にカラーフィルターを配置するが、これに制限されるものではない。ベイヤー型カラーフィルターアレイ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ；ＣＦＡ）はグリーンがフィルター全体の半分以上を占める。人の目はグリーンに対してより敏感に反応するので、グリーンの正確度がより重要であるためである。

図４ないし図５Ｂを参照すると、本発明の一実施形態によるイメージセンサは半導体基板１０１、１０３、ディープウェル（ｄｅｅｐ ｗｅｌｌ；１０２）、第１分離ウェル１０４、素子分離領域１０６、第２分離ウェル１０８、光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂを含む。本発明の一実施形態では光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂでピンフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＰＰＤ）を用いて説明する。

半導体基板１０１、１０３は第１導電型（例えば、Ｎ型）であって、下部及び上部基板領域１０１、１０３を含む。すなわち、下部及び上部基板領域１０１、１０３は半導体基板１０１、１０３内の所定深さに形成される第２導電型（例えば、Ｐ型）のディープウェル１０２により画定される。

ディープウェル１０２は下部基板領域１０１の深い所で生成された電荷が光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂに流入しないようにポテンシャルバリア（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）を形成して、電荷とホールの再結合（ｒｅｃｏｍｍｂｉｎａｔｉｏｎ）現象を増加させる役割をする。したがって、電荷のランダムドリフト（ｒａｎｄｏｍ ｄｒｉｆｔ）による画素間クロストーク現象を減らすことができる。

ディープウェル１０２は例えば、半導体基板１０１、１０３の表面から約３ないし１２μｍの深さに最高濃度を有して約１ないし５μｍの層厚さを形成するように形成されることができる。ここで、約３ないし１２μｍはシリコーン内で赤外線または近赤外線の吸収波長の長さと実質的に等しい。ここで、ディープウェル１０２の深さは半導体基板１０１、１０３の表面から浅いほど拡散防止効果が大きいのでクロストークが小さくなるが、光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂの領域も浅くなるので深い所で光電変換比率が相対的に大きい長波長（例えば、レッド波長）を有する入射光に対する感度が低くなることがある。したがって、入射光の波長領域によってディープウェル１０２の形成位置は調節することができる。

素子分離領域１０６は上部基板領域１０３内に形成されて活性領域を画定する。素子分離領域１０６は一般的にＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）方法を利用したＦＯＸ（Ｆｉｅｌｄ ＯＸｉｄｅ）またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）になることができる。

また、素子分離領域１０６の下部には第２導電型（例えば、Ｐ＋型）の第１分離ウェル（ｉｓｏｌａｔｉｏｎ ｗｅｌｌ；１０４）が形成されることができる。第１分離ウェル１０４は複数のフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂを相互に分離する役割をする。フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ間の水平方向のクロストークを減らすために、第１分離ウェル１０４はフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの生成深さと実質的に等しいか、より深く生成されることができる。

光電変換部１１０Ｒ、１１０Ｇ、１１０ＢはＮ^＋型のフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ、Ｐ^＋＋＋型のピニング層（ｐｉｎｎｉｎｇ ｌａｙｅｒ；１１４Ｒ、１１４Ｇ、１１４Ｂ）、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部の上部基板領域１０３を含む。

フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂは入射光に対応して生成された電荷が蓄積されて、ピニング層１１４Ｒ、１１４Ｇ、１１４Ｂは上部基板領域１０３の領域で熱的に生成されたＥＨＰ（Ｅｌｅｃｔｒｏｎ−Ｈｏｌｅ Ｐａｉｒ）を減らすことによって暗電流を防止する役割をする。すなわち、上部基板領域１０３の表面のダングリングボンドで熱的に生成されたＥＨＰのうちで、陽電荷はＰ^＋＋＋型のピニング層１１４Ｒ、１１４Ｇ、１１４Ｂを介して接地された基板に拡散されて、陰電荷はピニング層１１４Ｒ、１１４Ｇ、１１４Ｂを拡散する過程で陽電荷と再結合して消滅される。

フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂはディープウェル１０２から所定距離離隔されて形成されるので、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部の上部基板領域１０３を光電変換する領域として用いることができる。詳細に説明すると、光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂは第１導電型のフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂと、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部に位置して入射光波長によって相異なる面積を有する第１導電型の上部基板領域１０３を含む。ここで、相異なる面積を有するという意味は、場合によっては上部基板領域１０３が含まれないこともあることを含む。

特に、本発明の一実施形態では、図５Ａでのように、複数の光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂのうち少なくとも一つの光電変換部１１０Ｒは、フォトダイオード１１２Ｒ下部の上部基板領域１０３がフォトダイオード１１２Ｒの外側に延長されて形成されて、隣接した光電変換部１１０Ｇのフォトダイオード１１２Ｇとは電気的及び／または物理的に分離される。特に、フォトダイオード１１２Ｒの下部の上部基板領域１０３は少なくとも一部が第１分離ウェル１０４とオーバーラップする。このようにフォトダイオード１１２Ｒの外側に延長されて形成されたフォトダイオード１１２Ｒの下部の上部基板領域１０３は、レッド波長の入射光のように複数の光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂに入射する入射光のうち最も長波長の入射光に対応して電荷を蓄積することができる。

フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの下部に位置する上部基板領域１０３は波長が長い入射光に対応して電荷を蓄積するほど面積Ｓ１が広い。すなわち、本発明の一実施形態ではレッド領域の波長の入射光に対応する光電変換部（以下、‘レッド光電変換部’）に含まれるフォトダイオード１１２Ｒの下部の上部基板領域１０３は、第１分離ウェル１０４の下部領域まで延長されて形成される。反面、グリーン及びブルー波長の入射光に対応する光電変換部（以下、‘グリーン光電変換部’、‘ブルー光電変換部’）は、上部基板領域を含まなくて、フォトダイオード１１２Ｇ、１１２Ｂのみを含む。

詳細に説明すると、複数の光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂのフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂは第１分離ウェル１０４により相互に分離されて、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの下部の上部基板領域１０３は第２分離ウェル１０８により相互に分離される。第２分離ウェル１０８は入射光波長が短波長であるほど面積が広い。詳細に説明すると、本発明の一実施形態ではレッドフォトダイオード１１２Ｒの下部には第２分離ウェル１０８が形成されなくて、グリーン及びブルーフォトダイオード１１２Ｇ、１１２Ｂの下部には第２分離ウェル１０８が形成される。すなわち、図４でのようにレッド光電変換部１１０Ｒ及びその周辺領域を除いた他の領域をイオン注入して第２分離ウェル１０８を形成する。

波長が長いレッド領域の波長はシリコーンでの浸透深さ（ｐｅｎｅｎｔｒａｔｉｏｎ ｄｅｐｔｈ）が大きいために上部基板領域１０３で電荷が生成されやすいため、これによるクロストークの可能性が大きい。特に、図５Ａでのように所定の傾斜を有した入射光により電荷が上部基板領域１０３で生成されても、上部基板領域が十分に広いため矢印ｃのようにフォトダイオード１１２Ｒに蓄積されることができる。したがって、レッドフォトダイオード１１２Ｒの感度が増加される効果を得ることができる。反面、グリーンまたはブルー領域の波長はレッド領域の波長に比べてシリコーンでの浸透深さが大きくないためフォトダイオード１１２Ｇ、１１２Ｂの下部の上部基板領域１０３の面積はイメージセンサの動作特性や工程条件などによって調節することができる。図５Ａ及び図５Ｂでのようにフォトダイオード１１２Ｇ、１１２Ｂの下部及び第１分離ウェル１０４下部に延長されて第２分離ウェル１０８が形成された場合、外部で生成された電荷がフォトダイオード１１２Ｇ、１１２Ｂに流入することを遮断することができて、矢印ｄとｅのようにグリーン及びブルー波長の入射光により生成された電荷はフォトダイオード１１２Ｇ、１１２Ｂに蓄積されることができる。

一方、本発明の一実施形態は高エネルギーを利用して第１分離ウェルを深く形成して複数の光電変換部を分離する場合（すなわち、フォトダイオードとフォトダイオード下部の上部基板領域を第１分離ウェルにより同時に分離する場合）に比べてクロストークの可能性を大きく減らすことができる。詳細に説明すると、第１分離ウェルを深く形成してレッド、グリーン、ブルー光電変換部がすべて等しい大きさのフォトダイオード下部の上部基板領域を具備するようになれば、所定の傾斜を有した入射光により第１分離ウェルで光電変換できるのでクロストークの可能性が相変らず存在するためである。また、製造工程上で比較しても、第１分離ウェルを深く形成しようとするならフォトレジストの厚さが厚くなり工程上微細なパターン形成がむずかしい。したがって、図４でのように光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂと第２分離ウェル１０８を形成すればフォト工程のパターン幅が十分に大きいため工程が容易である。

図６Ａ及び図６Ｂは本発明の他の実施形態によるイメージセンサの単位画素を説明するための断面図である。図５Ａ及び図５Ｂと実質的に等しい構成要素に対しては等しい図面符号を用いており、該構成要素に対する詳細な説明は省略する。

図６Ａ及び図６Ｂでのように、本発明の他の実施形態によるイメージセンサはフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの下部の上部基板領域１０３が本発明の一実施形態に比べて深い。したがって、長波長により上部基板領域１０３で生成されることができる電荷の蓄積能力が向上させることができて、色感度を向上させることができる。

図７は本発明の更なる他の実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。図８Ａは図７のＡ−Ａ’を切断した断面図である。図８Ｂは図７のＢ−Ｂ’に沿って切断した断面図である。

本発明の更なる他の実施形態によるイメージセンサが一実施形態によるイメージセンサと違う点は、第２分離ウェル１０８が形成される領域を最小化して光電変換部１１０Ｒ、１１０Ｇ、１１０Ｂの領域を最大化したという点である。すなわち、グリーン及びブルー光電変換部１１０Ｇ、１１０Ｂもフォトダイオード１１２Ｇ、１１２Ｂ下部の上部基板領域１０３がそれぞれ所定面積Ｓ２、Ｓ３で形成されるという点である。特に、波長の長さはレッド、グリーン、ブルーの順序であるのでフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部の上部基板領域１０３の面積もレッド、グリーン、ブルーの順序であることが望ましい（Ｓ１≧Ｓ２≧Ｓ３）。したがって、図７でのようにレッド光電変換部１１０Ｒは一実施形態と等しく形成して、グリーン光電変換部１１０Ｇ下部の上部基板領域１０３は一方向に延長されて形成して、ブルー光電変換部１１０Ｂ下部の上部基板領域１０３はブルー光電変換部１１０Ｂとオーバーラップするようにすることができる。グリーン及びブルー光電変換部１１０Ｇ、１１０Ｂもフォトダイオード１１２Ｇ、１１２Ｂ下部の上部基板領域１０３を具備するので、フォトダイオード１１２Ｇ、１１２Ｂ下部で生成された電荷等もフォトダイオード１１２Ｇ、１１２Ｂに蓄積することができる。

図９は本発明の更なる他の実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。図１０Ａは図９のＡ−Ａ’を切断した断面図である。図１０Ｂは図９のＢ−Ｂ’に沿って切断した断面図である。

本発明の更なる他の実施形態によるイメージセンサはフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ領域を中心にして所定面積のフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部の上部基板領域１０３を確保する。やはり、波長の長さはレッド、グリーン、ブルーの順序であるのでフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ下部の上部基板領域１０３の面積もレッド、グリーン、ブルーの順序であることが望ましい（Ｓ１≧Ｓ２≧Ｓ３）。特に、ブルー波長の場合には図面には表示しなかったが短波長を主に光電変換するのでフォトダイオード１１２Ｂ下部の上部基板領域１０３を確保しなくて、フォトダイオード１１２Ｂ下部の全領域に第２分離ウェル１０８を形成することができる。

本発明の実施形態によるイメージセンサは長波長により形成されることがある電気的クロストーク現象を減らすことができる。したがって、画像歪み、色調不良、ブルーミング現象などが減少されるので、画像再現特性が改善する。また、長波長により生成された電荷がフォトダイオード領域に蓄積されることができるので、長波長による感度が増加される効果を得ることができる。

以下、図１１Ａないし図１１Ｄを参照して、本発明の一実施形態によるイメージセンサの製造方法を説明する。図１１Ａないし図１１Ｄは本発明の一実施形態によるイメージセンサの製造方法を説明するための各製造工程における段階別断面図である。

図１１Ａを参照すると、まず、第１導電型の半導体基板１０１、１０３の所定領域に不純物をイオン注入して、ディープウェル１０２を形成する。例えば、ディープウェル１０２はｎ型の基板を用いる場合半導体基板１０１、１０３と他の第２導電型のイオンであるホウ素イオンを約２ＭｅＶ以上の注入エネルギー、約１×１０^１１ないし約１×１０^１６イオン／ｃｍ^２の注入量（ｄｏｓｅ）で注入して形成することができる。ここで、ディープウェル１０２の形成深さは半導体基板１０１、１０３の表面から約３ないし１２μｍであって最高濃度は約１×１０^１５ないし約１×１０^２０原子／ｃｍ^３である。

図１１Ｂを参照すると、ディープウェル１０２が形成された半導体基板１０１、１０３の上部基板領域１０３に素子分離領域１０６を形成して画素と周辺回路が形成される活性領域（図面図示せず）を画定する。

続いて、素子分離領域１０６下部に不純物をイオン注入して水平方向のクロストークを減らすための第２導電型の第１分離ウェル１０４を形成する。ここで、第１分離ウェル１０４は不純物の濃度が約１×１０^１６ないし約１×１０^１８原子／ｃｍ^３であって、生成深さはフォトダイオードの生成深さと実質的に等しいか、さらに深く生成されることができる。

図１１Ｃを参照すると、活性領域（図面図示せず）上に不純物をイオン注入してフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂとピニング層１１４Ｒ、１１４Ｇ、１１４Ｂを形成する。ここで、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂとピニング層１１４Ｒ、１１４Ｇ、１１４Ｂは２回の相異なるイオン注入工程を介して形成される。すなわち、周辺のソース、ドレインよりもっと深く第１導電型の不純物をイオン注入してフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂを形成して、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ上部に第２導電型の不純物を低いエネルギー、高い注入量（ｄｏｓｅ）でイオン注入して半導体基板１０１、１０３の表面近所にピニング層１１４Ｒ、１１４Ｇ、１１４Ｂを形成する。但し、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂはディープウェル１０２から所定距離離隔されて形成される。フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの不純物濃度は約１×１０^１５ないし約１×１０^１８原子／ｃｍ^３であることがあって、ピニング層１１４Ｒ、１１４Ｇ、１１４Ｂの不純物濃度は約１×１０^１８ないし約１×１０^２２原子／ｃｍ^３であることがある。ここで、ドーピングされる濃度及び位置は製造工程及び設計にしたがって変えることができるのでこれに制限されない。

図１１Ｄを参照すると、続いて、フォトダイオードの下部に位置する上部基板領域を単位画素別に分離するが、入射光波長によって相異なる面積を有するように第２分離ウェル１０８を形成する。第２分離ウェル１０８は前段階の結果物に第２導電型の不純物を約１ないし３ＭｅＶのエネルギーで、約１×１０^１２ないし約１×１０^１５イオン／ｃｍ^２のドーズでイオン注入して形成する。高エネルギーを利用するイオン注入工程であっても、図４でのように比較的単純なフォトレジストパターンを利用するので工程が容易である。

本発明の一実施形態によるイメージセンサはディープウェル１０２、第１分離ウェル１０４、フォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂ及びピニング層１１４Ｒ、１１４Ｇ、１１４Ｂの順序で形成したが、これは製造工程及び設計方式によって変えることができるということは当業者に自明である。

本発明の他の実施形態によるイメージセンサはディープウェル１０２を一実施形態より深く形成して、第２分離ウェル１０８を複数回のイオン注入で形成してフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂの下部の上部基板領域１０３を分離することによって製造することができる。例えば、順序通り約３ＭｅＶ、２ＭｅＶ、１ＭｅＶのエネルギーを利用してイオン注入することによって、深く連結した第２分離ウェル１０８を形成することができる。

以上、本発明の一実施形態及び他の実施形態によるイメージセンサの製造方法のみを説明したが、当業者ならば一実施形態の製造方法から更なる他の実施形態による製造方法を十分に技術的に類推することができるのでその説明を省略する。

本発明に関するさらに詳細な内容は次の具体的な実験例を介して説明し、ここに記載されない内容はこの技術分野で熟練された者ならば十分に技術的に類推することができることであるので説明を省略する。
＜実験例１＞

Ｎ型半導体基板内にＰ型のディープウェルを形成してＰ型のディープウェル下部を下部基板領域で、上部を上部基板領域で画定した。Ｐ型のディープウェルから所定距離離隔させて上部基板領域内に複数のピンフォトダイオード（ＰＰＤ）を形成した。その後、ピンフォトダイオード下部の上部基板領域を分離するように、図４でのように第２分離ウェルを形成する。続いて、波長によるカラーイメージセンサの分光感度特性を測定した。その結果が図１２に示されている。

図１２のｘ軸は波長を示して、ｙ軸は分光感度（ｓｐｅｃｔｒａｌ ｒｅｓｐｏｎｓｅ）を示して、実線は本発明の実験例による結果であって、点線は従来技術による結果を示す。ここで、分光感度は標準化された値を用いる。まず従来技術の場合には波長が長くなるほどクロストークが生じて該領域外の他の領域の分光特性を示した。例を挙げて説明すれば、約６００ｎｍ以上の波長でレッド画素の出力Ｒ１だけ現われて、グリーン画素の出力Ｇ１、ブルー画素の出力Ｂ１はほとんどあってはならない。ところが、従来技術の場合には６００ｎｍ以上の波長でグリーン及びブルー画素の出力Ｇ１、Ｂ１が相当に大きくて、クロストークにより色純度が落ちることが分かった。一方、本発明の実験例の場合には６００ｎｍ以上の波長でレッド画素の出力Ｒ２が主に現われて、グリーン及びブルー画素の出力Ｇ２、Ｂ２は相当に小さくてクロストーク特性が改善されたことが分かる。

以上、添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須な特徴を変更しなくて他の具体的な形態で実施できるということを理解することができる。それゆえ以上で記述した実施形態はすべての面で例示的なものであって限定的でないことを理解しなければならない。

本発明の実施形態によるイメージセンサはＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）とＣＭＯＳイメージセンサに適用される。ここで、ＣＣＤはＣＭＯＳイメージセンサに比べて雑音（ノイズ）が少なくて画質が優秀であるが、高電圧を要求して工程単価が高い。ＣＭＯＳイメージセンサは駆動方式が簡便であって多様なスキャニング方式で具現可能である。また、信号処理回路を単一チップに集積することができて製品の小型化が可能であり、ＣＭＯＳ工程技術を互換して用いることができて製造単価を低めることができる。電力消耗も非常に低くてバッテリー容量が制約的である製品に適用が容易である。

本発明の一実施形態によるイメージセンサの画素配列部を示した図面である。 本発明の一実施形態によるイメージセンサのブロック図である。 本発明の一実施形態によるイメージセンサの単位画素の回路図である。 本発明の一実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。 図４のＡ−Ａ’に沿って切断した断面図である。 図４のＢ−Ｂ’に沿って切断した断面図である。 本発明の他の実施形態によるイメージセンサの単位画素を説明するための断面図である。 本発明の他の実施形態によるイメージセンサの単位画素を説明するための断面図である。 本発明の更なる他の実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。 図７のＡ−Ａ’を切断した断面図である。 図７のＢ−Ｂ’に沿って切断した断面図である。 本発明の更なる他の実施形態によるイメージセンサの単位画素の光電変換部と第２分離ウェルの位置関係を概略的に説明したレイアウト図である。 図９のＡ−Ａ‘を切断した断面図である。 図９のＢ−Ｂ’に沿って切断した断面図である。 本発明の一実施形態によるイメージセンサの製造方法を説明するための各製造工程中間段階別断面図である。 本発明の一実施形態によるイメージセンサの製造方法を説明するための各製造工程中間段階別断面図である。 本発明の一実施形態によるイメージセンサの製造方法を説明するための各製造工程中間段階別断面図である。 本発明の一実施形態によるイメージセンサの製造方法を説明するための各製造工程中間段階別断面図である。 本発明の一実施形態によるカラーイメージセンサを製造して測定した分光感度特性を示した図面である。

符号の説明

１ イメージセンサ
１０ 画素配列部
２０ タイミングジェネレータ
３０ ロウデコーダ
４０ ロウドライバ
５０ 相関二重サンプラ
６０ アナログデジタルコンバータ
７０ ラッチ部
８０ カラムデコーダ
１００ 単位画素
１０１ 下部基板領域
１０２ ディープウェル
１０３ 上部基板領域
１０４ 第１分離ウェル
１０６ 素子分離領域
１０８ 第２分離ウェル
１１０ 光電変換部
１１０Ｒ レッド光電変換部
１１０Ｇ グリーン光電変換部
１１０Ｂ ブルー光電変換部
１２０ 電荷検出部
１３０ 電荷伝送部
１４０ リセット部
１５０ 増幅部
１６０ 選択部

Claims (22)

1. 第１導電型の半導体基板と、
   前記基板の所定深さに形成されて前記半導体基板を前記第１導電型の上部基板領域及び下部基板領域に分離する第２導電型のディープウェルと、
   入射光に対応して電荷を蓄積する複数の単位画素と、を含み、
   前記各単位画素は、前記各単位画素別に分離された第１導電型のイオン注入領域をそれぞれ含み、
   前記複数の単位画素のうち少なくとも一つの単位画素は、前記第１導電型のイオン注入領域下部に位置して前記第１導電型のイオン注入領域外側に延長されて隣接画素の前記第１導電型のイオン注入領域と電気的に分離された第１導電型の上部基板領域を含むことを特徴とするイメージセンサ。
2. 前記少なくとも一つの単位画素は前記複数の単位画素に入射する入射光のうち最も長波長の入射光に対応して電荷を蓄積することを特徴とする請求項１に記載のイメージセンサ。
3. 前記第１導電型の上部基板領域は第２導電型の第１分離ウェルにより画定されることを特徴とする請求項１に記載のイメージセンサ。
4. 前記複数の単位画素は、レッド領域の波長、グリーン領域の波長及びブルー領域の波長の入射光に対応して電荷を蓄積するレッド単位画素、グリーン単位画素及びブルー単位画素を含み、前記少なくとも一つの単位画素はレッド単位画素であることを特徴とする請求項１に記載のイメージセンサ。
5. 前記グリーン及びブルー単位画素は前記第１導電型のイオン注入領域のみを含むことを特徴とする請求項４に記載のイメージセンサ。
6. 前記レッド単位画素に含まれる前記第１導電型の上部基板領域の面積が、前記グリーン及びブルー単位画素に含まれる前記第１導電型の上部基板領域の面積より広いことを特徴とする請求項４に記載のイメージセンサ。
7. 前記グリーン単位画素に含まれる前記第１導電型の上部基板領域の面積は、前記ブルー単位画素に含まれる前記第１導電型の上部基板領域の面積より広いことを特徴とする請求項６に記載のイメージセンサ。
8. 前記レッド、グリーン及びブルー単位画素はベイヤー型に配列されたことを特徴とする請求項４に記載のイメージセンサ。
9. 前記第１導電型のイオン注入領域は第２導電型の第２分離ウェルにより前記各単位画素別に分離されることを特徴とする請求項１に記載のイメージセンサ。
10. 前記第２導電型の第２分離ウェルは前記第１導電型のイオン注入領域と実質的に同じであるかさらに深い位置まで形成されることを特徴とする請求項９に記載のイメージセンサ。
11. 前記第１導電型の上部基板領域は少なくとも一部が前記第２分離ウェルとオーバーラップすることを特徴とする請求項９に記載のイメージセンサ。
12. 第１導電型の半導体基板を提供する段階と、
    前記半導体基板を前記第１導電型の上部基板領域及び下部基板領域に分離する第２導電型のディープウェルを前記半導体基板の所定深さに形成する段階と、
    入射光に対応して電荷を蓄積する複数の単位画素を形成する段階と、を含み、
    前記各単位画素は、前記各単位画素別に分離された第１導電型のイオン注入領域をそれぞれ含み、
    前記複数の単位画素のうち少なくとも一つの単位画素は、前記第１導電型のイオン注入領域下部に位置して前記第１導電型のイオン注入領域外側に延長されて隣接画素の前記第１導電型のイオン注入領域と電気的に分離された第１導電型の上部基板領域を含むことを特徴とするイメージセンサの製造方法。
13. 前記少なくとも一つの単位画素は前記複数の単位画素に入射する入射光のうち最も長波長の入射光に対応して電荷を蓄積することを特徴とする請求項１２に記載のイメージセンサの製造方法。
14. 前記第１導電型の上部基板領域は第２導電型の第１分離ウェルにより画定されることを特徴とする請求項１２に記載のイメージセンサの製造方法。
15. 前記複数の単位画素は、レッド領域の波長、グリーン領域の波長及びブルー領域の波長の入射光に対応して電荷を蓄積するレッド単位画素、グリーン単位画素及びブルー単位画素を含み、前記少なくとも一つの単位画素はレッド単位画素であることを特徴とする請求項１２に記載のイメージセンサの製造方法。
16. 前記グリーン及びブルー単位画素は前記第１導電型のイオン注入領域のみを含むことを特徴とする請求項１５に記載のイメージセンサの製造方法。
17. 前記レッド単位画素に含まれる前記第１導電型の上部基板領域の面積が、前記グリーン及びブルー単位画素に含まれる前記第１導電型の上部基板領域の面積より広いことを特徴とする請求項１５に記載のイメージセンサの製造方法。
18. 前記グリーン単位画素に含まれる前記第１導電型の上部基板領域の面積は、前記ブルー単位画素に含まれる前記第１導電型の上部基板領域の面積より広いことを特徴とする請求項１７に記載のイメージセンサの製造方法。
19. 前記レッド、グリーン及びブルー単位画素はベイヤー型に配列されたことを特徴とする請求項１５に記載のイメージセンサの製造方法。
20. 前記第１導電型のイオン注入領域は第２導電型の第２分離ウェルにより前記各単位画素別に分離されることを特徴とする請求項１２に記載のイメージセンサの製造方法。
21. 前記第２導電型の第２分離ウェルは前記第１導電型のイオン注入領域と実質的に同じであるかさらに深い位置まで形成されることを特徴とする請求項２０に記載のイメージセンサの製造方法。
22. 前記第１導電型の上部基板領域は少なくとも一部が前記第２分離ウェルとオーバーラップすることを特徴とする請求項２０に記載のイメージセンサの製造方法。

Images