JP7305343B2 - 光電変換素子、光電変換素子の製造方法 - Google Patents

Description

本発明は、光電変換素子、その製造方法に関する。

可視光を受光する可視画素（ＲＧＢ画素）と、近赤外光を受光する近赤外画素（Ｚ画素；ＩＲ画素）が混在するイメージセンサ（光電変換素子）がある。例えば、非特許文献１では、基板深部で光電変換された近赤外領域の信号電荷が可視画素に侵入しないようにするために、可視画素のフォトダイオード下部にポテンシャルバリア（深部分離領域）を設けるイメージセンサが開示されている。

Ｗｏｎｊｏｏ Ｋｉｍ、Ｗａｎｇ Ｙｉｂｉｎｇ、Ｉｌｉａ Ｏｖｓｉａｎｎｉｋｏｖ、ＳｅｕｎｇＨｏｏｎ Ｌｅｅ、Ｙｏｏｎｄｏｎｇ Ｐａｒｋ、Ｃｈｉｌｈｅｅ Ｃｈｕｎｇ、Ｅｒｉｃ Ｆｏｓｓｕｍ１、"Ａ １．５Ｍｐｉｘｅｌ ＲＧＢＺ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｆｏｒ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｃｏｌｏｒ ａｎｄ Ｒａｎｇｅ Ｉｍａｇｅ Ｃａｐｔｕｒｅ"、Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ（ＩＳＳＣＣ）、ＳＥＳＳＩＯＮ２２／ＩＭＡＧＥ ＳＥＮＳＯＲＳ／２２．７、２０１２ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ、２０１２年２月、ｐ．３９２－３９４

しかしながら、非特許文献１に開示されたイメージセンサ（光電変換素子）では、例えば、ポテンシャルバリアに含まれる不純物が周囲の領域に拡散する場合、近赤外画素において近赤外領域の信号電荷に対するポテンシャル障壁が生じてしまう可能性がある。

従って、本発明は、可視光および近赤外光を受光する光電変換素子において、近赤外光を受光する画素におけるポテンシャル障壁を抑制することを目的とする。

本発明の１つの態様は、
第１導電型の半導体領域である第１電荷蓄積部と、
前記第１導電型の半導体領域である第２電荷蓄積部と、
前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
を有し、
前記分離領域と前記非分離領域は、同じ高さに設けられており、
平面視において、前記非分離領域は前記分離領域によって囲われており、
平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きく、
前記第１電荷蓄積部を有する画素および前記第２電荷蓄積部を有する画素は、平面視において前記第１電荷蓄積部および前記第２電荷蓄積部を囲うような、隣接画素間を分離する画素分離領域をさらに有し、
平面視において、前記非分離領域の一部は、前記画素分離領域によって囲まれており、
平面視において、前記画素分離領域が前記非分離領域を囲う開口のサイズは、前記第２電荷蓄積部を有する画素のサイズよりも大きい、
ことを特徴とする光電変換素子である。
本発明の１つの態様は、
第１導電型の半導体領域である第１電荷蓄積部と、
前記第１導電型の半導体領域である第２電荷蓄積部と、
前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
を有し、
前記分離領域と前記非分離領域は、同じ高さに設けられており、
平面視において、前記非分離領域は前記分離領域によって囲われており、
平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きく、
光を光電変換する光電変換領域が、前記非分離領域の下部にさらに形成されており、
前記第２電荷蓄積部は、前記光電変換領域によって光電変換された電荷を蓄積する、
ことを特徴とする光電変換素子である。
本発明の１つの態様は、
第１導電型の半導体領域である第１電荷蓄積部と、
前記第１導電型の半導体領域である第２電荷蓄積部と、
前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
を有し、
前記分離領域と前記非分離領域は、同じ高さに設けられており、
平面視において、前記非分離領域は前記分離領域によって囲われており、
平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷
蓄積部を有する画素のサイズよりも大きく、
平面視において前記非分離領域に囲まれた、前記第１導電型の半導体領域がさらに形成されている、
ことを特徴とする請求項１に記載の光電変換素子である。

本発明の１つの態様は、
第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステップと、
前記第１電荷蓄積部を有する画素および前記第２電荷蓄積部を有する画素における隣接画素間を分離する画素分離領域を形成する画素分離形成ステップと、
を有し、
前記分離領域形成ステップでは、平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成し、
前記蓄積部形成ステップでは、平面視において前記画素分離領域に囲まれる位置に、前記第１電荷蓄積部および前記第２電荷蓄積部を形成し、
前記画素分離形成ステップでは、１）平面視において、前記非分離領域の一部が、前記画素分離領域によって囲まれており、かつ、２）平面視において、前記画素分離領域が前記非分離領域を囲う開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きくなるように、前記画素分離領域を形成する、
ことを特徴とする光電変換素子の製造方法である。
本発明の１つの態様は、
第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
前記非分離領域の下部に、光を光電変換する光電変換領域を形成するステップと、
電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
前記光電変換領域によって光電変換された電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステップと、
を有し、
前記分離領域形成ステップでは、
平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成する、
ことを特徴とする光電変換素子の製造方法である。
本発明の１つの態様は、
第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステ
ップと、
平面視において前記非分離領域に囲まれた、前記第１導電型の半導体領域を形成するステップと、
を有し、
前記分離領域形成ステップでは、
平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成する、
ことを特徴とする光電変換素子の製造方法である。

可視光および近赤外光を受光する光電変換素子において、近赤外光を受光する画素におけるポテンシャル障壁を抑制することができる。

実施例１に係る光電変換素子の平面図 実施例１に係る光電変換素子の断面図 実施例１に係る光電変換素子におけるポテンシャルを示す図 実施例１に係る他の光電変換素子の断面図 実施例１に係る光電変換素子の製造方法のフロー 実施例１に係る光電変換素子の製造方法を説明する図 実施例１に係る光電変換素子の製造方法を説明する図 実施例１に係る光電変換素子の製造方法を説明する図 実施例２に係る光電変換素子の平面図および断面図 実施例３に係る光電変換素子の平面および断面図 実施例４に係る撮像システムの構成例を表す図 実施例５に係る撮像システムおよび移動体の構成例を表す図

以下、添付図面を参照して本発明の実施形態を説明するが、この発明は、以下の実施の形態（実施例）に限定されるものではない。

＜実施例１＞
以下に、本発明の実施例１に係る光電変換素子（固体撮像装置）を説明する。本実施例では、近赤外光を受光する画素のサイズ（幅）よりも大きなサイズ（幅）の開口を有するような深部分離領域を設けることによって、信号電荷（電子）にとっての、当該画素でのポテンシャル障壁を抑制する光電変換素子を説明する。なお、本実施例における、近赤外光（近赤外領域の光）とは、波長の長さが０．７０～１．４μｍの光を含む光である。

［光電変換素子の構成］
本実施例に係る光電変換素子の構成について、図１（Ａ）、図１（Ｂ）および図２（Ａ）を用いて説明する。図２（Ａ）は、本実施例に係る光電変換素子の断面図であり、図１（Ａ）および図１（Ｂ）は、光電変換素子の平面図（平面視で見た図；上下方向と垂直な断面の図）である。ここで、図１（Ａ）は、図２（Ａ）のＢ－Ｂ´断面における平面図を示し、図１（Ｂ）は、図２（Ａ）のＣ－Ｃ´断面における平面図を示している。また、図２（Ａ）は、図１（Ａ）のＡ－Ａ´断面における断面図である。

光電変換素子は、画素１００、画素１００’とを含んでおり、電荷蓄積部１０１、電荷
蓄積部１０１’、画素分離領域１０２、深部分離領域１０３、非分離領域１０４、光電変換領域１０５を有する。

なお、以下では、非分離領域１０４に対して電荷蓄積部１０１’が形成されている側を「上部」とよぶ。また、このように「上部」を定義する場合には、可視光や近赤外光などの光は、光電変換素子の上部から入射するといえる。また、「上部」と反対の方向を「下部」または「深部」とよび、「深さ」および「高さ」とは上下方向における位置を示す。なお、本実施例では、画素とは、図２（Ｂ）において点線によって囲まれている領域１つ１つであり、図２（Ａ）における光電変換素子を画素分離領域１０２の中心を基準として上下方向に分割した領域である。

画素１００は、可視光を受光する画素である。画素１００’は、近赤外光（近赤外領域の光）を受光する画素である。画素１００は、可視光が光電変換された信号電荷を蓄積する電荷蓄積部１０１を有する。画素１００’は、近赤外光が光電変換された信号電荷を蓄積する電荷蓄積部１０１’を有する。ここで、電荷蓄積部１０１，１０１’は、Ｎ型不純物を多く含む、Ｎ型領域（Ｎ型半導体領域；Ｎ型不純物領域）である。また、各画素１００，１００’はそれぞれ、電荷蓄積部１０１，１０１’を囲うような、隣接画素間（隣接する電荷蓄積部）を分離する画素分離領域１０２を有する。本実施例では、画素分離領域１０２は、Ｐ型不純物を多く含むことによって隣接画素間の分離を行うＰ型領域（Ｐ型半導体領域；Ｐ型不純物領域）である。

なお、本実施例では、可視光を受光する画素１００および近赤外用を受光する画素１００’の上部にはそれぞれ、透過する光を選別するためのフィルタ（不図示）が形成されている。このフィルタは、光の波長に応じて、各画素に透過する光を選別（決定）している。ここで、画素１００に形成されるフィルタは可視光を透過させて、画素１００’に形成されるフィルタは近赤外光を透過させる。つまり、電荷蓄積部１０１，１０１’が蓄積する電荷が、可視光が光電変換されたものであるか、近赤外光が光電変換されたものであるかは、フィルタによって決定されるといえる。また、画素１００に形成されるフィルタ（カラーフィルタ）は凹凸形状であるため、フィルタの上部には、フィルタ機能を有さない平坦化膜がさらに形成されている。なお、近赤外光は侵入する深さが可視光に比べ深く、深部で受光（光電変換）が行われるため、平坦化膜が形成されている場合に、画素１００’にはフィルタが形成されていなくてもよい。

本実施例では、画素１００が、近赤外光を受光する画素１００’を囲むように、隣接して形成されている。また、簡単のため、本実施例では、図１（Ａ）にように、上下左右方向に９画素が２次元状に形成されてある場合を示しているが、１次元状に画素がアレイ化されていてもよく、また、９画素よりも多くの画素が形成されていてもよい。

深部分離領域１０３は、電荷蓄積部１０１および画素分離領域１０２より下部の領域に形成され、画素分離領域１０２と電気的に接続されているＰ型領域（Ｐ型半導体領域）である。また、深部分離領域１０３は、Ｐ型不純物を多く含むため非分離領域１０４より不純物濃度が高く、光電変換領域１０５によって生成される信号電荷に対するポテンシャルが非分離領域１０４よりも高い。これによって、深部分離領域１０３は、光電変換領域１０５によって生成される信号電荷に対する、電荷蓄積部１０１と光電変換領域１０５間のポテンシャル障壁として機能する。なお、本実施例における、ポテンシャル障壁は、対象の電荷が領域に流れ込むことを妨ぐものである。ここで、深部分離領域１０３は、半導体基板に対してＰ型不純物が注入されることによって形成されている。

非分離領域１０４は、光電変換領域１０５によって光電変換される近赤外光の信号電荷を電荷蓄積部１０１’に取り込むために、深部分離領域１０３を形成していない領域であ
る。ここで、非分離領域１０４は、深部分離領域１０３と同じ深さ（高さ）に形成されている。

光電変換領域１０５は、画素１００’の非分離領域１０４より下部の領域に形成されており、近赤外光を光電変換する。なお、近赤外光が光電変換されることによって生じた信号電荷は、電荷蓄積部１０１’で蓄積される。また、深部分離領域１０３の深さによっては、光電変換領域１０５は、可視光に対しても光電変換を行うことが可能である。

このような構成にすることで、画素１００で可視光を受光し、画素１００’で近赤外光を受光できる。また、光電変換領域１０５で光電変換される近赤外光の信号電荷を、画素１００’の電荷蓄積部１０１’に蓄積（捕集）することができる。なお、上記では、例えば、非分離領域１０４がＰ型半導体領域である例とするが、非分離領域１０４は、深部分離領域１０３よりも、信号電荷に対するポテンシャルが低ければよい。そのため、非分離領域１０４をＮ型半導体領域で形成してもよい。

［画素と深部分離領域の開口サイズとの関係］
以下にて、本実施例における、画素１００’のサイズと深部分離領域１０３の開口のサイズとの関係を説明する。

ここで、画素１００’のサイズ（幅）とは、図２（Ａ）が示すように、画素分離領域１０２の中心間距離であるＷ１である。また、図１（Ｂ）が示すように、深部分離領域１０３の開口のサイズは、非分離領域１０４のサイズであるＷ２である。

なお、非特許文献１でも、ポテンシャルバリアとして深部分離領域を設けているが、非特許文献１においては、深部分離領域の開口サイズＷ２が画素サイズＷ１と同じと考えられる。ここで、図３（Ａ）は、開口サイズＷ２≦画素サイズＷ１である場合における、図２（Ａ）のＤ－Ｄ´断面の信号電荷に対するポテンシャルを示している。この場合、開口サイズＷ２が画素サイズＷ１以下であるため、深部分離領域１０３に注入された不純物が非分離領域１０４に拡散することによって、図３（Ａ）が示すようなポテンシャル障壁が非分離領域１０４において生じてしまう。

そこで、本実施例では、不純物の拡散の影響を抑制するために、画素サイズＷ１よりも深部分離領域１０３の開口サイズＷ２を大きくすることで、図３（Ｂ）のように非分離領域１０４における信号電荷に対するポテンシャルを下げる。これにより、深部分離領域１０３より下部の領域で光電変換される信号電荷を電荷蓄積部１０１’において蓄積（捕集）できる。ここで、画素サイズＷ１よりも深部分離領域１０３の開口サイズＷ２を大きくするとは、具体的には、光電変換素子を上部から透視して見た場合に、画素１００’が非分離領域１０４に含まれるようにすることであるといえる。

なお、本実施例では、深部分離領域１０３が非分離領域１０４を囲っており、深部分離領域１０３の開口のサイズＷ２＞画素１００’の画素サイズＷ１である光電変換素子を説明した。しかし、これに限らず、図４（Ａ）のように画素分離領域１０２が非分離領域１０４の一部を囲っていてもよい。この場合には、上述の開口サイズＷ２と画素サイズＷ１との関係に加えて、当該画素分離領域１０２が非分離領域１０４を囲う開口のサイズＷ３が、画素サイズＷ１より大きいような光電変換素子であるとよい。

なお、画素分離領域１０２は、Ｐ型不純物を多く含むことによって画素分離を行う分離領域であると説明したがこれには限られない。例えば、画素分離領域１０２は、ディープトレンチ素子分離（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの技術を用いて形成された、図４（Ｂ）のようなトレンチ１０６（溝）であってもよい。ここで、本実施
例では、トレンチ１０６に絶縁材料が埋め込まれることによって、隣接画素間を分離する。

［光電変換素子の製造方法］
次に、図５～図８（Ｂ）を用いて、実施例１に係る光電変換素子の製造方法について説明する。図５は、本実施例における光電変換素子の製造方法を示すフローチャートである。また、製造方法の各工程（各ステップ）に対応する光電変換素子の断面図を、図６（Ａ）、図７（Ａ）、図８（Ａ）に示している。また、図６（Ａ）、図７（Ａ）、図８（Ａ）のそれぞれのＡ－Ａ´断面における平面図（平面視で見た図）を、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）に示している。なお、図５が示すフローチャートの開始時は、Ｎ型半導体基板などの半導体基板が用意されている状態である。なお、フローチャートの処理によって、深部分離領域１０３が形成される深さの領域において、深部分離領域１０３が形成される領域以外の領域が、非分離領域１０４である。

まず、Ｓ１００１（分離領域形成ステップ）において、図６（Ａ）および図６（Ｂ）が示すように、半導体基板中に深部分離領域１０３が形成される。具体的には、例えば、図６（Ａ）が示すように、Ｎ型半導体基板の上に、フォトレジストのパターンであるレジストパターン１０７が形成される。そして、Ｎ型半導体基板の上部（表面）から所定の位置にＰ型不純物が注入（イオン注入）されることにより、Ｎ型半導体基板の内部に、深部分離領域１０３が形成される。その後、レジストパターン１０７が除去される。これにより、可視光を受光する画素１００に対しては深部分離領域１０３が形成されるが、近赤外光を受光する画素１００’に対しては深部分離領域１０３が形成されない。ここで、画素１００’のサイズＷ１よりも深部分離領域１０３の開口のサイズＷ２が大きいように、深部分離領域１０３が形成される。

Ｓ１００２（画素分離形成ステップ）において、図７（Ａ）および図７（Ｂ）が示すような、画素分離領域１０２が形成される。具体的には、Ｎ型半導体基板上にレジストパターン１０８が形成され、深部分離領域１０３より上部の位置にＰ型不純物が注入されることにより、画素分離領域１０２が形成される。その後、レジストパターン１０８が除去される。なお、画素分離領域１０２は、Ｐ型不純物を複数の深さに分けて注入することによっても形成できる。ここで、異なるレジストパターンを用いることにより、上述した図４（Ａ）が示すような、”画素１００’のサイズＷ１＜画素分離領域１０２が非分離領域１０４を囲う開口のサイズＷ３”が成立するような画素分離領域１０２を形成することも可能である。

なお、画素分離領域１０２として、上述した図４（Ｂ）を用いて説明したような、ディープトレンチ素子分離などの技術を用いてトレンチ１０６が形成されてもよい。

Ｓ１００３（蓄積部形成ステップ）において、図８（Ａ）および図８（Ｂ）が示すような、電荷蓄積部１０１，１０１’が形成される。具体的には、レジストパターン１０９がＮ型半導体基板上に形成され、深部分離領域１０３より上部の位置にＮ型不純物が注入されることにより、電荷蓄積部１０１，１０１’が形成される。その後、レジストパターン１０９が除去される。このとき、画素分離領域１０２に囲まれる位置に、電荷蓄積部１０１，１０１’が形成される。なお、Ｎ型半導体基板表面からのノイズ成分を低減するため、電荷蓄積部１０１の表面にＰ型不純物が注入されることによって、埋め込みフォトダイオード（不図示）が形成されていてもよい。

なお、Ｎ型半導体基板に対して、Ｐ型不純物が注入されることによって、画素分離領域１０２および深部分離領域１０３が形成され、Ｎ型不純物が注入されることによって、電荷蓄積部１０１，１０１’が形成されたが、この限りではない。具体的には、Ｐ型半導体
基板に対して、Ｎ型不純物が注入されることによって、画素分離領域１０２および深部分離領域１０３が形成され、Ｐ型不純物が注入されることによって、電荷蓄積部１０１，１０１’が形成されたが、この限りではない。つまり、実施例１における「Ｐ型」と「Ｎ型」といった半導体の導電型を相互に入れ替える場合においても、上述と同じ効果を得ることができる。

なお、本実施例では、画素１００が可視光を受光し、画素１００’が近赤外光を受光するものとしたが、これには限られない。具体的には、画素１００’が受光する光が、画素１００が受光する光よりも内部に侵入するもの（侵入深さが長いもの）であれば、画素１００，１００’は任意の光を受光するものであってよい。また、この画素１００，１００’が受光する光は、上述のフィルタの種類や光電変換領域１０５の深さによって決定できる。

本実施例によれば、光電変換素子において、近赤外光を受光する画素のサイズ（幅）よりも大きなサイズ（幅）の開口を有する深部分離領域が形成される。これによって、深部分離領域からの不純物の拡散の影響を抑制することができるため、近赤外光を受光する画素での信号電荷（電子）にとっての、ポテンシャル障壁を抑制することができる。

＜実施例２＞
図９を用いて、本実施例に係る光電変換素子について説明する。図９（Ａ）は、光電変換素子の平面図であり、図９（Ｂ）は、図９（Ａ）のＡ－Ａ´断面における、光電変換素子の断面図である。また、図９（Ａ）は、図９（Ｂ）のＢ－Ｂ´断面における光電変換素子の平面図である。

実施例１に係る光電変換素子と同様の構成要素には同一の符号を付し、詳細な説明は省略する。本実施例に係る光電変換素子は、深部分離領域１０３と異なるＮ型不純物領域１１０（Ｎ型半導体領域）を有する。ここで、Ｎ型不純物領域１１０は、非分離領域１０４に囲まれている。このとき、画素１００’のサイズＷ１＜深部分離領域１０３の開口のサイズＷ２の関係を満たしていることが好ましいが、この条件を満たしていなくてもよい。

また、図９では、近赤外光を受光する画素１００’の非分離領域１０４に囲まれるようにＮ型不純物領域１１０は形成されている。しかし、これに限らず、Ｎ型不純物領域１１０は、可視光を受光する画素１００も含んだ画素領域全域に形成されていてもよい。

このように、光電変換素子がＮ型不純物領域１１０を有することによれば、さらに、深部分離領域１０３により生じる非分離領域１０４のポテンシャル障壁は抑制（解消）される。

＜実施例３＞
図１０を用いて、本実施例に係る光電変換素子について説明する。図１０（Ａ）は、本実施例に係る光電変換素子の平面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ－Ａ´断面における、光電変換素子の断面図である。また、図１０（Ａ）は、図１０（Ｂ）のＢ－Ｂ´断面における光電変換素子の平面図である。

実施例１に係る光電変換素子では、可視光を受光する画素１００は、電荷蓄積部１０１の下部に形成された、Ｐ型不純物を多く含む深部分離領域１０３によって電荷蓄積の容量が形成されている。一方、近赤外光を受光する画素１００’では、電荷蓄積部１０１’の下部にＰ型不純物を多く含む領域を有しないため、その分電荷蓄積の容量が小さい。

そこで、本実施例では、電荷蓄積部１０１，１０１’と、深部分離領域１０３および非
分離領域１０４との間にＰ型不純物を多く含むＰ型不純物領域１１１が形成される。これによれば、電荷蓄積部１０１，１０１’の下部に形成される容量を増やし、かつ、これらの容量を等しくすることができる。

＜実施例４＞
本発明の実施例４に係る撮像システムについて、図１１を用いて説明する。図１１は、本実施例による撮像システムの概略構成を示すブロック図である。

上記実施例１乃至実施例３で述べた光電変換素子は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と撮像装置（光電変換装置）とを備えるカメラモジュールも、撮像システムに含まれる。図１１にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

撮像システム２０００は、図１１に示すように、撮像装置２００１、撮像光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、撮像装置制御部２０１４、画像処理部２０１６を備える。また、撮像システム２０００は、絞りシャッター制御部２０１８、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。

撮像光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。

撮像光学系２００２の像空間には、その撮像面が位置するように撮像装置２００１が配置されている。撮像装置２００１は、実施例１乃至実施例３で説明した光電変換素子であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置２００１は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置２００１は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。

レンズ制御部２０１２は、撮像光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。

ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理部でもある。

撮像装置制御部２０１４は、撮像装置２００１の動作を制御するとともに、撮像装置２００１から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置２００１が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。

このようにして、実施例１乃至実施例３に係る光電変換素子を適用した撮像システム２０００を構成することにより、高性能の撮像システムを実現することができる。

＜実施例５＞
本発明の実施例５に係る撮像システム及び移動体について、図１２（Ａ）及び図１２（Ｂ）を用いて説明する。図１２（Ａ）及び図１２（Ｂ）は、本実施例による撮像システム及び移動体の構成を示す図である。

図１２（Ａ）は、車載カメラに関する撮像システム２１００の一例を示したものである。撮像システム２１００は、撮像装置２１１０を有する。撮像装置２１１０は、上述の実施例１乃至実施例３に記載の光電変換素子のいずれかである。撮像システム２１００は、画像処理部２１１２と視差取得部２１１４を有する。画像処理部２１１２は、撮像装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である。視差取得部２１１４は、撮像装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である。また、撮像システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部２１１８と、を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよい。または、処理装置は、これらの組合せによって実現されてもよい。

撮像システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装
置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施例では、車両の周囲、例えば前方又は後方を撮像システム２１００で撮像する。図１２（Ｂ）に、車両前方（撮像範囲２１５０）を撮像する場合の撮像システム２１００を示した。車両情報取得装置２１２０は、撮像システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施例１乃至実施例３に係る光電変換素子を撮像装置２１１０として用いることにより、本実施例の撮像システム２１００は、測距の精度をより向上させることができる。

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

（その他の実施例）
以上に説明した本発明の各実施例や変形例に記載された構成や処理は、互いに任意に組み合わせて利用できる。

１００：画素、１００’：画素、１０１：電荷蓄積部、１０１’：電荷蓄積部
１０３：深部分離領域、１０４：非分離領域

Claims (13)

1. 第１導電型の半導体領域である第１電荷蓄積部と、
   前記第１導電型の半導体領域である第２電荷蓄積部と、
   前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
   前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
   を有し、
   前記分離領域と前記非分離領域は、同じ高さに設けられており、
   平面視において、前記非分離領域は前記分離領域によって囲われており、
   平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きく、
   前記第１電荷蓄積部を有する画素および前記第２電荷蓄積部を有する画素は、平面視において前記第１電荷蓄積部および前記第２電荷蓄積部を囲うような、隣接画素間を分離する画素分離領域をさらに有し、
   平面視において、前記非分離領域の一部は、前記画素分離領域によって囲まれており、
   平面視において、前記画素分離領域が前記非分離領域を囲う開口のサイズは、前記第２電荷蓄積部を有する画素のサイズよりも大きい、
   ことを特徴とする光電変換素子。
2. 第１導電型の半導体領域である第１電荷蓄積部と、
   前記第１導電型の半導体領域である第２電荷蓄積部と、
   前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
   前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
   を有し、
   前記分離領域と前記非分離領域は、同じ高さに設けられており、
   平面視において、前記非分離領域は前記分離領域によって囲われており、
   平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷
   蓄積部を有する画素のサイズよりも大きく、
   光を光電変換する光電変換領域が、前記非分離領域の下部にさらに形成されており、
   前記第２電荷蓄積部は、前記光電変換領域によって光電変換された電荷を蓄積する、
   ことを特徴とする光電変換素子。
3. 第１導電型の半導体領域である第１電荷蓄積部と、
   前記第１導電型の半導体領域である第２電荷蓄積部と、
   前記第１電荷蓄積部の下部に形成されており、前記第１導電型とは異なる導電型である第２導電型の半導体領域からなる分離領域と、
   前記第２電荷蓄積部の下部に形成されており、前記分離領域よりも電荷に対するポテンシャルが低い半導体領域からなる非分離領域と、
   を有し、
   前記分離領域と前記非分離領域は、同じ高さに設けられており、
   平面視において、前記非分離領域は前記分離領域によって囲われており、
   平面視において、前記非分離領域を囲う前記分離領域の開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きく、
   平面視において前記非分離領域に囲まれた、前記第１導電型の半導体領域がさらに形成されている、
   ことを特徴とする光電変換素子。
4. 前記分離領域の開口のサイズは、前記非分離領域のサイズである、
   ことを特徴とする請求項１から３のいずれか１項に記載の光電変換素子。
5. 前記第１電荷蓄積部および前記第２電荷蓄積部と、前記分離領域および前記非分離領域との間には、電荷を蓄積する容量を形成する領域が形成されている、
   ことを特徴とする請求項１から４のいずれか１項に記載の光電変換素子。
6. 第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
   電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
   電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステップと、
   前記第１電荷蓄積部を有する画素および前記第２電荷蓄積部を有する画素における隣接画素間を分離する画素分離領域を形成する画素分離形成ステップと、
   を有し、
   前記分離領域形成ステップでは、平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成し、
   前記蓄積部形成ステップでは、平面視において前記画素分離領域に囲まれる位置に、前記第１電荷蓄積部および前記第２電荷蓄積部を形成し、
   前記画素分離形成ステップでは、１）平面視において、前記非分離領域の一部が、前記画素分離領域によって囲まれており、かつ、２）平面視において、前記画素分離領域が前記非分離領域を囲う開口のサイズが、前記第２電荷蓄積部を有する画素のサイズよりも大きくなるように、前記画素分離領域を形成する、
   ことを特徴とする光電変換素子の製造方法。
7. 前記画素分離形成ステップでは、
   前記半導体基板に前記第２導電型の不純物を注入することによって、前記画素分離領域を形成する、
   ことを特徴とする請求項６に記載の光電変換素子の製造方法。
8. 前記画素分離形成ステップでは、
   前記半導体基板にトレンチを形成することによって、前記画素分離領域を形成する、
   ことを特徴とする請求項６に記載の光電変換素子の製造方法。
9. 第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
   前記非分離領域の下部に、光を光電変換する光電変換領域を形成するステップと、
   電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
   前記光電変換領域によって光電変換された電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステップと、
   を有し、
   前記分離領域形成ステップでは、
   平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成する、
   ことを特徴とする光電変換素子の製造方法。
10. 第１導電型の半導体基板に対して前記第１導電型とは異なる第２導電型の不純物を注入することにより、平面視において、前記第２導電型の不純物を注入しない領域である非分離領域を囲う分離領域を形成する分離領域形成ステップと、
    電荷を蓄積する第１電荷蓄積部を、前記分離領域の上部に形成し、
    電荷を蓄積する第２電荷蓄積部を、前記非分離領域の上部に形成する蓄積部形成ステップと、
    平面視において前記非分離領域に囲まれた、前記第１導電型の半導体領域を形成するステップと、
    を有し、
    前記分離領域形成ステップでは、
    平面視において、前記非分離領域を囲う前記分離領域の開口を、前記蓄積部形成ステップにおいて形成される前記第２電荷蓄積部を有する画素のサイズよりも大きく形成する、
    ことを特徴とする光電変換素子の製造方法。
11. 前記蓄積部形成ステップでは、
    前記半導体基板に前記第１導電型の不純物を注入することによって、前記第１電荷蓄積部および前記第２電荷蓄積部を形成する、
    ことを特徴とする請求項６から１０のいずれか１項に記載の光電変換素子の製造方法。
12. 請求項１から５のいずれか１項に記載の光電変換素子と、
    前記光電変換素子から出力される信号を処理する信号処理部と、
    を有することを特徴とする撮像システム。
13. 移動体であって、
    請求項１から５のいずれか１項に記載の光電変換素子と、
    移動装置と、
    前記光電変換素子から出力される信号から情報を取得する処理装置と、
    前記情報に基づいて前記移動装置を制御する制御装置と、
    を有することを特徴とする移動体。

Images