JPH11289076A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 オーバーフローバリアが深く形成され、かつ
オーバーフローバリアに溜まったホールが排出されやす
いようにすることにより、感度の向上を図ると共に良好
な画像が得られる固体撮像素子を提供する。 【解決手段】 第１導電型半導体基板２と、これの上に
形成された第１の第２導電型半導体領域４と、さらにこ
れの上に形成された第１の第２導電型半導体領域より低
濃度で赤外線が十分吸収されうる厚さの第１導電型、第
２導電型又は真性の半導体領域５を有し、この第１導電
型、第２導電型又は真性の半導体領域５の表面に画素を
構成する受光部１１が形成されて成る縦型オーバーフロ
ードレイン方式の固体撮像素子１であって、縦方向に隣
接する画素間に対応して第１導電型、第２導電型又は真
性の半導体領域５内に第２の第２導電型領域２１が形成
された固体撮像素子１を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＣＣＤセン
サーに適用する固体撮像素子に係わる。

【０００２】

【従来の技術】固体撮像素子として、受光部での余剰の
電荷を基板側に排出するようにした、いわゆる縦型オー
バーフロードレイン方式の固体撮像素子が知られてい
る。

【０００３】この縦型オーバーフロードレイン方式固体
撮像素子において、例えば基板としてｎ型半導体基板を
用いて作製したＣＣＤ（charge coupled device)型固体
撮像素子では、いわゆるオーバーフローバリアをなるべ
く基板のシリコン中に深く形成することにより空乏層幅
を伸ばし、これにより感度を向上させることが知られて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、オーバ
ーフローバリアを深く形成すると、基板表面からオーバ
ーフローまでの深さが深くなるほどポテンシャルが均一
化してゆくため、特に縦方向に隣接する画素間にバリア
が形成されなくなり、隣接する画素の信号の混合（いわ
ゆる混色等）の原因となっていた。

【０００５】さらに、オーバーフローバリアを構成する
例えばｐ型の不純物層がシリコン表面から深い位置に形
成されるため、表面のチャネルストップ層との電気的接
触が取れず、フローティング状態になってしまうため、
オーバーフローバリア領域に溜まったホールが排出され
ず、飽和電荷量の減少が生じたり、ホールが排出されや
すい周辺部の画素と周辺部以外の画素との間に差が生じ
て、いわゆるシェーディングが起きたりする等の問題が
発生していた。

【０００６】上述した問題の解決のために、本発明にお
いては、オーバーフローバリアが深く形成され、かつオ
ーバーフローバリアに溜まったホールが排出されやすい
ようにすることにより、感度の向上を図ると共に良好な
画像が得られる固体撮像素子を提供するものである。

【０００７】

【課題を解決するための手段】本発明の固体撮像素子
は、第１導電型半導体基板と、これの上に形成された第
１の第２導電型半導体領域と、さらにこれの上に形成さ
れた第１の第２導電型半導体領域より低濃度で赤外線が
十分吸収されうる厚さの第１導電型、第２導電型又は真
性の半導体領域を有し、この第１導電型、第２導電型又
は真性の半導体領域の表面に画素を構成する受光部が形
成されて成る縦型オーバーフロードレイン方式の固体撮
像素子であって、縦方向に隣接する画素間に対応して第
１導電型、第２導電型又は真性の半導体領域内に第２の
第２導電型領域が形成されて成るものである。

【０００８】上述の本発明の構成によれば、第２導電型
半導体領域上に第２導電型半導体領域より低濃度で赤外
線が十分吸収されうる厚さの半導体領域を形成すること
により、第２導電型半導体領域がいわゆるオーバーフロ
ーバリア領域となり、オーバーフローバリアを赤外線が
十分吸収されうる深さまで形成することができる。よっ
て、高感度化が図られる。さらに、縦方向に隣接する画
素間に対応して第１導電型、第２導電型又は真性の半導
体領域内に第２の第２導電型領域を形成することによ
り、第２導電型半導体領域から表面までの間の上記第１
導電型、第２導電型又は真性の半導体領域によるホール
に対するポテンシャル障壁を緩和して、第２導電型半導
体領域に蓄積されたホール（正孔）を基板表面に排出す
ることができる。

【０００９】

【発明の実施の形態】本発明は、第１導電型半導体基板
と、この第１導電型半導体基板上に形成された第１の第
２導電型半導体領域と、この第１の第２導電型半導体領
域上に形成された第１の第２導電型半導体領域より低濃
度で赤外線が十分吸収されうる厚さの第１導電型、第２
導電型又は真性の半導体領域を有し、この第１導電型、
第２導電型又は真性の半導体領域の表面に画素を構成す
る受光部が形成されて成る縦型オーバーフロードレイン
方式の固体撮像素子であって、縦方向に隣接する画素間
に対応して第１導電型、第２導電型又は真性の半導体領
域内に第２の第２導電型領域が形成されて成る固体撮像
素子である。

【００１０】また本発明は、上記固体撮像素子におい
て、縦方向に隣接する画素間の表面に第３の第２導電型
領域が形成されて成る構成とする。

【００１１】図１〜図３に、本発明に係る固体撮像素子
の実施の形態として、縦型オーバーフロードレイン方式
のＣＣＤ型固体撮像素子の概略構成を示す。図１は平面
図、図２は画素を構成する受光部間付近の垂直方向（転
送方向）の断面図（図１のＡ−Ａにおける断面図）、図
３は受光部付近の水平方向の断面図（図１のＢ−Ｂにお
ける断面図）を示す。

【００１２】この固体撮像素子１は、第１導電型例えば
ｎ型のシリコンからなる半導体基板２上に、第１導電型
の低不純物濃度の即ちｎ^- のエピタキシャル層３が形成
され、このエピタキシャル層３内にイオン注入による第
２導電型の半導体領域、本例では第１のｐ型の半導体ウ
エル領域４が形成され、この第１のｐ型の半導体ウエル
領域４上にエピタキシャル成長により、第１のｐ型半導
体ウエル領域４より低不純物濃度である高抵抗の半導体
領域５が形成される。この高抵抗の半導体領域５の表面
に受光部１１を構成するための、ｎ⁺ の不純物拡散領域
６及びこの上のｐ⁺ の正電荷蓄積領域７が形成される。
また、受光部１１から離れた位置の高抵抗の半導体領域
５に第２のｐ型半導体ウェル領域８及びｎ型の転送チャ
ネル領域９が形成され、さらにｐ型のチャネルストップ
領域１４が形成される。

【００１３】ここで、第１のｐ型の半導体ウエル領域４
は、いわゆるオーバーフローバリア領域となる。受光部
１１は画素となるもので、図１に示すように複数の受光
部１１がマトリックス状に配列されている。

【００１４】また、受光部１１と後述する垂直転送レジ
スタ１２の間に読み出しゲート部１３が形成される。こ
の読み出しゲート部１３に対応する基板表面にはｐ型の
半導体領域１０が形成されている。

【００１５】転送チャネル領域９、チャネルストップ領
域１４及び読み出しゲート部１３上にゲート絶縁膜１５
を介して、例えば多結晶シリコンからなる転送電極１６
が形成され、転送チャネル領域９、ゲート絶縁膜１５及
び転送電極１６によりＣＣＤ構造の垂直転送レジスタ１
２が構成される。

【００１６】さらに、転送電極１６上を被覆する層間絶
縁膜１８を介して受光部１１の開口を除く他所全面に遮
光膜１７が形成される。

【００１７】第１導電型の低不純物濃度のエピタキシャ
ル層３は、いわゆるシャッタ電圧を調整するために設け
るもので、このエピタキシャル層３を形成することによ
り、基板電圧Ｖｓｕｂによるシャッタ電圧の調節が容易
になる。

【００１８】第２導電型の第１の半導体ウエル領域４
は、第１導電型の低不純物濃度のエピタキシャル層３へ
のイオン注入により形成され、好ましくは不純物の濃度
が１０¹⁴〜１０¹⁶ｃｍ^-3の範囲内とされる。

【００１９】高抵抗の半導体領域５の厚さは２μｍ以
上、好ましくは５μｍ以上とし、不純物の濃度は第１の
ｐ型半導体ウエル領域４より低濃度で、導電型は第１の
ｐ型半導体ウエル領域４と同一のｐ型でもよく、反対の
ｎ型でもよく、またノンドープ（真性半導体）であって
もよい。

【００２０】このようにして、受光部１１と、オーバー
フローバリアとなる第１のｐ型の半導体ウエル領域４
と、オーバーフロードレインとなる基板２が垂直方向に
形成されてなる、いわゆる縦型オーバーフロードレイン
方式のＣＣＤ型の固体撮像素子１が構成される。

【００２１】そして、本実施の形態においては、特に図
１及び図２に示すように、画素間の転送電極１６Ａ，１
６Ｂ下の半導体基板２内の高抵抗の半導体領域５内に、
第２の第２導電型半導体領域即ち内部ｐ型半導体領域２
１を形成する。

【００２２】この内部ｐ型半導体領域２１の不純物濃度
は、好ましくは、第１のｐ型半導体ウエル領域４の不純
物濃度より濃く、表面のチャネルストップ領域１４の不
純物濃度より薄くする。

【００２３】この固体撮像素子１の画素間の位置におけ
る断面不純物プロファイルと、これに対応したポテンシ
ャルの変化を図４に示す。ｐ型のチャネルストップ領域
１４の先端では０Ｖであり、高抵抗の半導体領域５内に
内部ｐ型半導体領域２１が形成されているため、高抵抗
の半導体領域５の部分のポテンシャルが小さくなり、そ
の結果、ｐ型のチャネルストップ領域１４から内部ｐ型
半導体領域２１、第１のｐ型半導体ウエル領域４、と深
くなる程ポテンシャルが徐々に上昇するように平均化さ
れる。そして、ｎ^- のエピタキシャル層３内でポテンシ
ャルが飽和し、基板電圧Ｖ_sub となる。

【００２４】これにより、途中にホール（正孔）に対す
る障壁がなくなるため、ホール（正孔）が第１のｐ型半
導体ウエル領域４に蓄積されることなく、容易に表面の
ｐ型のチャネルストップ領域１４に排出される。即ち、
これによりポテンシャルが飽和する位置まで空乏化され
る。

【００２５】これに対して、ｐ型の半導体領域２１を形
成しない場合は、図１４に示すように、ｐ型のチャネル
ストップ領域１４の先端では０Ｖで、そのｐ型のチャネ
ルストップ領域１４の途中からポテンシャルが上昇し、
いったんピークになった後、ポテンシャルが下がり、第
１のｐ型半導体ウェル領域４でポテンシャルが極小とな
る。即ち、この第１のｐ型半導体ウエル領域４でオーバ
ーフローバリアが形成される。そして、さらに深くなる
程ポテンシャルが上昇し、ｎ^- のエピタキシャル層３内
でポテンシャルが飽和し、基板電圧Ｖ_sub となる。

【００２６】この場合には、高抵抗の半導体領域５の部
分が、第１のｐ型半導体ウエル領域４よりもポテンシャ
ルが深いため、ホール（正孔）を排出しようとするとき
に、この高抵抗の半導体領域５の部分が障壁になり、充
分な排出が行われない。即ち、第１のｐ型半導体ウエル
領域にホール（正孔）が蓄積され、前述の飽和電荷量の
減少やシェーディング等の問題を生じることとなる。

【００２７】ここで、内部ｐ型半導体領域２１を形成し
ない場合のポテンシャル等高線を図１５に示す。この図
１５に示す場合は、ホールｈ⁺ はオーバーフローバリア
４の位置に蓄積され、基板表面に排出されない。また、
電子ｅ^- は各画素の受光部１１に相当する等高線の中央
の頂点部に集まるが、受光部１１と基板２との間のオー
バーフローバリア４によるバリアと比較して、隣接する
画素の頂点部の間では等高線間隔が比較的緩くバリアが
小さいため、電子ｅ^- が容易に隣接する画素に入ってし
まう。

【００２８】これに対して、図５に本実施の形態の固体
撮像素子１の図２に対応する断面におけるポテンシャル
等高線を示す。本実施の形態の固体撮像素子１は、内部
ｐ型半導体領域２１を、縦方向に隣接する画素間に対応
して形成しているため、前述のようにホールｈ⁺ が基板
表面に排出される。また、画素と半導体基板２との間の
オーバーフローバリアとなる第１のｐ型半導体ウエル領
域４によるバリアよりも、電子ｅ^- に対するバリアを画
素間により大きく形成することができるため、隣接画素
間での信号の混合が発生しない。

【００２９】上述のように、本実施の形態の固体撮像素
子１によれば、赤外線が十分吸収されうる深さにオーバ
ーフローバリアとなる第１のｐ型半導体ウエル領域４が
形成されていることから、赤外線の検出を行うことが容
易にできる。

【００３０】さらに、本実施の形態の固体撮像素子１に
よれば、縦方向に隣接する画素間において、高抵抗の半
導体領域５内に内部ｐ型半導体領域２１が形成されてい
るので、オーバーフローバリアとなる第１のｐ型半導体
ウエル領域４が、シリコン表面から深く形成された場合
でも、この第１のｐ型半導体ウエル領域４に蓄積された
ホールが、内部ｐ型半導体領域２１を通じて表面のチャ
ネルストップ領域１４に排出されるため、オーバーフロ
ーバリア領域４が完全に空乏化する。

【００３１】これにより、周辺部の画素と周辺部以外の
画素との間に差を生じないで各画素の特性の均一化が図
られ、前述の飽和電荷量の減少やシェーディング等の問
題を生じない。従って、良好な画像を得ることができ
る。

【００３２】また、画素と半導体基板２との間のバリア
よりも、画素間のバリアをより大きく形成することがで
きるため、隣接画素間での信号の混合が発生しない。

【００３３】この固体撮像素子１は、例えば次のように
製造することができる。図６Ａに示すように、第１導電
型例えばｎ型の半導体基板２を用意する。次に、図６Ｂ
に示すように、第１導電型の半導体基板２上に、エピタ
キシャル成長により第１導電型で低不純物濃度のｎ^- の
エピタキシャル層３を、例えば１０μｍの厚さに形成す
る。

【００３４】次に、図７Ｃに示すように、エピタキシャ
ル層３の一部に、低エネルギーの不純物のイオン注入に
より、第２導電型すなわちｐ型の第１の半導体ウエル領
域４を形成する。この第１のｐ型の半導体ウエル層４
は、いわゆる撮像領域の全域にわたって形成する。

【００３５】次に、図７Ｄに示すように、エピタキシャ
ル層３と第１のｐ型半導体ウエル領域４上に、これらを
覆って高抵抗の半導体領域５をエピタキシャル成長によ
り、例えば１０μｍの厚さに形成する。

【００３６】尚、図７Ｃに示した、第２導電型すなわち
ｐ型の第１の半導体ウエル領域４を形成する際には、上
述のようにエピタキシャル層３の一部に低エネルギーの
不純物のイオン注入をする方法によって形成する他に
も、例えば固相拡散や、エピタキシャル成長等の方法に
よって形成してもよい。

【００３７】固相拡散による場合は、図８Ｃに示すよう
に、ｎ^- のエピタキシャル層３上に、ｐ型不純物を含有
したＢＳＧ（硼珪酸ガラス）等の固相拡散源３１を堆積
させ、この固相拡散源３１を形成すべきｐ型の第１の半
導体ウエル領域４に対応したパターンにする。そして、
アニールを行って、固相拡散源３１からｐ型不純物をエ
ピタキシャル層３内に固相拡散させて、ｐ型の第１の半
導体ウエル領域４を形成することができる。その後は、
図８Ｄに示すように、高抵抗の半導体領域をエピタキシ
ャル成長により形成する。

【００３８】また、エピタキシャル成長による場合は、
図９Ａに示すように、ｎ^- のエピタキシャル層３上にｐ
型のシリコン層をエピタキシャル成長させて、ｐ型半導
体エピタキシャル層３２を形成し、これによりｐ型の第
１の半導体ウエル領域４を形成することができる。この
場合は、全面にｐ型半導体エピタキシャル層３２を成長
させているが、ｐ型の第１の半導体ウエル領域４を一部
例えば周囲の部分を除いて形成したい場合には、図９Ｂ
に示すように、全面に形成したｐ型半導体エピタキシャ
ル層３２の一部に反対導電型即ちｎ型の不純物を導入し
て、ｎ型半導体領域３３を形成すればよい。

【００３９】いずれの場合も、その後、図１０Ｅに示す
ように（但し、図１０Ｅ以後は図２に対応する断面を示
す）、高抵抗の半導体領域５の表面付近に全面的にイオ
ン注入を行って、ｐ型のチャネルストップ領域１４を形
成する。

【００４０】次に、図１０Ｆに示すように、縦方向に隣
接する画素間に相当する位置の高抵抗の半導体領域５内
に、高エネルギーでｐ型不純物のイオン注入を行い、所
定のパターンの内部ｐ型半導体領域２１を形成する。
尚、図１０Ｆではイオン注入のマスクは図示していな
い。

【００４１】そして、図１０Ｇに示すように、表面を覆
って全面的にゲート絶縁膜１５を形成し、これの上に選
択的にポリシリコン層による転送電極１６（１６Ａ，１
６Ｂ）を図１に示したような所定のパターンに形成し、
この転送電極１６（１６Ａ，１６Ｂ）をマスクとして、
受光部を構成するｎ⁺ の不純物拡散領域６及びｐ⁺ の正
電荷蓄積領域７をイオン注入により形成する。

【００４２】また、図示しないが、図３に示した第２の
ｐ型半導体ウェル領域８、ｎ型の転送チャネル領域９
を、同様にそれぞれイオン注入等により形成する。

【００４３】この後は、転送電極１６を層間絶縁膜１８
で覆い、これの上に例えばＡｌ等遮光金属からなる遮光
膜１７を形成する。遮光膜１７には、受光部１１に対応
する部分に開口を形成する。このようにして、図１〜図
３に示す固体撮像素子１を形成することができる。

【００４４】尚、上述の実施の形態では、半導体基板１
上にｎ^- のエピタキシャル層２を形成したが、エピタキ
シャル層２を形成せず、ｎ型の半導体基板１に、直接イ
オン注入により反対導電型の第１のｐ型の半導体ウエル
領域４を形成する構成としてもよく、同様に第１のｐ型
の半導体ウエル領域４を覆って高抵抗の半導体領域５を
形成し、深く空乏化することができる。

【００４５】上述の実施の形態では、縦方向に隣接する
画素間の高抵抗の半導体領域５内に第２の第２導電型領
域である内部ｐ型半導体領域２１を形成したが、さらに
縦方向に隣接する画素間の表面に第３の第２導電型領域
を形成することもできる。その場合を次に示す。

【００４６】図１１及び図１２は、本発明に係る固体撮
像素子の他の実施の形態として、縦型オーバーフロード
レイン方式のＣＣＤ型固体撮像素子の概略構成を示す。
図１１は平面図、図１２は画素を構成する受光部間付近
の垂直方向（転送方向）の断面図（図１１のＣ−Ｃにお
ける断面図）を示す。

【００４７】この固体撮像素子４１は、前述の実施の形
態の固体撮像素子１において、内部に第２の第２導電型
の半導体領域即ち内部ｐ型半導体領域２１が形成された
画素間の転送電極１６Ａ，１６Ｂ下の半導体基板２内の
高抵抗の半導体領域５に対して、さらに基板表面の内部
ｐ型半導体領域２１と同じ平面位置に、第３の第２導電
型の半導体領域として表面ｐ型半導体領域２２を形成す
る。

【００４８】この表面ｐ型半導体領域２２は、内部ｐ型
半導体領域２１より不純物濃度が高く、また深さが図２
及び図３に示したｐ型チャネルストップ領域１４よりも
深くなるように形成する。

【００４９】その他の構成は先の実施の形態の固体撮像
素子１と同様であるので、同一符号を付して重複説明を
省略する。

【００５０】この実施の形態の固体撮像素子４１の断面
不純物ポテンシャル図を図１３に示す。図１３より、表
面ｐ型半導体領域２２が形成されていることにより、先
に図４に示した前述の実施の形態の固体撮像素子１の場
合より、さらに０Ｖに近い領域が広がって、よりホール
（正孔）が排出されやすくなっている。

【００５１】従って、前述の実施の形態の固体撮像素子
１と同様に、第１のｐ型半導体ウエル領域４に蓄積され
たホールを排出し、空乏化させることができる効果を有
し、この場合より容易に完全空乏化がなされる。

【００５２】本発明の固体撮像素子は、上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲でその他様々な構成が取り得る。

【００５３】

【発明の効果】上述の本発明による固体撮像素子によれ
ば、縦方向に隣接する画素間に対応して上記第１導電
型、第２導電型又は真性の半導体領域内に第２の第２導
電型半導体領域を形成することにより、感度を向上させ
るためにオーバーフローバリア領域が基板表面から深く
形成された場合でも、オーバーフローバリア領域に蓄積
されたホールが、第２の第２導電型半導体領域が形成さ
れた画素間を通って基板表面のチャネルストップ領域へ
排出されるため、オーバーフローバリア領域が完全に空
乏化する。これにより、飽和電荷量の減少やシェーディ
ング等の問題が起こらず、各画素の特性が均一化され
る。従って本発明により、感度を向上させると共に良好
な画像を得ることができる。

【００５４】さらに、本発明により、縦方向に隣接する
画素間のバリアを、画素と基板間のバリアより大きくす
ることができるため、隣接する画素間の信号の混合が生
じない。

【００５５】また、縦方向に隣接する画素間の基板表面
に第３の第２導電型半導体領域を形成したときには、よ
り効果的にホールの基板表面への排出を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の一実施の形態の概略構
成図（平面図）である。

【図２】図１のＡ−Ａにおける断面図である。

【図３】図１のＢ−Ｂにおける断面図である。

【図４】図１の固体撮像素子の縦方向に隣接する画素間
における断面不純物プロファイル及びポテンシャル図で
ある。

【図５】図１の固体撮像素子のＡ−Ａにおけるポテンシ
ャル等高線を示す図である。

【図６】Ａ、Ｂ 図１の固体撮像素子の製造工程の工程
図である。

【図７】Ｃ、Ｄ 図１の固体撮像素子の製造工程におい
て、イオン注入によりｐ型半導体ウエル領域を形成する
場合の工程図である。

【図８】Ｃ、Ｄ 図１の固体撮像素子の製造工程におい
て、固相拡散によりｐ型半導体ウエル領域を形成する場
合の工程図である。

【図９】Ａ 図１の固体撮像素子の製造工程において、
エピタキシャル成長によりｐ型半導体ウエル領域を形成
する場合の工程図である。Ｂ エピタキシャル成長によ
り全面的に形成したｐ型半導体ウエル領域を、パターン
化する場合を示す図である。

【図１０】Ｅ〜Ｇ 図１の固体撮像素子の製造工程の工
程図である。

【図１１】本発明の固体撮像素子の他の実施の形態の概
略構成図（平面図）である。

【図１２】図１１のＣ−Ｃにおける断面図である。

【図１３】図１１の固体撮像素子の断面不純物プロファ
イル及びポテンシャル図である。

【図１４】従来のオーバーフローバリアを深く形成した
固体撮像素子の縦方向に隣接する画素間における断面不
純物プロファイル及びポテンシャル図である。

【図１５】従来のオーバーフローバリアを深く形成した
固体撮像素子のポテンシャル等高線を示す図である。

【符号の説明】

１，４１…固体撮像素子、２…半導体基板、３…エピタ
キシャル層、４…第１のｐ型半導体ウエル領域（オーバ
ーフローバリア）、５…高抵抗の半導体領域、６…ｎ⁺
の不純物拡散領域、７…正電荷蓄積領域、８…第２のｐ
型半導体ウエル領域、９…転送チャネル領域、１０…読
み出し領域、１１…受光部、１２…垂直転送レジスタ、
１３…読み出しゲート部、１４…チャネルストップ領
域、１５…ゲート絶縁膜、１６…転送電極、１７…遮光
膜、１８…層間絶縁膜、２１…内部ｐ型半導体領域、２
２…表面ｐ型半導体領域、３１…固相拡散源、３２…ｐ
型半導体エピタキシャル層、３３…ｎ型半導体領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１導電型半導体基板と、 上記第１導電型半導体基板上に形成された第１の第２導
   電型半導体領域と、 上記第１の第２導電型半導体領域上に形成された上記第
   １の第２導電型半導体領域より低濃度で赤外線が十分吸
   収されうる厚さの第１導電型、第２導電型又は真性の半
   導体領域を有し、 上記第１導電型、第２導電型又は真性の半導体領域の表
   面に画素を構成する受光部が形成されて成る縦型オーバ
   ーフロードレイン方式の固体撮像素子であって、 縦方向に隣接する上記画素間に対応して上記第１導電
   型、第２導電型又は真性の半導体領域内に第２の第２導
   電型領域が形成されて成ることを特徴とする固体撮像素
   子。
2. 【請求項２】 上記縦方向に隣接する画素間の表面に第
   ３の第２導電型領域が形成されて成ることを特徴とする
   請求項１に記載の固体撮像素子。