JP2003318383A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2003318383A JP2003318383A JP2002116942A JP2002116942A JP2003318383A JP 2003318383 A JP2003318383 A JP 2003318383A JP 2002116942 A JP2002116942 A JP 2002116942A JP 2002116942 A JP2002116942 A JP 2002116942A JP 2003318383 A JP2003318383 A JP 2003318383A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- hole
- region
- solid
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 信号電荷の読み出し効率を向上するととも
に、電荷読み出しのための電圧を低くし、信号電荷読み
出し時のノイズを低減する。 【解決手段】 光電変換部４の信号電荷蓄積領域１４の
表面に転送電極２０をマスクとして、Ｐ＋型の不純物を
ドーピングすることにより第１正孔蓄積層１６１を形成
し、さらに、第１正孔蓄積層１６１を形成した後の信号
電荷蓄積領域１４の受光用表面に、側壁絶縁膜２６をマ
スクとして、第１正孔蓄積層１６１より深い位置までＰ
＋型の不純物をドーピングすることにより第２正孔蓄積
層を形成する。これにより、実質的な光の入射開口とな
る側壁絶縁膜２６で囲まれた領域と対応する正孔蓄積層
１６の厚さを厚くし、かつ正孔蓄積層１６の外周部分を
薄くした２段構造にした。
に、電荷読み出しのための電圧を低くし、信号電荷読み
出し時のノイズを低減する。 【解決手段】 光電変換部４の信号電荷蓄積領域１４の
表面に転送電極２０をマスクとして、Ｐ＋型の不純物を
ドーピングすることにより第１正孔蓄積層１６１を形成
し、さらに、第１正孔蓄積層１６１を形成した後の信号
電荷蓄積領域１４の受光用表面に、側壁絶縁膜２６をマ
スクとして、第１正孔蓄積層１６１より深い位置までＰ
＋型の不純物をドーピングすることにより第２正孔蓄積
層を形成する。これにより、実質的な光の入射開口とな
る側壁絶縁膜２６で囲まれた領域と対応する正孔蓄積層
１６の厚さを厚くし、かつ正孔蓄積層１６の外周部分を
薄くした２段構造にした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上にマ
トリクス状に配置された光電変換部および光電変換部の
信号電荷を転送する垂直転送部を備える固体撮像素子お
よびその製造方法に関し、特に光電変換部の表面に形成
される正孔蓄積層を改良した固体撮像素子およびその製
造方法に関するものである。
トリクス状に配置された光電変換部および光電変換部の
信号電荷を転送する垂直転送部を備える固体撮像素子お
よびその製造方法に関し、特に光電変換部の表面に形成
される正孔蓄積層を改良した固体撮像素子およびその製
造方法に関するものである。
【０００２】
【従来の技術】図５により固体撮像素子の基本構成につ
いて説明する。図５は固体撮像素子の１画素分の構造を
示す断面図である。この図５において、固体撮像素子５
０は、入射光量に応じた信号電荷を蓄積する光電変換部
５２と、この光電変換部５２から読み出された信号電荷
を垂直方向に転送する垂直転送部５４を備え、光電変換
部５２はＮ型シリコン基板５６上にマトリクス状に配列
されるものであり、垂直転送部５４は、マトリクスに配
列された光電変換部５２の各列ごとに隣接して配設され
る。
いて説明する。図５は固体撮像素子の１画素分の構造を
示す断面図である。この図５において、固体撮像素子５
０は、入射光量に応じた信号電荷を蓄積する光電変換部
５２と、この光電変換部５２から読み出された信号電荷
を垂直方向に転送する垂直転送部５４を備え、光電変換
部５２はＮ型シリコン基板５６上にマトリクス状に配列
されるものであり、垂直転送部５４は、マトリクスに配
列された光電変換部５２の各列ごとに隣接して配設され
る。
【０００３】Ｎ型シリコン基板５６の深部には、オーバ
フローバリアを形成するＰ型ウエル層５８が形成されて
おり、光電変換部５２は、Ｐ型ウエル層５８に形成され
たＮ型の信号電荷蓄積領域５２１および、この信号電荷
蓄積領域５２１の表面領域に形成されたＰ＋型の浅い正
孔蓄積層５２２によって構成されている。また、信号電
荷蓄積領域５２１および正孔蓄積層５２２の非電荷読出
し側にはＰ型のチャネルストップ領域６２が隣接して形
成されている。垂直転送部５４は、Ｐ型領域６０の表面
領域に形成されたＮ型の信号電荷転送領域５４１およ
び、この信号電荷転送領域５４１上にシリコン酸化膜か
らなる絶縁層（図示せず）を介して形成されたポリシリ
コンからなる転送電極５４２によって構成されている。
また、スミアを抑圧するために信号電荷転送領域５４１
の下方にＰ型領域５４３が形成されている。
フローバリアを形成するＰ型ウエル層５８が形成されて
おり、光電変換部５２は、Ｐ型ウエル層５８に形成され
たＮ型の信号電荷蓄積領域５２１および、この信号電荷
蓄積領域５２１の表面領域に形成されたＰ＋型の浅い正
孔蓄積層５２２によって構成されている。また、信号電
荷蓄積領域５２１および正孔蓄積層５２２の非電荷読出
し側にはＰ型のチャネルストップ領域６２が隣接して形
成されている。垂直転送部５４は、Ｐ型領域６０の表面
領域に形成されたＮ型の信号電荷転送領域５４１およ
び、この信号電荷転送領域５４１上にシリコン酸化膜か
らなる絶縁層（図示せず）を介して形成されたポリシリ
コンからなる転送電極５４２によって構成されている。
また、スミアを抑圧するために信号電荷転送領域５４１
の下方にＰ型領域５４３が形成されている。
【０００４】このような構造の固体撮像素子５０におい
て、光電変換部５２の信号電荷蓄積領域５２１の表面領
域に形成されるＰ＋型の正孔蓄積層５２２は、図６のよ
うに、転送電極５４２をマスクとするセルフアライメン
ト技術を用いて１回のドーピングにより形成される。
て、光電変換部５２の信号電荷蓄積領域５２１の表面領
域に形成されるＰ＋型の正孔蓄積層５２２は、図６のよ
うに、転送電極５４２をマスクとするセルフアライメン
ト技術を用いて１回のドーピングにより形成される。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な従来の固体撮像素子５０において、光電変換部５２か
ら信号電荷を読み出す場合は、図７（Ａ）に示す転送電
極５４２に印加される電圧を徐々に大きくしていくと、
光電変換部５２の信号電荷蓄積領域５２１に蓄積された
信号電荷は、図５の矢印Ａに示す経路で垂直転送部５４
の信号電荷転送領域５４１に転送される。この信号電荷
読み出し時における光電変換部５２及び垂直転送部５４
のポテンシャル分布を図７（Ｂ）に示す。この図７
（Ｂ）において、曲線７１は信号電荷読み出し時におけ
る初期状態のポテンシャルを示し、曲線７２は初期状態
より大きい電圧Ｖ１を転送電極５４２に印加した時の光
電変換部５２及び垂直転送部５４のポテンシャルを示
し、曲線７３は上記電圧Ｖ１より大きい電圧Ｖ３を転送
電極５４２に印加して信号電荷読み出しを可能にした時
のポテンシャルを示している。
な従来の固体撮像素子５０において、光電変換部５２か
ら信号電荷を読み出す場合は、図７（Ａ）に示す転送電
極５４２に印加される電圧を徐々に大きくしていくと、
光電変換部５２の信号電荷蓄積領域５２１に蓄積された
信号電荷は、図５の矢印Ａに示す経路で垂直転送部５４
の信号電荷転送領域５４１に転送される。この信号電荷
読み出し時における光電変換部５２及び垂直転送部５４
のポテンシャル分布を図７（Ｂ）に示す。この図７
（Ｂ）において、曲線７１は信号電荷読み出し時におけ
る初期状態のポテンシャルを示し、曲線７２は初期状態
より大きい電圧Ｖ１を転送電極５４２に印加した時の光
電変換部５２及び垂直転送部５４のポテンシャルを示
し、曲線７３は上記電圧Ｖ１より大きい電圧Ｖ３を転送
電極５４２に印加して信号電荷読み出しを可能にした時
のポテンシャルを示している。
【０００６】また、この図７（Ｂ）において、７４は初
期状態における光電変換部５２と垂直転送部５４との境
界領域の初期状態電位障壁を示し、７５は電圧Ｖ１を印
加した時の光電変換部５２と垂直転送部５４との境界領
域における電位障壁を示し、７６は信号電荷転送領域５
４１において、曲線７１で示すポテンシャルと電圧Ｖ１
を印加した時の曲線７２で示すポテンシャルとの最小ポ
テンシャル差を示し、７７は信号電荷転送領域５４１に
おいて、曲線７１で示すポテンシャルと電圧Ｖ３を印加
した時の曲線７３で示すポテンシャルとの最小ポテンシ
ャル差を示している。
期状態における光電変換部５２と垂直転送部５４との境
界領域の初期状態電位障壁を示し、７５は電圧Ｖ１を印
加した時の光電変換部５２と垂直転送部５４との境界領
域における電位障壁を示し、７６は信号電荷転送領域５
４１において、曲線７１で示すポテンシャルと電圧Ｖ１
を印加した時の曲線７２で示すポテンシャルとの最小ポ
テンシャル差を示し、７７は信号電荷転送領域５４１に
おいて、曲線７１で示すポテンシャルと電圧Ｖ３を印加
した時の曲線７３で示すポテンシャルとの最小ポテンシ
ャル差を示している。
【０００７】しかし、上記のような従来の固体撮像素子
５０では、Ｐ＋型正孔蓄積層５２２を１回のドーピング
により形成する方式を採っているため、このＰ＋型正孔
蓄積層５２２と信号電荷転送領域５４１との境界での電
界強度が急に変化し、その境界領域における初期状態電
位障壁７４及び電圧Ｖ１印加時の電位障壁７５が大きく
なる。その結果、電荷を完全に読み出し時には大きな電
圧Ｖ３を印加しなければ、信号電荷を読み出せないとい
う問題があった。また、信号電荷の読み出し側と逆の側
での光電変換部５２と垂直転送部５４との間の電界強度
も強いため、アバランシェブレークダウン等で電荷が発
生して、ノイズ等の原因になり易いという問題があっ
た。
５０では、Ｐ＋型正孔蓄積層５２２を１回のドーピング
により形成する方式を採っているため、このＰ＋型正孔
蓄積層５２２と信号電荷転送領域５４１との境界での電
界強度が急に変化し、その境界領域における初期状態電
位障壁７４及び電圧Ｖ１印加時の電位障壁７５が大きく
なる。その結果、電荷を完全に読み出し時には大きな電
圧Ｖ３を印加しなければ、信号電荷を読み出せないとい
う問題があった。また、信号電荷の読み出し側と逆の側
での光電変換部５２と垂直転送部５４との間の電界強度
も強いため、アバランシェブレークダウン等で電荷が発
生して、ノイズ等の原因になり易いという問題があっ
た。
【０００８】本発明は、上記のような従来の問題を解決
するためになされたもので、信号電荷の読み出し効率を
向上できるとともに、電荷読み出しのための電圧を低く
し、信号電荷読み出し時のノイズを低減できる固体撮像
素子およびその製造方法を提供することを目的とする。
するためになされたもので、信号電荷の読み出し効率を
向上できるとともに、電荷読み出しのための電圧を低く
し、信号電荷読み出し時のノイズを低減できる固体撮像
素子およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板上に光電変換部が形成されている
とともに前記光電変換部に蓄積された信号電荷を転送す
る電荷転送部を有し、かつ前記光電変換部の受光用表面
に正孔蓄積層を形成してなる固体撮像素子であって、前
記正孔蓄積層は、前記受光用表面に該受光用表面の全域
に亘り所定の深さに形成された第１正孔蓄積層と、前記
第１正孔蓄積層の表面領域を周囲から中央に向け縮小し
た所定面積の表面領域に前記第１正孔蓄積層を通して前
記光電変換部の内部に達する深さに形成された前記第１
正孔蓄積層より厚い層の第２正孔蓄積層とから構成され
ることを特徴とする。
するため、半導体基板上に光電変換部が形成されている
とともに前記光電変換部に蓄積された信号電荷を転送す
る電荷転送部を有し、かつ前記光電変換部の受光用表面
に正孔蓄積層を形成してなる固体撮像素子であって、前
記正孔蓄積層は、前記受光用表面に該受光用表面の全域
に亘り所定の深さに形成された第１正孔蓄積層と、前記
第１正孔蓄積層の表面領域を周囲から中央に向け縮小し
た所定面積の表面領域に前記第１正孔蓄積層を通して前
記光電変換部の内部に達する深さに形成された前記第１
正孔蓄積層より厚い層の第２正孔蓄積層とから構成され
ることを特徴とする。
【００１０】また、本発明は、半導体基板上に光電変換
部を形成するとともに前記光電変換部に蓄積された信号
電荷を転送する電荷転送部を形成してなる固体撮像素子
の製造方法であって、前記受光用表面に不純物をドーピ
ングして第１正孔蓄積層を該受光用表面の全域に亘り所
定の深さに形成する第１の工程と、前記第１正孔蓄積層
の表面領域に該表面領域を周囲から中央に向け縮小した
所定面積の不純物ドーピング領域を形成する第２の工程
と、前記不純物ドーピング領域に前記第１正孔蓄積層を
通して不純物をドーピングすることにより前記光電変換
部の内部に達する深さの第２正孔蓄積層を形成する第３
の工程とを備えることを特徴とする。
部を形成するとともに前記光電変換部に蓄積された信号
電荷を転送する電荷転送部を形成してなる固体撮像素子
の製造方法であって、前記受光用表面に不純物をドーピ
ングして第１正孔蓄積層を該受光用表面の全域に亘り所
定の深さに形成する第１の工程と、前記第１正孔蓄積層
の表面領域に該表面領域を周囲から中央に向け縮小した
所定面積の不純物ドーピング領域を形成する第２の工程
と、前記不純物ドーピング領域に前記第１正孔蓄積層を
通して不純物をドーピングすることにより前記光電変換
部の内部に達する深さの第２正孔蓄積層を形成する第３
の工程とを備えることを特徴とする。
【００１１】本発明の固体撮像素子では、光電変換部の
受光用表面に第１正孔蓄積層と、これより表面面積が小
さく、かつドーピング深さを大きくした第２正孔蓄積層
を２層に形成し、これにより、実質的な光の入射開口領
域と対応する正孔蓄積層の厚さを厚くし、かつ正孔蓄積
層の外周部分を薄くした２段構造にしたので、光電変換
部から垂直転送部に電荷を読み出す時に、正孔蓄積層と
垂直転送部との境界箇所での電界強度が緩やかに変化
し、光電変換部から垂直転送部へ電荷を効率よく転送で
きるとともに、電荷読み出しのための電圧を低くでき、
かつ信号電荷読み出し時のノイズを低減できる。
受光用表面に第１正孔蓄積層と、これより表面面積が小
さく、かつドーピング深さを大きくした第２正孔蓄積層
を２層に形成し、これにより、実質的な光の入射開口領
域と対応する正孔蓄積層の厚さを厚くし、かつ正孔蓄積
層の外周部分を薄くした２段構造にしたので、光電変換
部から垂直転送部に電荷を読み出す時に、正孔蓄積層と
垂直転送部との境界箇所での電界強度が緩やかに変化
し、光電変換部から垂直転送部へ電荷を効率よく転送で
きるとともに、電荷読み出しのための電圧を低くでき、
かつ信号電荷読み出し時のノイズを低減できる。
【００１２】本発明にかかる固体撮像素子の製造方法で
は、第１の工程で受光用表面に不純物をドーピングして
第１正孔蓄積層を形成し、第２の工程で第１正孔蓄積層
の表面領域に該表面領域を周囲から中央に向け縮小した
所定面積の不純物ドーピング領域を形成し、第３の工程
で不純物ドーピング領域に第１正孔蓄積層を通して光電
変換部の内部に達する深さまで不純物をドーピングする
ことにより第２正孔蓄積層を形成し、これにより、実質
的な光の入射開口領域と対応する正孔蓄積層の厚さを厚
くし、かつ正孔蓄積層の外周部分を薄くした２段構造に
したので、光電変換部から垂直転送部に電荷を読み出す
時に、正孔蓄積層と垂直転送部との境界箇所での電界強
度が緩やかに変化し、光電変換部から垂直転送部へ電荷
を効率よく転送できるとともに、電荷読み出しのための
電圧を低くでき、かつ信号電荷読み出し時のノイズを低
減できる。
は、第１の工程で受光用表面に不純物をドーピングして
第１正孔蓄積層を形成し、第２の工程で第１正孔蓄積層
の表面領域に該表面領域を周囲から中央に向け縮小した
所定面積の不純物ドーピング領域を形成し、第３の工程
で不純物ドーピング領域に第１正孔蓄積層を通して光電
変換部の内部に達する深さまで不純物をドーピングする
ことにより第２正孔蓄積層を形成し、これにより、実質
的な光の入射開口領域と対応する正孔蓄積層の厚さを厚
くし、かつ正孔蓄積層の外周部分を薄くした２段構造に
したので、光電変換部から垂直転送部に電荷を読み出す
時に、正孔蓄積層と垂直転送部との境界箇所での電界強
度が緩やかに変化し、光電変換部から垂直転送部へ電荷
を効率よく転送できるとともに、電荷読み出しのための
電圧を低くでき、かつ信号電荷読み出し時のノイズを低
減できる。
【００１３】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による固体撮
像素子の一例を示す一部の概略平面図、図２は図１のＡ
−Ａ線に沿う断面図、図３は本発明による固体撮像素子
への正孔蓄積層の製造工程を示す説明図、図４は本発明
による固体撮像素子の信号電荷読み出し時のポテンシャ
ル分布を示す図である。
て図面を参照して説明する。図１は本発明による固体撮
像素子の一例を示す一部の概略平面図、図２は図１のＡ
−Ａ線に沿う断面図、図３は本発明による固体撮像素子
への正孔蓄積層の製造工程を示す説明図、図４は本発明
による固体撮像素子の信号電荷読み出し時のポテンシャ
ル分布を示す図である。
【００１４】この実施の形態に示す固体撮像素子２は、
図１及び図２に示したように、入射光量に応じた信号電
荷を蓄積する光電変換部４と、この光電変換部４から読
み出された信号電荷を垂直方向に転送する垂直転送部６
を備え、光電変換部４はＮ型シリコン基板８上に垂直及
び水平方向にマトリクス状に配列され、垂直転送部６
は、マトリクス状に配列された光電変換部４の各列ごと
に隣接して配設される。
図１及び図２に示したように、入射光量に応じた信号電
荷を蓄積する光電変換部４と、この光電変換部４から読
み出された信号電荷を垂直方向に転送する垂直転送部６
を備え、光電変換部４はＮ型シリコン基板８上に垂直及
び水平方向にマトリクス状に配列され、垂直転送部６
は、マトリクス状に配列された光電変換部４の各列ごと
に隣接して配設される。
【００１５】シリコン基板８の深部には、オーバフロー
バリアを形成するＰ−型ウエル層１０が形成されてお
り、光電変換部４は、Ｐ−型ウエル層１０上に形成され
たＮ型の信号電荷蓄積領域１４および、この信号電荷蓄
積領域１４の受光用表面に形成されたＰ＋型の正孔蓄積
層１６によって構成されている。この正孔蓄積層１６
は、信号電荷蓄積領域１４の表面近くで発生し、雑音源
となる暗電流を抑制するもので、信号電荷蓄積領域１４
の受光用表面に対して形成される表面積およびドーピン
グ深さの異なるＰ＋型の第１正孔蓄積層１６１とＰ＋型
の第２正孔蓄積層１６２との２段構造で構成されてい
る。
バリアを形成するＰ−型ウエル層１０が形成されてお
り、光電変換部４は、Ｐ−型ウエル層１０上に形成され
たＮ型の信号電荷蓄積領域１４および、この信号電荷蓄
積領域１４の受光用表面に形成されたＰ＋型の正孔蓄積
層１６によって構成されている。この正孔蓄積層１６
は、信号電荷蓄積領域１４の表面近くで発生し、雑音源
となる暗電流を抑制するもので、信号電荷蓄積領域１４
の受光用表面に対して形成される表面積およびドーピン
グ深さの異なるＰ＋型の第１正孔蓄積層１６１とＰ＋型
の第２正孔蓄積層１６２との２段構造で構成されてい
る。
【００１６】また、垂直転送部６は、Ｐ−型ウエル層１
０の上層に形成されたＮ型の信号電荷転送領域１８およ
び、この信号電荷転送領域１８上にシリコン酸化膜から
なる絶縁層３０を介して形成されたポリシリコン等から
なる転送電極２０によって構成されている。また、スミ
アを抑圧するために信号電荷転送領域１８の下方にＰ型
領域２２が形成されている。また、垂直転送部６と反対
側の非読み出し箇所である光電変換部４の側部にはＰ型
のチャネルストップ領域２４が隣接して形成されてい
る。また、図１及び図２に示すように、信号電荷蓄積領
域１４の受光領域を除く受光用表面の周囲は、電荷転送
部６の転送電極２０により包囲された構造になってお
り、この転送電極２０の内側壁部には、第１正孔蓄積層
１６１の表面領域を周囲から中央に向け縮小するように
して、第１正孔蓄積層１６１の表面領域より小さい所定
面積の表面領域を設定する側壁絶縁膜２６が設けられて
いる。
０の上層に形成されたＮ型の信号電荷転送領域１８およ
び、この信号電荷転送領域１８上にシリコン酸化膜から
なる絶縁層３０を介して形成されたポリシリコン等から
なる転送電極２０によって構成されている。また、スミ
アを抑圧するために信号電荷転送領域１８の下方にＰ型
領域２２が形成されている。また、垂直転送部６と反対
側の非読み出し箇所である光電変換部４の側部にはＰ型
のチャネルストップ領域２４が隣接して形成されてい
る。また、図１及び図２に示すように、信号電荷蓄積領
域１４の受光領域を除く受光用表面の周囲は、電荷転送
部６の転送電極２０により包囲された構造になってお
り、この転送電極２０の内側壁部には、第１正孔蓄積層
１６１の表面領域を周囲から中央に向け縮小するように
して、第１正孔蓄積層１６１の表面領域より小さい所定
面積の表面領域を設定する側壁絶縁膜２６が設けられて
いる。
【００１７】次に、図１及び図２と図３を参照して、本
実施の形態における固体撮像素子の製造方法について説
明する。図１および図２に示すように、まず、Ｎ型（第
１導電型）のシリコン基板８にＰ−型（第２導電型）の
ウエル層１０を形成する。次に、撮像領域に対応してＰ
−型のウエル層１０の上層に光電変換部４を構成するＮ
＋型の信号電荷蓄積領域１４を形成する。これらはイオ
ン注入等の処理をシリコン基板８に順次施すことにより
形成される。なお、信号電荷蓄積領域１４の受光用表面
に形成される正孔蓄積層１６は、電荷転送部６が形成さ
れた後に、その転送電極２０及び側壁絶縁膜２６を利用
して形成される。また、Ｐ−型のウエル層１０はＮ＋型
の信号電荷蓄積領域１４と共にＮ型のシリコン基板８方
向にＮＰＮ構造を作り、このＮＰＮ構造は、光電変換部
４が強い光で過剰に発生した信号電荷が一定のポテンシ
ャルを超えると、シリコン基板８側に排出する縦型オー
バフロードレイン構造を構成している。
実施の形態における固体撮像素子の製造方法について説
明する。図１および図２に示すように、まず、Ｎ型（第
１導電型）のシリコン基板８にＰ−型（第２導電型）の
ウエル層１０を形成する。次に、撮像領域に対応してＰ
−型のウエル層１０の上層に光電変換部４を構成するＮ
＋型の信号電荷蓄積領域１４を形成する。これらはイオ
ン注入等の処理をシリコン基板８に順次施すことにより
形成される。なお、信号電荷蓄積領域１４の受光用表面
に形成される正孔蓄積層１６は、電荷転送部６が形成さ
れた後に、その転送電極２０及び側壁絶縁膜２６を利用
して形成される。また、Ｐ−型のウエル層１０はＮ＋型
の信号電荷蓄積領域１４と共にＮ型のシリコン基板８方
向にＮＰＮ構造を作り、このＮＰＮ構造は、光電変換部
４が強い光で過剰に発生した信号電荷が一定のポテンシ
ャルを超えると、シリコン基板８側に排出する縦型オー
バフロードレイン構造を構成している。
【００１８】前記ウエル層１０の上層において、光電変
換部４を構成する信号電荷蓄積領域１４の図中左側に設
けられた電荷読み出し用領域２８の外側には、例えばＣ
ＣＤ構造の垂直転送部６を構成するＮ型の信号電荷転送
領域１８を形成する。また、信号電荷転送領域１８の下
方には、スミアを抑制するために、Ｐ型領域２２を形成
する。これらはイオン注入等の処理をシリコン基板に順
次施すことにより形成される。さらに、光電変換部４を
構成する信号電荷蓄積領域１４の図中右側に隣接してＰ
＋型の画素間チャネルストップ領域２４を形成する。こ
れもイオン注入等の処理をシリコン基板８に順次施すこ
とにより形成される。また、シリコン基板８の表面上に
は、垂直転送部６を構成するポリシリコン等からなる転
送電極２０が絶縁膜３０を介して設けられる。
換部４を構成する信号電荷蓄積領域１４の図中左側に設
けられた電荷読み出し用領域２８の外側には、例えばＣ
ＣＤ構造の垂直転送部６を構成するＮ型の信号電荷転送
領域１８を形成する。また、信号電荷転送領域１８の下
方には、スミアを抑制するために、Ｐ型領域２２を形成
する。これらはイオン注入等の処理をシリコン基板に順
次施すことにより形成される。さらに、光電変換部４を
構成する信号電荷蓄積領域１４の図中右側に隣接してＰ
＋型の画素間チャネルストップ領域２４を形成する。こ
れもイオン注入等の処理をシリコン基板８に順次施すこ
とにより形成される。また、シリコン基板８の表面上に
は、垂直転送部６を構成するポリシリコン等からなる転
送電極２０が絶縁膜３０を介して設けられる。
【００１９】次に、信号電荷蓄積領域１４の受光用表面
に正孔蓄積層１６を形成する場合について、図３を参照
して説明する。まず、図３（Ａ）に示すように、信号電
荷蓄積領域１４の受光用表面の周囲を取り囲むように設
けられた転送電極２０をマスクとするセルフアライメン
ト方式を利用して、Ｐ＋型の不純物（ドーパント）４２
を信号電荷蓄積領域１４の受光用表面にレーザドーピン
グ法等によりドーピングして、第１正孔蓄積層１６１を
受光用表面の表面側に浅く形成する。
に正孔蓄積層１６を形成する場合について、図３を参照
して説明する。まず、図３（Ａ）に示すように、信号電
荷蓄積領域１４の受光用表面の周囲を取り囲むように設
けられた転送電極２０をマスクとするセルフアライメン
ト方式を利用して、Ｐ＋型の不純物（ドーパント）４２
を信号電荷蓄積領域１４の受光用表面にレーザドーピン
グ法等によりドーピングして、第１正孔蓄積層１６１を
受光用表面の表面側に浅く形成する。
【００２０】次に、図３（Ｂ）に示すように、第１正孔
蓄積層１６１を形成した後の信号電荷蓄積領域１４の受
光用表面及び転送電極２０を含むシリコン基板の全表面
に、シリコン窒化物またはポリシリコン、シリコン酸化
物等からなる薄膜４４をＣＶＤ法等により形成する。し
かる後、薄膜４４を形成したシリコン基板表面全体を、
例えばドライエッチング法などによりエッチバックし
て、図３（Ｃ）に示すように、転送電極２０の内側壁部
に側壁絶縁膜２６を形成する。この側壁絶縁膜２６は、
第１正孔蓄積層１６１の表面領域を周囲から中央に向け
縮小するように設定するものであり、後述する第２正孔
蓄積層１６２を形成する時の受光用表面へのドーピング
範囲を決定する。次に、図３（Ｄ）に示すように、転送
電極２０の内側壁部に形成した側壁絶縁膜２６をマスク
とするセルフアライメント方式を利用して、Ｐ＋型の不
純物（ドーパント）４６を側壁絶縁膜２６で囲まれた信
号電荷蓄積領域１４の受光用表面にレーザドーピング法
等により第１正孔蓄積層１６１より深くドーピングし
て、第２正孔蓄積層１６２を形成する。
蓄積層１６１を形成した後の信号電荷蓄積領域１４の受
光用表面及び転送電極２０を含むシリコン基板の全表面
に、シリコン窒化物またはポリシリコン、シリコン酸化
物等からなる薄膜４４をＣＶＤ法等により形成する。し
かる後、薄膜４４を形成したシリコン基板表面全体を、
例えばドライエッチング法などによりエッチバックし
て、図３（Ｃ）に示すように、転送電極２０の内側壁部
に側壁絶縁膜２６を形成する。この側壁絶縁膜２６は、
第１正孔蓄積層１６１の表面領域を周囲から中央に向け
縮小するように設定するものであり、後述する第２正孔
蓄積層１６２を形成する時の受光用表面へのドーピング
範囲を決定する。次に、図３（Ｄ）に示すように、転送
電極２０の内側壁部に形成した側壁絶縁膜２６をマスク
とするセルフアライメント方式を利用して、Ｐ＋型の不
純物（ドーパント）４６を側壁絶縁膜２６で囲まれた信
号電荷蓄積領域１４の受光用表面にレーザドーピング法
等により第１正孔蓄積層１６１より深くドーピングし
て、第２正孔蓄積層１６２を形成する。
【００２１】なお、このような固体撮像素子２の上面に
は、図示省略したが、パッシベーション膜、平坦化膜、
カラーフィルタ、マイクロレンズ等が配置され、光電変
換部４の光の入射を制御するようになっている。
は、図示省略したが、パッシベーション膜、平坦化膜、
カラーフィルタ、マイクロレンズ等が配置され、光電変
換部４の光の入射を制御するようになっている。
【００２２】このように構成された本実施の形態に示す
固体撮像素子２において、光電変換部４から信号電荷を
読み出すに際し、転送電極２０に電圧が印加されると、
光電変換部４の信号電荷蓄積領域１４に蓄積された信号
電荷は、図１の電荷読み出し用領域２８を通して垂直転
送部６の信号電荷転送領域１８に転送される。ここで、
信号電荷蓄積領域１４の受光用表面には、図４（Ａ）に
示すように、第１正孔蓄積層１６１と、この第１正孔蓄
積層１６１の表面面積より小さい第２正孔蓄積層１６２
とが２層化して形成されることにより、正孔蓄積層１６
全体の外周部分が外方に行くにつれ厚さが薄くなる２段
構造になる。このため、信号電荷読み出し時において、
転送電極２０に印加される電圧を初期状態から増大方向
へ順に変化した時の光電変換部４及び垂直転送部６のポ
テンシャル分布は図４（Ｂ）に示すようになる。
固体撮像素子２において、光電変換部４から信号電荷を
読み出すに際し、転送電極２０に電圧が印加されると、
光電変換部４の信号電荷蓄積領域１４に蓄積された信号
電荷は、図１の電荷読み出し用領域２８を通して垂直転
送部６の信号電荷転送領域１８に転送される。ここで、
信号電荷蓄積領域１４の受光用表面には、図４（Ａ）に
示すように、第１正孔蓄積層１６１と、この第１正孔蓄
積層１６１の表面面積より小さい第２正孔蓄積層１６２
とが２層化して形成されることにより、正孔蓄積層１６
全体の外周部分が外方に行くにつれ厚さが薄くなる２段
構造になる。このため、信号電荷読み出し時において、
転送電極２０に印加される電圧を初期状態から増大方向
へ順に変化した時の光電変換部４及び垂直転送部６のポ
テンシャル分布は図４（Ｂ）に示すようになる。
【００２３】すなわち、図４（Ｂ）において、曲線４１
は信号電荷読み出し時の初期状態における光電変換部４
及び垂直転送部６のポテンシャルを示し、曲線４２は初
期状態より大きい電圧Ｖ１を転送電極２０に印加した時
の光電変換部４及び垂直転送部６のポテンシャルを示
し、曲線４３は上記電圧Ｖ１より大きい電圧Ｖ２（Ｖ２
＜Ｖ３）を転送電極２０に印加して信号電荷読み出しを
可能にした時のポテンシャルを示している。また、この
図４（Ｂ）において、４４は初期状態における光電変換
部４と垂直転送部６との境界領域の初期状態電位障壁を
示し、４５は電圧Ｖ１を印加した時の光電変換部４と垂
直転送部６との境界領域における電位障壁を示し、４６
は信号電荷転送領域１４において、曲線４１で示すポテ
ンシャルと電圧Ｖ１を印加した時の曲線４２で示すポテ
ンシャルとの最小ポテンシャル差を示し、４７は信号電
荷転送領域１４において、曲線４１で示すポテンシャル
と電圧Ｖ２を印加した時の曲線４３で示すポテンシャル
との最小ポテンシャル差を示している。
は信号電荷読み出し時の初期状態における光電変換部４
及び垂直転送部６のポテンシャルを示し、曲線４２は初
期状態より大きい電圧Ｖ１を転送電極２０に印加した時
の光電変換部４及び垂直転送部６のポテンシャルを示
し、曲線４３は上記電圧Ｖ１より大きい電圧Ｖ２（Ｖ２
＜Ｖ３）を転送電極２０に印加して信号電荷読み出しを
可能にした時のポテンシャルを示している。また、この
図４（Ｂ）において、４４は初期状態における光電変換
部４と垂直転送部６との境界領域の初期状態電位障壁を
示し、４５は電圧Ｖ１を印加した時の光電変換部４と垂
直転送部６との境界領域における電位障壁を示し、４６
は信号電荷転送領域１４において、曲線４１で示すポテ
ンシャルと電圧Ｖ１を印加した時の曲線４２で示すポテ
ンシャルとの最小ポテンシャル差を示し、４７は信号電
荷転送領域１４において、曲線４１で示すポテンシャル
と電圧Ｖ２を印加した時の曲線４３で示すポテンシャル
との最小ポテンシャル差を示している。
【００２４】この図４（Ｂ）から明らかなように、図７
（Ｂ）に示す従来のポテンシャル分布図と比較すると、
本実施の形態において、電圧Ｖ１を印加した時の光電変
換部４と垂直転送部６との境界領域における電位障壁４
５は図７（Ｂ）に示す従来の電位障壁７５より低くする
ことができる。また、本実施の形態の曲線４１で示すポ
テンシャルと電圧Ｖ２を印加した時の曲線４３で示すポ
テンシャルの最小ポテンシャル差４７と、これに対応す
る従来の最小ポテンシャル差７７とを比較した場合、本
実施の形態に示す最小ポテンシャル差４７の方が小さな
る。したがって、本実施の形態においては、電荷を完全
に読み出すのに必要な電圧Ｖ２を従来の電圧Ｖ３より低
くすることができる。また、読み出し側と反対側の障壁
から、電荷転送部のポテンシャルの最も低い側までの電
界強度の変化は、従来例が急激に変化しているのに対
し、本実施の形態においては緩やかに変化しているのが
分かる。これにより本実施の形態における固体撮像素子
の方がアバランシェブレークダウン等で電荷が発生し
て、ノイズ等の原因になる確率を低くすることができ
る。
（Ｂ）に示す従来のポテンシャル分布図と比較すると、
本実施の形態において、電圧Ｖ１を印加した時の光電変
換部４と垂直転送部６との境界領域における電位障壁４
５は図７（Ｂ）に示す従来の電位障壁７５より低くする
ことができる。また、本実施の形態の曲線４１で示すポ
テンシャルと電圧Ｖ２を印加した時の曲線４３で示すポ
テンシャルの最小ポテンシャル差４７と、これに対応す
る従来の最小ポテンシャル差７７とを比較した場合、本
実施の形態に示す最小ポテンシャル差４７の方が小さな
る。したがって、本実施の形態においては、電荷を完全
に読み出すのに必要な電圧Ｖ２を従来の電圧Ｖ３より低
くすることができる。また、読み出し側と反対側の障壁
から、電荷転送部のポテンシャルの最も低い側までの電
界強度の変化は、従来例が急激に変化しているのに対
し、本実施の形態においては緩やかに変化しているのが
分かる。これにより本実施の形態における固体撮像素子
の方がアバランシェブレークダウン等で電荷が発生し
て、ノイズ等の原因になる確率を低くすることができ
る。
【００２５】したがって、この実施の形態による固体撮
像素子によれば、光電変換部４の信号電荷蓄積領域１４
の表面に転送電極２０をマスクとして、Ｐ＋型の不純物
をドーピングすることにより第１正孔蓄積層１６１を形
成し、さらに、第１正孔蓄積層１６１を形成した後の信
号電荷蓄積領域１４の受光用表面に、側壁絶縁膜２６を
マスクとして、第１正孔蓄積層１６１より深い位置まで
Ｐ＋型の不純物をドーピングすることにより第２正孔蓄
積層を形成し、これにより、実質的な光の入射開口とな
る側壁絶縁膜２６で囲まれた領域と対応する正孔蓄積層
１６の厚さを厚くし、かつ正孔蓄積層１６の外周部分を
薄くした２段構造にしたので、光電変換部４から垂直転
送部６に電荷を読み出す時に、正孔蓄積層１６と垂直転
送部６との境界箇所での電界強度が緩やか変化され、こ
れにより、光電変換部４から垂直転送部６へ電荷を効率
よく転送できる。また、光電変換部４と垂直転送部６と
の境界領域における電位障壁を低くできるため、電荷読
み出しのための電圧を低くでき、しかも、信号電荷読み
出し時のノイズを低減できる。
像素子によれば、光電変換部４の信号電荷蓄積領域１４
の表面に転送電極２０をマスクとして、Ｐ＋型の不純物
をドーピングすることにより第１正孔蓄積層１６１を形
成し、さらに、第１正孔蓄積層１６１を形成した後の信
号電荷蓄積領域１４の受光用表面に、側壁絶縁膜２６を
マスクとして、第１正孔蓄積層１６１より深い位置まで
Ｐ＋型の不純物をドーピングすることにより第２正孔蓄
積層を形成し、これにより、実質的な光の入射開口とな
る側壁絶縁膜２６で囲まれた領域と対応する正孔蓄積層
１６の厚さを厚くし、かつ正孔蓄積層１６の外周部分を
薄くした２段構造にしたので、光電変換部４から垂直転
送部６に電荷を読み出す時に、正孔蓄積層１６と垂直転
送部６との境界箇所での電界強度が緩やか変化され、こ
れにより、光電変換部４から垂直転送部６へ電荷を効率
よく転送できる。また、光電変換部４と垂直転送部６と
の境界領域における電位障壁を低くできるため、電荷読
み出しのための電圧を低くでき、しかも、信号電荷読み
出し時のノイズを低減できる。
【００２６】また、この実施の形態によれば、第１正孔
蓄積層１６１は転送電極２０をマスクとして、セルフア
ライメント方式で光電変換部４の表面に形成され、さら
に、第２正孔蓄積層１６２は側壁絶縁膜２６をマスクと
して、セルフアライメント方式で光電変換部４の表面に
形成される構成になっているため、マスク合わせなしで
第１正孔蓄積層１６１及び第２正孔蓄積層１６２を光電
変換部４の表面に正確に形成するとこができる。
蓄積層１６１は転送電極２０をマスクとして、セルフア
ライメント方式で光電変換部４の表面に形成され、さら
に、第２正孔蓄積層１６２は側壁絶縁膜２６をマスクと
して、セルフアライメント方式で光電変換部４の表面に
形成される構成になっているため、マスク合わせなしで
第１正孔蓄積層１６１及び第２正孔蓄積層１６２を光電
変換部４の表面に正確に形成するとこができる。
【００２７】なお、本実施の形態例では、第２正孔蓄積
層１６２を光電変換部４の表面に形成する場合、転送電
極２０の内側壁部に側壁絶縁膜２６を形成し、この側壁
絶縁膜２６をマスクとして用いる場合について説明した
が、本発明はこれに限らず、例えば、レジストにより光
電変換部４の表面に転送電極２０の内側より狭くパター
ニングして、第２正孔蓄積層１６２を形成するようにし
てもよい。また、本実施の形態例では、光電変換部４は
マトリクス状に配列されているとしたが、光電変換部４
が一列に配列されたリニアイメージセンサーなどにも本
発明は効果的に適用することができる。
層１６２を光電変換部４の表面に形成する場合、転送電
極２０の内側壁部に側壁絶縁膜２６を形成し、この側壁
絶縁膜２６をマスクとして用いる場合について説明した
が、本発明はこれに限らず、例えば、レジストにより光
電変換部４の表面に転送電極２０の内側より狭くパター
ニングして、第２正孔蓄積層１６２を形成するようにし
てもよい。また、本実施の形態例では、光電変換部４は
マトリクス状に配列されているとしたが、光電変換部４
が一列に配列されたリニアイメージセンサーなどにも本
発明は効果的に適用することができる。
【００２８】
【発明の効果】以上説明したように本発明の固体撮像素
子及びその製造方法によれば、光電変換部の受光用表面
に第１正孔蓄積層と、これより表面面積の小さく、かつ
ドーピング深さを大きくした第２正孔蓄積層を２層に形
成し、これにより、実質的な光の入射開口領域と対応す
る正孔蓄積層の厚さを厚くし、かつ正孔蓄積層の外周部
分を薄くした２段構造にしたので、光電変換部から垂直
転送部に電荷を読み出す時に、正孔蓄積層と垂直転送部
との境界箇所での電界強度が緩やかに変化し、光電変換
部から垂直転送部へ電荷を効率よく転送できる。また、
本発明によれば、光電変換部と垂直転送部との境界領域
における電位障壁を低くできるため、電荷読み出しのた
めの電圧を低くでき、しかも、信号電荷読み出し時のノ
イズを低減できる。
子及びその製造方法によれば、光電変換部の受光用表面
に第１正孔蓄積層と、これより表面面積の小さく、かつ
ドーピング深さを大きくした第２正孔蓄積層を２層に形
成し、これにより、実質的な光の入射開口領域と対応す
る正孔蓄積層の厚さを厚くし、かつ正孔蓄積層の外周部
分を薄くした２段構造にしたので、光電変換部から垂直
転送部に電荷を読み出す時に、正孔蓄積層と垂直転送部
との境界箇所での電界強度が緩やかに変化し、光電変換
部から垂直転送部へ電荷を効率よく転送できる。また、
本発明によれば、光電変換部と垂直転送部との境界領域
における電位障壁を低くできるため、電荷読み出しのた
めの電圧を低くでき、しかも、信号電荷読み出し時のノ
イズを低減できる。
【図１】本発明による固体撮像素子の一例を示す一部の
概略平面図である。
概略平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本発明による固体撮像素子への正孔蓄積層の製
造工程を示す説明図である。
造工程を示す説明図である。
【図４】本発明による固体撮像素子の信号電荷読み出し
時のポテンシャル分布を示す図である。
時のポテンシャル分布を示す図である。
【図５】固体撮像素子の１画素分の構造を示す断面図で
ある。
ある。
【図６】従来における固体撮像素子の光電変換部の表面
に正孔蓄積層を形成した場合の一部の断面図である。
に正孔蓄積層を形成した場合の一部の断面図である。
【図７】従来における固体撮像素子の信号電荷読み出し
時のポテンシャル分布を示す図である。
時のポテンシャル分布を示す図である。
２……固体撮像素子、４……光電変換部、６……垂直電
荷部、８……シリコン基板、１０……Ｐ−型ウエル層、
１４……信号電荷蓄積領域、１６……正孔蓄積層、１６
１……第１正孔蓄積層、１６２……第２正孔蓄積層、１
８……信号電荷転送領域、２０……転送電極、２２……
Ｐ型領域、２４……チャネルストップ領域、２６……側
壁絶縁膜、２８……電荷読み出し用領域、３０……絶縁
膜。
荷部、８……シリコン基板、１０……Ｐ−型ウエル層、
１４……信号電荷蓄積領域、１６……正孔蓄積層、１６
１……第１正孔蓄積層、１６２……第２正孔蓄積層、１
８……信号電荷転送領域、２０……転送電極、２２……
Ｐ型領域、２４……チャネルストップ領域、２６……側
壁絶縁膜、２８……電荷読み出し用領域、３０……絶縁
膜。
フロントページの続き
Ｆターム(参考） 4M118 AA01 AA05 AB01 BA13 CA04
CB13 DA23 EA01 EA07 FA06
FA13 FA26
5F049 MA02 MB03 NA01 NA04 NB05
PA10 QA03 QA14 RA03 RA08
SS03
Claims (8)
- 【請求項１】 半導体基板上に光電変換部が形成されて
いるとともに前記光電変換部に蓄積された信号電荷を転
送する電荷転送部を有し、かつ前記光電変換部の受光用
表面に正孔蓄積層を形成してなる固体撮像素子であっ
て、 前記正孔蓄積層は、前記受光用表面に該受光用表面の全
域に亘り所定の深さに形成された第１正孔蓄積層と、前
記第１正孔蓄積層の表面領域を周囲から中央に向け縮小
した所定面積の表面領域に前記第１正孔蓄積層を通して
前記光電変換部の内部に達する深さに形成された前記第
１正孔蓄積層より厚い層の第２正孔蓄積層とから構成さ
れる、ことを特徴とする固体撮像素子。 - 【請求項２】 前記光電変換部は、第１導電型の前記半
導体基板上に形成された第２導電型の信号電荷蓄積領域
を有し、前記第１及び第２正孔蓄積層は前記信号電荷蓄
積領域の表面に形成され、かつ第１及び第２正孔蓄積層
は第１導電型であることを特徴とする請求項１記載の固
体撮像素子。 - 【請求項３】 前記電荷転送部の転送電極は前記受光表
面の周囲を取り囲むように配置され、この転送電極の内
側壁部には、前記第１正孔蓄積層の表面領域を周囲から
中央に向け縮小した所定の表面領域を設定する側壁絶縁
膜が形成されていることを特徴とする請求項１記載の固
体撮像素子。 - 【請求項４】 半導体基板上に光電変換部を形成すると
ともに前記光電変換部に蓄積された信号電荷を転送する
電荷転送部を形成してなる固体撮像素子の製造方法であ
って、 前記受光用表面に不純物をドーピングして第１正孔蓄積
層を該受光用表面の全域に亘り所定の厚さに形成する第
１の工程と、 前記第１正孔蓄積層の表面領域に該表面領域を周囲から
中央に向け縮小した所定面積の不純物ドーピング領域を
形成する第２の工程と、 前記不純物ドーピング領域に前記第１正孔蓄積層を通し
て不純物をドーピングすることにより前記光電変換部の
内部に達する第２正孔蓄積層を形成する第３の工程とを
備える、 ことを特徴とする固体撮像素子の製造方法。 - 【請求項５】 前記第１の工程において、前記受光用表
面の受光領域を除くように設けられた前記電荷転送部の
転送電極をマスクとして、不純物がドーピングされるよ
うにしたことを特徴とする請求項４記載の固体撮像素子
の製造方法。 - 【請求項６】 前記半導体基板の表面全域に絶縁膜を形
成し、この絶縁膜をエッチングにより、前記受光用表面
の周囲を囲むように設けられた前記電荷転送部の転送電
極の側壁部のみを残して側壁絶縁膜を形成し、この側壁
絶縁膜をマスクとして前記第２正孔蓄積層を形成するた
めの不純物ドーピング領域を形成するようにしたことを
特徴とする請求項４記載の固体撮像素子の製造方法。 - 【請求項７】 前記光電変換部の信号電荷蓄積領域が第
２導電型のとき、前記第１及び第２正孔蓄積層は第１導
電型であることを特徴とする請求項４記載の固体撮像素
子の製造方法。 - 【請求項８】 前記側壁絶縁膜は、シリコン窒化物、ポ
リシリコンまたはシリコン酸化物であることを特徴とす
る請求項４記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116942A JP2003318383A (ja) | 2002-04-19 | 2002-04-19 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116942A JP2003318383A (ja) | 2002-04-19 | 2002-04-19 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318383A true JP2003318383A (ja) | 2003-11-07 |
| JP2003318383A5 JP2003318383A5 (ja) | 2005-09-08 |
Family
ID=29534304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116942A Pending JP2003318383A (ja) | 2002-04-19 | 2002-04-19 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318383A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| CN101853867A (zh) * | 2009-03-31 | 2010-10-06 | 索尼公司 | 固态成像装置及其制造方法和电子设备 |
| US8785991B2 (en) | 2008-07-02 | 2014-07-22 | Sony Corporation | Solid state imaging device, method for producing the same, and electronic apparatus |
| JP2015536569A (ja) * | 2012-11-16 | 2015-12-21 | エスアールアイ インターナショナルＳＲＩ Ｉｎｔｅｒｎａｔｉｏｎａｌ | Ｃｍｏｓマルチピンド（ｍｐ）ピクセル |
| WO2021241062A1 (ja) * | 2020-05-26 | 2021-12-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
-
2002
- 2002-04-19 JP JP2002116942A patent/JP2003318383A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| US8785991B2 (en) | 2008-07-02 | 2014-07-22 | Sony Corporation | Solid state imaging device, method for producing the same, and electronic apparatus |
| CN101853867A (zh) * | 2009-03-31 | 2010-10-06 | 索尼公司 | 固态成像装置及其制造方法和电子设备 |
| JP2015536569A (ja) * | 2012-11-16 | 2015-12-21 | エスアールアイ インターナショナルＳＲＩ Ｉｎｔｅｒｎａｔｉｏｎａｌ | Ｃｍｏｓマルチピンド（ｍｐ）ピクセル |
| WO2021241062A1 (ja) * | 2020-05-26 | 2021-12-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100676284B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US8605183B2 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| US8541825B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US20080191302A1 (en) | Solid-state image pickup device and method for producing the same | |
| TWI830988B (zh) | 影像感測器及其形成方法及製造用於影像感測器之電晶體之方法 | |
| JPH1070263A (ja) | 固体撮像素子 | |
| CN109411490B (zh) | 用于减少暗电流的凸起电极 | |
| JP5891624B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、および電子機器 | |
| US20230207587A1 (en) | Transistors having increased effective channel width | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| EP1681721A2 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
| KR20050109050A (ko) | 고체 촬상 장치 | |
| WO2013146037A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
| JP2003318383A (ja) | 固体撮像素子およびその製造方法 | |
| JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100869744B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20060108017A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| JPH06224403A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |