科学撮像装置(scientific imager)において使用され、普及しているCMOSピクセルは、いわゆる5T(すなわち、5トランジスタ)ピンドフォトダイオードピクセル(以降、「5TPPDピクセル」)である。図1は、従来のNMOS 5TPPDピクセル100の概略図を示す。5TPPDピクセル100は、光を生成し、電荷を収集するための感光素子としてピンドフォトダイオード(PPD)102を含む。PPD102の側方には、転送ゲート1(TG1)104及び転送ゲート2(TG2)106が位置する。センスノード108がTG1 104に隣接して位置し、電荷を電圧に変換する。センスノード108は、3つの「読出し」MOSFET120、122、124に結合される。これらのMOSFETはそれぞれ、リセットトランジスタ、ソースフォロワートランジスタ及び行選択トランジスタとして知られる。それらのトランジスタは、まとめて、センスノード108上のビデオ電圧レベルを読み出す役割を果たす。
より具体的には、PPD102は、p型エピタキシャルシリコン128内に形成されるダイオード126(NMOS 5TPPDピクセルの場合にはn型ドープ)を備える。p型エピシリコン128は、高濃度にドープされたp型基板130の上方に存在する。ピクセルの動作中に、p型エピシリコン128及び基板130は、接地電位(すなわち、0ボルト)又は外部の負のバイアス電位にあると仮定される。p型ドープピンニング層132がダイオード126の真上に形成され、ダイオード126と位置合わせされる。ピンニング層132は、基板と同じ電位を帯びるのに対して、ダイオード126のドーピングは、PPD102の電位を設定する。pウェル134がPPD102と、転送ゲート104及び106と、センスノード108とを包囲する。読出しMOSFET120、122及び124、並びに更なるサポート回路がpウェル134内に形成される。
動作時に、センスノード108上の電荷が、VREF電位136に結合されるリセットMOSFET120によって最初に除去される。電荷収集中に、TG2 106は「オフ」であり(すなわち、VREF電位136をダイオード126から切り離し)、かつTG1 104は「オフ」である(すなわち、センスノード108をPPD102から切り離す)。幾つかの実施態様では、ゲートTG2 106は存在しない。光子がPPD102と相互作用するのに応じて、露光期間にわたって、電子が生成され、ダイオード126において収集される。露光後に、TG1 104を「オン」に切り替えて、ダイオード126からセンスノード108に信号電荷を転送する。ソースノード108上に存在する電子は、電圧に変換される(センスノード108に関連する容量値による)。結果として生じるこの電圧は、ソースフォロワーMOSFET122によってバッファリングされ、MOSFET124によってピクセル行が選択されるときに、ピクセル値として出力される。列ビデオ出力にピクセル値が存在すると、PPD102及びセンスノード108はリセットされ、撮像プロセスが繰り返される。
上記の事柄はNMOS 5TPPDピクセルの構造及び動作を説明する。PMOS 5TPPDピクセルの場合、n型ドーピング及びp型ドーピングが入れ替えられ(p型はn型になり、n型はp型になる)、pウェルはnウェルになり、電圧VREF、VDDは0ボルトに設定され、基板は3.3ボルトにバイアスをかけられる。PMOS 5TPPDピクセルでは、キャリアは電子ではなく、正孔である。
PPD102の場合、熱的に生成される暗電流は非常に低いが、転送ゲート104及び106から著しい量の暗電荷が生じる(通常、PPDによって生成される暗電流より2〜3桁高い)。極めて低い信号レベル、例えば、露光及び読出し期間当たり10電子を測定しようとするとき、暗電流のレベルは、測定される信号レベルを覆い隠す可能性がある。さらに、転送ゲート104及び106において極めて一般的に見られる電荷トラップ及び再結合効果が測定される信号レベルを下げる可能性がある。これらの問題を改善しようとする以前の試みは、ピクセルの電荷転送効率(CTE)に影響を及ぼした。
それゆえ、トラップ問題及び再結合問題を生じることなく、高いCTEを維持しながら、低い暗電流を有する改善された5TPPDピクセルが当該技術分野において必要とされている。
添付の図面は本発明の概念を例示することを目的としており、縮尺どおりでない場合があることは理解されたい。
本発明の実施形態は、マルチピンド(MP)ピクセルアーキテクチャを有する改善された5TPPDピクセルを含む。その改善は、PPD領域の中にダイオード及びピンニングインプラントとともにMPインプラントを配置することと、MPインプラント層を、少なくとも1つの転送ゲート領域(TG1及び/又はTG2)を少なくとも通って延長することとから生じる。しかしながら、満足のいく性能は、5TPPDピクセル全体にMPインプラントが均一に注入されるときに達成される。実際に、作製プロセスの第1のステップとして、シリコンウェハー全体に大域的に注入を行うことができる。MPインプラント層の使用は、ドレイン及びセンスノード遮蔽、更なるPPD障壁層、転送ゲートからセンスノードへのチャネル結合を改善するためのインプラント等の他の既知の5TPPD技法に適合する。代替形態が以下に論じられる。
図2は、本発明の一実施形態による、非常に低い暗電流を有するように動作可能なn型CMOS(NMOS)MPピクセル200の簡略化された断面図である。NMOS MP 5TPPDピクセル200は、エピタキシャルシリコン206(例えば、p型エピ又はp型SOI)上に形成される第1の転送ゲート(TG1)202とオプションの第2の転送ゲート(TG2)204とを含む。エピタキシャルシリコン206は、高濃度にドープされた基板250(例えば、p型基板)上に存在する。NMOS MPピクセル200は、絶縁材料層208を含み、絶縁材料層は、例えば、エピタキシャルシリコン206の上にあり、かつ第1の転送ゲート202及び第2の転送ゲート204の下にあるシリコンの酸化物(例えば、SiO2)とすることができる。ゲート204及び202は通常、ポリシリコンから作製される。センスノードコンタクトインプラント222(例えば、n型のリン)がセンスノード224を形成する。センスノード224は「読出し」MOSFET252に結合される。ドレインコンタクトインプラント226(例えば、n型のリン)が表面ドレインコンタクト230に結合されるドレイン領域228を形成する。ゲート202と204との間のエピタキシャルシリコン206内にピンドフォトダイオード(PPD)210が形成される。PPD210は、ダイオード212(例えば、n型のリン)と、ピンニング層214(例えば、p型のホウ素)と、MPインプラント層216(例えば、n型ヒ素又はn型のリン)の一部(破線)とを備える。一実施形態では、MPインプラント層216はNMOS MPピクセル200を完全に覆い、エピタキシャルシリコン206の表面254の約450A(オングストローム)だけ下方に延在することができる。MPインプラント216は、PPD210の電位をわずかに変更する。PPD210内の破線は、ピンニング層214及びMPインプラント層216の混合を示すことを意図している。
電荷収集露光期間中に、図2Aに示される制御回路260が転送ゲート(TG1及びTG2)に負のバイアスをかけ、pウェル134及びp型基板領域250からもたらされる、エピタキシャル/酸化物(例えば、Si−SiO2)界面にある正孔の、非常に薄いが、濃度が高い反転層を生成する。いかに更なる負のバイアスがかけられても、正孔があるため、ゲート202及び204下の電位は基板電位までしか降下することができない。このため、これが生じるときに、転送ゲート202及び204は基板電位(0V)に「ピンニング」される。この特殊な条件は通常、ゲート202及び204が−0.5V〜−1.0Vに負のバイアスをかけられるときに生じる。このようにして与えられる正孔は、ゲートによって生成された熱的な暗電流による電子と再結合し、それにより、Si−SiO2領域を不動態化する。
電荷収集期間後に、第1の転送ゲート(TG1)202は正の極性でクロックを供給される(TG2 204は常にピンニングされた状態を呈する)。これによりさらに、信号電子が、PPD210からセンスノード224に移動する。ゲート202下のMPインプラント層216は、Si−SiO2界面と相互作用することなく、かつ反転後にゲートTG1 202の表面に依然として存在するトラップされた残りの正孔と再結合することなく、信号電子をシリコン内深くのセンスノード224に効率的に転送できるようにする「埋め込みチャネル」を作り出すことによってこのプロセスを助長する。このため、MPインプラント層216は、転送ゲート202に一般的に関連付けられるトラップ問題及び再結合問題を生じることなく、概ね完全な電荷転送効率を達成しながら、同時に超低暗電流性能(通常は、PPD領域内で生成される暗電流によって制限される)ももたらす。ピクセル200は、全体として、「マルチピンニング」(MP)されている、すなわち、PPDピンニング層214によってフォトダイオード210においてピンニングされ、かつMPインプラント216によって転送ゲート202及び204においてピンニングされていると見なされる。電荷収集及び転送状態の更に詳しい図示が、(後に更に十分に論じられることになる)MP NMOSピクセルの場合に図3、図4、図5及び図6に関して提供される。
一実施形態では、NMOS MPピクセル200は、センスノード224の下にある(すなわち、下方にある)深いインプラント232(例えば、p型のホウ素)を含むことができる。この深いインプラント232は、エピタキシャルシリコン206内深くにおいて生成されたキャリアがセンスノード224に達するのを防ぐシールドを形成する。必要に応じて、同様の第2の深いインプラント234(例えば、p型のホウ素)を、ドレイン領域228の下に(すなわち、下方に)形成して、エピタキシャルシリコン206内深くにおいて生成されたキャリアからドレインノード230をシールドすることができる。
本発明の一実施形態では、MPピクセル200は、MPインプラントと、後続のPPDピクセル作製プロセスとを組み込むことによって作製される。MPインプラントのエネルギー及びドーズ量は、ウェハーが受け入れる他のインプラントに比べて相対的に低い。具体的には、PMOS撮像装置の場合、20keVのエネルギーでBF2を注入するときのドーズ量は約1e12イオン/cm2であり、750Aのインプラント深さをもたらす。NMOS撮像装置の場合、30keVのエネルギーでPを注入するときのドーズ量は約1e12イオン/cm2であり、450Aのインプラント深さをもたらす。
MPインプラントのエネルギーレベルは、NMOSにしても、PMOSにしても、PPD電位に擾乱を引き起こさないように相対的に低いことに留意されたい。高エネルギーのインプラントを用いると、ダイオードインプラントと混ざり合い、結果として、より低いPPD電位を生成する可能性があり、ピクセルの電荷容量を低減することになる。MP及びPPDピンニング層は同様のエネルギーレベルを用いて注入されるが、それらのドーズ量は1桁以上異なる。このため、MP及びPPDピンニング層の混合が生じる。しかしながら、この組み合わせはダイオード電位にわずかな変動を引き起こすだけであり、ピンニング機能を保持する(すなわち、ダイオードの表面は基板電位に確実に保持される)。また、MPドーズ量は、ダイオードインプラントによって規定される十分な性能に著しく影響を及ぼさないほど十分に低いドーズ量でありながら、表面トラップ及び再結合を回避するために、信号キャリアが転送ゲートの下方の表面から遠ざけられるのを確実にするように、十分に調整される。この作製プロセスは、1つの作製方法のみを非常に簡略化して表す。本明細書における説明から、当業者は、NMOSマルチピンドピクセル又はPMOSマルチピンドピクセルを作製するための他のプロセスを利用することができる。
図3は、図2のNMOS MPピクセル200において、信号電子がピンドフォトダイオード210内に集まるときの露光時間中の電位条件を表す。図4は、転送ゲート電位をエピタキシャルシリコンの中への距離の関数として示す、図3と対をなす図である。転送ゲート202、204は、pウェル及びエピタキシャルシリコン206から供給され、ゲート下方の表面254下を移動する正孔(h+)402によって反転され、基板電位にピンニングされることに留意されたい。センスノード224及びドレイン領域126は、この時間中に+3.3ボルトに保持される。光子がPPD210に衝突すると、PPD210内に信号電子が集まり、それにより、PPD210の電位が、フルウェル(full well)に達するまで基板電位(0V)に向かって「降下する」。
図5は、図2のNMOS MPピクセル200において、電荷転送中の転送ゲート202及び204の電位条件を表す。図6は図5をサポートし、転送ゲート電位をエピタキシャルシリコンの中への距離の関数として表す。転送ゲート202に正の電圧(通常、1μsにわたって2.0V)でクロック供給して信号電子「e−」606をセンスノード224に転送する。また、この動作は、自由正孔602を放出してp型エピタキシャルシリコン206及びpウェル134の中に戻すことによって、この転送ゲートをピンニング/反転状態から解放する。同時に、非常に少数の正孔604が、ゲート202下方の表面254にトラップされたままになる。信号キャリアが転送ゲートを通り抜けるとき、正孔は非MPピクセルの場合に信号キャリアと再結合することになる。しかしながら、MPインプラント216によって設けられる埋込チャネルは、電子606を表面から遠ざけておく。それゆえ、信号電子は、実質的に再結合により失われるか、又はトラップされることなく、転送ゲート領域を完全に通り抜けて伝搬することができる。この動作は、PPD領域210の電荷を自動的に取り除き、次の露光のための段階を設定する。
これまでの説明はn型CMOS 5TPPDピクセルに当てはまる。p型CMOS 5TPPDピクセルの場合、p型ドープ領域がn型ドープ領域であり、n型ドープ領域がp型ドープ領域である。さらに、ドレイン及びセンスノードのための電圧は、3.3Vではなく、0Vであり、エピタキシャルシリコン電圧は0Vの代わりに、3.3Vにバイアスをかけられる。PMOS 5TPPD MTピクセルの動作は、NMOS 5TPPD MPピクセルと実質的に同様であるが、PPD内に、電子ではなく正孔が収集され、転送ゲートが反転するときに、正孔ではなく、電子を用いて暗電流を不動態化する。
具体的には、図18は、本発明の一実施形態による、非常に低い暗電流を有するように動作可能なp型CMOS(PMOS)MPピクセル1800の簡略化された断面図である。PMOS MP 5TPPDピクセル1800は、エピタキシャルシリコン1806(例えば、n型エピ又はp型SOI)上に形成される第1の転送ゲート(TG1)1802とオプションの第2の転送ゲート(TG2)1804とを含む。エピタキシャルシリコン1806は、高濃度にドープされた基板1850(例えば、n型基板)上に存在することができる。PMOS MPピクセル1800は、絶縁材料層1808を含み、絶縁材料層は、例えば、エピタキシャルシリコン1806の上にあり、かつ第1の転送ゲート1802及び第2の転送ゲート1804の下にあるシリコンの酸化物(例えば、SiO2)とすることができる。ゲート1804及び1802は通常、ポリシリコンから作製される。センスノードコンタクトインプラント1822(例えば、p型のホウ素)がセンスノード1824を形成する。センスノード1824は「読出し」MOSFET1852に結合される。ドレインコンタクトインプラント1826(例えば、p型のホウ素)が表面ドレインコンタクト1830に結合されるドレイン領域1828を形成する。ゲート1802と1804との間のエピタキシャルシリコン1806内にピンドフォトダイオード(PPD)1810が形成される。PPD1810は、ダイオード1812(例えば、n型のリン)と、ピンニング層1814(例えば、n型のリン)と、MPインプラント層1816(例えば、p型のホウ素)の一部(破線)とを備える。一実施形態では、MPインプラント層1816は、NMOS MPピクセル1800を完全に覆い、エピタキシャルシリコン1806の表面1854の約450Aだけ下方に延在することができる。MPインプラント1816は、PPD1810の電位をわずかに変更する。PPD1810内の破線は、ピンニング層1814及びMPインプラント層1816の混合を指示することを意図している。
電荷収集露光期間中に、図18に示される制御回路1860が、転送ゲート(TG1及びTG2)に正のバイアスをかけ、nウェル1862及びn型基板領域1850からもたらされる、エピタキシャル/酸化物(例えば、Si−SiO2)界面にある電子の、非常に薄いが、濃度が高い反転層を生成する。いかに更なる正のバイアスがかけられても、電子があるため、ゲート1802及び1804下の電位は基板電位までしか降下することができない。このために、これが生じるときに、転送ゲート1802、1804は基板電位(3.3V)に「ピンニング」される。この特殊な条件は通常、ゲート1802及び1804が−3.3ボルト〜4.0ボルトに負のバイアスをかけられるときに生じる。このようにして与えられる電子は、ゲートによって生成された熱的な暗電流による正孔と再結合し、それにより、Si−SiO2領域を不動態化する。
電荷収集期間後に、第1の転送ゲート(TG1)1802は負の極性でクロックを供給される(TG2 1804は常にピンニングされた状態を呈する)。これによりさらに、信号正孔が、PPD1810からセンスノード1824に移動する。ゲート1802下のMPインプラント層1816は、Si−SiO2界面と相互作用することなく、かつ反転後にゲートTG1 1802の表面に依然として存在するトラップされた残りの電子と再結合することなく、信号電子をシリコン内深くのセンスノード1824に効率的に転送できるようにする「埋め込みチャネル」を作り出すことによってこのプロセスを助長する。このため、MPインプラント層1816は、転送ゲート1802に一般的に関連付けられるトラップ問題及び再結合問題を生じることなく、概ね完全な電荷転送効率を達成しながら、同時に超低暗電流性能(通常は、PPD領域内で生成される暗電流によって制限される)をももたらす。ピクセル1800は、全体として、「マルチピンニング」(MP)されている、すなわち、PPDピンニング層1814によってフォトダイオード1810においてピンニングされ、かつMPインプラント1816によって転送ゲート1802及び1804においてピンニングされていると見なされる。電荷収集及び転送状態の更に詳しい図示が、(後に更に十分に論じられることになる)MP PMOSピクセルの場合に図7、図8、図9及び図10に関して提供される。
一実施形態では、PMOS MPピクセル1800は、センスノード1824の下にある(すなわち、下方にある)深いインプラント1832(例えば、n型のリン)を含むことができる。この深いインプラント1832は、エピタキシャルシリコン1806内深くにおいて生成されたキャリアがセンスノード1824に達するのを防ぐシールドを形成する。必要に応じて、同様の第2の深いインプラント1834(例えば、n型のリン)を、ドレイン領域1828の下に(すなわち、下方に)形成して、エピタキシャルシリコン1806内深くにおいて生成されるキャリアからドレインノード1830をシールドすることができる。
図7は、PMOS MPピクセルにおいて、信号電荷(正孔)がピンドフォトダイオード702内に集まるときの露光時間中の電位条件を表す。図8は、転送ゲート電位をエピタキシャルシリコンの中への距離の関数として示す、図7と対をなす図である。転送ゲート704、706は、nウェル及びn型エピタキシャルシリコン800から供給され、ゲート下方の表面704下を移動する電子「e−」806によって反転され、基板電位(3.3V)にピンニングされる。反転条件を得るために、転送ゲートに約3.5V〜4.0Vが印加される。センスノード708及びドレイン領域710は、この時間中に+0Vに保持される。光子がPPD702に衝突すると、PPD210内に信号正孔が集まり、それにより、PPD702の電位が、十分に基板電位に達するまで、基板電位(3.3V)に向かって「上昇する」。
図9は、PMOS MPピクセルにおいて、電荷転送中の転送ゲート704及び706の電位電圧条件を、エピタキシャルシリコンの中への距離の関数として表す。転送ゲート704に正の電圧で(通常、1μsにわたって2.0Vに)クロック供給して信号正孔「h+」をセンスノード708に転送する。また、この動作は、自由電子806を放出してn型エピタキシャルシリコン800及びnウェルの中に戻すことによって、この転送ゲートをピンニング/反転状態から解放する。同時に、非常に少数の電子806が、ゲート704下方の表面804にトラップされたままになり、信号キャリアが転送ゲートを通り抜けるとき、電子は非MPピクセルの場合に信号キャリアと再結合する。しかしながら、MPインプラント層810によって与えられる埋込チャネル電位は、正孔808を、トラップされた電子が位置する表面から遠ざけておく。それゆえ、信号正孔は、実質的に再結合により失われることもトラップされることもなく、転送ゲート領域を完全に通り抜けて伝搬することができる。また、この動作は、次の露光のためにPDD領域702を自動的にリセットする。
代替的には、本発明の一実施形態では、N(又はP)MOSピクセルは、転送ゲートをセンスノード又はドレイン領域に、より良好に接続する低濃度にドープされた更なるインプラント(図示せず)(例えば、NMOSの場合、n型のリン、又はPMOSの場合、p型のホウ素)を含むことができる。そのようなインプラントを用いて電荷転送を向上させることは、当該技術分野においてよく知られている。本発明の種々の実施形態による、信号再結合による損失を生じることなく、MPインプラント層を用いて転送ゲート暗電流を不動態化することは、そのような技法に適合する。
本発明の実施形態は数多くの変形を受ける。図11は、PPD210に最も近い両方のゲート202、204のエッジ1104の下にある障壁インプラント1102(例えば、p型のホウ素)を備えるNMOS MPピクセル1100の代替の実施形態の断面図を示す。TG障壁インプラント1102は、PPD210に隣接して注入される。一実施形態では、TG障壁インプラント1102は、ゲート202及び204の下方に約0.2μmだけ延在する。この障壁インプラント1102は、PPD210内に電荷が集まるにつれて、改善された障壁を提供する。障壁インプラントを追加することは、収集された信号電子が転送ゲート領域の中に「漏れ」ないのを確実にし、それゆえ、より短い転送ゲート長(<1μm)を使用するのを容易にする。低ドーズ量障壁インプラント1102は、転送ゲート反転及びCTE特性に著しく影響を及ぼさない。本発明の一実施形態によるMPインプラント層の使用は、TG障壁インプラントの使用と適合する。
図12は、図11のNMOS MPピクセル1100において、信号電荷がPPD210内に集まるときの電位条件を表す。図13は、図11のNMOS MPピクセル1100の、電荷が転送されるときの電位条件を表す。最初に、エピタキシャル層206及び転送ゲート202、204が基板電位に等しいピンド電位(pinned potential)に保持され、一方、センスノード224(及びドレイン領域226)は約+3.3ボルトに保持される。障壁インプラント1102は、転送ゲートの残りの部分よりわずかに低い電位を有する一対の「肩部」1200を与える。図12において、信号電子「e−」がPPD210内に集まり、それにより、PPD210の電位が基板電位に向かって「降下する」。図13において、第1の転送ゲート202に電位(例えば、約2.0V)が印加されるとき、電子はセンスノード224の中に落下し、すなわち、電荷は領域1302からセンスノード224に移動する。
図14は、本発明の一実施形態による、非常に低い暗電流を有するように構成される「大型」NMOS MPピクセル1400の断面図である。「大型」ピクセルは、約16μm2より大きいピクセルと定義することができ、電荷転送に必要とされる時間が1μsより長い。ピクセル1400はMPインプラント層1404を備え、そのMPインプラント層は、転送ゲート側にPPD1406の一部(例えば、約半分)のみを含む。この部分インプラントはPPD1406の電位を高め、それにより、信号キャリアはPPD1406の領域全体に集まる代わりに、この領域に移動する。ピクセル1400の残りは図2のピクセル200と同じである。
図15は、電荷収集中のピクセル1400の電位レベルを表す電位表示1500を表す。図16は、電荷転送中のピクセル1400の電位レベルを表す電位表示1600を表す。電荷収集中に、センスノード224は3.3Vに保持され(n型デバイスの場合)、一方、転送ゲート202は反転され、ピンニングされる。MPインプラント層1404は部分的にPPD1406の中に延在するので、PPD1406の中で、2つの異なる電位が生成される。MPインプラント層1404を伴わない領域1502は、MPインプラント層1404と比べて領域1504よりわずかに低い電位を有する。したがって、全ての信号電荷がPPD210内で転送ゲート202側に向かって移動し、集まり、MPインプラント層1404に入る。
図16に示されるように、転送ゲートがクロック供給されて「オン」になるとき、電荷は領域1602からセンスノード224に移動する。電荷がゲート202に近いことによって、センスノード224への転送時間を短縮するのが容易になり、例えば、転送速度は通常、2倍に増加する。
図17は、本発明の一実施形態による、CMOS MPピクセル1700の平面図を示す。ピクセル1700はNMOS又はPMOSとすることができる。第1の転送ゲート1702及び第2の転送ゲート1704はPPD1706のそれぞれの側に形成され、一方、読出しMOSFET1708はPPD1706を包囲するウェル1710内に配置される。センサー全体を形成するために、ピクセル1700を行及び列において繰り返して、M×Nのピクセルセンサーを形成する。ただし、M及びNは整数である。
例示的な実施形態は本発明の例示にすぎないこと、及び本発明の範囲から逸脱することなく、上記の実施形態の数多くの変形形態を当業者が考案できることは理解されたい。それゆえ、全てのそのような変形形態が、添付の特許請求の範囲及びその均等物の範囲内に含まれることを意図している。