JP3621400B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP3621400B2 JP3621400B2 JP2003056224A JP2003056224A JP3621400B2 JP 3621400 B2 JP3621400 B2 JP 3621400B2 JP 2003056224 A JP2003056224 A JP 2003056224A JP 2003056224 A JP2003056224 A JP 2003056224A JP 3621400 B2 JP3621400 B2 JP 3621400B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- imaging device
- state imaging
- solid
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000012535 impurity Substances 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 32
- 239000007924 injection Substances 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部を備えた固体撮像装置およびその製造方法およびインターライン転送型ＣＣＤイメージセンサに関する。
【０００２】
【従来の技術】
増幅型ＭＯＳトランジスタが設けられた固体撮像装置が近年注目されている。この固体撮像装置は、各画素ごとに、フォトダイオードによって検出された信号をＭＯＳトランジスタによって増幅するものであり、高感度という特徴を有している。
【０００３】
図６は、従来の固体撮像装置９０の構成を示す回路図である。固体撮像装置９０は、半導体基板１０にマトリックス状に配置された複数の画素セル９９を備えている。各画素セル９９は、入射光を信号電荷に変換して蓄積するフォトダイオード９３をそれぞれ有している。各画素セル９９には、フォトダイオード９３に蓄積された信号電荷を読み出すための転送トランジスタ９４がそれぞれ設けられている。
【０００４】
各画素セル９９は、増幅トランジスタ１２を有している。増幅トランジスタ１２は、転送トランジスタ９４によって読み出された信号電荷を増幅する。各画素セル９９には、リセットトランジスタ１１が設けられている。リセットトランジスタ１１は、転送トランジスタ９４によって読み出された信号電荷をリセットする。
【０００５】
固体撮像装置９０は、垂直駆動回路１５を備えている。垂直駆動回路１５には、複数のリセットトランジスタ制御線１１１が接続されている。各リセットトランジスタ制御線１１１は、水平方向に沿って配置された各画素セル９９に設けられたリセットトランジスタ１１と接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されている。垂直駆動回路１５には、複数の垂直選択トランジスタ制御線１２１がさらに接続されている。各垂直選択トランジスタ制御線１２１は、水平方向に沿って配置された各画素セル９９に設けられた垂直選択トランジスタと接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されており、信号を読み出す行を決定する。
【０００６】
垂直選択トランジスタのソースは、垂直信号線６１に接続されている。各垂直信号線６１の一端には、負荷トランジスタ群２７が接続されている。各垂直信号線６１の他端は、行信号蓄積部２８に接続されている。行信号蓄積部２８は、１行分の信号を取り込むためのスイッチトランジスタを含んでいる。行信号蓄積部２８には、水平駆動回路１６が接続されている。
【０００７】
図７は、従来の固体撮像装置９０の動作を説明するためのタイミングチャートである。
【０００８】
垂直選択トランジスタ制御線１２１をハイレベルにするための行選択パルス１０１−１が印加されると、選択された行における垂直選択トランジスタがオンし、選択された行における増幅トランジスタ１２と負荷トランジスタ群２７とによってソースフォロワ回路が構成される。
【０００９】
そして、行選択パルス１０１−１がハイレベルの間に、リセットトランジスタ制御線１１１をハイレベルにするためのリセットパルス１０２−１を印加することによって、増幅トランジスタ１２のゲートが接続されている浮遊拡散層の電位をリセットする。次に、行選択パルス１０１−１がハイレベルの間に、転送トランジスタ制御線をハイレベルにするために転送パルス１０３−１を印加することによって、フォトダイオード９３に蓄積された信号電荷を浮遊拡散層へ転送する。
【００１０】
この時、浮遊拡散層に接続された増幅トランジスタ１２のゲート電圧は、浮遊拡散層の電位と等しくなり、このゲート電圧と実質的に等しい電圧が垂直信号線６１に現れる。そして、フォトダイオード９３に蓄積された信号電荷に基づく信号を行信号蓄積部２８へ転送する。
【００１１】
次に、水平駆動回路１６は、列選択パルス１０６−１−１、１０６−１−２、・・・を順次発生し、行信号蓄積部２８へ転送された信号を１行分の出力信号１０７−１として取り出す。
【００１２】
図８は従来の固体撮像装置９０に設けられたフォトダイオード９３と転送トランジスタ９４との構成を説明するための平面図であり、図９は図８に示す面ＡＡに沿った断面図である。
【００１３】
フォトダイオード９３は、半導体基板１０の表面に形成された表面シールド層８５と、表面シールド層８５の下側に形成された蓄積フォトダイオード層８６とを含んでいる埋め込み型ｐｎｐフォトダイオードである。表面シールド層８５は半導体基板１０と反対導電型になっており、蓄積フォトダイオード層８６は半導体基板１０と同じ導電型になっている。蓄積フォトダイオード層８６は、深さ約１マイクロメータ（μｍ）の位置に形成されている。
【００１４】
転送トランジスタ９４は、フォトダイオード９３に隣接するように形成されており、半導体基板１０の上に形成されたゲート電極５３と、ゲート電極５３の両側にそれぞれ形成されたソース８７およびドレイン８８とを有している。
【００１５】
近年トランジスタにおけるサイズの微細化が急速に進展している。それに伴ってソース８７およびドレイン８８の深さも急速に浅くなり、現在約０．１マイクロメートル（μｍ）である。
【００１６】
フォトダイオード９３と転送トランジスタ９４との間には、フォトダイオード９３と転送トランジスタ９４とを分離するように半導体基板１０を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離部２が形成されている。
【００１７】
フォトダイオード９３と、フォトダイオード９３が含まれる画素セル９９に隣接する画素セル９９に含まれるフォトダイオード９３とを分離するように素子分離部２Ａが形成されている。
【００１８】
素子分離部２および素子分離部２Ａは、約３００ナノメータ（ｎｍ）の深さまで形成されている。トランジスタのサイズの微細化に伴って素子分離部２および素子分離部２Ａも浅くなってきている。その理由は、微細化に伴い素子分離部の幅も急速に狭くなり深く掘っていくとそのアスペクト比が大きくなり酸化膜で埋めることができなくなるからである。
【００１９】
このように、フォトダイオード９３の蓄積フォトダイオード層８６は、素子分離部２および素子分離部２Ａよりも深い位置に形成されている。
【００２０】
図１０は、従来の他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図８に示す面ＡＡに沿った断面図である。図９を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【００２１】
ｎ型半導体基板２０１上にｐ型ウェル２０２が形成されている。ｎ型半導体基板２０１とｐ型ウェル２０２との間の界面の深さは、約２．８マイクロメートル（μｍ）になっている。ｎ型半導体基板２０１の濃度は約２×１０１４ｃｍ−３になっており、ｐ型ウェル２０２の濃度は約１×１０１５ｃｍ−３になっている。
【００２２】
フォトダイオード９３に蓄積された電荷は、矢印２０３に示すように半導体基板２０１へ直接排出される。基板の深部で発生する電荷もこのウェル構造によってフォトダイオード９３および転送トランジスタ９４へ届かないようにすることが可能である。
【００２３】
【特許文献１】
特開２００１−３４５４３９号公報
【００２４】
【発明が解決しようとする課題】
しかしながら前述した図９に示す構成では、フォトダイオード９３が入射光を信号電荷に変換して蓄積フォトダイオード層８６に蓄積すると、蓄積フォトダイオード層８６に蓄積された信号電荷は、矢印８１に示すように素子分離部２を越えて転送トランジスタ９４のソース８７へ流れ込む。このため、フォトダイオード９３の飽和電荷量が減少するという問題がある。
【００２５】
また、蓄積フォトダイオード層８６に蓄積された信号電荷は、矢印８２に示すように素子分離部２Ａを越えて隣接するフォトダイオード９３へ流れ込む。このため、撮像デバイスの色の再現性が悪くなる混色という現象が発生するという問題がある。
【００２６】
さらに入射光によって半導体基板１０の深部において発生した信号電荷７９が、矢印８３に示すように隣接するフォトダイオード９３に入り、または矢印８４に示すように隣接するトランジスタ５３のソース８７に入ると、混色および感度の低下が生じるという問題がある。
【００２７】
また前述した図１０に示す構成によっても、フォトダイオードの飽和電荷量が減少し、混色および感度の低下という問題が発生することは避けられない。
【００２８】
ｐ型ウェル２０２の下端と蓄積フォトダイオード層８６の下端との間のほぼ中央の深さ約１．８マイクロメータ（μｍ）の位置に形成される分水嶺２０４よりも浅い位置において発生した電荷はフォトダイオード９３に届くけれども、分水嶺２０４よりも深い位置において発生した電荷はフォトダイオード９３に届かないので、感度が劣化する。
【００２９】
ここで、分水嶺２０４とは、熱拡散で確率的に表面側に流れる電子と、基板深部に流れる電子との仮想的境界線を表している。
【００３０】
前述した半導体基板２０１への電荷の排出についてさらに詳しく説明する。フォトダイオード９３から半導体基板２０１へ電荷を排出する時には、フォトダイオード９３側からｐ型ウェル２０２内を半導体基板２０１へ向かって伸びる空乏層とｎ型半導体基板２０１からｐ型ウェル２０２内をフォトダイオード９３へ向かって伸びる空乏層とが分水嶺２０４においてくっ付いている状態になっている。
【００３１】
この場合、フォトダイオード９３を飽和して溢れた電荷は、電界のかかった空乏層内を通るため、ランダムに動くことなく電界に沿ってｎ型半導体基板２０１へ排出される。これは、フォトダイオードと垂直ＣＣＤとを画素単位セル内に有する周知のインターライン転送型の垂直オーバーフロードレイン構造と同じ動作である。このような排出方法をジャンクションＦＥＴモードと呼ぶ。
【００３２】
本発明の目的は、高性能な固体撮像装置およびその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
本発明に係る固体撮像装置は、半導体基板にマトリックス状に配置された複数の画素セルと、各画素セルを駆動するために設けられた駆動手段とを具備しており、各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、前記フォトダイオードに蓄積された前記信号電荷を読み出すために設けられた１個以上のＭＯＳトランジスタと、前記フォトダイオードと前記ＭＯＳトランジスタとを分離するように前記半導体基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部と、前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するために前記素子分離部の下側に形成された深部分離注入層とを含んでいることを特徴とする。
【００３５】
本発明に係る固体撮像装置の製造方法は、本発明に係る固体撮像装置の製造方法であって、前記素子分離部を形成するために前記半導体基板を掘り込んで溝を形成する溝形成工程と、前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するための前記深部分離注入層を形成するために前記溝の底から不純物を注入する不純物注入工程と、前記不純物注入工程の後で、前記溝に前記素子分離部を形成する素子分離部形成工程と、前記素子分離部形成工程の後で、前記フォトダイオードと前記１個以上のＭＯＳトランジスタとを形成するフォトダイオードトランジスタ形成工程とを包含することを特徴とする。
【００３７】
【発明の実施の形態】
本実施の形態に係る固体撮像装置においては、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００３８】
この実施の形態では、前記ＭＯＳトランジスタは、前記半導体基板に形成されたソースとドレインとを有しており、前記深部分離注入層には、前記ＭＯＳトランジスタの前記ソースおよび前記ドレインと反対導電型の不純物が注入されていることが好ましい。
【００３９】
前記素子分離部は、前記フォトダイオードと、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードとを分離するように形成されており、前記深部分離注入層は、前記フォトダイオードから、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するように形成されていることが好ましい。
【００４０】
前記深部分離注入層は、前記フォトダイオードよりも深い位置まで形成されていることが好ましい。
【００４１】
前記深部分離注入層は、前記半導体基板の表面から約０．３マイクロメートル（μｍ）の深さの位置から約１．０マイクロメートル（μｍ）の深さの位置まで形成されていることが好ましい。
【００４２】
前記フォトダイオードは、前記半導体基板の表面に形成された表面シールド層と、前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、前記深部分離注入層の濃度は、前記蓄積フォトダイオード層の濃度よりも濃くなっていることが好ましい。
【００４３】
前記１個以上のＭＯＳトランジスタは、１個以上のＮ型ＭＯＳトランジスタであることが好ましい。
【００４４】
前記半導体基板は、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、前記第１のＰ型ウェルの下側に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることが好ましい。
【００４５】
前記深部分離注入層は、前記第２のＰ型ウェルと接するように形成されていることが好ましい。
【００４６】
前記深部分離注入層の不純物濃度は、前記第２のＰ型ウェルの不純物濃度よりも濃くなっていることが好ましい。
【００４７】
前記駆動手段は、前記複数の画素セルを行方向に沿って駆動する垂直駆動回路と、前記複数の画素セルを列方向に沿って駆動する水平駆動回路とを含んでいることが好ましい。
【００４８】
本実施の形態に係る他の固体撮像装置においては、フォトダイオードから、フォトダイオードが含まれる画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードから、フォトダイオードが含まれる画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００４９】
本実施の形態に係る固体撮像装置の製造方法においては、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するための深部分離注入層を形成するために溝の底から不純物を注入する。このため、形成された深部分離注入層によって、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を製造することができる。
【００５０】
本実施の形態に係るインターライン転送型ＣＣＤイメージセンサにおいては、フォトダイオードから転送ゲートへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好なインターライン転送型ＣＣＤイメージセンサを得ることができる。
【００５１】
この実施の形態では、前記半導体基板は、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、前記第１のＰ型ウェルの下側に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることが好ましい。
【００５２】
前記深部分離注入層は、前記第２のＰ型ウェルと接するように形成されていることが好ましい。
【００５３】
前記深部分離注入層の不純物濃度は、前記第２のＰ型ウェルの不純物濃度よりも濃くなっていることが好ましい。
【００５４】
以下、図面を参照して本発明の実施の形態を説明する。
【００５５】
図１は、本実施の形態に係る固体撮像装置１００の構成を示す回路図である。
【００５６】
固体撮像装置１００は、半導体基板１０にマトリックス状に配置された複数の画素セル９を備えている。各画素セル９は、入射光を信号電荷に変換して蓄積するフォトダイオード３をそれぞれ有している。各画素セル９には、フォトダイオード３に蓄積された信号電荷を読み出すための転送トランジスタ４がそれぞれ設けられている。
【００５７】
各画素セル９は、増幅トランジスタ１２を有している。増幅トランジスタ１２は、転送トランジスタ４によって読み出された信号電荷を増幅する。各画素セル９には、リセットトランジスタ１１が設けられている。リセットトランジスタ１１は、転送トランジスタ４によって読み出された信号電荷をリセットする。
【００５８】
固体撮像装置１００は、垂直駆動回路１５を備えている。垂直駆動回路１５には、複数のリセットトランジスタ制御線１１１が接続されている。各リセットトランジスタ制御線１１１は、水平方向に沿って配置された各画素セル９に設けられたリセットトランジスタ１１と接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されている。垂直駆動回路１５には、複数の垂直選択トランジスタ制御線１２１がさらに接続されている。各垂直選択トランジスタ制御線１２１は、水平方向に沿って配置された各画素セル９に設けられた垂直選択トランジスタと接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されており、信号を読み出す行を決定する。
【００５９】
垂直選択トランジスタのソースは、垂直信号線６１に接続されている。各垂直信号線６１の一端には、負荷トランジスタ群２７が接続されている。各垂直信号線６１の他端は、行信号蓄積部２８に接続されている。行信号蓄積部２８は、１行分の信号を取り込むためのスイッチトランジスタを含んでいる。行信号蓄積部２８には、水平駆動回路１６が接続されている。
【００６０】
図２は本実施の形態に係る固体撮像装置１００に設けられたフォトダイオード３とＭＯＳトランジスタ４との構成を説明するための平面図であり、図３は図２に示す面ＡＡに沿った断面図である。
【００６１】
フォトダイオード３は、半導体基板１０の表面に形成された表面シールド層５と、表面シールド層５の下側に形成された蓄積フォトダイオード層６とを含んでいる埋め込み型ｐｎｐフォトダイオードである。表面シールド層５は半導体基板１０と反対導電型になっており、蓄積フォトダイオード層６は半導体基板１０と同じ導電型になっている。表面シールド層５は深さ約０．２マイクロメータ（μｍ）の位置まで形成されており、蓄積フォトダイオード層６は深さ約０．８マイクロメータ（μｍ）の位置まで形成されている。
【００６２】
転送トランジスタ４は、フォトダイオード３に隣接するように形成されており、半導体基板１０の上に形成されたゲート電極５３と、ゲート電極５３の両側にそれぞれ形成されたソース７およびドレイン８とを有している。
【００６３】
近年急速に進展しているトランジスタのサイズの微細化に伴ってソース７およびドレイン８の深さも急速に浅くなっており、現在約０．１マイクロメートル（μｍ）である。
【００６４】
フォトダイオード３と転送トランジスタ４との間には、フォトダイオード３と転送トランジスタ４とを分離するように半導体基板１０を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離部２が形成されている。
【００６５】
フォトダイオード３と、フォトダイオード３が含まれる画素セル９に隣接する画素セル９に含まれるフォトダイオード３とを分離するように素子分離部２Ａが形成されている。
【００６６】
素子分離部２および素子分離部２Ａは、約３００ナノメータ（ｎｍ）の深さまで形成されている。トランジスタのサイズの微細化に伴って素子分離部２および素子分離部２Ａも浅くなってきている。その理由は、微細化に伴って素子分離部の幅も急速に狭くなり深く掘っていくとそのアスペクト比が大きくなり酸化膜で埋めることができなくなるからである。
【００６７】
素子分離部２および素子分離部２Ａの下には、フォトダイオード３から転送トランジスタ４への電荷の流出、およびフォトダイオード３からフォトダイオード３が含まれる画素セル９に隣接する画素セル９に含まれるフォトダイオード３への電荷の流出をそれぞれ阻止するために、深部分離注入層１が半導体基板１０の表面に対して垂直な方向に沿って形成されている。
【００６８】
深部分離注入層１には、転送トランジスタ４のソース７およびドレイン８と反対導電型の不純物が注入されている。深部分離注入層１は、半導体基板１０の表面から約０．３マイクロメートル（μｍ）の深さの位置から約１．０マイクロメートル（μｍ）以上の深さの位置まで形成されている。このように、深部分離注入層１は、フォトダイオード３の蓄積フォトダイオード層６よりも深い位置まで形成されている。
【００６９】
深部分離注入層１の濃度は、１×１０１６ｃｍ−３以上になっている。フォトダイオード３の表面シールド層５の濃度は約１×１０１９ｃｍ−３になっており、蓄積フォトダイオード層６の濃度は約１×１０１７ｃｍ−３になっている。半導体基板の濃度は、１×１０１５ｃｍ−３になっている。このように、深部分離注入層１の濃度は、蓄積フォトダイオード層６の濃度よりも濃くなっている。
【００７０】
このように構成された固体撮像装置の製造方法を説明する。
【００７１】
まず、素子分離部２および２Ａを形成するために半導体基板１０をエッチングによって掘り込んで溝を形成する。そして、深部分離注入層１を形成するために、３００キロエレクトロンボルト（ｋｅＶ）以上１メガエレクトロンボルト（ＭｅＶ）以下の加速電圧と、５×１０１１ｃｍ−２以上１×１０１２ｃｍ−２以下のドーズ量とによってボロンＢ＋１１を、形成した溝の底から注入する。その結果、不純物密度１×１０１６ｃｍ−３以上の深部分離注入層１が溝の下側に形成される。
【００７２】
次に、素子分離部２および２Ａを形成するために、ＣＶＤ法に従ってＳｉＯ２によって溝を埋める。その後、フォトダイオード３と転送トランジスタ４とを半導体基板１０に形成する。
【００７３】
このような固体撮像装置１００においては、フォトダイオード３が入射光を信号電荷に変換して蓄積フォトダイオード層６に蓄積すると、蓄積フォトダイオード層６に蓄積された信号電荷は、転送トランジスタ４および隣接するフォトトランジスタ３への流出を深部分離注入層１によって阻止される。
【００７４】
蓄積フォトダイオード層６に蓄積された信号電荷が転送トランジスタ４へ流出することが阻止されるので、フォトダイオード３の飽和信号電荷が増大する。また、蓄積フォトダイオード層６に蓄積された信号電荷が隣接するフォトトランジスタ３へ流出することが阻止されるので、混色を抑圧することができ、色再現性のよい固体撮像素子を得ることができる。
【００７５】
さらに、半導体基板１０の深部において光電変換された生成電荷７９も深部分離注入層１によって反射されるので、隣接する転送トランジスタ４へ流れ込まなくなる。その結果、固体撮像装置１００の感度が向上する。
【００７６】
なお、深部分離注入層１はフォトダイオード３の周りの素子分離部の下にのみ形成するだけでなく、固体撮像装置に形成されたすべての素子分離部の下に形成してもよい。
【００７７】
また、固体撮像装置がｎＭＯＳトランジスタのみで構成されるｎＭＯＳセンサに本発明を適応することは、素子分離部が１種類しかないので特に有効である。
【００７８】
以上のように本実施の形態によれば、フォトダイオード３からＭＯＳトランジスタ４への電荷の流出を阻止するために深部分離注入層１が素子分離部２の下側に形成されている。このため、フォトダイオード３からＭＯＳトランジスタ４への電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００７９】
図４は、本実施の形態に係る他の固体撮像装置に設けられたフォトダイオード３と転送トランジスタ４との構成を説明するための断面図である。図３を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【００８０】
半導体基板１０Ａには、フォトダイオード３と素子分離部２および２Ａと深部分離注入層１との側面および下面を囲むように形成された第１のＰ型ウェル２１と、第１のＰ型ウェル２１の下側に形成され、第１のＰ型ウェル２１の不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェル２２とが設けられている。
【００８１】
ｎ型半導体基板１０Ａの不純物濃度は、１×１０１４ｃｍ−３になっている。第１のＰ型ウェル２１の不純物濃度は、１×１０１５ｃｍ−３になっており、第２のＰ型ウェル２２の不純物濃度は、３×１０１５ｃｍ−３以上になっている。深部分離注入層１の不純物濃度は、１×１０１６ｃｍ−３以上になっている。このように、深部分離注入層１の不純物濃度は、第２のＰ型ウェル２２の不純物濃度よりも濃くなっている。また、第２のＰ型ウェル２２の不純物濃度は、第１のＰ型ウェル２１の不純物濃度よりも十分に高くなっている。
【００８２】
第１のＰ型ウェル２１は半導体基板１０Ａの表面から深さ約２．６マイクロメートル（μｍ）の位置まで形成されており、第２のＰ型ウェル２２は深さ約２．６マイクロメートル（μｍ）の位置から深さ約３．０マイクロメートル（μｍ）の位置まで形成されている。
【００８３】
第１のＰ型ウェル２１の不純物濃度よりも第２のｐ型ウェル２２の不純物濃度が十分に高くなっていれば、電荷の分水嶺２０４は第２のｐ型ウェル２２のほぼ中央に形成される。従って、従来の技術において図９を参照して前述した分水嶺よりも深い位置に分水嶺２０４が形成される。すなわちフォトダイオード３によって変換された信号電荷が蓄積される領域が広くなる。このような構造に対して深部分離注入層１を設けると、フォトダイオード３から転送トランジスタ４への電荷の流出を阻止することができる。このため、フォトダイオード３の飽和信号電荷が増大する。図３を参照して前述した構成に比べて、さらに、半導体基板１０の深部において光電変換された生成電荷７９による混色を抑圧することができ、色再現性のよい固体撮像素子を実現することができる。
【００８４】
図４に示す電荷排出方法についてさらに詳しく説明する。この電荷排出方法は前述した図９に示す電荷排出方法とは異なっている。
【００８５】
第２のＰ型ウェル２２の不純物濃度はｎ型半導体基板１０Ａの不純物濃度よりも高いため、ｎ型半導体基板１０Ａからフォトダイオード３側に向かって伸びる空乏層は第２のＰ型ウェル２２において止まる。このため、フォトダイオード３側からｎ型半導体基板１０Ａ側へ向かって伸びる空乏層とくっ付くことができない。
【００８６】
すなわち、フォトダイオード３から溢れた電荷（電子）は正孔が多数存在するｐ型中性領域へ放出される。フォトダイオード３からｐ型中性領域へ放出された電子は、寿命が長く、正孔と再結合することはなく、電界が作用しない領域をランダムに酔漢運動する。
【００８７】
フォトダイオード３からｐ型中性領域へ放出された電子の一部はｎ型基板に流れ込むけれども、放出された電子の他の一部は隣接するフォトダイオード３または転送トランジスタ４へ流れ込む。ｎ型基板と隣接するフォトダイオード３または転送トランジスタ４とのいずれへ流れ込むかは確率の問題である。このような電荷排出方法をバイポーラアクションモードと呼んでいる。
【００８８】
隣接するフォトダイオード３または転送トランジスタ４へ流れ込む確率を小さくするために深部分離注入層１が必要になってくる。この確率を小さくするには深部分離注入層１の不純物濃度が第２のＰ型ウェル２２の不純物濃度よりも濃い方が望ましい。また、深部分離注入層１が第２のＰ型ウェル２２とくっ付いていることが好ましい。
【００８９】
図１〜図４を参照して前述した構成は、インターライン転送型ＣＣＤイメージセンサに対しても適用することができる。図５は、本実施の形態に係るインターライン転送型ＣＣＤイメージセンサ１５０の構成を説明するための平面図である。
【００９０】
インターライン転送型ＣＣＤイメージセンサ１５０は、半導体基板１０Ａにマトリックス状に配置された複数の画素セル９Ａを備えている。各画素セル９Ａは、入射光を信号電荷に変換して蓄積するフォトダイオード３Ａと、フォトダイオード３Ａに蓄積された信号電荷を読み出すために設けられた転送ゲート３１と、フォトダイオード３Ａと転送ゲート３１とを分離するように半導体基板１０Ａを掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部２Ｂと、転送ゲート３１によってフォトダイオード３Ａから読み出された信号電荷を垂直方向に沿って転送するために、垂直方向に配置された各画素セル９Ａに隣接して互いに所定の間隔を空けて垂直方向に沿って配置された垂直転送ＣＣＤ２２とを有している。
【００９１】
素子分離部２Ｂの下側には、フォトダイオード３Ａから転送ゲート３１への電荷の流出を阻止するための深部分離注入層が形成されている。
【００９２】
このように前述した構成と同様の構成によって、素子分離部２Ｂの下側に深部分離注入層を形成すると、図１〜図４を参照して前述した効果と同様の効果を奏するインターライン転送型ＣＣＤイメージセンサを得ることができる。
【００９３】
【発明の効果】
以上のように本発明によれば、高性能な固体撮像装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る固体撮像装置の構成を示す回路図
【図２】本実施の形態に係る固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための平面図
【図３】図２に示す面ＡＡに沿った断面図
【図４】本実施の形態に係る他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図２に示す面ＡＡに沿った断面図
【図５】本実施の形態に係るインターライン転送型ＣＣＤイメージセンサの構成を説明するための平面図
【図６】従来の固体撮像装置の構成を示す回路図
【図７】従来の固体撮像装置の動作を説明するためのタイミングチャート
【図８】従来の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための平面図
【図９】図８に示す面ＡＡに沿った断面図
【図１０】従来の他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図７に示す面ＡＡに沿った断面図
【符号の説明】
１ 深部分離注入層
２ 素子分離部
３ フォトダイオード
４ ＭＯＳトランジスタ
５ 表面シールド層
６ 蓄積フォトダイオード層
７ ソース
８ ドレイン
９ 画素セル
１０ 半導体基板
２１ Ｐ型ウェル
２２ Ｐ型ウェル
【発明の属する技術分野】
本発明は、半導体基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部を備えた固体撮像装置およびその製造方法およびインターライン転送型ＣＣＤイメージセンサに関する。
【０００２】
【従来の技術】
増幅型ＭＯＳトランジスタが設けられた固体撮像装置が近年注目されている。この固体撮像装置は、各画素ごとに、フォトダイオードによって検出された信号をＭＯＳトランジスタによって増幅するものであり、高感度という特徴を有している。
【０００３】
図６は、従来の固体撮像装置９０の構成を示す回路図である。固体撮像装置９０は、半導体基板１０にマトリックス状に配置された複数の画素セル９９を備えている。各画素セル９９は、入射光を信号電荷に変換して蓄積するフォトダイオード９３をそれぞれ有している。各画素セル９９には、フォトダイオード９３に蓄積された信号電荷を読み出すための転送トランジスタ９４がそれぞれ設けられている。
【０００４】
各画素セル９９は、増幅トランジスタ１２を有している。増幅トランジスタ１２は、転送トランジスタ９４によって読み出された信号電荷を増幅する。各画素セル９９には、リセットトランジスタ１１が設けられている。リセットトランジスタ１１は、転送トランジスタ９４によって読み出された信号電荷をリセットする。
【０００５】
固体撮像装置９０は、垂直駆動回路１５を備えている。垂直駆動回路１５には、複数のリセットトランジスタ制御線１１１が接続されている。各リセットトランジスタ制御線１１１は、水平方向に沿って配置された各画素セル９９に設けられたリセットトランジスタ１１と接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されている。垂直駆動回路１５には、複数の垂直選択トランジスタ制御線１２１がさらに接続されている。各垂直選択トランジスタ制御線１２１は、水平方向に沿って配置された各画素セル９９に設けられた垂直選択トランジスタと接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されており、信号を読み出す行を決定する。
【０００６】
垂直選択トランジスタのソースは、垂直信号線６１に接続されている。各垂直信号線６１の一端には、負荷トランジスタ群２７が接続されている。各垂直信号線６１の他端は、行信号蓄積部２８に接続されている。行信号蓄積部２８は、１行分の信号を取り込むためのスイッチトランジスタを含んでいる。行信号蓄積部２８には、水平駆動回路１６が接続されている。
【０００７】
図７は、従来の固体撮像装置９０の動作を説明するためのタイミングチャートである。
【０００８】
垂直選択トランジスタ制御線１２１をハイレベルにするための行選択パルス１０１−１が印加されると、選択された行における垂直選択トランジスタがオンし、選択された行における増幅トランジスタ１２と負荷トランジスタ群２７とによってソースフォロワ回路が構成される。
【０００９】
そして、行選択パルス１０１−１がハイレベルの間に、リセットトランジスタ制御線１１１をハイレベルにするためのリセットパルス１０２−１を印加することによって、増幅トランジスタ１２のゲートが接続されている浮遊拡散層の電位をリセットする。次に、行選択パルス１０１−１がハイレベルの間に、転送トランジスタ制御線をハイレベルにするために転送パルス１０３−１を印加することによって、フォトダイオード９３に蓄積された信号電荷を浮遊拡散層へ転送する。
【００１０】
この時、浮遊拡散層に接続された増幅トランジスタ１２のゲート電圧は、浮遊拡散層の電位と等しくなり、このゲート電圧と実質的に等しい電圧が垂直信号線６１に現れる。そして、フォトダイオード９３に蓄積された信号電荷に基づく信号を行信号蓄積部２８へ転送する。
【００１１】
次に、水平駆動回路１６は、列選択パルス１０６−１−１、１０６−１−２、・・・を順次発生し、行信号蓄積部２８へ転送された信号を１行分の出力信号１０７−１として取り出す。
【００１２】
図８は従来の固体撮像装置９０に設けられたフォトダイオード９３と転送トランジスタ９４との構成を説明するための平面図であり、図９は図８に示す面ＡＡに沿った断面図である。
【００１３】
フォトダイオード９３は、半導体基板１０の表面に形成された表面シールド層８５と、表面シールド層８５の下側に形成された蓄積フォトダイオード層８６とを含んでいる埋め込み型ｐｎｐフォトダイオードである。表面シールド層８５は半導体基板１０と反対導電型になっており、蓄積フォトダイオード層８６は半導体基板１０と同じ導電型になっている。蓄積フォトダイオード層８６は、深さ約１マイクロメータ（μｍ）の位置に形成されている。
【００１４】
転送トランジスタ９４は、フォトダイオード９３に隣接するように形成されており、半導体基板１０の上に形成されたゲート電極５３と、ゲート電極５３の両側にそれぞれ形成されたソース８７およびドレイン８８とを有している。
【００１５】
近年トランジスタにおけるサイズの微細化が急速に進展している。それに伴ってソース８７およびドレイン８８の深さも急速に浅くなり、現在約０．１マイクロメートル（μｍ）である。
【００１６】
フォトダイオード９３と転送トランジスタ９４との間には、フォトダイオード９３と転送トランジスタ９４とを分離するように半導体基板１０を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離部２が形成されている。
【００１７】
フォトダイオード９３と、フォトダイオード９３が含まれる画素セル９９に隣接する画素セル９９に含まれるフォトダイオード９３とを分離するように素子分離部２Ａが形成されている。
【００１８】
素子分離部２および素子分離部２Ａは、約３００ナノメータ（ｎｍ）の深さまで形成されている。トランジスタのサイズの微細化に伴って素子分離部２および素子分離部２Ａも浅くなってきている。その理由は、微細化に伴い素子分離部の幅も急速に狭くなり深く掘っていくとそのアスペクト比が大きくなり酸化膜で埋めることができなくなるからである。
【００１９】
このように、フォトダイオード９３の蓄積フォトダイオード層８６は、素子分離部２および素子分離部２Ａよりも深い位置に形成されている。
【００２０】
図１０は、従来の他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図８に示す面ＡＡに沿った断面図である。図９を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【００２１】
ｎ型半導体基板２０１上にｐ型ウェル２０２が形成されている。ｎ型半導体基板２０１とｐ型ウェル２０２との間の界面の深さは、約２．８マイクロメートル（μｍ）になっている。ｎ型半導体基板２０１の濃度は約２×１０１４ｃｍ−３になっており、ｐ型ウェル２０２の濃度は約１×１０１５ｃｍ−３になっている。
【００２２】
フォトダイオード９３に蓄積された電荷は、矢印２０３に示すように半導体基板２０１へ直接排出される。基板の深部で発生する電荷もこのウェル構造によってフォトダイオード９３および転送トランジスタ９４へ届かないようにすることが可能である。
【００２３】
【特許文献１】
特開２００１−３４５４３９号公報
【００２４】
【発明が解決しようとする課題】
しかしながら前述した図９に示す構成では、フォトダイオード９３が入射光を信号電荷に変換して蓄積フォトダイオード層８６に蓄積すると、蓄積フォトダイオード層８６に蓄積された信号電荷は、矢印８１に示すように素子分離部２を越えて転送トランジスタ９４のソース８７へ流れ込む。このため、フォトダイオード９３の飽和電荷量が減少するという問題がある。
【００２５】
また、蓄積フォトダイオード層８６に蓄積された信号電荷は、矢印８２に示すように素子分離部２Ａを越えて隣接するフォトダイオード９３へ流れ込む。このため、撮像デバイスの色の再現性が悪くなる混色という現象が発生するという問題がある。
【００２６】
さらに入射光によって半導体基板１０の深部において発生した信号電荷７９が、矢印８３に示すように隣接するフォトダイオード９３に入り、または矢印８４に示すように隣接するトランジスタ５３のソース８７に入ると、混色および感度の低下が生じるという問題がある。
【００２７】
また前述した図１０に示す構成によっても、フォトダイオードの飽和電荷量が減少し、混色および感度の低下という問題が発生することは避けられない。
【００２８】
ｐ型ウェル２０２の下端と蓄積フォトダイオード層８６の下端との間のほぼ中央の深さ約１．８マイクロメータ（μｍ）の位置に形成される分水嶺２０４よりも浅い位置において発生した電荷はフォトダイオード９３に届くけれども、分水嶺２０４よりも深い位置において発生した電荷はフォトダイオード９３に届かないので、感度が劣化する。
【００２９】
ここで、分水嶺２０４とは、熱拡散で確率的に表面側に流れる電子と、基板深部に流れる電子との仮想的境界線を表している。
【００３０】
前述した半導体基板２０１への電荷の排出についてさらに詳しく説明する。フォトダイオード９３から半導体基板２０１へ電荷を排出する時には、フォトダイオード９３側からｐ型ウェル２０２内を半導体基板２０１へ向かって伸びる空乏層とｎ型半導体基板２０１からｐ型ウェル２０２内をフォトダイオード９３へ向かって伸びる空乏層とが分水嶺２０４においてくっ付いている状態になっている。
【００３１】
この場合、フォトダイオード９３を飽和して溢れた電荷は、電界のかかった空乏層内を通るため、ランダムに動くことなく電界に沿ってｎ型半導体基板２０１へ排出される。これは、フォトダイオードと垂直ＣＣＤとを画素単位セル内に有する周知のインターライン転送型の垂直オーバーフロードレイン構造と同じ動作である。このような排出方法をジャンクションＦＥＴモードと呼ぶ。
【００３２】
本発明の目的は、高性能な固体撮像装置およびその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
本発明に係る固体撮像装置は、半導体基板にマトリックス状に配置された複数の画素セルと、各画素セルを駆動するために設けられた駆動手段とを具備しており、各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、前記フォトダイオードに蓄積された前記信号電荷を読み出すために設けられた１個以上のＭＯＳトランジスタと、前記フォトダイオードと前記ＭＯＳトランジスタとを分離するように前記半導体基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部と、前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するために前記素子分離部の下側に形成された深部分離注入層とを含んでいることを特徴とする。
【００３５】
本発明に係る固体撮像装置の製造方法は、本発明に係る固体撮像装置の製造方法であって、前記素子分離部を形成するために前記半導体基板を掘り込んで溝を形成する溝形成工程と、前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するための前記深部分離注入層を形成するために前記溝の底から不純物を注入する不純物注入工程と、前記不純物注入工程の後で、前記溝に前記素子分離部を形成する素子分離部形成工程と、前記素子分離部形成工程の後で、前記フォトダイオードと前記１個以上のＭＯＳトランジスタとを形成するフォトダイオードトランジスタ形成工程とを包含することを特徴とする。
【００３７】
【発明の実施の形態】
本実施の形態に係る固体撮像装置においては、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００３８】
この実施の形態では、前記ＭＯＳトランジスタは、前記半導体基板に形成されたソースとドレインとを有しており、前記深部分離注入層には、前記ＭＯＳトランジスタの前記ソースおよび前記ドレインと反対導電型の不純物が注入されていることが好ましい。
【００３９】
前記素子分離部は、前記フォトダイオードと、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードとを分離するように形成されており、前記深部分離注入層は、前記フォトダイオードから、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するように形成されていることが好ましい。
【００４０】
前記深部分離注入層は、前記フォトダイオードよりも深い位置まで形成されていることが好ましい。
【００４１】
前記深部分離注入層は、前記半導体基板の表面から約０．３マイクロメートル（μｍ）の深さの位置から約１．０マイクロメートル（μｍ）の深さの位置まで形成されていることが好ましい。
【００４２】
前記フォトダイオードは、前記半導体基板の表面に形成された表面シールド層と、前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、前記深部分離注入層の濃度は、前記蓄積フォトダイオード層の濃度よりも濃くなっていることが好ましい。
【００４３】
前記１個以上のＭＯＳトランジスタは、１個以上のＮ型ＭＯＳトランジスタであることが好ましい。
【００４４】
前記半導体基板は、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、前記第１のＰ型ウェルの下側に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることが好ましい。
【００４５】
前記深部分離注入層は、前記第２のＰ型ウェルと接するように形成されていることが好ましい。
【００４６】
前記深部分離注入層の不純物濃度は、前記第２のＰ型ウェルの不純物濃度よりも濃くなっていることが好ましい。
【００４７】
前記駆動手段は、前記複数の画素セルを行方向に沿って駆動する垂直駆動回路と、前記複数の画素セルを列方向に沿って駆動する水平駆動回路とを含んでいることが好ましい。
【００４８】
本実施の形態に係る他の固体撮像装置においては、フォトダイオードから、フォトダイオードが含まれる画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードから、フォトダイオードが含まれる画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００４９】
本実施の形態に係る固体撮像装置の製造方法においては、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するための深部分離注入層を形成するために溝の底から不純物を注入する。このため、形成された深部分離注入層によって、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を製造することができる。
【００５０】
本実施の形態に係るインターライン転送型ＣＣＤイメージセンサにおいては、フォトダイオードから転送ゲートへの電荷の流出を阻止するために深部分離注入層が素子分離部の下側に形成されている。このため、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好なインターライン転送型ＣＣＤイメージセンサを得ることができる。
【００５１】
この実施の形態では、前記半導体基板は、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、前記第１のＰ型ウェルの下側に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることが好ましい。
【００５２】
前記深部分離注入層は、前記第２のＰ型ウェルと接するように形成されていることが好ましい。
【００５３】
前記深部分離注入層の不純物濃度は、前記第２のＰ型ウェルの不純物濃度よりも濃くなっていることが好ましい。
【００５４】
以下、図面を参照して本発明の実施の形態を説明する。
【００５５】
図１は、本実施の形態に係る固体撮像装置１００の構成を示す回路図である。
【００５６】
固体撮像装置１００は、半導体基板１０にマトリックス状に配置された複数の画素セル９を備えている。各画素セル９は、入射光を信号電荷に変換して蓄積するフォトダイオード３をそれぞれ有している。各画素セル９には、フォトダイオード３に蓄積された信号電荷を読み出すための転送トランジスタ４がそれぞれ設けられている。
【００５７】
各画素セル９は、増幅トランジスタ１２を有している。増幅トランジスタ１２は、転送トランジスタ４によって読み出された信号電荷を増幅する。各画素セル９には、リセットトランジスタ１１が設けられている。リセットトランジスタ１１は、転送トランジスタ４によって読み出された信号電荷をリセットする。
【００５８】
固体撮像装置１００は、垂直駆動回路１５を備えている。垂直駆動回路１５には、複数のリセットトランジスタ制御線１１１が接続されている。各リセットトランジスタ制御線１１１は、水平方向に沿って配置された各画素セル９に設けられたリセットトランジスタ１１と接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されている。垂直駆動回路１５には、複数の垂直選択トランジスタ制御線１２１がさらに接続されている。各垂直選択トランジスタ制御線１２１は、水平方向に沿って配置された各画素セル９に設けられた垂直選択トランジスタと接続するように、それぞれが所定の間隔を空けて互いに平行に水平方向に沿って配置されており、信号を読み出す行を決定する。
【００５９】
垂直選択トランジスタのソースは、垂直信号線６１に接続されている。各垂直信号線６１の一端には、負荷トランジスタ群２７が接続されている。各垂直信号線６１の他端は、行信号蓄積部２８に接続されている。行信号蓄積部２８は、１行分の信号を取り込むためのスイッチトランジスタを含んでいる。行信号蓄積部２８には、水平駆動回路１６が接続されている。
【００６０】
図２は本実施の形態に係る固体撮像装置１００に設けられたフォトダイオード３とＭＯＳトランジスタ４との構成を説明するための平面図であり、図３は図２に示す面ＡＡに沿った断面図である。
【００６１】
フォトダイオード３は、半導体基板１０の表面に形成された表面シールド層５と、表面シールド層５の下側に形成された蓄積フォトダイオード層６とを含んでいる埋め込み型ｐｎｐフォトダイオードである。表面シールド層５は半導体基板１０と反対導電型になっており、蓄積フォトダイオード層６は半導体基板１０と同じ導電型になっている。表面シールド層５は深さ約０．２マイクロメータ（μｍ）の位置まで形成されており、蓄積フォトダイオード層６は深さ約０．８マイクロメータ（μｍ）の位置まで形成されている。
【００６２】
転送トランジスタ４は、フォトダイオード３に隣接するように形成されており、半導体基板１０の上に形成されたゲート電極５３と、ゲート電極５３の両側にそれぞれ形成されたソース７およびドレイン８とを有している。
【００６３】
近年急速に進展しているトランジスタのサイズの微細化に伴ってソース７およびドレイン８の深さも急速に浅くなっており、現在約０．１マイクロメートル（μｍ）である。
【００６４】
フォトダイオード３と転送トランジスタ４との間には、フォトダイオード３と転送トランジスタ４とを分離するように半導体基板１０を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離部２が形成されている。
【００６５】
フォトダイオード３と、フォトダイオード３が含まれる画素セル９に隣接する画素セル９に含まれるフォトダイオード３とを分離するように素子分離部２Ａが形成されている。
【００６６】
素子分離部２および素子分離部２Ａは、約３００ナノメータ（ｎｍ）の深さまで形成されている。トランジスタのサイズの微細化に伴って素子分離部２および素子分離部２Ａも浅くなってきている。その理由は、微細化に伴って素子分離部の幅も急速に狭くなり深く掘っていくとそのアスペクト比が大きくなり酸化膜で埋めることができなくなるからである。
【００６７】
素子分離部２および素子分離部２Ａの下には、フォトダイオード３から転送トランジスタ４への電荷の流出、およびフォトダイオード３からフォトダイオード３が含まれる画素セル９に隣接する画素セル９に含まれるフォトダイオード３への電荷の流出をそれぞれ阻止するために、深部分離注入層１が半導体基板１０の表面に対して垂直な方向に沿って形成されている。
【００６８】
深部分離注入層１には、転送トランジスタ４のソース７およびドレイン８と反対導電型の不純物が注入されている。深部分離注入層１は、半導体基板１０の表面から約０．３マイクロメートル（μｍ）の深さの位置から約１．０マイクロメートル（μｍ）以上の深さの位置まで形成されている。このように、深部分離注入層１は、フォトダイオード３の蓄積フォトダイオード層６よりも深い位置まで形成されている。
【００６９】
深部分離注入層１の濃度は、１×１０１６ｃｍ−３以上になっている。フォトダイオード３の表面シールド層５の濃度は約１×１０１９ｃｍ−３になっており、蓄積フォトダイオード層６の濃度は約１×１０１７ｃｍ−３になっている。半導体基板の濃度は、１×１０１５ｃｍ−３になっている。このように、深部分離注入層１の濃度は、蓄積フォトダイオード層６の濃度よりも濃くなっている。
【００７０】
このように構成された固体撮像装置の製造方法を説明する。
【００７１】
まず、素子分離部２および２Ａを形成するために半導体基板１０をエッチングによって掘り込んで溝を形成する。そして、深部分離注入層１を形成するために、３００キロエレクトロンボルト（ｋｅＶ）以上１メガエレクトロンボルト（ＭｅＶ）以下の加速電圧と、５×１０１１ｃｍ−２以上１×１０１２ｃｍ−２以下のドーズ量とによってボロンＢ＋１１を、形成した溝の底から注入する。その結果、不純物密度１×１０１６ｃｍ−３以上の深部分離注入層１が溝の下側に形成される。
【００７２】
次に、素子分離部２および２Ａを形成するために、ＣＶＤ法に従ってＳｉＯ２によって溝を埋める。その後、フォトダイオード３と転送トランジスタ４とを半導体基板１０に形成する。
【００７３】
このような固体撮像装置１００においては、フォトダイオード３が入射光を信号電荷に変換して蓄積フォトダイオード層６に蓄積すると、蓄積フォトダイオード層６に蓄積された信号電荷は、転送トランジスタ４および隣接するフォトトランジスタ３への流出を深部分離注入層１によって阻止される。
【００７４】
蓄積フォトダイオード層６に蓄積された信号電荷が転送トランジスタ４へ流出することが阻止されるので、フォトダイオード３の飽和信号電荷が増大する。また、蓄積フォトダイオード層６に蓄積された信号電荷が隣接するフォトトランジスタ３へ流出することが阻止されるので、混色を抑圧することができ、色再現性のよい固体撮像素子を得ることができる。
【００７５】
さらに、半導体基板１０の深部において光電変換された生成電荷７９も深部分離注入層１によって反射されるので、隣接する転送トランジスタ４へ流れ込まなくなる。その結果、固体撮像装置１００の感度が向上する。
【００７６】
なお、深部分離注入層１はフォトダイオード３の周りの素子分離部の下にのみ形成するだけでなく、固体撮像装置に形成されたすべての素子分離部の下に形成してもよい。
【００７７】
また、固体撮像装置がｎＭＯＳトランジスタのみで構成されるｎＭＯＳセンサに本発明を適応することは、素子分離部が１種類しかないので特に有効である。
【００７８】
以上のように本実施の形態によれば、フォトダイオード３からＭＯＳトランジスタ４への電荷の流出を阻止するために深部分離注入層１が素子分離部２の下側に形成されている。このため、フォトダイオード３からＭＯＳトランジスタ４への電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００７９】
図４は、本実施の形態に係る他の固体撮像装置に設けられたフォトダイオード３と転送トランジスタ４との構成を説明するための断面図である。図３を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【００８０】
半導体基板１０Ａには、フォトダイオード３と素子分離部２および２Ａと深部分離注入層１との側面および下面を囲むように形成された第１のＰ型ウェル２１と、第１のＰ型ウェル２１の下側に形成され、第１のＰ型ウェル２１の不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェル２２とが設けられている。
【００８１】
ｎ型半導体基板１０Ａの不純物濃度は、１×１０１４ｃｍ−３になっている。第１のＰ型ウェル２１の不純物濃度は、１×１０１５ｃｍ−３になっており、第２のＰ型ウェル２２の不純物濃度は、３×１０１５ｃｍ−３以上になっている。深部分離注入層１の不純物濃度は、１×１０１６ｃｍ−３以上になっている。このように、深部分離注入層１の不純物濃度は、第２のＰ型ウェル２２の不純物濃度よりも濃くなっている。また、第２のＰ型ウェル２２の不純物濃度は、第１のＰ型ウェル２１の不純物濃度よりも十分に高くなっている。
【００８２】
第１のＰ型ウェル２１は半導体基板１０Ａの表面から深さ約２．６マイクロメートル（μｍ）の位置まで形成されており、第２のＰ型ウェル２２は深さ約２．６マイクロメートル（μｍ）の位置から深さ約３．０マイクロメートル（μｍ）の位置まで形成されている。
【００８３】
第１のＰ型ウェル２１の不純物濃度よりも第２のｐ型ウェル２２の不純物濃度が十分に高くなっていれば、電荷の分水嶺２０４は第２のｐ型ウェル２２のほぼ中央に形成される。従って、従来の技術において図９を参照して前述した分水嶺よりも深い位置に分水嶺２０４が形成される。すなわちフォトダイオード３によって変換された信号電荷が蓄積される領域が広くなる。このような構造に対して深部分離注入層１を設けると、フォトダイオード３から転送トランジスタ４への電荷の流出を阻止することができる。このため、フォトダイオード３の飽和信号電荷が増大する。図３を参照して前述した構成に比べて、さらに、半導体基板１０の深部において光電変換された生成電荷７９による混色を抑圧することができ、色再現性のよい固体撮像素子を実現することができる。
【００８４】
図４に示す電荷排出方法についてさらに詳しく説明する。この電荷排出方法は前述した図９に示す電荷排出方法とは異なっている。
【００８５】
第２のＰ型ウェル２２の不純物濃度はｎ型半導体基板１０Ａの不純物濃度よりも高いため、ｎ型半導体基板１０Ａからフォトダイオード３側に向かって伸びる空乏層は第２のＰ型ウェル２２において止まる。このため、フォトダイオード３側からｎ型半導体基板１０Ａ側へ向かって伸びる空乏層とくっ付くことができない。
【００８６】
すなわち、フォトダイオード３から溢れた電荷（電子）は正孔が多数存在するｐ型中性領域へ放出される。フォトダイオード３からｐ型中性領域へ放出された電子は、寿命が長く、正孔と再結合することはなく、電界が作用しない領域をランダムに酔漢運動する。
【００８７】
フォトダイオード３からｐ型中性領域へ放出された電子の一部はｎ型基板に流れ込むけれども、放出された電子の他の一部は隣接するフォトダイオード３または転送トランジスタ４へ流れ込む。ｎ型基板と隣接するフォトダイオード３または転送トランジスタ４とのいずれへ流れ込むかは確率の問題である。このような電荷排出方法をバイポーラアクションモードと呼んでいる。
【００８８】
隣接するフォトダイオード３または転送トランジスタ４へ流れ込む確率を小さくするために深部分離注入層１が必要になってくる。この確率を小さくするには深部分離注入層１の不純物濃度が第２のＰ型ウェル２２の不純物濃度よりも濃い方が望ましい。また、深部分離注入層１が第２のＰ型ウェル２２とくっ付いていることが好ましい。
【００８９】
図１〜図４を参照して前述した構成は、インターライン転送型ＣＣＤイメージセンサに対しても適用することができる。図５は、本実施の形態に係るインターライン転送型ＣＣＤイメージセンサ１５０の構成を説明するための平面図である。
【００９０】
インターライン転送型ＣＣＤイメージセンサ１５０は、半導体基板１０Ａにマトリックス状に配置された複数の画素セル９Ａを備えている。各画素セル９Ａは、入射光を信号電荷に変換して蓄積するフォトダイオード３Ａと、フォトダイオード３Ａに蓄積された信号電荷を読み出すために設けられた転送ゲート３１と、フォトダイオード３Ａと転送ゲート３１とを分離するように半導体基板１０Ａを掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部２Ｂと、転送ゲート３１によってフォトダイオード３Ａから読み出された信号電荷を垂直方向に沿って転送するために、垂直方向に配置された各画素セル９Ａに隣接して互いに所定の間隔を空けて垂直方向に沿って配置された垂直転送ＣＣＤ２２とを有している。
【００９１】
素子分離部２Ｂの下側には、フォトダイオード３Ａから転送ゲート３１への電荷の流出を阻止するための深部分離注入層が形成されている。
【００９２】
このように前述した構成と同様の構成によって、素子分離部２Ｂの下側に深部分離注入層を形成すると、図１〜図４を参照して前述した効果と同様の効果を奏するインターライン転送型ＣＣＤイメージセンサを得ることができる。
【００９３】
【発明の効果】
以上のように本発明によれば、高性能な固体撮像装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る固体撮像装置の構成を示す回路図
【図２】本実施の形態に係る固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための平面図
【図３】図２に示す面ＡＡに沿った断面図
【図４】本実施の形態に係る他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図２に示す面ＡＡに沿った断面図
【図５】本実施の形態に係るインターライン転送型ＣＣＤイメージセンサの構成を説明するための平面図
【図６】従来の固体撮像装置の構成を示す回路図
【図７】従来の固体撮像装置の動作を説明するためのタイミングチャート
【図８】従来の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための平面図
【図９】図８に示す面ＡＡに沿った断面図
【図１０】従来の他の固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタとの構成を説明するための図７に示す面ＡＡに沿った断面図
【符号の説明】
１ 深部分離注入層
２ 素子分離部
３ フォトダイオード
４ ＭＯＳトランジスタ
５ 表面シールド層
６ 蓄積フォトダイオード層
７ ソース
８ ドレイン
９ 画素セル
１０ 半導体基板
２１ Ｐ型ウェル
２２ Ｐ型ウェル
Claims (11)
- 半導体基板にマトリックス状に配置された複数の画素セルと、
各画素セルを駆動するために設けられた駆動手段とを具備しており、
各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、
前記フォトダイオードに蓄積された前記信号電荷を読み出すために設けられた１個以上のＭＯＳトランジスタと、
前記フォトダイオードと前記ＭＯＳトランジスタとを分離するように前記半導体基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成された素子分離部と、
前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するために前記素子分離部の下側に形成された深部分離注入層とを含んでおり、
前記半導体基板は、Ｎ型の基板と、
前記Ｎ型の基板の上に、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、
前記Ｎ型基板と前記第１のＰ型ウェルとの間に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることを特徴とする固体撮像装置。 - 前記ＭＯＳトランジスタは、前記第１のＰ型ウェルに形成されたソースとドレインとを有しており、
前記深部分離注入層には、前記ＭＯＳトランジスタの前記ソースおよび前記ドレインと反対導電型の不純物が注入されている、請求項１記載の固体撮像装置。 - 前記素子分離部は、前記フォトダイオードと、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードとを分離するように形成されており、
前記深部分離注入層は、前記フォトダイオードから、前記フォトダイオードが含まれる前記画素セルに隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するように形成されている、請求項１記載の固体撮像装置。 - 前記深部分離注入層は、前記フォトダイオードよりも深い位置まで形成されている、請求項１記載の固体撮像装置。
- 前記深部分離注入層は、前記半導体基板の表面から約０．３マイクロメートル（μｍ）の深さの位置から約１．０マイクロメートル（μｍ）の深さの位置まで形成されている、請求項１記載の固体撮像装置。
- 前記フォトダイオードは、前記半導体基板の表面に形成された表面シールド層と、
前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、
前記深部分離注入層の濃度は、前記蓄積フォトダイオード層の濃度よりも濃くなっている、請求項１記載の固体撮像装置。 - 前記１個以上のＭＯＳトランジスタは、１個以上のＮ型ＭＯＳトランジスタである、請求項１記載の固体撮像装置。
- 前記深部分離注入層は、前記第２のＰ型ウェルと接するように形成されている、請求項１記載の固体撮像装置。
- 前記深部分離注入層の不純物濃度は、前記第２のＰ型ウェルの不純物濃度よりも濃くなっている、請求項１記載の固体撮像装置。
- 前記駆動手段は、前記複数の画素セルを行方向に沿って駆動する垂直駆動回路と、
前記複数の画素セルを列方向に沿って駆動する水平駆動回路とを含んでいる、請求項１記載の固体撮像装置。 - 請求項１記載の固体撮像装置の製造方法であって、
前記素子分離部を形成するために前記半導体基板を掘り込んで溝を形成する溝形成工程と、
前記フォトダイオードから前記ＭＯＳトランジスタへの電荷の流出を阻止するための前記深部分離注入層を形成するために前記溝の底から不純物を注入する不純物注入工程と、
前記不純物注入工程の後で、前記溝に前記素子分離部を形成する素子分離部形成工程と、
前記素子分離部形成工程の後で、前記フォトダイオードと前記１個以上のＭＯＳトランジスタとを形成するフォトダイオードトランジスタ形成工程とを包含しており、
前記半導体基板は、Ｎ型の基板と、
前記Ｎ型の基板の上に、前記フォトダイオードと前記素子分離部と前記深部分離注入層との側面および下面を囲むように形成された第１のＰ型ウェルと、
前記Ｎ型基板と前記第１のＰ型ウェルとの間に形成され、前記第１のＰ型ウェルの不純物濃度よりも高い不純物濃度を有する第２のＰ型ウェルとを含んでいることを特徴とする固体撮像装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056224A JP3621400B2 (ja) | 2003-03-03 | 2003-03-03 | 固体撮像装置およびその製造方法 |
| US10/742,419 US7157754B2 (en) | 2003-03-03 | 2003-12-19 | Solid-state imaging device and interline transfer CCD image sensor |
| TW092136125A TW200419792A (en) | 2003-03-03 | 2003-12-19 | Solid-state imaging device, method for manufacturing the same and interline transfer CCD image sensor |
| KR1020040003726A KR100597125B1 (ko) | 2003-03-03 | 2004-01-19 | 고체 촬상 장치 및 그 제조 방법 및 인터라인 전송형ｃｃｄ 이미지 센서 |
| EP04002910A EP1455389A3 (en) | 2003-03-03 | 2004-02-10 | Solid-state imaging device, method for manufacturing the same and interline transfer CCD image sensor |
| CNB2004100074389A CN100440519C (zh) | 2003-03-03 | 2004-03-03 | 固体摄像器件、制造方法及行间传递型ccd图像传感器 |
| US11/292,835 US7358105B2 (en) | 2003-03-03 | 2005-12-02 | Solid-state imaging device, method for manufacturing the same and interline transfer CCD image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056224A JP3621400B2 (ja) | 2003-03-03 | 2003-03-03 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266159A JP2004266159A (ja) | 2004-09-24 |
| JP3621400B2 true JP3621400B2 (ja) | 2005-02-16 |
Family
ID=32821162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056224A Expired - Fee Related JP3621400B2 (ja) | 2003-03-03 | 2003-03-03 | 固体撮像装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7157754B2 (ja) |
| EP (1) | EP1455389A3 (ja) |
| JP (1) | JP3621400B2 (ja) |
| KR (1) | KR100597125B1 (ja) |
| CN (1) | CN100440519C (ja) |
| TW (1) | TW200419792A (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| EP1513199A3 (en) * | 2003-09-03 | 2006-09-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| KR100606954B1 (ko) * | 2004-07-08 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 포토다이오드 제조방법 |
| US7777338B2 (en) * | 2004-09-13 | 2010-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure for integrated circuit chips |
| US7348651B2 (en) * | 2004-12-09 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pinned photodiode fabricated with shallow trench isolation |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4742602B2 (ja) * | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US20060180885A1 (en) * | 2005-02-14 | 2006-08-17 | Omnivision Technologies, Inc. | Image sensor using deep trench isolation |
| JP4224036B2 (ja) * | 2005-03-17 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| EP1722422A3 (fr) | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant |
| EP1722421A3 (fr) * | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Photodiode intégrée de type à substrat flottant |
| US20070018264A1 (en) * | 2005-07-22 | 2007-01-25 | Omnivision Technologies, Inc. | Optimized image sensor process and structure to improve blooming |
| KR100760142B1 (ko) * | 2005-07-27 | 2007-09-18 | 매그나칩 반도체 유한회사 | 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀 |
| US7307327B2 (en) * | 2005-08-04 | 2007-12-11 | Micron Technology, Inc. | Reduced crosstalk CMOS image sensors |
| JP4857773B2 (ja) * | 2006-01-16 | 2012-01-18 | 株式会社ニコン | 固体撮像素子及びその製造方法 |
| CN101401208A (zh) * | 2006-03-15 | 2009-04-01 | 皇家飞利浦电子股份有限公司 | 用于辐射检测的半导体器件 |
| JP2007288136A (ja) * | 2006-03-24 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP4788478B2 (ja) * | 2006-05-26 | 2011-10-05 | ソニー株式会社 | 固体撮像装置 |
| JP2008021875A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| US8440495B2 (en) * | 2007-03-06 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing crosstalk in image sensors using implant technology |
| KR20090044115A (ko) * | 2007-10-31 | 2009-05-07 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| US7732885B2 (en) * | 2008-02-07 | 2010-06-08 | Aptina Imaging Corporation | Semiconductor structures with dual isolation structures, methods for forming same and systems including same |
| JP5328207B2 (ja) | 2008-04-01 | 2013-10-30 | キヤノン株式会社 | 固体撮像装置 |
| JP2010056402A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 固体撮像素子 |
| JP5262512B2 (ja) * | 2008-09-25 | 2013-08-14 | ソニー株式会社 | 撮像素子およびその制御方法並びにカメラ |
| MX2011006316A (es) * | 2008-12-16 | 2011-09-01 | Hiok Nam Tay | Sensores de imagen de cancelacion de ruido. |
| WO2010148060A1 (en) | 2009-06-17 | 2010-12-23 | The Regents Of The University Of Michigan | Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics |
| JP5539105B2 (ja) * | 2009-09-24 | 2014-07-02 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| CN102130123B (zh) * | 2010-01-20 | 2013-07-24 | 上海华虹Nec电子有限公司 | 功率mos晶体管的终端结构及其制造方法 |
| TWI425630B (zh) * | 2010-08-06 | 2014-02-01 | Himax Imagimg Inc | 影像感測器 |
| JP2012124299A (ja) * | 2010-12-08 | 2012-06-28 | Toshiba Corp | 裏面照射型固体撮像装置及びその製造方法 |
| JP5967944B2 (ja) | 2012-01-18 | 2016-08-10 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| US9355888B2 (en) | 2012-10-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
| US9673245B2 (en) | 2012-10-01 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
| US8878256B2 (en) | 2013-01-07 | 2014-11-04 | Semiconductor Components Industries, Llc | Image sensors with multiple output structures |
| US8878255B2 (en) | 2013-01-07 | 2014-11-04 | Semiconductor Components Industries, Llc | Image sensors with multiple output structures |
| JP2015012240A (ja) * | 2013-07-01 | 2015-01-19 | ソニー株式会社 | 撮像素子および電子機器 |
| JP2015056622A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 半導体装置 |
| JP6305028B2 (ja) * | 2013-11-22 | 2018-04-04 | キヤノン株式会社 | 光電変換装置の製造方法および光電変換装置 |
| JP2015106621A (ja) * | 2013-11-29 | 2015-06-08 | ソニー株式会社 | 固体撮像素子および製造方法、並びに電子機器 |
| CN104332481B (zh) * | 2014-09-22 | 2018-02-16 | 格科微电子（上海）有限公司 | 图像传感器及其形成方法 |
| JP2017045873A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151380A (en) * | 1991-08-19 | 1992-09-29 | Texas Instruments Incorporated | Method of making top buss virtual phase frame interline transfer CCD image sensor |
| JP2555981B2 (ja) * | 1994-06-06 | 1996-11-20 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JPH08331461A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 固体撮像装置の駆動方法 |
| US5770504A (en) * | 1997-03-17 | 1998-06-23 | International Business Machines Corporation | Method for increasing latch-up immunity in CMOS devices |
| US5859462A (en) * | 1997-04-11 | 1999-01-12 | Eastman Kodak Company | Photogenerated carrier collection of a solid state image sensor array |
| JP3876496B2 (ja) | 1997-09-13 | 2007-01-31 | 株式会社ニコン | 固体撮像装置 |
| TW393777B (en) | 1997-09-02 | 2000-06-11 | Nikon Corp | Photoelectric conversion devices and photoelectric conversion apparatus employing the same |
| JP3691963B2 (ja) * | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6281555B1 (en) * | 1998-11-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit having isolation structures |
| JP3457551B2 (ja) | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| US6144086A (en) * | 1999-04-30 | 2000-11-07 | International Business Machines Corporation | Structure for improved latch-up using dual depth STI with impurity implant |
| JP3782297B2 (ja) | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| CN1437765A (zh) * | 2000-05-25 | 2003-08-20 | 先进微装置公司 | 用于不同深度的沟槽隔离的控制井泄漏的方法 |
| US6323054B1 (en) * | 2000-05-31 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Lateral P-I-N photodiode element with high quantum efficiency for a CMOS image sensor |
| US6329218B1 (en) * | 2000-06-08 | 2001-12-11 | United Microelectronics Corp. | Method for forming a CMOS sensor with high S/N |
| JP3688980B2 (ja) * | 2000-06-28 | 2005-08-31 | 株式会社東芝 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| JP5030323B2 (ja) | 2000-08-07 | 2012-09-19 | ソニー株式会社 | 固体撮像素子 |
| US6432798B1 (en) * | 2000-08-10 | 2002-08-13 | Intel Corporation | Extension of shallow trench isolation by ion implantation |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| KR100790286B1 (ko) | 2001-06-28 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
-
2003
- 2003-03-03 JP JP2003056224A patent/JP3621400B2/ja not_active Expired - Fee Related
- 2003-12-19 TW TW092136125A patent/TW200419792A/zh unknown
- 2003-12-19 US US10/742,419 patent/US7157754B2/en not_active Expired - Fee Related
-
2004
- 2004-01-19 KR KR1020040003726A patent/KR100597125B1/ko not_active IP Right Cessation
- 2004-02-10 EP EP04002910A patent/EP1455389A3/en not_active Withdrawn
- 2004-03-03 CN CNB2004100074389A patent/CN100440519C/zh not_active Expired - Fee Related
-
2005
- 2005-12-02 US US11/292,835 patent/US7358105B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004266159A (ja) | 2004-09-24 |
| US7358105B2 (en) | 2008-04-15 |
| EP1455389A3 (en) | 2009-04-01 |
| KR100597125B1 (ko) | 2006-07-04 |
| TW200419792A (en) | 2004-10-01 |
| CN1527394A (zh) | 2004-09-08 |
| US20060076582A1 (en) | 2006-04-13 |
| KR20040078544A (ko) | 2004-09-10 |
| EP1455389A2 (en) | 2004-09-08 |
| CN100440519C (zh) | 2008-12-03 |
| US7157754B2 (en) | 2007-01-02 |
| US20040173824A1 (en) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621400B2 (ja) | 固体撮像装置およびその製造方法 | |
| EP2030240B1 (en) | Pmos pixel structure with low cross talk | |
| JP5508665B2 (ja) | 改善されたカラークロストークを有するイメージセンサ | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| TW201312740A (zh) | 固體攝像元件 | |
| JP2008034772A (ja) | 固体撮像装置及び固体撮像装置の製造方法およびカメラ | |
| JP2009510777A (ja) | 改善された収集のための光検出器及びｎ型層構造 | |
| JP2010056345A (ja) | 増幅型固体撮像装置 | |
| JP2012109540A (ja) | 固体撮像装置の製造方法 | |
| JP2010278086A (ja) | 固体撮像装置 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| JP2004253737A (ja) | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ | |
| JP2002124657A (ja) | Ｃｍｏｓイメージセンサ | |
| JP3891125B2 (ja) | 固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JP6799739B2 (ja) | 光検出素子及び固体撮像装置 | |
| JP2020080377A (ja) | 固体撮像装置 | |
| JP2004303968A (ja) | 固体撮像装置及びその制御方法 | |
| JP4729939B2 (ja) | 固体撮像素子 | |
| KR100697766B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JP2006147758A (ja) | 固体撮像装置およびその製造方法 | |
| JP2010287799A (ja) | 固体撮像装置 | |
| US20070210342A1 (en) | Vertical charge transfer active pixel sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |