JP2012015160A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

【課題】従来よりも暗電荷による画質の劣化を抑制することができる固体撮像装置を提供する。
【解決手段】シリコン基板２００内に形成された第１の不純物濃度を有するＰ型ウェル２０２と、Ｐ型ウェル２０２に行列状に複数配置された、Ｎ型のフォトダイオード２１と、Ｐ型ウェル２０２内のフォトダイオード２１間に相当する領域において、所定数のフォトダイオード２１毎に形成され、第１の不純物濃度よりも高い第２の不純物濃度を有する、基準電位が印加されるＰ型のウェルコンタクト２６とを備えている。
Ｐ型ウェル２０２内において、ウェルコンタクト２６の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する、暗電荷を捕獲するＰ型の暗電荷捕獲領域２１１を形成した。
【選択図】図４

Description

本発明は、固体撮像装置及びその製造方法に関し、特に画質の劣化につながるノイズ成分を物理的に抑制する技術に関する。

近年、デジタルスチルカメラ、デジタルムービカメラや携帯電話機などにＭＯＳ型の固体撮像装置が用いられている。このＭＯＳ型の固体撮像装置は、半導体基板と、半導体基板内に形成されたウェルと、ウェル内に行列状に配置された複数のフォトダイオードとを備えている（例えば、特許文献１）。

また、ウェルの電位を固定し安定させるため、ウェル内に、基準電位が印加されるウェルコンタクト領域を備えたＭＯＳ型の固体撮像装置がある（例えば、特許文献２）。
図１２は、特許文献２に記載された固体撮像装置の一部であり、ウェルコンタクト領域の周辺を示す模式断面図である。

図１２において、図中央の符号３０６が、ウェルコンタクト領域を構成するＰ＋の拡散層を示している。そして、符号３０２がＰ型のウェルを示し、符号１０１ａ，１０１ｂが、列方向に隣接する２のフォトダイオードを構成するＮ型の拡散層を示している。

図１２に示すように、Ｐ＋の拡散層３０６は、コンタクトプラグ１０９および電源配線１１０を介して固定電圧源に接続され、固定電圧源より基準電位が印加されている。これにより、ウェル３０２の電位が固定されて安定するので、フォトダイオードで生成された信号電荷の読み出しを安定かつ高速に行うことができるとされている。

特開２０００−２３２２１６号公報 特開２００６−７３７３６号公報

ところで、図１２に示す従来の固体撮像装置では、Ｐ型のウェル３０２とＮ型の拡散層１０１ａ，１０１ｂとのＰＮ接合による空乏層が形成されている。この空乏層内では、電子を得て負に帯電したＰ型のウェル３０２の電位が、電子を失い正に帯電したＮ型の拡散層１０１ａ，１０１ｂの電位よりも低いので、Ｐ型のウェル３０２からＮ型の拡散層１０１ａ，１０１ｂ側に向かうにつれて電位が高くなる電位勾配が形成されている。しかも、ここでのＰ型のウェル３０２内では、基準電位が印加されるＰ＋の拡散層３０６の電位が最も低いので、Ｐ＋の拡散層３０６が当該電位勾配の起点となっている。

このため、ウェル３０２内で熱により暗電荷が発生すると、発生した暗電荷が電位勾配によるドリフトによって拡散層１０１ａ，１０１ｂ側へと移動し、拡散層１０１ａ，１０１ｂ内に蓄積された信号電荷に混ざり込むノイズ電荷となって、画質が劣化するという問題がある。

本発明は、上記した課題に鑑み、従来よりも暗電荷による画質の劣化を抑制することができる固体撮像装置及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明に係る固体撮像装置は、半導体基板内に形成された第１の不純物濃度を有する第１導電型のウェルと、前記ウェル内に行列状に複数配置された、第１導電型とは異なる第２導電型のフォトダイオードと、前記ウェル内のフォトダイオード間に相当する領域において、所定数のフォトダイオード毎に形成され、第１の不純物濃度よりも高い第２の不純物濃度を有する第１導電型からなり、基準電位が印加されるウェルコンタクト領域とを備え、前記ウェル内において、前記ウェルコンタクト領域の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する第１導電型からなり、暗電荷を捕獲する暗電荷捕獲領域が形成されていることを特徴とする。

また、本発明に係る固体撮像装置の製造方法は、半導体基板内に、第１導電型の不純物を注入してウェルを形成する第１の工程と、前記ウェル内に、行列状に複数配置されかつ各々にフォトダイオードが形成される第１領域、および所定数のフォトダイオード毎に設けられるウェルコンタクト領域が形成される第２領域をそれぞれ囲む素子分離領域を形成する第２の工程と、前記ウェルの各第１領域に、第１導電型とは異なる第２導電型の不純物を注入してフォトダイオードを形成する第３の工程と、前記ウェルの各第２領域に、第１導電型の不純物をさらに注入して、基準電位を印加するためのウェルコンタクト領域を形成する第４の工程とを備え、前記第３の工程と前記第４の工程との間に、前記ウェルの各第２領域に、第１導電型の不純物をさらに注入して、前記ウェルコンタクト領域が形成される領域の下方に、暗電荷を捕獲する暗電荷捕獲領域を形成する工程を有することを特徴とする。

上記構成の固体撮像装置では、第１の不純物濃度を有する第１導電型のウェル内において、ウェルコンタクト領域の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する第１導電型からなり、暗電荷を捕獲する暗電荷捕獲領域が形成されている。

この暗電荷捕獲領域では、第１の不純物濃度よりも不純物濃度が高い分、第１導電型のキャリアが多く存在するので、ウェルのフォトダイオードの周辺領域とフォトダイオードとのＰＮ接合による空乏層が、暗電荷捕獲領域内にまで拡がるのを抑制することができる。

したがって、ウェルとフォトダイオードとのＰＮ接合による空乏層の拡がりを見越して、第３の不純物濃度を第１の不純物濃度よりも高く設定しておけば、暗電荷捕獲領域を、空乏層が形成されていない領域にすることができる。こうして形成された電荷捕獲領域内には、空乏層がないので電位勾配がない。

このような暗電荷捕獲領域内で暗電荷が発生したときには、発生した暗電荷は、電位勾配によらず拡散により移動する。この暗電荷の拡散により移動では、移動する方向が不確定なため、暗電荷がフォトダイオード側へ移動するとは限らないことから、電位勾配によるドリフトによってフォトダイオード側へ暗電荷が移動するのと比べた場合に、フォトダイオード側に移動する暗電荷の量が少なくなる。

しかも、暗電荷捕獲領域内には第１導電型のキャリアが多く存在するので、暗電荷が、暗電荷捕獲領域内を移動している間に、第１導電型のキャリアで暗電荷を捕獲することができるので、フォトダイオード側に移動する暗電荷の量をより少なくすることができる。

これらにより、フォトダイオード内の信号電荷に混ざり込むノイズ電荷を低減でき、画質の劣化を抑制することができる。
上記構成の固体撮像装置の製造方法によれば、上記固体撮像装置と同様の効果を得ることができる。

本発明の第１の実施形態に係る固体撮像装置の概略構成を示す図 単位セルの平面レイアウト図 図２の平面レイアウト図に一部の配線を加えた図 （ａ）は、図２のＡ−Ａ矢視断面図、（ｂ）は、図２のＢ−Ｂ矢視断面図 （ａ）および（ｂ）は、比較例の固体撮像装置の断面図、（ｃ）は、暗電荷量と温度との関係を示す特性図 （ａ）および（ｂ）は、実施例の固体撮像装置の断面図、（ｃ）は、暗電荷量と温度との関係を示す特性図 本発明の第１の実施形態に係る固体撮像装置の製造方法を説明するための模式断面図 図７の製造方法の続きを説明するための模式断面図 図８の製造方法の続きを説明するための模式断面図 図９の製造方法の続きを説明するための模式断面図 （ａ）および（ｂ）は、変形例に係る固体撮像装置の概略構成を説明する図、（ｃ）は、暗電荷捕獲領域の大きさを変えたときの暗電荷の差を示す図 従来の固体撮像装置の概略構成を示す図

以下に、本発明の実施形態について、図面を参照して具体的に説明する。
［第１の実施の形態］
＜全体構成＞
図１は、本発明の実施形態に係る固体撮像装置１００の概略構成を示す図である。

図１に示すように、固体撮像装置１００は、画素領域１０および当該画素領域の周辺に配された周辺回路領域を備える。周辺回路領域には、負荷回路３３、垂直走査回路３４、水平読み出し回路３５、水平走査回路３６が含まれる。この固体撮像装置１００は、ＭＯＳ型の固体撮像装置である。
（画素領域）
画素領域１０には、行列状に複数配置され、それぞれが画素を構成するフォトダイオード２１が含まれている。なお、本実施形態の固体撮像装置１００では、２画素１セルの画素構成が採用されており、画素領域１０に、２画素からなる単位セル１１が設けられている。

単位セル１１には、フォトダイオード２１ａおよび読み出しトランジスタ２２ａで構成される画素と、フォトダイオード２１ｂおよび読み出しトランジスタ２２ｂで構成される画素と、これら画素間で共有される、ＦＤ（フローティングディフュージョン）２３、リセットトランジスタ２４、増幅トランジスタ２５およびウェルコンタクト２６とが含まれる。

フォトダイオード２１ａ，２１ｂでは光電変換が行われる。フォトダイオード２１ａにおいて光電変換により生成された信号電荷は、読み出しトランジスタ２２ａによって読み出されてＦＤ２３に転送される。ＦＤ２３では、転送されてきた信号電荷が電圧に変換されて、増幅トランジスタ２５のゲートに入力される。増幅トランジスタ２５から出力される信号は、垂直信号線２７を介して、水平読み出し回路３５で検出される。また、フォトダイオード２１ｂおいてもフォトダイオード２１ａと同様に、信号電荷が、読み出しトランジスタ２２ｂにより読み出され、ＦＤ２３、増幅トランジスタ２５および垂直信号線２７を介して水平読み出し回路３５で検出される。

増幅トランジスタ２５は、ドレインがＶＤＤ配線２８に接続され、ソースが垂直信号線２７に接続されている。
ウェルコンタクト２６は、読み出しトランジスタ２２ａ，２２ｂ、リセットトランジスタ２４および増幅トランジスタ２５の基準電位を安定的に供給するために配置されており、グランド電位に接地されたウェル配線２９に接続されている。
（周辺回路領域）
負荷回路３３は、フォトダイオード２１の列毎に設けられた負荷トランジスタを備えている。各負荷トランジスタは、ドレインが垂直信号線２７に接続され、ソースがグランド電位に接続され、対応する列の増幅トランジスタ２５とともにソースフォロア回路を構成する。

垂直走査回路３４は、リセットトランジスタ制御線３０、読出しトランジスタ制御線３１および読み出しトランジスタ制御線３２に対し、駆動パルスを出力する。これにより、信号電荷を読み出すフォトダイオード２１の行が選択される。

水平走査回路３６は、水平読み出し回路３５においてフォトダイオード２１の列毎に設けられたスイッチング素子に対して、駆動パルスを出力する。これにより、信号電荷を読み出すフォトダイオード２１の列が選択される。

こうして、垂直走査回路３４により選択された行と、水平走査回路３６により選択された列とが交差するフォトダイオード２１からの信号電荷が読み出される。
（単位セル）
次に、固体撮像装置１００における２画素からなる単位セル１１のレイアウトについて、図２を用いて説明する。

図２は、単位セル１１の平面レイアウト図である。なお、図２では、見易くするため、各トランジスタに接続される配線が省略されている。
図２に示すように、単位セル１１に含まれるフォトダイオード２１ａ，２１ｂは、列方向（図２の上下方向）に並べられている。また、フォトダイオード２１の列間に相当する領域には、ウェルコンタクト２６、ＦＤ２３およびＮ型の拡散領域４１〜４４が配置されている。これらフォトダイオード２１、ウェルコンタクト２６、ＦＤ２３および拡散領域４１〜４４は半導体基板内に形成され、それぞれの周りが素子分離領域２０３によって囲まれている。この半導体基板上に、４つのゲート電極５１〜５４および分離電極５５が絶縁膜を介して配置されている。

ここで、読み出しトランジスタ２２ａは、ソースに相当するフォトダイオード２１ａと、ドレインに相当するＦＤ２３と、ゲートに相当するゲート電極５１とで構成されている。ゲート電極５１は、コンタクトプラグｃ１を介して読出しトランジスタ制御線３１に接続されている。

読み出しトランジスタ２２ｂは、ソースに相当するフォトダイオード２１ｂと、ドレインに相当するＦＤ２３と、ゲートに相当するゲート電極５２とで構成されている。ゲート電極５２は、コンタクトプラグｃ２を介して読出しトランジスタ制御線３２に接続されている。

リセットトランジスタ２４は、ドレインに相当する拡散領域４１と、ソースに相当する拡散領域４２と、ゲートに相当するゲート電極５３とで構成されている。拡散領域４１は、コンタクトプラグｃ３を介してＶＤＤ配線２８に接続され、拡散領域４２は、コンタクトプラグｃ５を介してＦＤ２３との間の配線３７（図３参照）に接続されている。ゲート電極５３は、コンタクトプラグｃ４を介してリセットトランジスタ制御線３０に接続されている。

図３は、図２のレイアウト図に、垂直信号線２７、ウェル配線２９および配線３７が加えられた図である。本実施形態において、トランジスタに接続される各配線は、半導体基板およびゲート電極上に、３段に分けて絶縁膜を介して積層されている。このうちの１段目の配線が、垂直信号線２７、ウェル配線２９および配線３７である。ちなみに、２段目の配線は、リセットトランジスタ制御線３０および読出しトランジスタ制御線３１、３２であり、３段目の配線はＶＤＤ配線２８である。

図２に戻って、増幅トランジスタ２５は、ドレインに相当する拡散領域４３と、ソースに相当する拡散領域４４と、ゲートに相当するゲート電極５４とで構成されている。拡散領域４３は、コンタクトプラグｃ７を介してＶＤＤ配線２８に接続され、拡散領域４４は、コンタクトプラグｃ９を介して垂直信号線２７に接続されている。ゲート電極５４は、コンタクトプラグｃ８を介して配線３７に接続されている。

ウェルコンタクト２６および分離電極５５は、それぞれコンタクトプラグｃ１０を介してウェル配線２９に接続されている。
単位セル１１には、さらに、半導体基板内におけるウェルコンタクト２６よりも深い位置に、暗電荷を捕獲するための暗電荷捕獲領域２１１が設けられている。暗電荷捕獲領域２１１は、図２に示すように、平面視したときに、ウェルコンタクト２６よりも大きく、ウェルコンタクト２６全体と重なるように配置されている
本実施形態において、単位セル１１のレイアウトは、暗電荷捕獲領域２１１を含むウェルコンタクト２６付近を除くと上下に略線対称である。ウェルコンタクト２６の線対称の位置には、増幅トランジスタ２５を構成する拡散領域４４が配置されている。
＜詳細構成＞
次に、固体撮像装置１００の有する半導体基板内の構成について、図４を参照しつつ、詳しく説明する。

図４（ａ）は、図２のＡ−Ａ矢視断面図であり、ウェルコンタクト２６付近の断面が示されている。図４（ｂ）は、図２のＢ−Ｂ矢視断面図であり、ウェルコンタクト２６とは線対称の位置にある拡散領域４４付近の断面が示されている。

図４（ａ）および（ｂ）に示すように、固体撮像装置１００は、半導体基板としてのシリコン基板２００を有している。シリコン基板２００は、Ｎ型領域２０１と、Ｎ型領域２０１上に設けられたＰ型ウェル２０２とで構成されている。このＰ型ウェル２０２内に、フォトダイオード２１ａ，２１ｂと、ウェルコンタクト２６と、暗電荷捕獲領域２１１と、拡散領域４４と、素子分離領域２０３とが形成されている。

Ｐ型ウェル２０２は、１Ｅ１４／ｃｍ^３以上２Ｅ１６／ｃｍ^３以下の範囲内から選択された第１の不純物濃度を有している。
素子分離領域２０３は、Ｐ型ウェル２０２に溝を形成した後、酸化膜などの絶縁性の材料を埋め戻して形成された、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造からなる。素子分離領域２０３が形成されたＰ型ウェル２０２の溝の内面に、Ｐ型の欠陥抑制層２０４が形成されている。フォトダイオード２１ａ，２１ｂ上には、それぞれＰ型の表面シールド層２０５が形成されている。欠陥抑制層２０４および表面シールド層２０５は、第１の不純物濃度より高い不純物濃度を有してなり、結晶欠陥を抑制して暗電荷の発生を低減するための層である。

ウェルコンタクト２６は、第１の不純物濃度よりも高い第２の不純物濃度を有するＰ型の拡散領域である。ウェルコンタクト２６には、コンタクトプラグｃ１０およびウェル配線２９（図３参照）を介してグランド電位が印加されている。それにより、Ｐ型ウェル２０２の電位が固定されて安定するので、フォトダイオード２１ａ，２１ｂで生成された信号電荷の読み出しを安定かつ高速に行うことができる。また、Ｐ型ウェル２０２内では、グランド電位が印加されるウェルコンタクト２６の電位が最も低いので、ウェルコンタクト２６からフォトダイオード２１ａに向かうにつれて電位が高くなる電位勾配が形成されている。

暗電荷捕獲領域２１１は、ウェルコンタクト２６の下にあって、素子分離領域２０３に囲まれた部分２１１ａと、素子分離領域２０３の下方に回り込んだ部分２１１ｂとを有している。暗電荷捕獲領域２１１は、第１の不純物濃度よりも高く、第２の不純物濃度よりも低い第３の不純物濃度を有するＰ型の拡散領域である。また、暗電荷捕獲領域２１１は、深さ方向の幅ｄが、０．３［μｍ］以上０．９［μｍ］以下の範囲内に設定されていて、かつシリコン基板２００の上面２００ａからの深さが、０．１［μｍ］以上１．０［μｍ］以下の範囲内に配置されている。

ここで、第３の不純物濃度は、Ｐ型ウェル２０２とフォトダイオード２１とのＰＮ接合により形成される空乏層が、暗電荷捕獲領域２１１内にまで拡がるのを抑制できる濃度に設定されている。そのため、暗電荷捕獲領域２１１内には、空乏層が形成されず、電位勾配がない。しかも、暗電荷捕獲領域２１１は、第１の不純物濃度よりも不純物濃度が高い分、正孔が多く存在するので、暗電荷捕獲領域２１１内で熱により暗電荷が発生したときには、発生した暗電荷を正孔により捕獲することができる。

なお、拡散領域４４の下には、暗電荷捕獲領域２１１が設けられていない。
シリコン基板２００上には、コンタクトプラグｃ９，ｃ１０の周囲を囲む絶縁膜２１２が形成されている。この絶縁膜２１２は、ゲート電極５１〜５４および分離電極５５（図２参照）上を覆うように設けられており、絶縁膜２１２上に、ウェル配線２９および垂直信号線２７（図３参照）が配置される。

本実施形態において、各領域の不純物濃度は、以下の範囲内で設定されている。
第２の不純物濃度−１Ｅ２０／ｃｍ^３以上、２Ｅ２１/ｃｍ^３以下。
第３の不純物濃度−１Ｅ１７／ｃｍ^３以上、２Ｅ１８/ｃｍ^３以下。

欠陥抑制層２０４の不純物濃度−１Ｅ１７／ｃｍ^３以上、２Ｅ１８/ｃｍ^３以下。
表面シールド層２０５の不純物濃度−１Ｅ１９／ｃｍ^３以上、２Ｅ２１/ｃｍ^３以下。
フォトダイオード２１の不純物濃度−２Ｅ１６／ｃｍ^３以上、２Ｅ１７/ｃｍ３以下。

ＦＤ２３の不純物濃度−１Ｅ２０／ｃｍ^３以上、２Ｅ２１/ｃｍ^３以下。
＜作用効果＞
上記構成の固体撮像装置１００では、Ｐ型ウェル２０２内において、ウェルコンタクト２６の下に、空乏層が形成されず電位勾配がない暗電荷捕獲領域２１１が設けられている。このような暗電荷捕獲領域２１１内で暗電荷が発生したときには、発生した暗電荷は、電位勾配によらず拡散により移動するので、暗電荷がフォトダイオード２１ａ側へ移動するとは限らない。したがって、電位勾配によるドリフトによってフォトダイオード２１ａ側へ暗電荷が移動するのと比べた場合に、フォトダイオード２１ａ側に移動する暗電荷の量は少なくなる。

しかも、暗電荷が、暗電荷捕獲領域２１１内を移動している間に、暗電荷捕獲領域２１１内に存在する正孔により暗電荷が捕獲されるので、フォトダイオード２１ａ側に移動する暗電荷の量をより少なくすることができる。

こうして、フォトダイオード２１ａ側に移動する暗電荷の量を少なくすることにより、フォトダイオード２１ａ内の信号電荷に混ざり込む暗電荷によるノイズ電荷を低減することができる。その結果、従来の固体撮像装置よりも画質が劣化するのを抑制することができる。

以下に、このノイズ電荷の低減効果について詳しく説明する。ここでは、比較対象として、暗電荷捕獲領域が設けられていない従来の固体撮像装置を用いる。
図５（ａ）および（ｂ）は、従来の固体撮像装置の一例としての固体撮像装置３００の断面図であり、図４（ａ）および（ｂ）に示す断面図と同じ箇所が示されている。

図５（ａ）および（ｂ）に示すように、固体撮像装置３００は、暗電荷捕獲領域が設けられていない点だけが固体撮像装置１００と相違する。よって、固体撮像装置１００と同じ構成要素については、簡単のため、同じ符号で示している。

図５（ａ）には、シリコン基板２００内において、熱により発生した暗電荷が、発生した位置によりフォトダイオード２１ａおよびＮ型領域２０１のうち何れの方に移動するかの境界を示す線Ｂ１が二点鎖線で引かれている。この境界線Ｂ１は、シリコン基板２００内の電位分布によって決まるものである。フォトダイオード２１ａおよびＮ型領域２０１の間では、Ｐ型ウェル２０１が電位障壁として機能しており、その電位障壁の最も高いところを結んだ線が境界線Ｂ１である。

ここで、図５（ａ）に示すように、ウェルコンタクト２６付近で、熱により暗電荷ｅが発生したときには、発生した暗電荷ｅが電位勾配によるドリフトによってフォトダイオード２１ａ側へ移動する。そのため、暗電荷が、フォトダイオード２１ａ内の信号電荷に混ざり込むノイズ電荷となる場合がある。

一方、図５（ｂ）に示す拡散領域４４は、フォトダイオード２１ｂと同じＮ型であって電位が高いので、拡散領域４４付近で発生した暗電荷ｅは、電位勾配によるドリフトによって拡散領域４４側へと移動する。よって、拡散領域４４とフォトダイオード２１ｂとの間に境界線Ｂ２が存在する。この境界線Ｂ２の内側（拡散領域４４側）で発生した暗電荷は、フォトダイオード２１ｂ側には移動しないので、フォトダイオード２１ｂ内の信号電荷に混ざり込まない。なお、境界線Ｂ３の内側（フォトダイオード２１ｂ側）で発生した暗電荷は、電位勾配によるドリフトによってフォトダイオード２１ｂ側に移動するので、フォトダイオード２１ｂ内の信号電荷に混ざり込むノイズ電荷となる場合がある。

図５（ｃ）は、従来例の固体撮像装置３００において、フォトダイオード２１ａ，２１ｂに混ざり込む暗電荷量と、シリコン基板２００の温度との関係を示す特性図である。フォトダイオード２１ａに混ざり込む暗電荷量の推移が推移線６１で、フォトダイオード２１ｂに混ざり込む暗電荷量の推移が推移線６２でそれぞれ示されている。

図５（ｃ）に示すように、熱により発生する暗電荷は、シリコン基板２００の温度が高くなればなるほど発生量が増えるとともに、フォトダイオード２１ａとフォトダイオード２１ｂとに混ざり込む暗電荷量の差が大きくなっている。これは、フォトダイオード２１ａには、ウェルコンタクト２６の付近で発生した暗電荷が混ざり込むのに対して、フォトダイオード２１ｂには、拡散領域４４付近で発生した暗電荷が混ざり込まないからである。

これに対して、本実施形態の固体撮像装置１００では、図６（ａ）に示すように、ウェルコンタクト２６の下方の暗電荷捕獲領域２１１内で発生した暗電荷ｅは、上記したように、フォトダイオード２１ａ側へ移動するとは限らず、しかも、暗電荷捕獲領域２１１内で正孔により捕獲される可能性が高い。したがって、従来例の固体撮像装置３００と比べた場合に、フォトダイオード２１ａに混ざり込む暗電荷量が少なくなる。

一方、フォトダイオード２１ｂに混ざり込む暗電荷量は、図６（ｂ）に示すように、拡散領域４４付近の構成が、図５（ｂ）に示す拡散領域４４付近の構成と同じなので、従来例の固体撮像装置３００と同等である。

図６（ｃ）は、固体撮像装置１００におけるフォトダイオード２１ａ，２１ｂに混ざり込む暗電荷量と、シリコン基板２００の温度との関係を示す特性図である。
図６（ｃ）に示すように、フォトダイオード２１ｂに混ざり込む暗電荷量の推移を示す推移線６４が、図５（ｃ）の推移線６２と略同じ勾配で推移しているのに対して、フォトダイオード２１ａに混ざり込む暗電荷量の推移を示す推移線６３は、図５（ｃ）の推移線６１よりも緩やかに推移している。

このように、本実施形態の固体撮像装置１００は、従来例の固体撮像装置３００と比べて、フォトダイオード２１ａに混ざり込む暗電荷によるノイズ電荷を低減することができる。また、こうしてフォトダイオード２１ａのノイズ電荷を低減することにより、フォトダイオード２１ａ，２１ｂ間におけるノイズ電荷量のバラツキを抑制することができるので、画質の劣化をより抑制することができる。
＜製造方法＞
次に、本実施形態に係る固体撮像装置１００の製造方法の一例について説明する。

図７乃至図１０は、固体撮像装置１００の製造方法を説明するための模式断面図である。なお、図７（ａ）には、図２のＡ−Ａ矢視断面図と、Ｂ−Ｂ矢視断面図と、周辺回路領域に設けられたＣＭＯＳトランジスタを示す断面図とが併記されている。図７（ｂ）、図８乃至図１０についても同様である。
《第１の工程》
先ず、シリコン基板２００内に、Ｐ型不純物を注入して、Ｎ型領域２０１、Ｐ型ウェル２０２を形成する（図７（ａ））。
《第２の工程》
素子分離領域の形成領域に対応するナイトライド膜のハードマスク８１を用いて、エッチングによりＰ型ウェル２０２の上面に溝８２を形成する（図７（ａ））。そして、ハードマスク８１を残したままＰ型不純物をイオン注入し、溝８２の内面に沿う欠陥抑制層２０４を形成する。なお、ここでのＰ型不純物のイオン注入では、注入前に、周辺回路領域全体をハードマスク８１とは異なるマスクで覆い、それにより、周辺回路領域内の溝８２には欠陥抑制層２０４が形成されないようにしている。当該マスクは、イオン注入後に除去する。

次に、絶縁性の材料（例えば、酸化シリコン等）を溝８２に埋め込み素子分離領域２０３を形成する（図７（ｂ））。その後、ハードマスク８１を除去する。
《第３の工程》
フォトダイオードの形成領域に対応するレジストパターン８３を用いてＮ型不純物をイオン注入し、フォトダイオード２１ａ，２２ｂを形成する（図７（ｂ））。次に、Ｐ型トランジスタの形成領域に対応するレジストパターン８４を用いてＮ型不純物をイオン注入し、Ｐ型トランジスタを形成するためのＮウェル領域３０１を形成する（図８（ａ））。
《暗電荷捕獲領域の形成工程》
暗電荷捕獲領域およびＮ型トランジスタの形成領域に対応するレジストパターン８５を用いてＰ型不純物をイオン注入し、暗電荷捕獲領域２１１およびＮ型トランジスタを形成するためのＰ型ウェル領域３１１を形成する（図８（ｂ））。ここでは、Ｐ型不純物として、例えばボロンを、注入エネルギー８０［ｋｅＶ］〜３００［ｋｅＶ］の間の複数エネルギーで、かつ注入量５Ｅ１２／ｃｍ^３〜２Ｅ１３／ｃｍ^３の範囲内で注入することにより、暗電荷捕獲領域２１１を形成する。また、ここでの暗電荷捕獲領域２１１の不純物濃度のピーク位置は、フォトダイオード２１の不純物濃度のピーク位置よりも深い位置になるように形成されている。

こうして暗電荷捕獲領域２１１が、図８（ｂ）に示すように、フォトダイオード２１よりも深い位置にまで形成される。これにより、暗電荷捕獲領域がフォトダイオードよりも浅い位置にだけ形成された場合と比べて、フォトダイオードに混ざり込む暗電荷量をより抑制することができる。
《ＣＭＯＳトランジスタのゲートおよび表面シールド層の形成工程》
シリコン基板２００上に、絶縁膜を介してＰ型トランジスタおよびＮ型トランジスタの各ゲート３０２，３１２を形成する。そして、表面シールド層の形成領域に対応するレジストパターン８６を用いて、Ｐ型不純物をイオン注入して、表面シールド層２０５を形成する（図９（ａ））。
《第４の工程》
ウェルコンタクトおよびＰ型トランジスタの形成領域に対応するレジストパターン８７を用いてＰ型不純物をイオン注入し、ウェルコンタクト２６、およびＰ型トランジスタを構成するＰ型の２つの拡散領域３０３を形成する（図９（ｂ））。
《Ｎ型の拡散領域の形成工程》
画素領域におけるトランジスタのソース、ドレインを形成するＮ型の拡散領域、およびＮ型トランジスタの形成領域に対応するレジストパターン８８を用いてＮ型不純物をイオン注入し、拡散領域４４を含む画素領域おけるＮ型の拡散領域、およびＮ型トランジスタを構成するＰ型の２つの拡散領域３１３を形成する（図１０（ａ））。

上記工程を経て、固体撮像装置１００が作製される（図１０（ｂ））。
以上、本発明に係る固体撮像装置について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。
［変形例］
例えば、以下のような変形例が考えられる。
（１）上記実施形態では、図２に示すように、平面視したとき、暗電荷捕獲領域２１１の大きさが、ウェルコンタクト２６よりも大きい構成を示したが、これに限定するものではなく、暗電荷捕獲領域がウェルコンタクトよりも小さくても構わない。なお、製造上、暗電荷捕獲領域の大きさ（平面視における縦幅×横幅）は、３００［ｎｍ］×３００［ｎｍ］以上が好ましい。

ここで、暗電荷捕獲領域をウェルコンタクトよりも小さくした具体例を、図１１（ａ）および（ｂ）に示す。
図１１（ａ）は、平面視したときの暗電荷捕獲領域４１１とウェルコンタクト２６との大きさの関係を模式的に示す図である。図１１（ｂ）は、暗電荷捕獲領域４１１を備えた固体撮像装置４００の断面図であって、暗電荷捕獲領域４１１およびウェルコンタクト２６付近の断面が示されている。ここでは、固体撮像装置１００と同じ構成要素については、簡単のため、同じ符号で示している。

図１１（ａ）および（ｂ）に示すように、暗電荷捕獲領域４１１は、その横幅Ｗ２が、ウェルコンタクト２６の横幅Ｗ１よりも小さく設定されている。ここでの横幅Ｗ２は、暗電荷捕獲領域４１１における固体撮像装置の行方向の幅を示している。

このように、暗電荷捕獲領域の横幅がウェルコンタクトの横幅より小さくてもよく、ウェルコンタクトの下に暗電荷捕獲領域を設けさえすれば、従来の固体撮像装置よりもフォトダイオード２１ａに混ざり込む暗電荷を低減することができる。

次に、この暗電荷の低減効果を確認した実験結果について説明する。
本実験では、暗電荷捕獲領域の横幅が異なる２つの実施例１，２と、暗電荷捕獲領域が設けられていない１つの比較例とを用意した。具体的には、実施例１として図１１（ｂ）の固体撮像装置４００を、実施例２として図４の固体撮像装置１００を、比較例として図５の固体撮像装置３００を用いた。実施例１，２に対しては、暗電荷捕獲領域の横幅を固定して、暗電荷捕獲領域の縦幅を変えて、フォトダイオード２１ａ，２１ｂに混ざり込む暗電荷量の差［個数］を測定した。

実施例１，２および比較例のウェルコンタクト２６の大きさは、横幅Ｗ１が６２５［ｎｍ］、縦幅Ｌ１が３００［ｎｍ］である。実施例１の電荷捕獲領域の横幅Ｗ２は４４１［ｎｍ］、実施例２の電荷捕獲領域の横幅は７６５［ｎｍ］である。本実験では、暗電荷の低減効果が顕著になるよう、シリコン基板の温度を高めの８０℃に設定した。

図１１（ｃ）は、その実験結果を示すグラフであり、縦軸が暗電荷量の差［数］を示し、横軸が暗電荷捕獲領域の縦幅［ｎｍ］を示している。
ここでは、暗電荷捕獲領域の縦幅を３００［ｎｍ］〜４７０［ｎｍ］の範囲内で変えて、暗電荷量の差を測定した。なお、比較例は暗電荷捕獲領域がないので、図１１（ｃ）には、比較例の暗電荷量の差を一定値として破線で示している。

図１１（ｃ）に示すように、実施例１，２は、ともに比較例よりも暗電荷量の差が小さくなっているので、フォトダイオード２１ａに混ざり込む暗電荷を低減できているといえる。

また、実施例１と実施例２とを比べると、実施例２の方が、暗電荷量の差が小さい。これにより、暗電荷捕獲領域の横幅が大きい方が、暗電荷の低減効果が高いことが分かる。なお、暗電荷捕獲領域の横幅を大きくすると、その分、暗電荷捕獲領域がフォトダイオードに近づくことから、フォトダイオードの特性に影響を及ぼす虞がある。よって、暗電荷捕獲領域の横幅は、固体撮像装置の仕様に合わせて、適宜設定するのが好ましい。具体的には、例えば、図４に示すような固体撮像装置１００の場合、暗電荷捕獲領域２１１とフォトダイオード２１ａとが２００［ｎｍ］程度離れているのが好ましい。

しかしながら、暗電荷捕獲領域の縦幅を３００［ｎｍ］から４７０［ｎｍ］まで変化させても、実施例１，２において、それぞれの暗電荷量の差はあまり変わらない。これは、暗電荷捕獲領域の縦幅は、固体撮像装置の列方向の幅を示しており、図２に示すように、暗電荷捕獲領域２１１の列方向には、Ｎ型の拡散領域が配置されていることに関係していると考えられる。Ｎ型の拡散領域付近で発生した暗電荷は、電位勾配によるドリフトによってＮ型の拡散領域側に移動して、もともとフォトダイオード２１ａ側に移動しないので、暗電荷捕獲領域の縦幅を大きくしたとしても、それが暗電荷の低減効果に繋がらないからである。
（２）上記実施形態では、２画素１セルの画素構成を示したが、３画素１セル、４画素１セルなど多画素１セルの画素構成とすることもできる。
（３）上記実施形態では、２つのフォトダイオード２１ａ，２１ｂ毎に１つのウェルコンタクト２６が設けられた構成を示したが、これに限定するものではない。例えば、３つのフォトダイオード毎に２つのウェルコンタクトを設けた構成、または、７つのフォトダイオード毎に３つのウェルコンタクトを設けた構成とすることもできる。
（４）上記実施形態では、ＳＴＩ構造からなる素子分離領域の構成を示したが、ＬＯＣＯＳの素子分離領域を用いた構成とすることもできる。
（５）上記実施形態では、ウェルコンタクト２６の下に、暗電荷捕獲領域２１１が配置された構成を示したが、これに限定するものではない。Ｐ型ウェル２０２内のウェルコンタクト２６の近傍に暗電荷捕獲領域を配置する限り、従来の固体撮像装置よりもノイズ電荷の低減効果を得ることができるので、画質の劣化を抑制することができる。

ここでの「ウェルコンタクトの近傍」とは、ウェル内において、ウェルコンタクトとウェルコンタクトに隣接するフォトダイオードとの間の領域であって、ウェルコンタクトとフォトダイオードとの電位差による電界が形成された領域を意味する。

例えば、図４に示す固体撮像装置１００において、Ｐ型ウェル２００内に素子分離領域２０３を形成しない構成とした場合には、ウェルコンタクト２６とフォトダイオード２１ａとの間（図４における真ん中の素子分離領域２０３に相当する領域）に、暗電荷捕獲領域を配置してもよい。
（６）上記実施形態では、単位セル１１のレイアウトが、ウェルコンタクト２６付近を除き上下に略線対称である構成を示したが、これに限定するものではない。例えば、点対称の場合には、ウェルコンタクトと点対称の位置にトランジスタのソースまたはドレインを構成する拡散領域が配置されているとき、ウェルコンタクトに隣接するフォトダイオードのノイズ電荷を低減することにより、フォトダイオード間のノイズ電荷のバラツキを抑制することができるので、画質の劣化を抑制する効果が得られる。
（７）上記実施形態では、本発明に係る固体撮像装置の製造方法について説明したが、固体撮像装置の製造方法を特に限定するものではない。固体撮像装置の仕様または用途に合わせて、その製造方法を適宜選択することができる。

本発明は、高画質な固体撮像装置を実現するのに有用である。

１０ 画素領域
１１ 単位セル
２１ フォトダイオード
２１ａ，２１ｂ フォトダイオード
２２ａ，２２ｂ 読み出しトランジスタ
２３ ＦＤ
２４ リセットトランジスタ
２５ 増幅トランジスタ
２６ ウェルコンタクト
３３ 負荷回路
３４ 垂直走査回路
３５ 水平読み出し回路
３６ 水平走査回路
４１〜４４ 拡散領域
５１〜５４ ゲート電極
５５ 分離電極
１００ 固体撮像装置
２００ シリコン基板
２０２ Ｐ型ウェル
２１１ 暗電荷捕獲領域

Claims (11)

1. 半導体基板内に形成された第１の不純物濃度を有する第１導電型のウェルと、
   前記ウェル内に行列状に複数配置された、第１導電型とは異なる第２導電型のフォトダイオードと、
   前記ウェル内のフォトダイオード間に相当する領域において、所定数のフォトダイオード毎に形成され、第１の不純物濃度よりも高い第２の不純物濃度を有する第１導電型からなり、基準電位が印加されるウェルコンタクト領域と、
   を備えた固体撮像装置であって、
   前記ウェル内において、前記ウェルコンタクト領域の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する第１導電型からなり、暗電荷を捕獲する暗電荷捕獲領域が形成されている
   ことを特徴とする固体撮像装置。
2. 前記ウェル内には、さらに、前記フォトダイオードの周囲および前記ウェルコンタクト領域の周囲をそれぞれ囲む素子分離領域が形成されており、
   前記暗電荷捕獲領域が、前記半導体基板内において前記ウェルコンタクト領域よりも深い位置にあり、かつ前記暗電荷捕獲領域の少なくとも一部が前記素子分離領域に囲まれた領域にある
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記半導体基板を平面視したとき、前記暗電荷捕獲領域の大きさが前記ウェルコンタクト領域の大きさ以上であり、かつ前記暗電荷捕獲領域が前記ウェルコンタクト領域全体と重なるように配置されている
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 前記暗電荷捕獲領域の不純物濃度のピーク位置が、前記前記フォトダイオードの不純物濃度のピーク位置よりも、前記半導体基板の上面から深い位置にある
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記半導体基板の上面からの深さ方向において、
   前記暗電荷捕獲領域の幅が、０．３［μｍ］以上０．９［μｍ］以下の範囲内であり、かつ前記暗電荷捕獲領域が、前記上面から深さ０．１［μｍ］以上１．０［μｍ］以下の範囲内に配置されている
   ことを特徴とする請求項１に記載の固体撮像装置。
6. 前記所定数が２以上であって、
   前記ウェルコンタクト領域に隣接した第１のフォトダイオードと、前記ウェルコンタクト領域に隣接していない第２のフォトダイオードがある
   ことを特徴とする請求項１に記載の固体撮像装置。
7. 前記第２のフォトダイオードに対する、前記第１のフォトダイオードからの前記ウェルコンタクト領域の位置に相当する位置には、前記ウェル内に形成された、トランジスタのソースまたはドレインを構成する第２導電型の拡散領域が配置されている
   ことを特徴とする請求項６に記載の固体撮像装置。
8. 前記第２の不純物濃度は、前記第３の不純物濃度よりも低い
   ことを特徴とする請求項１に記載の固体撮像装置。
9. 前記第１の不純物濃度が、１Ｅ１４／ｃｍ^３以上２Ｅ１６／ｃｍ^３以下の範囲内であり、
   前記第２の不純物濃度が、１Ｅ２０／ｃｍ^３以上２Ｅ２１／ｃｍ^３以下の範囲内であり、
   前記第３の不純物濃度が、１Ｅ１７／ｃｍ^３以上２Ｅ１８／ｃｍ^３以下の範囲内である
   ことを特徴とする請求項８に記載の固体撮像装置。
10. 半導体基板内に、第１導電型の不純物を注入してウェルを形成する第１の工程と、
    前記ウェル内に、行列状に複数配置されかつ各々にフォトダイオードが形成される第１領域、および所定数のフォトダイオード毎に設けられるウェルコンタクト領域が形成される第２領域をそれぞれ囲む素子分離領域を形成する第２の工程と、
    前記ウェルの各第１領域に、第１導電型とは異なる第２導電型の不純物を注入してフォトダイオードを形成する第３の工程と、
    前記ウェルの各第２領域に、第１導電型の不純物をさらに注入して、基準電位を印加するためのウェルコンタクト領域を形成する第４の工程と
    を備えた固体撮像装置の製造方法であって、
    前記第３の工程と前記第４の工程との間に、
    前記ウェルの各第２領域に、第１導電型の不純物をさらに注入して、前記ウェルコンタクト領域が形成される領域の下方に、暗電荷を捕獲する暗電荷捕獲領域を形成する工程を有する
    ことを特徴とする固体撮像装置の製造方法。
11. 前記第２の工程において、
    前記素子分離領域が、さらにＣＭＯＳトランジスタを構成する第１導電型ウェル領域および第２導電型ウェル領域が形成される前記ウェル内の第３領域および第４領域を囲むように、当該素子分離領域を形成し、
    前記第３の工程において、
    前記ウェルの第３領域に、第２導電型の不純物を注入して、前記第２導電型ウェル領域を形成し、
    前記暗電荷捕獲領域を形成する工程において、
    前記ウェルの第４領域に、第１導電型の不純物を注入して、前記第１導電型ウェル領域を形成し、
    前記第４の工程において、
    第１導電型の不純物を、前記第２導電型ウェル領域にも注入して、ＣＭＯＳトランジスタのソースおよびドレインを構成する第１導電型の第１拡散領域を形成し、
    さらに、
    第２導電型の不純物を、前記第１導電型ウェル領域に注入して、ＣＭＯＳトランジスタのソースおよびドレインを構成する第２導電型の第２拡散領域を形成する工程を有する
    ことを特徴とする請求項１０に記載の固体撮像装置の製造方法。

Images