JP2016149387A - 撮像装置およびその製造方法 - Google Patents

撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2016149387A
JP2016149387A JP2015024059A JP2015024059A JP2016149387A JP 2016149387 A JP2016149387 A JP 2016149387A JP 2015024059 A JP2015024059 A JP 2015024059A JP 2015024059 A JP2015024059 A JP 2015024059A JP 2016149387 A JP2016149387 A JP 2016149387A
Authority
JP
Japan
Prior art keywords
region
ground
imaging device
photoelectric conversion
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015024059A
Other languages
English (en)
Other versions
JP2016149387A5 (ja
Inventor
康隆 岡田
Yasutaka Okada
康隆 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015024059A priority Critical patent/JP2016149387A/ja
Priority to KR1020160010868A priority patent/KR20160098040A/ko
Priority to TW105103078A priority patent/TW201640662A/zh
Priority to CN201610082713.6A priority patent/CN105870140A/zh
Priority to US15/019,089 priority patent/US9647023B2/en
Publication of JP2016149387A publication Critical patent/JP2016149387A/ja
Priority to US15/494,473 priority patent/US10163953B2/en
Publication of JP2016149387A5 publication Critical patent/JP2016149387A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】光電変換部の暗電流を抑制することができる撮像装置とその製造方法とを提供する。【解決手段】半導体基板ＳＵＢに形成された分離領域ＳＴＩによって、Ｐ型ウェルＰＷが規定されている。Ｐ型ウェルＰＷには、画素領域ＰＥＲとグランド領域ＧＮＤとが規定されている。画素領域ＰＥＲでは、フォトダイオードＰＤが形成されたフォトダイオード領域ＰＤＲと画素トランジスタ領域ＰＴＲとが規定されている。少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように、反射防止膜ＡＲＦが形成されている。反射防止膜ＡＲＦ等を貫通するように、グランド領域ＧＮＤに接続されるプラグＰＧが形成されている。【選択図】図３

Description

本発明は、撮像装置およびその製造方法に関し、たとえば、フォトダイオード領域とグランド領域とを備えた撮像装置に好適に利用できるものである。
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを備えた撮像装置が適用されている。撮像装置では、入射する光を電荷に変換するためにフォトダイオードが形成されている。フォトダイオードにおいて発生した電荷は、転送用トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、増幅用トランジスタによって電気信号に変換されて画像信号として出力されることになる。
撮像装置では、光の反射を抑えてフォトダイオードへ効率的に光を入射させるために、反射防止膜が形成される。反射防止膜は、半導体基板を覆うようにシリコン窒化膜を形成し、そのシリコン窒化膜にエッチング処理を行うことによって形成される。このような反射防止膜を備えた撮像装置を開示した特許文献として、たとえば、特許文献１および特許文献２がある。
特開２０１２−１４６９８９号公報 特開２００７−１６５８６４号公報
撮像装置では、フォトダイオードの近傍に、フォトダイオードのアノードを接地電位に電気的に接続するグランド領域が配置されており、グランド領域は、コンタクトホール内に形成されたプラグを介して接地電位に電気的に接続される。グランド領域では、そのコンタクトホールが良好に形成されるように、反射防止膜となるシリコン窒化膜にエッチング処理を行う際に、グランド領域に位置するシリコン窒化膜の部分も除去されることになる。このとき、フォトダイオードが形成されている領域に、エッチングダメージが生じることがある。
フォトダイオードが形成されている領域にエッチングダメージが生じると、フォトダイオードに暗電流が発生することが、発明者らによって確認された。暗電流とは、フォトダイオードに光が入射していないのにもかかわらず、フォトダイオードに流れる電流のことであり、微小なリーク電流を意味する。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る撮像装置は、半導体基板と素子形成領域と画素領域と光電変換部とグランド領域と反射防止膜と層間絶縁膜とプラグとを備えている。素子形成領域は、半導体基板に規定され、第１導電型の第１不純物領域によって形成されている。画素領域は、素子形成領域に規定されている。光電変換部は画素領域に形成されている。グランド領域は、光電変換部とは分離部を介して素子形成領域に規定され、光電変換部に電気に接続されるとともに、接地電位に電気的に接続されている。反射防止膜は、少なくとも光電変換部およびグランド領域を覆うように形成されている。プラグは、層間絶縁膜および反射防止膜を貫通するように形成されて、グランド領域に電気的に接続されている。
他の実施の形態に係る撮像装置の製造方法は、以下の工程を備えている。半導体基板に、画素領域およびグランド領域を含む第１導電型の素子形成領域を規定する。画素領域に光電変換部を形成する。少なくとも光電変換部およびグランド領域を覆うように、光の反射を抑止する反射防止膜を形成する。反射防止膜を覆うように、層間絶縁膜を形成する。
層間絶縁膜および反射防止膜を貫通してグランド領域に接触し、グランド領域を接地電位に電気的に接続するプラグを形成する。
一実施の形態に係る撮像装置によれば、光電変換部の暗電流を抑制することができる。
他の実施の形態に係る撮像装置の製造方法によれば、光電変換部の暗電流が抑制される撮像装置を製造することができる。
各実施の形態に係る撮像装置における画素の回路の一例を示す図である。 実施の形態１に係る、絶縁分離による撮像装置の第１例を示す平面図である。 同実施の形態おいて、図２に示す断面線ＩＩＩａ−ＩＩＩａ、ＩＩＩｂ−ＩＩＩｂおよびＩＩＩｃ−ＩＩＩｃにそれぞれ沿った断面図を繋げた断面図である。 同実施の形態において、絶縁分離による撮像装置の第１例の製造方法の一工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 比較例に係る撮像装置の製造方法の一工程を示す断面図である。 図２３に示す工程の後に行われる工程を示す断面図である。 図２４に示す工程の後に行われる工程を示す平面図であり、主要部分が完成した撮像装置の平面図である。 図２５に示す断面線ＸＸＶＩａ−ＸＸＶＩａ、ＸＸＶＩｂ−ＸＸＶＩｂおよびＸＸＶＩｃ−ＸＸＶＩｃにそれぞれ沿った断面図を繋げた断面図である。 実施の形態１に係る、ｐｎ分離による撮像装置の第１例を示す平面図である。 同実施の形態おいて、図２７に示す断面線ＸＸＶＩＩＩａ−ＸＸＶＩＩＩａおよびＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂにそれぞれ沿った断面図を繋げた断面図である。 同実施の形態において、ｐｎ分離による撮像装置の第１例の製造方法の一工程を示す断面図である。 同実施の形態において、図２９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 比較例に係る撮像装置の製造方法の一工程を示す断面図である。 図４１に示す工程の後に行われる工程を示す断面図である。 図４２に示す工程の後に行われる工程を示す平面図であり、主要部分が完成した撮像装置の平面図である。 図４３に示す断面線ＸＬＩＶａ−ＸＬＩＶａおよびＸＬＩＶｂ−ＸＬＩＶｂにそれぞれ沿った断面図を繋げた断面図である。 実施の形態２に係る、絶縁分離による撮像装置の第２例を示す平面図である。 同実施の形態おいて、図４５に示す断面線ＸＬＶＩａ−ＸＬＶＩａ、ＸＬＶＩｂ−ＸＬＶＩｂおよびＸＬＶＩｃ−ＸＬＶＩｃにそれぞれ沿った断面図を繋げた断面図である。 同実施の形態において、絶縁分離による撮像装置の第２例の製造方法の一工程を示す断面図である。 同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。 実施の形態２に係る、ｐｎ分離による撮像装置の第２例を示す平面図である。 同実施の形態おいて、図５４に示す断面線ＬＶａ−ＬＶａおよびＬＶｂ−ＬＶｂにそれぞれ沿った断面図を繋げた断面図である。 同実施の形態において、ｐｎ分離による撮像装置の第２例の製造方法の一工程を示す断面図である。 同実施の形態において、図５６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６１に示す工程の後に行われる工程を示す断面図である。 実施の形態３に係る、絶縁分離による撮像装置の第３例を示す平面図である。 比較例に係る撮像装置を示す平面図である。 同実施の形態において、絶縁分離による撮像装置の第４例を示す平面図である。 同実施の形態において、ｐｎ分離による撮像装置の第３例を示す平面図である。 比較例に係る撮像装置を示す平面図である。 同実施の形態において、ｐｎ分離による撮像装置の第４例を示す平面図である。 各実施の形態おいて、プラグとグランド領域との接続態様の変形例を示す部分断面図である。 各実施の形態おいて、プラグとグランド領域との接続態様の他の変形例を示す部分断面図である。
はじめに、撮像装置の全体構成（回路）について簡単に説明する。まず、撮像装置は、マトリクス状に配置された複数の画素によって構成される。その画素のそれぞれでは、図１に示すように、フォトダイオードＰＤ、転送用トランジスタＴＴ、増幅用トランジスタＡＭＩ、選択用トランジスタＳＥＬおよびリセット用トランジスタＲＳＴが設けられている。
フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送用トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセット用トランジスタＲＳＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。浮遊拡散領域に転送された電荷は、増幅用トランジスタＡＭＩのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択用トランジスタＳＥＬのゲート電極に入力されると、電圧に変換された信号が画像信号として読み出される。
このように、図１に示された回路では、２個のフォトダイオードＰＤにおいて発生する電荷が、２個の転送用トランジスタＴＴ、１個の増幅用トランジスタＡＭＩ、１個の選択用トランジスタＳＥＬおよび１個のリセット用トランジスタＲＳＴの５個のトランジスタによって制御される。すなわち、１個のフォトダイオードＰＤに対し、２．５個のトランジスタによって電荷が制御されることになる（２．５トランジスタ画素）。
なお、画素の回路としては、これに限られるものではない。たとえば、１個のフォトダイオードにおいて発生する電荷が、１個の転送用トランジスタ、１個の増幅用トランジスタ、１個の選択用トランジスタおよび１個のリセット用トランジスタの４個のトランジスタによって制御される回路がある（４トランジスタ画素）。また、４個のフォトダイオードにおいて発生する電荷が、４個の転送用トランジスタ、１個の増幅用トランジスタ、１個の選択用トランジスタおよび１個のリセット用トランジスタの７個のトランジスタによって制御される回路がある（１．７５トランジスタ画素）。
以下、フォトダイオード領域とグランド領域とを備えた各実施の形態に係る撮像装置について具体的に説明する。
実施の形態１
（絶縁分離）
まず、フォトダイオード領域とグランド領域とが、分離絶縁膜によって絶縁分離された撮像装置の第１例について説明する。
図２および図３に示すように、半導体基板ＳＵＢにおける所定の領域に絶縁膜を埋め込むことによって、分離領域ＳＴＩが形成されている。その分離領域ＳＴＩによって、素子形成領域としてのＰ型ウェルＰＷ（第１不純物領域）が規定されている。Ｐ型ウェルＰＷには、画素領域ＰＥＲとグランド領域ＧＮＤとが規定されている。画素領域ＰＥＲでは、さらに、フォトダイオード領域ＰＤＲと画素トランジスタ領域ＰＴＲとが規定されている。画素トランジスタ領域ＰＴＲには、増幅用トランジスタＡＭＩ、選択用トランジスタＳＥＬまたはリセット用トランジスタＲＳＴが形成されている。
Ｐ型ウェルＰＷを横切るように、転送用トランジスタＴＴのゲート電極ＧＥＴが形成されている。ゲート電極ＧＥＴを挟んで一方の側に位置するＰ型ウェルＰＷの部分に、フォトダイオード領域ＰＤＲが形成され、ゲート電極ＧＥＴを挟んで他方の側に位置するＰ型ウェルＰＷの部分に、浮遊拡散領域ＦＤが形成されている。浮遊拡散領域ＦＤの表面には、金属シリサイド膜ＭＳＦが形成されている。
フォトダイオード領域ＰＤＲには、フォトダイオードＰＤが形成されている。フォトダイオードＰＤは、Ｎ型不純物領域ＮＲを含む。そのＮ型不純物領域ＮＲの上には、Ｐ型不純物領域ＰＳＲが形成されている。また、Ｎ型不純物領域ＮＲの側方には、Ｐ型ガードリングＰＧＲが形成されている。
フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとの間に分離領域ＳＴＩが配置されている。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは、分離領域ＳＴＩの絶縁膜によって絶縁分離されている。Ｐ型ガードリングＰＧＲは、この分離領域ＳＴＩに沿って形成されている。
グランド領域ＧＮＤには、Ｐ型不純物領域ＧＰＲ（第２不純物領域）が形成されている。Ｐ型不純物領域の不純物濃度は、Ｐ型ウェルＰＷの不純物濃度よりも高く設定されている。Ｐ型不純物領域ＧＰＲは、Ｐ型ウェルＰＷを介してフォトダイオードＰＤ（アノード）と電気的に接続されている。
画素トランジスタ領域ＰＴＲには、画素トランジスタＰＴが形成されている。なお、図３では、画素トランジスタＰＴは、増幅用トランジスタＡＭＩ、選択用トランジスタＳＥＬおよびリセット用トランジスタＲＳＴを代表して、一つのトランジスタとして示されている。画素トランジスタ領域ＰＴＲでは、Ｐ型ウェルＰＷを横切るようにゲート電極ＧＥＮが形成されている。
ゲート電極ＧＥＮを挟んで一方の側に位置するＰ型ウェルＰＷの部分と、他方の側に位置するＰ型ウェルＰＷの部分とのそれぞれには、Ｎ型のソース・ドレイン領域ＮＳＤが形成されている。ソース・ドレイン領域ＮＳＤの表面には、金属シリサイド膜ＭＳＦが形成されている。
フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように、シリコン酸化膜ＳＯＦおよび反射防止膜ＡＲＦが形成されている。図２に示されるように、特に、反射防止膜ＡＲＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤのそれぞれの全体を覆うように形成されていればよい。なお、図３では、説明等の便宜上、フォトダイオード領域ＰＤＲからグランド領域ＧＮＤにわたり、反射防止膜ＡＲＦ等が連続的に形成されている構造が示されている。その反射防止膜ＡＲＦは、たとえば、シリコン窒化膜ＳＮＦから形成されている。
反射防止膜ＡＲＦとゲート電極ＧＥＮ等とを覆うように、ライナー膜ＬＦが形成されている。ライナー膜ＬＦを覆うように、第１層間絶縁膜ＩＬ１が形成されている。グランド領域ＧＮＤでは、第１層間絶縁膜ＩＬ１および反射防止膜ＡＲＦ等を貫通するように、Ｐ型不純物領域ＧＰＲに接続されるプラグＰＧが形成されている。画素領域ＰＥＲでは、第１層間絶縁膜ＩＬ１を貫通するように、浮遊拡散領域ＦＤに接続されるプラグＰＧと、ソース・ドレイン領域ＮＳＤに接続されるプラグＰＧとがそれぞれ形成されている。
第１層間絶縁膜ＩＬ１の上には、プラグＰＧに電気的に接続される第１配線Ｍ１が形成されている。その第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＬ２が形成されている。第２層間絶縁膜ＩＬ２は、複数の層から形成され、その層間には、複数の配線（二点鎖線）が形成されている。その第２層間絶縁膜ＩＬ２の上にカラーフィルタＣＦが形成され、そのカラーフィルタＣＦの上にマイクロレンズＭＬが形成されている。第１例に係る撮像装置ＩＳは上記のように構成される。
次に、上述した撮像装置ＩＳの製造方法の一例について説明する。
まず、一般的な方法によって、絶縁膜による分離領域が形成される。半導体基板の表面を覆うように形成されたシリコン窒化膜に、所定の写真製版処理およびエッチング処理を行うことにより、トレンチを形成するためのマスクが形成される。次に、図４に示すように、シリコン窒化膜ＳＳＮをエッチングマスクとして、半導体基板ＳＵＢにエッチング処理を行うことにより、トレンチＴＣが形成される。
次に、トレンチＴＣを埋め込むように、シリコン窒化膜ＳＳＮの上にシリコン酸化膜等の絶縁膜（図示せず）が形成される。次に、絶縁膜に化学的機械研磨処理を行い、さらに、シリコン窒化膜ＳＳＮを除去等することによって、図５に示すように、トレンチＴＣに絶縁膜が充填された分離領域ＳＴＩが形成される。
次に、図６に示すように、所定の写真製版処理を行うことにより、画素領域ＰＥＲおよびグランド領域ＧＮＤを露出し、他の領域を覆うフォトレジストパターンＰＲ１が形成される。次に、フォトレジストパターンＰＲ１を注入マスクとして、ｐ型不純物を注入することにより、素子形成領域ＥＦＲとしてのＰ型ウェルＰＷの一部が形成される。その後、フォトレジストパターンＰＲ１が除去される。
次に、図７に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲ等を覆うフォトレジストパターンＰＲ２が形成される。次に、フォトレジストパターンＰＲ２を注入マスクとして、ｐ型不純物が注入される。この注入は、隣接する画素へのクロストークを防止するための注入とされる。その後、フォトレジストパターンＰＲ２が除去される。
次に、図８に示すように、所定の写真製版処理を行うことにより、画素領域ＰＥＲおよびグランド領域ＧＮＤを露出し、他の領域を覆うフォトレジストパターンＰＲ３が形成される。次に、フォトレジストパターンＰＲ３を注入マスクとして、ｐ型不純物を注入することにより、Ｐ型ウェルＰＷの残りの部分が形成される。その後、フォトレジストパターンＰＲ３が除去される。
次に、図９に示すように、所定の写真製版処理を行うことにより、グランド領域ＧＮＤとフォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１を露出し、他の領域を覆うフォトレジストパターンＰＲ４が形成される。次に、フォトレジストパターンＰＲ４を注入マスクとして、ｐ型不純物を注入することにより、グランド領域ＧＮＤには、Ｐ型不純物領域ＧＰＲが形成される。
フォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１には、分離領域ＳＴＩに沿ってＰ型ガードリングＰＧＲが形成される。このＰ型ガードリングＰＧＲは、分離領域ＳＴＩとフォトダイオード領域ＰＤＲとの境界で発生した電荷が、フォトダイオードへ影響を及ぼすのを防ぐバリアとして形成される。その後、フォトレジストパターンＰＲ４が除去される。
次に、半導体基板ＳＵＢの表面を覆うように、ゲート電極となるポリシリコン膜等の導電性膜（図示せず）とハードマスクとなる膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、ゲート電極をパターニングするためのハードマスクが形成される。次に、そのハードマスク等をエッチングマスクとして、導電性膜にエッチング処理が行われる。これにより、図１０に示すように、ゲート電極ＧＥＴおよびゲート電極ＧＥＮ等が形成される。
なお、ここでは、ハードマスクによってゲート電極ＧＥＴ等をパターニングする場合について説明したが、必ずしもハードマスクを適用してパターニングする必要はない。たとえば、フォトレジストパターンをエッチングマスクとしてドライエッチング処理を行うことで、ゲート電極ＧＥＴ等をパターニングするようにしてもよい。
次に、図１１に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲを露出し、他の領域を覆うフォトレジストパターンＰＲ５が形成される。次に、そのフォトレジストパターンＰＲ５を注入マスクとしてｎ型不純物を注入することにより、フォトダイオードのＮ型不純物領域ＮＲが形成される。その後、フォトレジストパターンＰＲ５が除去される。
次に、図１２に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを露出し、他の領域を覆うフォトレジストパターンＰＲ６が形成される。次に、そのフォトレジストパターンＰＲ６を注入マスクとしてｐ型不純物を注入することにより、比較的不純物濃度の高いＰ型不純物領域ＰＳＲが形成される。Ｐ型不純物領域ＰＳＲは、フォトダイオードの表面を保護するために形成される。こうして、フォトダイオード領域ＰＤＲにフォトダイオードＰＤが形成される。その後、フォトレジストパターンＰＲ６が除去される。
次に、図１３に示すように、所定の写真製版処理を行うことにより、画素トランジスタ領域ＰＴＲ等を露出し、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うフォトレジストパターンＰＲ７が形成される。次に、そのフォトレジストパターンＰＲ７を注入マスクとしてｎ型不純物を注入することにより、ＬＤＤ（Lightly Doped Drain）領域としてのＮ型不純物領域ＬＮＲが形成される。その後、フォトレジストパターンＰＲ７が除去される。
次に、図１４に示すように、ゲート電極ＧＥＴ、ＧＥＮ等を覆うように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法等により、スペーサとしてシリコン酸化膜ＳＯＦが形成される。次に、そのシリコン酸化膜ＳＯＦを覆うように、反射防止膜となるシリコン窒化膜ＳＮＦが形成される。なお、ここでは、シリコン酸化膜ＳＯＦの上にシリコン窒化膜ＳＮＦを形成する場合について説明したが、順序を入れ替えて、シリコン窒化膜ＳＮＦの上にシリコン酸化膜ＳＯＦを形成するようにしてもよい。
次に、図１５に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆い、画素トランジスタ領域ＰＴＲ等を露出するフォトレジストパターンＰＲ８が形成される。次に、そのフォトレジストパターンＰＲ８をエッチングマスクとしてシリコン窒化膜ＳＮＦ等にエッチング処理が行われる。
このエッチング処理によって、少なくともフォトダイオード領域ＰＤＲの全体とグランド領域ＧＮＤの全体とを覆う反射防止膜ＡＲＦが形成される。また、ゲート電極ＧＥＴおよびゲート電極ＧＥＮのそれぞれの側面に、サイドウォール絶縁膜ＳＷＦが形成される。その後、フォトレジストパターンＰＲ８が除去される。
次に、図１６に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆い、画素トランジスタ領域ＰＴＲ等を露出するフォトレジストパターンＰＲ９が形成される。次に、そのフォトレジストパターンＰＲ９を注入マスクとしてｎ型不純物を注入することにより、Ｎ型不純物領域ＨＮＲが形成される。
これにより、ゲート電極ＧＥＴの側方では、Ｎ型不純物領域ＬＮＲおよびＮ型不純物領域ＨＮＲによって浮遊拡散領域ＦＤが形成される。また、画素トランジスタ領域ＰＴＲでは、Ｎ型不純物領域ＬＮＲおよびＮ型不純物領域ＨＮＲによって、一対のソース・ドレイン領域ＮＳＤが形成される。その後、フォトレレジストパターンＰＲ９が除去される。
次に、図１７に示すように、反射防止膜ＡＲＦ等を覆うように、たとえば、ＣＶＤ法によりシリコン酸化膜ＳＳが形成される。次に、図１８に示すように、シリコン酸化膜ＳＳの全面に異方性エッチング処理を行うことにより、ゲート電極ＧＥＴおよびゲート電極ＧＥＴの側壁側等にサイドウォール酸化膜ＳＳＷが形成される。
次に、図１９に示すように、サリサイド（Self Aligned siliCIDE）法によって、ゲート電極ＧＥＴの上面の一部と浮遊拡散領域ＦＤの表面に、金属シリサイド膜ＭＳＦが形成される。また、ゲート電極ＧＥＮの上面とソース・ドレイン領域ＮＳＤの表面に金属シリサイド膜ＭＳＦが形成される。
次に、図２０に示すように、反射防止膜ＡＲＦ等を覆うように、たとえば、ＣＶＤ法により、シリコン窒化膜からなるライナー膜ＬＦが形成される。次に、図２１に示すように、ライナー膜ＬＦを覆うように、たとえば、ＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜等からなる第１層間絶縁膜ＩＬ１が形成される。
次に、所定の写真製版処理を行うことにより、コンタクトホールを形成するためのフォトレジストパターン（図示せず）が形成される。次に、そのフォトレジストパターンをエッチングマスクとして第１層間絶縁膜ＩＬ１にエッチング処理が行われる。
これにより、グランド領域ＧＮＤでは、第１層間絶縁膜ＩＬ１、ライナー膜ＬＦおよび反射防止膜ＡＲＦ等を貫通して、グランド領域ＧＮＤに位置するＰ型不純物領域ＧＰＲを露出するコンタクトホールＣＨ（図２１参照）が形成される。
また、画素領域ＰＥＲでは、第１層間絶縁膜ＩＬ１、ライナー膜ＬＦおよび反射防止膜ＡＲＦ等を貫通して浮遊拡散領域ＦＤを露出するコンタクトホールＣＨ（図２１参照）と、ソース・ドレイン領域ＮＳＤを露出するコンタクトホールＣＨ（図２１参照）がそれぞれ形成されている。
次に、コンタクトホールを埋め込むように、第１層間絶縁膜ＩＬ１上にバリアメタルおよびタングステン膜（いずれも図示せず）が形成される。次に、化学的機械研磨処理を行うことにより、第１層間絶縁膜ＩＬ１の上面上に位置するバリアメタルおよびタングステン膜の部分を除去し、さらに、第１層間絶縁膜ＩＬ１を平坦化する。これにより、図２１に示すように、コンタクトホールＣＨ内にプラグＰＧが形成される。
次に、一般的な成膜とエッチング処理等とを繰り返すことにより、第２層間絶縁膜ＩＬ２に、第１配線Ｍ１を含む複数の配線（二点鎖線）が形成される。第１配線Ｍ１等の配線材料としては、アルミニウムまたは銅が用いられる。材料として銅を用いる場合には、ダマシン法によって配線が形成されることになる。
これらの配線を形成する際には、水素雰囲気中において熱処理（水素シンター）が行われることになる。後述するように、水素シンターによって、シリコンのダングリングボンドに水素が結合し、ダングリングボンドが終端される。その後、図２２に示すように、カラーフィルタＣＦおよびマイクロレンズＭＬを形成することにより、撮像装置ＩＳの主要部分が完成する。
上述した絶縁分離による撮像装置ＩＳでは、シリコン窒化膜からなる反射防止膜ＡＲＦが、少なくともフォトダイオード領域ＰＤＲの全体とグランド領域ＧＮＤの全体とをそれぞれ覆うように形成されていることで、暗電流を抑制することができる。このことについて、比較例に係る撮像装置と比べて説明する。
はじめに、比較例に係る絶縁分離による撮像装置の製造方法について、主な工程を説明する。まず、上述した図４〜図１４に示す工程と同様の工程を経て、図２３に示すように、半導体基板ＣＳＵＢに、分離領域ＣＳＴＩ、素子形成領域ＣＥＦＲ、Ｐ型ウェルＣＰＷ、Ｎ型不純物領域ＣＮＲを含むフォトダイオードＣＰＤ、Ｐ型不純物領域ＣＰＳＲ、Ｐ型ガードリングＣＰＧＲ、Ｐ型不純物領域ＣＧＰＲ、ゲート電極ＣＧＥＴ等が形成される。そのゲート電極ＣＧＥＴ等を覆うようにシリコン酸化膜ＣＳＯＩが形成され、そのシリコン酸化膜ＣＳＯＩを覆うようにシリコン窒化膜ＣＳＮＦが形成される。
次に、図２４に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＣＰＤＲを覆うフォトレジストパターンＣＰＲ８が形成される。次に、そのフォトレジストパターンＣＰＲ８をエッチングマスクとしてシリコン窒化膜ＣＳＮＦにエッチング処理を行うことにより、フォトダイオード領域ＣＰＤＲに位置するシリコン窒化膜ＣＳＮＦの部分が反射防止膜ＣＡＲＦとして形成される。
その後、フォトレジストパターンＣＰＲ８が除去され、上述した図１６〜図２２に示す工程と同様の工程を経て、図２５および図２６に示すように、比較例に係る絶縁分離による撮像装置ＣＩＳの主要部分が完成する。
比較例に係る撮像装置ＣＩＳでは、図２４に示すように、反射防止膜ＣＡＲＦを形成する際に、フォトレジストパターンＣＰＲ８によって覆われたシリコン窒化膜ＣＳＮＦの部分を残して、フォトレジストによって覆われていない露出したシリコン窒化膜ＣＳＮＦの部分にエッチング処理が行われる。
露出したシリコン窒化膜ＣＳＮＦにエッチング処理を行う際に、プラズマダメージが、フォトダイオード領域ＣＰＤＲに及ぶことがある。特に、グランド領域ＣＧＮＤに位置するシリコン窒化膜ＣＳＮＦの部分にエッチング処理を行う際に、フォトダイオード領域ＣＰＤＲにプラズマダメージが及びやすくなる。
これについて説明する。グランド領域ＣＧＮＤは、フォトダイオード領域ＣＰＤＲの近傍に配置される。そのグランド領域ＣＧＮＤには、グランド領域ＣＧＮＤを露出するようにコンタクトホールＣＣＨ（図２６参照）が形成される。コンタクトホールＣＣＨには、フォトダイオードＣＰＤのアノードを接地電位に電気的に接続するプラグＣＰＧ（図２６参照）が形成される。
このため、プラグＣＰＧがグランド領域ＣＧＮＤに確実に接続されるように、少なくともコンタクトホールＣＣＨが形成される部分とその周囲に位置するシリコン窒化膜ＣＳＮＦの部分が、反射防止膜ＣＡＲＦを形成する際に、エッチング処理によって同時に除去される。なお、この絶縁分離による比較例では、グランド領域ＣＧＮＤの全体が除去されている。
そのグランド領域ＣＧＮＤがフォトダイオード領域ＣＰＤＲの近傍に配置されていることから、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＣＰＤＲへ及びやすくなる。フォトダイオード領域ＣＰＤＲにエッチングダメージが生じると、フォトダイオードＣＰＤに暗電流が発生することが、発明者らの評価によって確認された。
比較例に係る撮像装置ＣＩＳに対して、実施の形態に係る撮像装置ＩＳでは、反射防止膜ＡＲＦを形成する際には、図１６に示すように、フォトダイオード領域ＰＤＲの他に、少なくともグランド領域ＧＮＤをも覆うようにフォトレジストパターンＰＲ８が形成される。
このため、フォトダイオード領域ＰＤＲの近傍に配置されるグランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、比較例に係る撮像装置ＣＩＳと比べると、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＣＰＤＲへ及ぶのを抑制することができる。
さらに、実施の形態に係る撮像装置ＩＳでは、反射防止膜となるシリコン窒化膜ＳＮＦは、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとを覆うようにパターニングされて、その他の領域に位置するシリコン窒化膜ＳＮＦの部分は除去される。この構造も、フォトダイオードＰＤに暗電流が発生するのを抑制するのに寄与することが、発明者らによって明らかにされた。
これについて説明する。撮像装置ＩＳでは、結晶性の半導体基板ＳＵＢの表面に位置するシリコンには、結合が切れたことによるダングリングボンド（未結合手）が存在することが知られている。ダングリングボンドを有するシリコンは、リーク電流のリークパスなる。フォトダイオードＰＤに発生する暗電流は微小なリーク電流であるため、リークパスとなるダングリングボンドを有するシリコンの存在を無視することができなくなる。
このため、暗電流をさらに抑制するには、エッチングダメージを低減させる他に、シリコンのダングリングボンドを減らすことが求められる。未結合手であるダングリングボンドを減らす手法の一つとして、ダングリングボンドに水素（Ｈ原子）を結合させる手法がある。実施の形態に係る撮像装置ＩＳの一連の製造方法では、配線を形成する際に、水素雰囲気中において熱処理（水素シンター）が行われる。この熱処理が、シリコンのダングリングボンドを終端させる水素の供給源となる。
ところが、反射防止膜となるシリコン窒化膜ＳＮＦは、水素がシリコンのダングリングボンドに到達するのを結果的に阻止させることになる。その反射防止膜となるシリコン窒化膜ＳＮＦについて、実施の形態に係る撮像装置ＩＳでは、シリコン窒化膜ＳＮＦが、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとを覆うように形成されて、他の領域に位置するシリコン窒化膜ＳＮＦの部分は除去されている。
これにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤ以外の領域をも覆うように、反射防止膜となるシリコン窒化膜が残されている構造と比べると、水素はシリコンのダングリングボンドへ到達しやすくなり、ダングリングボンドを終端させることができる。その結果、フォトダイオードＰＤの暗電流をさらに低減できることが、発明者らによって明らかにされた。
（ｐｎ分離）
次に、フォトダイオード領域とグランド領域とが、ｐｎ接合によってｐｎ分離された撮像装置の第１例について説明する。
図２７および図２８に示すように、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは隣接して配置されている。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤは、フォトダイオードＰＤのＮ型不純物領域ＮＲとグランド領域ＧＮＤのＰ型不純物領域ＰＩＳ（第５不純物領域）との接合によってｐｎ分離されている。
反射防止膜ＡＲＦとなるシリコン窒化膜ＳＮＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されている。なお、これ以外の構成については、図２および図３に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述したｐｎ分離による撮像装置ＩＳの製造方法の一例について説明する。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとの間に分離領域が形成されないことを除いて、前述した絶縁分離による撮像装置の製造方法と実質的に同じであるので、同一部材または同一工程については同一符号を付して、簡単に説明する。
まず、図２９に示すように、所定の領域にトレンチＴＣが形成される。このとき、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとの間にトレンチは形成されない。次に、図３０に示すように、分離領域ＳＴＩが形成される。次に、図３１に示すように、ｐ型不純物を注入することにより、Ｐ型ウェルＰＷの一部が形成される。次に、図３２に示すように、クロストークを防止するためのｐ型不純物が注入される。次に、図３３に示すように、さらに、ｐ型不純物を注入することにより、Ｐ型ウェルＰＷの残りの部分が形成される。
次に、図３４に示すように、所定の写真製版処理を行うことにより、グランド領域ＧＮＤを露出し、フォトダイオード領域ＰＤＲを覆うフォトレジストパターンＰＲ４が形成される。次に、そのフォトレジストパターンＰＲ４を注入マスクとして、ｐ型不純物を注入することにより、グランド領域ＧＮＤに比較的不純物濃度の高いＰ型不純物領域ＰＩＳが形成される。その後、フォトレジストパターンＰＲ４が除去される。
次に、図３５に示すように、転送用トランジスタのゲート電極ＧＥＴおよび画素トランジスタのゲート電極ＧＥＮが形成される。次に、図３６に示すように、フォトダイオード領域ＰＤＲに、フォトダイオードとなるＮ型不純物領域ＮＲが形成される。これにより、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは、Ｎ型不純物領域ＮＲとＰ型不純物領域ＰＩＳとのｐｎ接合によるｐｎ分離になる。
次に、図３７に示すように、ｐ型不純物を注入することにより、比較的不純物濃度の高いＰ型不純物領域ＰＳＲが形成される。次に、図３８に示すように、ＬＤＤ領域としてのＮ型不純物領域ＬＮＲが形成される。次に、ゲート電極ＧＥＴ、ＧＥＮ等を覆うように、シリコン酸化膜ＳＯＦが形成され、さらに、反射防止膜となるシリコン窒化膜ＳＮＦが形成される。
次に、図３９に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆い、画素トランジスタ領域ＰＴＲ等を露出するフォトレジストパターンＰＲ８が形成される。次に、そのフォトレジストパターンＰＲ８をエッチングマスクとしてシリコン窒化膜ＳＮＦ等にエッチング処理が行われる。
このエッチング処理によって、フォトダイオード領域ＰＤＲの全体と、グランド領域ＧＮＤの全体とを覆う反射防止膜ＡＲＦが形成される。また、ゲート電極ＧＥＴおよびゲート電極ＧＥＮのそれぞれの側面に、サイドウォール絶縁膜ＳＷＦが形成される。その後、フォトレジストパターンＰＲ８が除去され、さらに、図１７〜図２１に示す工程と同様の工程を経て、図４０に示すように、ｐｎ分離による撮像装置ＩＳの主要部分が完成する。
上述したｐｎ分離による撮像装置ＩＳでは、シリコン窒化膜からなる反射防止膜ＡＲＦが、少なくともフォトダイオード領域ＰＤＲの全体とグランド領域ＧＮＤの全体とをそれぞれ覆うように形成されていることで、暗電流を抑制することができる。このことについて、比較例に係る撮像装置と比べて説明する。
まず、比較例に係るｐｎ分離による撮像装置の製造方法について、主な工程を説明する。上述した図２９〜図３８に示す工程と同様の工程を経て、図４１に示すように、半導体基板ＣＳＵＢに、分離領域ＣＳＴＩ、素子形成領域ＣＥＦＲ、Ｐ型ウェルＣＰＷ、Ｎ型不純物領域ＣＮＲを含むフォトダイオードＣＰＤ、Ｐ型不純物領域ＣＰＳＲ、Ｐ型ガードリングＣＰＧＲ、Ｐ型不純物領域ＣＧＰＲ、ゲート電極ＣＧＥＴ等が形成される。そのゲート電極ＣＧＥＴ等を覆うようにシリコン酸化膜ＣＳＯＩが形成され、そのシリコン酸化膜ＣＳＯＩを覆うようにシリコン窒化膜ＣＳＮＦが形成される。
次に、図４２に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＣＰＤＲを覆うフォトレジストパターンＣＰＲ８が形成される。次に、そのフォトレジストパターンＣＰＲ８をエッチングマスクとしてシリコン窒化膜ＣＳＮＦにエッチング処理を行うことにより、フォトダイオード領域ＣＰＤＲに位置するシリコン窒化膜ＣＳＮＦの部分が反射防止膜ＣＡＲＦとしてパターニングされる。このとき、グランド領域ＣＧＮＤでは、コンタクトホールＣＣＨが形成される部分とその周囲を露出する開口部ＨＰが形成される（図４３および図４４参照）。
その後、フォトレジストパターンＣＰＲ８が除去され、上述した図３９から図４０に示す工程と同様の工程を経て、図４３および図４４に示すように、比較例に係るｐｎ分離による撮像装置ＣＩＳの主要部分が完成する。
比較例に係る撮像装置ＣＩＳでは、図４２に示すように、反射防止膜ＣＡＲＦを形成する際に、フォトダイオード領域ＣＰＤＲに隣接するグランド領域ＣＧＮＤに位置するシリコン窒化膜ＣＳＮＦの部分に開口部ＨＰが形成される。このため、前述した比較例に係る絶縁分離による撮像装置の場合と同様に、エッチング処理に伴ってフォトダイオード領域ＣＰＤＲにプラズマダメージが及びやすくなる。その結果、フォトダイオードＣＰＤに暗電流が発生することがある。
比較例に係る撮像装置ＣＩＳに対して、実施の形態に係る撮像装置ＩＳでは、反射防止膜ＡＲＦを形成する際には、図３９に示すように、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとの双方の領域を覆うようにフォトレジストパターンＰＲ８が形成される。
このため、フォトダイオード領域ＰＤＲに隣接するグランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、比較例に係る撮像装置ＣＩＳと比べると、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＰＤＲへ及ぶのを抑制することができる。
また、実施の形態に係るｐｎ分離による撮像装置ＩＳでは、絶縁分離による撮像装置ＩＳの場合と同様に、シリコン窒化膜ＳＮＦが、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとを覆うように形成されて、他の領域に位置するシリコン窒化膜ＳＮＦの部分は除去されている。これにより、たとえば、水素シンターによって、シリコンのダングリングボンドを終端させて、フォトダイオードＰＤの暗電流をさらに低減することができる。
実施の形態２
（絶縁分離）
ここでは、フォトダイオード領域とグランド領域とが、分離絶縁膜によって絶縁分離された撮像装置の第２例について説明する。
図４５および図４６に示すように、グランド領域ＧＮＤでは、比較的低い不純物濃度を有するＰ型ウェルＰＷの部分が位置している。また、フォトダイオード領域ＰＤＲでは、分離領域ＳＴＩとフォトダイオードＰＤとの間において、分離領域ＳＴＩに沿って、Ｐ型ウェルＰＷの不純物濃度よりも高い不純物濃度を有するＰ型ガードリングＰＧＲ（第３不純物領域）が形成されている。
こうして、撮像装置ＩＳでは、グランド領域ＧＮＤとフォトダイオードＰＤとの間に、ｐ型不純物の不純物濃度について濃度勾配が設けられており、Ｐ型ガードリングＰＧＲがポテンシャル障壁となる。なお、これ以外の構成については、図２および図３に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した絶縁分離による撮像装置ＩＳの製造方法の一例について説明する。グランド領域ＧＮＤにＰ型不純物領域ＧＰＲが形成されないことを除いて、前述した絶縁分離による撮像装置の製造方法と実質的に同じであるので、同一部材または同一工程については同一符号を付して、簡単に説明する。
まず、前述した図４〜図６に示す工程と同様の工程を経て、図４７に示すように、フォトレジストパターン２０を注入マスクとしてｐ型不純物を注入することにより、Ｐ型ウェルＰＷの一部が形成される。その後、フォトレジストパターン２０が除去される。
次に、図４８に示すように、所定の写真製版処理を行うことにより、画素トランジスタ領域ＰＴＲを露出し、グランド領域ＧＮＤを含む他の領域を覆うフォトレジストパターンＰＲ２１が形成される。次に、そのフォトレジストパターンＰＲ２１を注入マスクとして、クロストークを防止するためのｐ型不純物が注入される。その後、フォトレジストパターンＰＲ２１が除去される。
次に、図４９に示すように、所定の写真製版処理をおこうことにより、画素領域ＰＥＲおよびグランド領域ＧＮＤを露出し、他の領域を覆うフォトレジストパターンＰＲ２２が形成される。次に、フォトレジストパターンＰＲ２２を注入マスクとして、ｐ型不純物を注入することにより、Ｐ型ウェルＰＷの残りの部分が形成される。その後、フォトレジストパターンＰＲ２２が除去される。
次に、図５０に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１を露出し、他の領域を覆うフォトレジストパターンＰＲ２３が形成される。次に、フォトレジストパターンＰＲ２３を注入マスクとして、ｐ型不純物を注入することにより、フォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１には、分離領域ＳＴＩに沿って比較的不純物濃度の高いＰ型ガードリングＰＧＲが形成される。
このＰ型ガードリングＰＧＲは、分離領域ＳＴＩとの境界で発生した電荷がフォトダイオードＰＤへ影響を及ぼすのを防ぐバリアとして形成される。また、後述するように、Ｐ型ガードリングＰＧＲは、グランド領域ＧＮＤから電荷がフォトダイオードへ影響を及ぼすのを防ぐポテンシャル障壁となる。その後、フォトレジストパターンＰＲ２３が除去される。
次に、図１０に示す工程と同様の工程を経た後、図５１に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲを露出し、他の領域を覆うフォトレジストパターンＰＲ２４が形成される。次に、そのフォトレジストパターンＰＲ２４を注入マスクとしてｎ型不純物を注入することにより、フォトダイオードのＮ型不純物領域ＮＲが形成される。その後、フォトレジストパターンＰＲ２４が除去される。
次に、図１２〜図１５に示す工程と同様の工程を経て、図５２に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆い、画素トランジスタ領域ＰＴＲ等を露出するフォトレジストパターンＰＲ２５が形成される。次に、そのフォトレジストパターンＰＲ２５をエッチングマスクとしてシリコン窒化膜ＳＮＦ等にエッチング処理が行われる。
このエッチング処理によって、フォトダイオード領域ＰＤＲの全体と、グランド領域ＧＮＤの全体とを覆う反射防止膜ＡＲＦが形成される。また、ゲート電極ＧＥＴおよびゲート電極ＧＥＮのそれぞれの側面に、サイドウォール絶縁膜ＳＷＦが形成される。その後、フォトレジストパターンＰＲ２５が除去され、さらに、図１６〜図２２示す工程と同様の工程を経て、図５３に示すように、撮像装置ＩＳの主要部分が完成する。
上述した撮像装置ＩＳでは、まず、実施の形態１において説明したのと同様に、反射防止膜ＡＲＦを形成する際には、フォトダイオード領域ＰＤＲの近傍に配置されるグランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＣＰＤＲへ及ぶのを抑制することができる。その結果、フォトダイオードＰＤの暗電流を抑制することができる。
また、シリコン窒化膜ＳＮＦが、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとを覆うように形成されて、他の領域に位置するシリコン窒化膜ＳＮＦの部分は除去されていることで、たとえば、水素シンターによって、シリコンのダングリングボンドを終端させて、フォトダイオードＰＤの暗電流をさらに低減することができる。
さらに、上述した撮像装置ＩＳでは、グランド領域ＧＮＤに位置するＰ型ウェルＰＷの部分とフォトダイオードＰＤとの間に、Ｐ型ウェルＰＷの不純物濃度よりも高い不純物濃度を有するＰ型ガードリングＰＧＲが形成されている。このＰ型ガードリングＰＧＲは、グランド領域ＧＮＤ（Ｐ型ウェルＰＷの部分）とフォトダイオードＰＤとの間に、ｐ型不純物濃度が相対的に高いポテンシャル障壁として位置することになる。これにより、たとえば、グランド領域ＧＮＤに注入されるｐ型不純物に起因して、グランド領域ＧＮＤに余剰電子が発生したとしても、その余剰電子がフォトダイオードＰＤの側へ流れ込んで暗電流となるのを抑制することができる。
（ｐｎ分離）
ここでは、フォトダイオード領域とグランド領域とが、ｐｎ接合によってｐｎ分離された撮像装置の第２例について説明する。
図５４および図５５に示すように、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは隣接して配置されている。グランド領域ＧＮＤには、比較的不純物濃度の低いＰ型ウェルＰＷの部分が位置している。そのＰ型ウェルＰＷの部分とフォトダイオードＰＤとの間には、Ｐ型ウェルＰＷの不純物濃度よりも高い不純物濃度を有するＰ型不純物領域ＰＩＳ（第６不純物濃度）が形成されている。
フォトダイオード領域ＰＤＲとグランド領域ＧＮＤは、フォトダイオードＰＤのＮ型不純物領域ＮＲとＰ型不純物領域ＰＩＳとの接合によってｐｎ分離されている。こうして、撮像装置ＩＳでは、グランド領域ＧＮＤとフォトダイオードＰＤとの間に、ｐ型不純物の不純物濃度について濃度勾配が設けられており、Ｐ型不純物領域ＰＩＳがポテンシャル障壁となる。
反射防止膜ＡＲＦとなるシリコン窒化膜ＳＮＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されている。なお、これ以外の構成については、図４５および図４６に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述したｐｎ分離による撮像装置ＩＳの製造方法の一例について説明する。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとの間に分離領域が形成されないことを除いて、第２例に係る絶縁分離による撮像装置の製造方法と実質的に同じであるので、同一部材または同一工程については同一符号を付して、簡単に説明する。
まず、前述した図４〜図６に示す工程と同様の工程を経て、図５６に示すように、フォトレジストパターン２６を注入マスクとしてｐ型不純物を注入することにより、Ｐ型ウェルＰＷの一部が形成される。その後、フォトレジストパターン２６が除去される。
次に、図５７に示すように、フォトレジストパターンＰＲ２７を注入マスクとして、クロストークを防止するためのｐ型不純物が注入される。次に、図５８に示すように、フォトレジストパターンＰＲ２８を注入マスクとして、さらに、ｐ型不純物を注入することにより、Ｐ型ウェルＰＷの残りの部分が形成される。
次に、図５９に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１を露出し、他の領域を覆うフォトレジストパターンＰＲ２９が形成される。次に、フォトレジストパターンＰＲ２９を注入マスクとして、ｐ型不純物を注入することにより、フォトダイオード領域ＰＤＲの一部の領域ＰＤＲ１には、Ｐ型不純物領域ＰＩＳが形成される。このＰ型不純物領域ＰＩＳは、グランド領域ＧＮＤから電荷がフォトダイオードＰＤへ影響を及ぼすのを防ぐポテンシャル障壁となる。その後、フォトレジストパターンＰＲ２９が除去される。
次に、図１０に示す工程と同様の工程を経た後、図６０に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲを露出し、他の領域を覆うフォトレジストパターンＰＲ３０が形成される。次に、そのフォトレジストパターンＰＲ３０を注入マスクとしてｎ型不純物を注入することにより、フォトダイオードのＮ型不純物領域ＮＲが形成される。その後、フォトレジストパターンＰＲ３０が除去される。
次に、図１２〜図１５に示す工程と同様の工程を経て、図６１に示すように、所定の写真製版処理を行うことにより、フォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆い、画素トランジスタ領域ＰＴＲ等を露出するフォトレジストパターンＰＲ３１が形成される。次に、そのフォトレジストパターンＰＲ３１をエッチングマスクとしてシリコン窒化膜ＳＮＦ等にエッチング処理が行われる。
このエッチング処理によって、フォトダイオード領域ＰＤＲの全体と、グランド領域ＧＮＤの全体とを覆う反射防止膜ＡＲＦが形成される。また、ゲート電極ＧＥＴおよびゲート電極ＧＥＮのそれぞれの側面に、サイドウォール絶縁膜ＳＷＦが形成される。その後、フォトレジストパターンＰＲ３１が除去され、さらに、図１６〜図２２示す工程と同様の工程を経て、図６２に示すように、撮像装置ＩＳの主要部分が完成する。
実施の形態に係る撮像装置ＩＳでは、反射防止膜ＡＲＦを形成する際には、フォトダイオード領域ＰＤＲに隣接するグランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＰＤＲへ及ぶのを抑制することができる。
また、シリコン窒化膜ＳＮＦが、少なくともフォトダイオード領域ＰＤＲとグランド領域ＧＮＤとを覆うように形成されて、他の領域に位置するシリコン窒化膜ＳＮＦの部分は除去されていることで、たとえば、水素シンターによって、シリコンのダングリングボンドを終端させて、フォトダイオードＰＤの暗電流をさらに低減することができる。
さらに、上述した撮像装置ＩＳでは、グランド領域ＧＮＤに位置するＰ型ウェルＰＷの部分とフォトダイオードＰＤとの間に形成されたＰ型不純物領域ＰＩＳが、ｐ型不純物濃度が相対的に高いポテンシャル障壁となる。これにより、たとえば、グランド領域ＧＮＤに注入されるｐ型不純物に起因して、グランド領域ＧＮＤに余剰電子が発生したとしても、その余剰電子がフォトダイオードＰＤの側へ流れ込んで暗電流となるのを抑制することができる。
実施の形態３
（絶縁分離）
ここでは、フォトダイオード領域とグランド領域とが、分離絶縁膜によって絶縁分離された撮像装置の第３例について説明する。
図６３に示すように、半導体基板ＳＵＢの表面では、分離領域ＳＴＩによって、フォトダイオード領域ＰＤＲ、浮遊拡散領域ＦＤ、画素トランジスタＰＴが形成されている画素トランジスタ領域ＰＴＲおよびグランド領域ＧＮＤ等が規定されている。少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように、反射防止膜ＡＲＦのシリコン窒化膜ＳＮＦが形成されている。
画素トランジスタ領域ＰＴＲは、フォトダイオード領域ＰＤＲの側方に配置されている。グランド領域ＧＮＤは、その画素トランジスタ領域ＰＴＲに対して、フォトダイオード領域ＰＤＲから遠ざかる方向（たとえば、Ｙ方向）に配置されている。すなわち、フォトダイオード領域ＰＤＲに対して、グランド領域ＧＮＤが、より距離を隔てられるように配置されている。なお、これ以外の構成については、図２および図３に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した撮像装置ＩＳでは、グランド領域ＧＮＤとフォトダイオード領域ＰＤＲとが、より距離を隔てられるように配置されていることで、フォトダイオードＰＤの暗電流を抑制することができる。このことについて、比較例に係る撮像装置と比べて説明する。
図６４に示すように、比較例に係る撮像装置ＣＩＳでは、半導体基板ＣＳＵＢの表面に、分離領域ＣＳＴＩによって、フォトダイオード領域ＣＰＤＲ、浮遊拡散領域ＣＦＤ、画素トランジスタ領域ＣＰＴＲおよびグランド領域ＣＧＮＤ等が規定されている。フォトダイオード領域ＣＰＤＲを覆うように、反射防止膜ＣＡＲＦのシリコン窒化膜ＣＳＮＦが形成されている。
画素トランジスタ領域ＣＰＴＲは、フォトダイオード領域ＣＰＤＲの側方に配置されている。グランド領域ＣＧＮＤは、その画素トランジスタ領域ＣＰＴＲと同じＹ方向位置に配置されている。なお、これ以外の構成については、図２５に示す撮像装置ＣＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
比較例に係る撮像装置ＣＩＳでは、グランド領域ＣＧＮＤに位置する反射防止膜ＣＡＲＦとなるシリコン窒化膜ＣＳＮＦの部分にエッチング処理を行う際に、フォトダイオード領域ＣＰＤＲにプラズマダメージが及びやすくなる。しかも、グランド領域ＣＧＮＤは、画素トランジスタ領域ＣＰＴＲと同じＹ方向位置となるように配置されており、フォトダイオード領域ＣＰＤＲに、比較的接近した位置にある、そのため、プラズマダメージがより及びやすくなる。
比較例に係る撮像装置ＩＳに対して、実施の形態に係る撮像装置ＩＳでは、反射防止膜ＡＲＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されることで、グランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＣＰＤＲへ及ぶのを抑制することができる。また、シリコンのダングリングボンドを終端させることができる。
しかも、グランド領域ＧＮＤは、画素トランジスタ領域ＰＴＲに対して、フォトダイオード領域ＰＤＲから遠ざかる方向（たとえば、Ｙ方向）に配置されて、グランド領域ＧＮＤとフォトダイオード領域ＰＤＲとが、より距離を隔てられるように配置されている。これにより、エッチング処理に伴うプラズマダメージが軽減される。その結果、プラズマダメージに起因する暗電流を確実に抑制することができる。
（絶縁分離）
ここでは、フォトダイオード領域とグランド領域とが、分離絶縁膜によって絶縁分離された撮像装置の第４例について説明する。
図６５に示すように、半導体基板ＳＵＢの表面に、分離領域ＳＴＩによって、フォトダイオード領域ＰＤＲ、浮遊拡散領域ＦＤ、画素トランジスタ領域ＰＴＲおよびグランド領域ＧＮＤ等が規定されている。少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように、反射防止膜ＡＲＦのシリコン窒化膜ＳＮＦが形成されている。
画素トランジスタ領域ＰＴＲは、フォトダイオード領域ＰＤＲの側方に配置されている。グランド領域ＧＮＤは、その画素トランジスタ領域ＰＴＲと同じＹ方向位置に配置されている。フォトダイオード領域ＰＤＲのコーナー部分では、グランド領域ＧＮＤまたはコンタクト部ＰＧＣから離れるように後退している。
すなわち、グランド領域ＧＮＤまたはコンタクト部ＰＧＣに対して、フォトダイオード領域ＰＤＲが、より距離を隔てられるように配置されている。なお、これ以外の構成については、図２および図３に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した撮像装置ＩＳでは、反射防止膜ＡＲＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されることで、グランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＰＤＲへ及ぶのを抑制することができる。また、シリコンのダングリングボンドを終端させることができる。
しかも、フォトダイオード領域ＰＤＲのコーナー部分は、グランド領域ＧＮＤまたはコンタクト部ＰＧＣから離れように後退して、より距離を隔てられるように配置されている。これにより、エッチング処理に伴うプラズマダメージが軽減される。その結果、プラズマダメージに起因する暗電流を確実に抑制することができる。
（ｐｎ分離）
ここでは、フォトダイオード領域とグランド領域とが、ｐｎ接合によって分離された撮像装置の第３例について説明する。
図６６に示すように、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは隣接するように配置されている。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤは、フォトダイオードＰＤのＮ型不純物領域ＮＲ（図２８参照）とグランド領域ＧＮＤのＰ型不純物領域ＰＩＳ（図２８参照）との接合によってｐｎ分離されている。
反射防止膜ＡＲＦとなるシリコン窒化膜ＳＮＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されている。特に、グランド領域ＧＮＤにおけるコンタクト部ＰＧＣの位置は、フォトダイオード領域ＰＤＲのＹ方向の端部側に配置されている。
フォトダイオード領域ＰＤＲのコーナー部分では、コンタクト部ＰＧＣから離れるように後退している。すなわち、グランド領域ＧＮＤのコンタクト部ＰＧＣに対して、フォトダイオード領域ＰＤＲが、より距離を隔てられるように配置されている。なお、これ以外の構成については、図２７および図２８に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した撮像装置ＩＳでは、グランド領域ＧＮＤのコンタクト部ＰＧＣとフォトダイオード領域ＰＤＲとが、より距離を隔てられるように配置されていることで、フォトダイオードＰＤの暗電流を抑制することができる。このことについて、比較例に係る撮像装置と比べて説明する。
図６７に示すように、比較例に係る撮像装置ＣＩＳでは、フォトダイオード領域ＣＰＤＲとグランド領域ＣＧＮＤとが接するように配置されている。反射防止膜ＣＡＲＦとなるシリコン窒化膜ＣＳＮＦは、フォトダイオード領域ＣＰＤＲとグランド領域ＣＧＮＤとを覆うように形成されて、グランド領域ＣＧＮＤでは、コンタクトホールＣＣＨが形成される部分（コンタクト部ＣＰＧＣ）とその周囲を露出する開口部ＨＰが形成されている。
このため、フォトダイオード領域ＣＰＤＲに隣接するグランド領域ＣＧＮＤに位置するシリコン窒化膜ＣＳＮＦの部分に開口部ＨＰを形成する際に、エッチング処理に伴ってフォトダイオード領域ＣＰＤＲにプラズマダメージが及びやすくなる。その結果、フォトダイオードＣＰＤに暗電流が発生することがある。
比較例に係る撮像装置ＣＩＳに対して、実施の形態に係る撮像装置ＩＳでは、反射防止膜ＡＲＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されることで、グランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＰＤＲへ及ぶのを抑制することができる。
しかも、コンタクト部ＰＧＣの位置は、フォトダイオード領域ＰＤＲのＹ方向の端部側に配置され、さらに、フォトダイオード領域ＰＤＲのコーナー部分では、コンタクト部ＰＧＣから離れるように後退している。これにより、反射防止膜ＡＲＦを形成する際のエッチング処理に伴うプラズマダメージを軽減することができ、フォトダイオードに発生する暗電流を抑制することができる。フォトダイオード領域ＰＤＲとコンタクト部ＰＧＣとは、距離が離れるほどプラズマダメージを軽減するうえで好ましいが、たとえば、０．１μｍ以上離れていればよい。
（ｐｎ分離）
ここでは、フォトダイオード領域とグランド領域とが、ｐｎ接合によって分離された撮像装置の第４例について説明する。
図６８に示すように、フォトダイオード領域ＰＤＲとグランド領域ＧＮＤとは隣接するように配置されている。フォトダイオード領域ＰＤＲとグランド領域ＧＮＤは、フォトダイオードＰＤのＮ型不純物領域ＮＲ（図２８参照）とグランド領域ＧＮＤのＰ型不純物領域ＰＩＳ（図２８参照）との接合によってｐｎ分離されている。
反射防止膜ＡＲＦとなるシリコン窒化膜ＳＮＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されている。特に、グランド領域ＧＮＤにおけるコンタクト部ＰＧＣは、フォトダイオード領域ＰＤＲのＹ方向の中央付近に配置されている。
フォトダイオード領域ＰＤＲにおけるコンタクト部ＰＧＣ側のＹ方向中央付近では、コンタクト部ＰＧＣから離れるように後退している。すなわち、グランド領域ＧＮＤのコンタクト部ＰＧＣに対して、フォトダイオード領域ＰＤＲが、より距離を隔てられるように配置されている。なお、これ以外の構成については、図２７および図２８に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した撮像装置ＩＳでは、反射防止膜ＡＲＦは、少なくともフォトダイオード領域ＰＤＲおよびグランド領域ＧＮＤを覆うように形成されることで、グランド領域ＧＮＤに位置するシリコン窒化膜ＳＮＦの部分にエッチング処理が行われることはなく、エッチング処理に伴うプラズマダメージが、フォトダイオード領域ＰＤＲへ及ぶのを抑制することができる。
しかも、コンタクト部ＰＧＣは、フォトダイオード領域ＰＤＲのＹ方向の中央付近に配置されており、フォトダイオード領域ＰＤＲにおけるコンタクト部ＰＧＣ側のＹ方向中央付近では、コンタクト部ＰＧＣから離れるように後退し、フォトダイオード領域ＰＤＲがグランド領域ＧＮＤ（コンタクト部ＰＧＣ）に対して、より距離を隔てられるように配置されている。これにより、エッチング処理に伴うプラズマダメージが軽減される。その結果、プラズマダメージに起因する暗電流を確実に抑制することができる。
なお、上述した各実施の形態において、プラグＰＧがグランド領域ＧＮＤに接続されるコンタクト部ＰＧＣでは、図６９に示すように、金属シリサイド膜ＭＳＣを形成してもよい。また、図７０に示すように、不純物濃度が相対的に高いＰ型不純物領域ＨＣをコンタクトホールＣＨに対して自己整合的に形成してもよい。これにより、プラグＰＧとグランド領域ＧＮＤとの接触抵抗を低減することができる。
また、各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＩＳ 撮像装置、ＳＵＢ 半導体基板、ＳＴＩ 分離領域、ＥＦＲ 素子形成領域、ＰＷ Ｐ型ウェル、ＰＥＲ 画素領域、ＰＴＲ 画素トランジスタ領域、ＰＤＲ フォトダイオード領域、ＰＤ フォトダイオード、ＮＲ Ｎ型不純物領域、ＰＳＲ Ｐ型不純物領域、ＰＤＲ１ 領域、ＰＧＲ Ｐ型ガードリング、ＧＮＤ グランド領域、ＧＰＲ Ｐ型不純物領域、ＰＧＣ コンタクト部、ＭＳＣ 金属シリサイド膜、ＨＣ Ｐ型不純物領域、ＦＤ 浮遊拡散領域、ＴＴ 転送用トランジスタ、ＰＴ 画素トランジスタ、ＲＳＴ リセットトランジスタ、ＡＭＩ 増幅トランジスタ、ＳＥＬ 選択トランジスタ、ＧＥＴ ゲート電極、ＧＥＮ ゲート電極、ＳＷＦ サイドウォール絶縁膜、ＮＳＤ ソース・ドレイン領域、ＳＯＦ シリコン酸化膜、ＳＮＦ シリコン窒化膜、ＡＲＦ 反射防止膜、ＭＳＦ 金属シリサイド膜、ＳＳＷ サイドウォール酸化膜、ＬＦ ライナー膜、ＩＬ１ 第１層間絶縁膜、ＰＧ プラグ、Ｍ１ 第１配線、ＩＬ２ 第２層間絶縁膜、ＣＦ カラーフィルタ、ＭＬ マイクロレンズ、ＰＩＳ Ｐ型不純物領域、ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４、ＰＲ５、ＰＲ６、ＰＲ７、ＰＲ８、ＰＲ９、ＰＲ１０、ＰＲ１１、ＰＲ２０、ＰＲ２１、ＰＲ２２、ＰＲ２３、ＰＲ２４、ＰＲ２５、ＰＲ２６、ＰＲ２７、ＰＲ２８、ＰＲ２９、ＰＲ３０、ＰＲ３１ フォトレジストパターン。

Claims (17)

  1. 主表面を有する半導体基板と、
    前記半導体基板に規定され、第１導電型の第１不純物領域によって形成された素子形成領域と、
    前記素子形成領域に規定された画素領域と、
    前記画素領域に形成された光電変換部と、
    前記光電変換部とは分離部を介して前記素子形成領域に規定され、前記光電変換部に電気に接続されるとともに、接地電位に電気的に接続されるグランド領域と、
    少なくとも前記光電変換部および前記グランド領域を覆うように形成された、光の反射を抑制する反射防止膜と、
    前記反射防止膜を覆うように形成された層間絶縁膜と、
    前記層間絶縁膜および前記反射防止膜を貫通するように形成され、前記グランド領域に電気的に接続されるプラグと
    を備えた、撮像装置。
  2. 前記分離部は、絶縁膜による絶縁分離とされ、
    前記グランド領域には、前記第１不純物領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第２不純物領域が形成された、請求項１記載の撮像装置。
  3. 前記分離部は、絶縁膜による絶縁分離とされ、
    前記グランド領域に位置する前記第１不純物領域の部分と前記光電変換部との間に、前記第１不純物領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第３不純物濃度領域が形成された、請求項１記載の撮像装置。
  4. 前記分離部は、絶縁膜による絶縁分離とされ、
    前記画素領域における、前記光電変換部の側方に規定された画素トランジスタ領域を備え、
    前記グランド領域は、前記画素トランジスタ領域に対して、前記光電変換部から離れる方向に配置された、請求項１記載の撮像装置。
  5. 前記分離部は、絶縁膜による絶縁分離とされ、
    前記光電変換部は、前記プラグが接触する前記グランド領域のコンタクト部から遠ざかるように後退する部分を含む、請求項１記載の撮像装置。
  6. 前記プラグと前記グランド領域とのコンタクト部に、第１導電型の不純物が注入されたコンタクト注入部が形成された、請求項１〜５のいずれかに記載の撮像装置。
  7. 前記プラグと前記グランド領域とのコンタクト部に、金属シリサイドが形成された、請求項１〜５のいずれかに記載の撮像装置。
  8. 前記分離部はｐｎ接合による接合分離とされ、
    前記グランド領域には、前記第１不純物領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５不純物領域が形成され、
    前記光電変換部は、第２導電型の光電変換不純物領域を含み、
    前記ｐｎ接合は、第１導電型の前記第５不純物領域と第２導電型の前記光電変換不純物領域との接合部分を含む、請求項１記載の撮像装置。
  9. 前記分離部はｐｎ接合による接合分離とされ、
    前記グランド領域と前記光電変換部との間に、前記第１不純物領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第６不純物領域を備え、
    前記光電変換部は第２導電型の光電変換不純物領域を含み、
    前記ｐｎ接合は、第１導電型の前記第６不純物領域と第２導電型の前記光電変換不純物領域との接合部分を含む、請求項１記載の撮像装置。
  10. 前記分離部はｐｎ接合による接合分離とされ、
    前記光電変換部は、前記プラグが接触する前記グランド領域のコンタクト部から遠ざかるように後退する部分を含む、請求項１記載の撮像装置。
  11. 前記プラグと前記グランド領域とのコンタクト部に、第１導電型の不純物が注入されたコンタクト注入部が形成された、請求項１、８〜１０のいずれかに記載の撮像装置。
  12. 前記プラグと前記グランド領域とのコンタクト部に、金属シリサイドが形成された、請求項１、８〜１０のいずれかに記載の撮像装置。
  13. 半導体基板に、画素領域およびグランド領域を含む第１導電型の素子形成領域を規定する工程と、
    前記画素領域に光電変換部を形成する工程と、
    少なくとも前記光電変換部および前記グランド領域を覆うように、光の反射を抑止する反射防止膜を形成する工程と、
    前記反射防止膜を覆うように、層間絶縁膜を形成する工程と、
    前記層間絶縁膜および前記反射防止膜を貫通して前記グランド領域に接触し、前記グランド領域を接地電位に電気的に接続するプラグを形成する工程と
    を備えた、撮像装置の製造方法。
  14. 前記素子形成領域を規定する工程は、前記光電変換部が形成される領域と前記グランド領域とを分離絶縁膜によって規定する工程を含み、
    前記グランド領域と前記光電変換部とは、前記分離絶縁膜による絶縁分離とされた、請求項１３記載の撮像装置の製造方法。
  15. 前記光電変換部を形成する工程は、第２導電型の光電変換不純物領域を形成する工程を含み、
    前記グランド領域と前記光電変換部とは、前記グランド領域に位置する第１導電型の前記素子形成領域の部分と、第２導電型の前記光電変換不純物領域との接合による接合分離とされた、請求項１３記載の撮像装置の製造方法。
  16. 前記プラグと前記グランド領域とのコンタクト部に、不純物を注入することによりコンタクト注入部を形成する工程を備えた、請求項１３〜１５のいずれかに記載の撮像装置の製造方法。
  17. 前記プラグと前記グランド領域とのコンタクト部に、金属シリサイドを形成する工程を備えた、請求項１３〜１５のいずれかに記載の撮像装置の製造方法。
JP2015024059A 2015-02-10 2015-02-10 撮像装置およびその製造方法 Pending JP2016149387A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015024059A JP2016149387A (ja) 2015-02-10 2015-02-10 撮像装置およびその製造方法
KR1020160010868A KR20160098040A (ko) 2015-02-10 2016-01-28 촬상 장치 및 그 제조 방법
TW105103078A TW201640662A (zh) 2015-02-10 2016-02-01 攝影裝置及其製造方法
CN201610082713.6A CN105870140A (zh) 2015-02-10 2016-02-05 摄像装置以及摄像装置的制造方法
US15/019,089 US9647023B2 (en) 2015-02-10 2016-02-09 Image pickup device and method of manufacturing the same
US15/494,473 US10163953B2 (en) 2015-02-10 2017-04-22 Image pickup device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015024059A JP2016149387A (ja) 2015-02-10 2015-02-10 撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016149387A true JP2016149387A (ja) 2016-08-18
JP2016149387A5 JP2016149387A5 (ja) 2017-12-28

Family

ID=56567028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015024059A Pending JP2016149387A (ja) 2015-02-10 2015-02-10 撮像装置およびその製造方法

Country Status (5)

Country Link
US (2) US9647023B2 (ja)
JP (1) JP2016149387A (ja)
KR (1) KR20160098040A (ja)
CN (1) CN105870140A (ja)
TW (1) TW201640662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019221095A1 (ja) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
WO2020100577A1 (ja) * 2018-11-13 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332714A (ja) * 2000-05-22 2001-11-30 Canon Inc 固体撮像装置
JP2006269546A (ja) * 2005-03-22 2006-10-05 Sony Corp 固体撮像装置
JP2007149842A (ja) * 2005-11-25 2007-06-14 Sanyo Electric Co Ltd 半導体装置
JP2010087379A (ja) * 2008-10-01 2010-04-15 Brookman Technology Inc カラー撮像装置
JP2010219233A (ja) * 2009-03-16 2010-09-30 Canon Inc 半導体装置の製造方法
JP2012015160A (ja) * 2010-06-29 2012-01-19 Panasonic Corp 固体撮像装置及びその製造方法
JP2014007316A (ja) * 2012-06-26 2014-01-16 Renesas Electronics Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488165A (en) * 1981-12-22 1984-12-11 Levine Michael A Extrinsic infrared detector with a charge reset function
US5592124A (en) * 1995-06-26 1997-01-07 Burr-Brown Corporation Integrated photodiode/transimpedance amplifier
TW449939B (en) * 2000-07-03 2001-08-11 United Microelectronics Corp Photodiode structure
JP2007165864A (ja) 2005-11-15 2007-06-28 Canon Inc 光電変換装置、光電変換装置の製造方法及び撮像システム
US20070108546A1 (en) 2005-11-15 2007-05-17 Canon Kabushiki Kaisha Photoelectric converter and imaging system including the same
US7728277B2 (en) * 2005-11-16 2010-06-01 Eastman Kodak Company PMOS pixel structure with low cross talk for active pixel image sensors
US20080217659A1 (en) * 2007-03-06 2008-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method To Reduce Cross-Talk and Blooming For Image Sensors
US8618458B2 (en) * 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置
US8664734B2 (en) * 2011-01-11 2014-03-04 Himax Imaging, Inc. Hole-based ultra-deep photodiode in a CMOS image sensor and a process thereof
JP2012146989A (ja) 2012-02-20 2012-08-02 Canon Inc 光電変換装置及び撮像システム
KR102017713B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 시모스 이미지 센서
JP6093368B2 (ja) * 2012-10-29 2017-03-08 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置
US9520425B2 (en) * 2013-03-01 2016-12-13 Semiconductor Components Industries, Llc Image sensors with small pixels having high well capacity
US9231007B2 (en) * 2013-08-27 2016-01-05 Semiconductor Components Industries, Llc Image sensors operable in global shutter mode and having small pixels with high well capacity

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332714A (ja) * 2000-05-22 2001-11-30 Canon Inc 固体撮像装置
JP2006269546A (ja) * 2005-03-22 2006-10-05 Sony Corp 固体撮像装置
JP2007149842A (ja) * 2005-11-25 2007-06-14 Sanyo Electric Co Ltd 半導体装置
JP2010087379A (ja) * 2008-10-01 2010-04-15 Brookman Technology Inc カラー撮像装置
JP2010219233A (ja) * 2009-03-16 2010-09-30 Canon Inc 半導体装置の製造方法
JP2012015160A (ja) * 2010-06-29 2012-01-19 Panasonic Corp 固体撮像装置及びその製造方法
JP2014007316A (ja) * 2012-06-26 2014-01-16 Renesas Electronics Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019221095A1 (ja) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
JP2019201163A (ja) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
JP7156611B2 (ja) 2018-05-18 2022-10-19 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
WO2020100577A1 (ja) * 2018-11-13 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JPWO2020100577A1 (ja) * 2018-11-13 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Also Published As

Publication number Publication date
US20170229495A1 (en) 2017-08-10
CN105870140A (zh) 2016-08-17
US10163953B2 (en) 2018-12-25
KR20160098040A (ko) 2016-08-18
US9647023B2 (en) 2017-05-09
US20160233263A1 (en) 2016-08-11
TW201640662A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
KR102209097B1 (ko) 이미지 센서 및 이의 제조 방법
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
JP5306123B2 (ja) 裏面照射型固体撮像装置
JP4539176B2 (ja) 固体撮像素子及びその製造方法
US8298851B2 (en) Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus
JP2008166725A (ja) Ｃｍｏｓ素子及びその製造方法
TWI648841B (zh) 半導體裝置之製造方法
US10068941B2 (en) Image pickup device and method for manufacturing the same
JP2017027982A (ja) 撮像装置およびその製造方法
KR20180027852A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20200030851A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2006024934A (ja) Ｃｍｏｓイメージセンサーの製造方法
JP6362093B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP4496866B2 (ja) 固体撮像素子及びその製造方法
JP6325904B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
US10163953B2 (en) Image pickup device and method of manufacturing the same
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR20100079399A (ko) 이미지 센서 및 그 제조 방법
JP2016149387A5 (ja)
US20100164046A1 (en) Image sensor and method for manufacturing the same
US20100079638A1 (en) Image Sensor and Method For Manufacturing the Same
TW201803100A (zh) 半導體裝置及其製造方法
JP2014045088A (ja) 半導体装置の製造方法
JP2010034562A (ja) イメージセンサ及びその製造方法
JP5240146B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190514