JP2017027982A - 撮像装置およびその製造方法 - Google Patents

撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2017027982A
JP2017027982A JP2015142027A JP2015142027A JP2017027982A JP 2017027982 A JP2017027982 A JP 2017027982A JP 2015142027 A JP2015142027 A JP 2015142027A JP 2015142027 A JP2015142027 A JP 2015142027A JP 2017027982 A JP2017027982 A JP 2017027982A
Authority
JP
Japan
Prior art keywords
region
gate electrode
fin
pixel region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015142027A
Other languages
English (en)
Inventor
直 山口
Sunao Yamaguchi
直 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015142027A priority Critical patent/JP2017027982A/ja
Priority to US15/168,371 priority patent/US20170018591A1/en
Priority to CN201610543766.3A priority patent/CN106356385A/zh
Publication of JP2017027982A publication Critical patent/JP2017027982A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フォトダイオードにおいて発生した電荷を浮遊拡散領域へ完全に転送する撮像装置を提供する。【解決手段】撮像装置の画素領域ＰＥＲには、フォトダイオード形成領域ＰＤＲと浮遊拡散領域ＦＤとを繋ぐように、複数のフィン状構造体ＦＳが形成されている。フィン状構造体ＦＳでは、Ｐ型ウェルＰＷの表面から所定の深さに至る深さを高さとしており、その高さと幅をもって、ゲート電極ＧＥＴが延在する方向と交差する方向に延在する。転送トランジスタＴＴのゲート電極ＧＥＴは、それぞれのフィン状構造体ＦＳの対向する側面と上面とを覆うように形成されている。【選択図】図６

Description

本発明は、撮像装置およびその製造方法に関し、たとえば、発生した電荷を転送する転送トランジスタを備えた撮像装置に好適に利用できるものである。
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを備えた撮像装置が適用されている。撮像装置では、入射する光を電荷に変換するためにフォトダイオードが形成されている。特に、一眼レフカメラでは、明暗をはっきりと撮影するために、フォトダイオードには飽和電子数（容量）を大きくすることが求められている。
飽和電子数を大きくするために、たとえば、フォトダイオードの専有面積を大きくする手法、フォトダイオードの不純物濃度を高くする手法、または、フォトダイオードが形成されるウェル領域を深い位置にまで形成する手法が採られている。なお、この種の撮像装置を開示した文献の一例として、特許文献１および特許文献２がある。
フォトダイオードにおいて発生した電荷は、転送トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、増幅トランジスタによって電気信号に変換されて画像信号として出力されることになる。
特開２０００−３１４５１号公報 特開２００５−３３２９２５号公報 特開２０１１−５４７１８号公報
上述したように、撮像装置では、フォトダイオードにおいて発生した電荷は、転送トランジスタによって浮遊拡散領域へ転送される。このとき、電荷は、転送トランジスタのゲート電極の直下に形成されるチャネル領域を通って浮遊拡散領域へ転送されることになる。従来、その転送トランジスタのゲート電極として、プレーナ型のゲート電極が形成されている。
一方、飽和電子数の大きい撮像装置では、フォトダイオードにおいて発生した電荷を浮遊拡散領域へ完全に転送しないと、転送不良になってしまう。電荷の転送不良は、残像等の不良の原因の一つとなる。このため、撮像装置には、フォトダイオードにおいて発生した電荷を、浮遊拡散領域へ完全に転送することが求められている。しかしながら、プレーナ型のゲート電極では、電荷を完全に転送することが困難な状況になってきている。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る撮像装置は、画素領域および周辺回路領域を含む素子形成領域と、転送トランジスタの転送ゲート電極を含むゲート電極と、光電変換部と、浮遊拡散領域と、画素領域に形成された画素フィン状構造体を含むフィン状構造体とを備えている。画素フィン状構造体は、半導体基板の表面から表面よりも深い位置に至る深さを高さとして、高さと幅をもって、転送ゲート電極が延在する方向と交差する方向に延在して光電変換部と浮遊拡散領域とを繋ぐ、画素領域に形成された画素フィン状構造体を含む。転送ゲート電極は、画素フィン状構造体の表面を覆うように形成されている。
他の実施の形態に係る撮像装置の製造方法は、以下の工程を備えている。画素領域を含む素子形成領域を形成する。転送ゲート電極を含むゲート電極を形成する。光電変換部を形成する。浮遊拡散領域を形成する。画素領域を形成する工程では、画素領域における、転送ゲート電極が形成される領域に、互いに間隔を隔てて開口部を形成する。開口部に絶縁膜を充填する。絶縁膜の表面から開口部の底よりも浅い深さにわたり、絶縁膜の部分を除去することにより、間隔を幅とし、深さを高さとして、転送ゲート電極が延在することになる方向と交差する方向に延在して第１領域と第２領域を繋ぐフィン状構造体を形成する。転送ゲート電極を形成する工程では、フィン状構造体の表面を覆うように転送ゲート電極が形成される。
一実施の形態に係る撮像装置によれば、光電変換部において発生した電荷を完全に浮遊拡散領域へ転送することができる。
他の実施の形態に係る撮像装置によれば、光電変換部において発生した電荷を完全に浮遊拡散領域へ転送することができる撮像装置を製造することができる。
各実施の形態に係る撮像装置のブロック図である。 各実施の形態に係る撮像装置の画素領域と周辺回路領域との配置パターンの一例を示す平面図である。 各実施の形態に係る撮像装置の画素の等価回路図である。 実施の形態１に係る撮像装置において、画素領域と周辺回路領域とを示す部分平面図である。 同実施の形態において、図４に示す断面線Ｖ−Ｖにおける断面図である。 同実施の形態において、図４に示す断面線ＶＩ−ＶＩにおける断面斜視図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図６に示す断面線ＶＩＩ−ＶＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図６に示す断面線ＶＩＩＩ−ＶＩＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図６に示す断面線ＩＸ−ＩＸにおける断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１０に示す工程において、転送トランジスタのゲート電極が配置される領域のトレンチを示す部分断面斜視図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程において、転送トランジスタのゲート電極が配置される領域のトレンチに形成された分離絶縁膜を示す部分断面斜視図である。 同実施の形態において、図１２および図１３に示す工程の後に行われる工程を示す部分断面斜視図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程において、転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、図１６および図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２８に示す工程の後に行われる工程を示す断面図である。 比較例に係る撮像装置の画素領域と周辺回路領域との配置パターンの一例を示す平面図である。 図３０に示す断面線ＸＸＸＩ−ＸＸＸＩにおける断面図である。 比較例に係る撮像装置において、転送トランジスタのゲート電極の構造を説明するための部分断面斜視図である。 同実施の形態において、転送トランジスタによるチャネル領域と、比較例に係る転送トランジスタによるチャネル領域とを説明するための斜視図である。 同実施の形態において、変形例に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 実施の形態２に係る撮像装置の断面図である。 同実施の形態において、赤色画素領域における転送トランジスタのゲート電極の構造を説明するための部分断面斜視図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図３７に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図３７に示す断面線ＸＬ−ＸＬにおける断面図である。 同実施の形態において、緑色画素領域における転送トランジスタのゲート電極の構造を説明するための部分断面斜視図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４１に示す断面線ＸＬＩＩ−ＸＬＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４１に示す断面線ＸＬＩＩＩ−ＸＬＩＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４１に示す断面線ＸＬＩＶ−ＸＬＩＶにおける断面図である。 同実施の形態において、青色画素領域における転送トランジスタのゲート電極の構造を説明するための部分断面斜視図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４５に示す断面線ＸＬＶＩ−ＸＬＶＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４５に示す断面線ＸＬＶＩＩ−ＸＬＶＩＩにおける断面図である。 同実施の形態において、転送トランジスタのゲート電極の構造を説明するための、図４５に示す断面線ＸＬＶＩＩＩ−ＸＬＶＩＩＩにおける断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す赤色画素領域の部分断面斜視図である。 同実施の形態において、撮像装置の製造方法の他の一工程を示す緑色画素領域の部分断面斜視図である。 同実施の形態において、撮像装置の製造方法のさらに他の一工程を示す青色画素領域の部分断面斜視図である。 同実施の形態において、図４９〜図５１に示す工程の後に行われる工程を示す赤色画素領域を含む断面図である。 同実施の形態において、図５２に示す工程の赤色画素領域における転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、図４９〜図５１に示す工程の後に行われる工程を示す緑色画素領域を含む断面図である。 同実施の形態において、図５４に示す工程の緑色画素領域における転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、図４９〜図５１に示す工程の後に行われる工程を示す青色画素領域を含む断面図である。 同実施の形態において、図５６に示す工程の青色画素領域における転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、変形例に係る撮像装置における赤色画素領域の転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、変形例に係る撮像装置における緑色画素領域の転送トランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、変形例に係る撮像装置における青色画素領域の転送トランジスタのゲート電極を示す部分断面斜視図である。 実施の形態３に係る撮像装置において、画素領域と周辺回路領域とを示す部分平面図である。 同実施の形態において、図６１に示す断面線ＬＸＩＩ−ＬＸＩＩにおける断面図である。 同実施の形態において、撮像装置におけるロジックトランジスタのゲート電極を示す部分断面斜視図である。 同実施の形態において、変形例に係る撮像装置における画素トランジスタのゲート電極を示す部分断面斜視図である。
はじめに、回路を含む撮像装置の全体構成について説明する。撮像装置は、マトリクス状に配置された複数の画素によって構成される。図１に示すように、画素ＰＥには、列選択回路ＣＳおよび行選択・読み出し回路ＲＳが接続されている。なお、図１では、図面の簡略化のために、複数の画素のうちの一の画素ＰＥを示す。図２に示すように、一の画素ＰＥを含む複数の画素は画素領域ＰＥＲに形成されている。列選択回路ＣＳおよび行選択・読み出し回路ＲＳは、周辺回路領域ＰＬＲに形成されている。
一つの画素ＰＥでは、図３に示すように、フォトダイオードＰＤ、転送トランジスタＴＴ、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴＩが設けられている。フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセットトランジスタＲＳＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。
浮遊拡散領域に転送された電荷は、増幅トランジスタＡＭＩのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択トランジスタＳＥＬのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。以下、各実施の形態に係る撮像装置の構造について、具体的に説明する。
実施の形態１
ここでは、転送トランジスタのゲート電極がフィン型であり、周辺トランジスタとしてのロジックトランジスタのゲート電極がプレーナ型である撮像装置の一例について説明する。
図４および図５に示すように、半導体基板ＳＵＢにおける所定の領域に形成されたトレンチに絶縁膜を形成することによって、分離絶縁膜ＳＴＩが形成されている。その分離絶縁膜ＳＴＩによって、素子形成領域として、画素領域ＰＥＲと周辺回路領域ＰＬＲとが規定されている。
画素領域ＰＥＲ（Ｐ型ウェルＰＷ）を横切るように、転送トランジスタＴＴのゲート電極ＧＥＴが形成されている。ゲート電極ＧＥＴを挟んで一方の側に位置するＰ型ウェルＰＷの部分に、フォトダイオード形成領域ＰＤＲが位置し、ゲート電極ＧＥＴを挟んで他方の側に位置するＰ型ウェルＰＷの部分に、浮遊拡散領域ＦＤが形成されている。ゲート電極ＧＥＴは、後述するように、フィン型の転送トランジスタとして、Ｐ型ウェルＰＷの部分から形成されたフィン状構造体ＦＳの表面を覆うように形成されている。なお、一般的なフィン型のトランジスタを開示した文献として、特許文献３がある。
フォトダイオード形成領域ＰＤＲには、フォトダイオードＰＤが形成されている。フォトダイオードＰＤは、Ｎ型不純物領域ＮＲを含む。そのＮ型不純物領域ＮＲの上には、Ｐ型不純物領域ＰＳＲが形成されている。フォトダイオード形成領域ＰＤＲを覆うように、シリコン酸化膜ＳＯＦおよび反射防止膜ＡＲＦが形成されている。浮遊拡散領域ＦＤの表面とゲート電極ＧＥＴの表面の一部とに、金属シリサイド膜ＭＳＦが形成されている。また、画素領域ＰＥＲでは、フォトダイオード形成領域ＰＤＲの周辺に、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴが形成されている。
周辺回路領域ＰＬＲでは、たとえば、ロジックトランジスタ形成領域ＬＴＲが規定されている。ロジックトランジスタ形成領域ＬＴＲには、ロジックトランジスタＬＴが形成されている。ロジックトランジスタ形成領域ＬＴＲを横切るように、ロジックトランジスタＬＴのゲート電極ＧＥＬが形成されている。ゲート電極ＧＥＬを挟んで一方の側に位置するロジックトランジスタ形成領域ＬＴＲの部分と、ゲート電極ＧＥＬを挟んで他方の側に位置するロジックトランジスタ形成領域ＬＴＲの部分とに、ソース・ドレイン領域ＮＳＤがそれぞれ形成されている。ソース・ドレイン領域ＮＳＤの表面とゲート電極ＧＥＬの表面とに、金属シリサイド膜ＭＳＦが形成されている。
反射防止膜ＡＲＦ、ゲート電極ＧＥＴおよびゲート電極ＧＥＬ等を覆うように、ライナー膜ＬＦが形成されている。ライナー膜ＬＦを覆うように、第１層間絶縁膜ＩＬ１が形成されている。画素領域ＰＥＲでは、第１層間絶縁膜ＩＬ１を貫通するように、浮遊拡散領域ＦＤに接続されるコンタクトプラグＰＧが形成されている。周辺回路領域ＰＬＲでは、ソース・ドレイン領域ＮＳＤに接続されるコンタクトプラグＰＧとがそれぞれ形成されている。
第１層間絶縁膜ＩＬ１の上には、コンタクトプラグＰＧに電気的に接続される第１配線Ｍ１が形成されている。その第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＬ２が形成されている。第２層間絶縁膜ＩＬ２は、複数の層から形成され、その層間には、複数の配線（二点鎖線）が形成されている。その第２層間絶縁膜ＩＬ２の上にカラーフィルタＣＦが形成され、そのカラーフィルタＣＦの上にマイクロレンズＭＬが形成されている。
次に、フィン型の転送トランジスタＴＴの構造について説明する。図６、図７、図８および図９に示すように、画素領域ＰＥＲには、フォトダイオード形成領域ＰＤＲと浮遊拡散領域ＦＤとを繋ぐように、Ｐ型ウェルＰＷの部分によって、柱状または壁状の複数のフィン状構造体ＦＳが形成されている。複数のフィン状構造体ＦＳは、ゲート電極ＧＥＴが延在する方向に互いに間隔を隔てて配置されている。
それぞれのフィン状構造体ＦＳでは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から所定の深さに至る深さを高さＨとしており、その高さＨと幅Ｗをもって、ゲート電極ＧＥＴが延在する方向と交差する方向に延在する。転送トランジスタＴＴのゲート電極ＧＥＴは、それぞれのフィン状構造体ＦＳの対向する側面ＳＳと上面ＵＳとを覆うように形成されている。ゲート電極ＧＥＴにしきい値電圧以上の電圧を印加することによって、それぞれのフィン状構造体ＦＳにチャネル領域が形成されることになる。
次に、上述した撮像装置の製造方法の一例について説明する。まず、図１０に示すように、シリコン窒化膜ＳＳＮ等をエッチングマスクとして、半導体基板ＳＵＢにエッチング処理を行うことにより、所定の深さのトレンチＴＣが形成される。このとき、図１１に示すように、画素領域ＰＥＲでは、転送トランジスタのゲート電極が形成される領域では、ゲート電極が延在することになる方向に互いに間隔を隔てて複数のトレンチＴＣが形成される。なお、図１１では、トレンチＴＣを明確に示すために、シリコン窒化膜ＳＳＮ等は省略されている。
次に、トレンチＴＣを埋め込むようにシリコン酸化膜（図示せず）が形成される。その後、化学的機械研磨処理およびシリコン窒化膜を除去する工程等を経て、図１２に示すように、トレンチＴＣ内に分離絶縁膜ＳＴＩが形成される。また、図１３に示すように、転送トランジスタのゲート電極が配置される領域に位置するトレンチＴＣ内には絶縁膜ＺＦが形成される。次に、所定の写真製版処理を行うことにより、絶縁膜ＺＦを露出するフォトレジストパターン（図示せず）が形成される。
次に、そのフォトレジストパターンをエッチングマスクとして絶縁膜ＺＦにエッチング処理を行うことにより、絶縁膜ＺＦの表面からトレンチＴＣの底よりも浅い深さにわたり、絶縁膜ＺＦの部分が除去される。その後、フォトレジストパターンが除去される。これにより、図１４に示すように、トレンチＴＣとトレンチＴＣとの間に位置する半導体基板ＳＵＢの部分によって、フィン状構造体ＦＳが形成される。フィン状構造体ＦＳでは、半導体基板ＳＵＢの表面から残された絶縁膜ＺＦの表面までの深さが高さとなり、トレンチＴＣとトレンチＴＣとの間隔が幅となる。フィン状構造体ＦＳは、その高さと幅をもって、ゲート電極が延在する方向と交差する方向に延在する。
次に、図１５に示すように、たとえば、ボロン等のＰ型不純物を注入することによって、画素領域ＰＥＲ等にＰ型ウェルＰＷが形成される。その後、Ｐ型ウェルＰＷ等の表面に位置するシリコン酸化膜が除去される。次に、熱酸化処理を行うことにより、Ｐ型ウェルＰＷ等の表面に、ゲート酸化膜となるシリコン酸化膜（図示せず）が新たに形成される。そのシリコン酸化膜を覆うように、ポリシリコン膜（図示せず）が形成される。
次に、所定の写真製版処理およびエッチング処理を行うことにより、図１６に示すように、画素領域ＰＥＲでは、転送トランジスタのゲート電極ＧＥＴが形成される。周辺回路領域ＰＬＲでは、ロジックトランジスタのゲート電極ＧＥＬが形成される。このとき、画素領域ＰＥＲでは、図１７に示すように、フィン状構造体ＦＳの側面と上面とを覆うように、ゲート電極ＧＥＴが形成される。
次に、図１８に示すように、所定の写真製版処理を行うことによりフォトレジストパターンＰＲ１が形成される。次に、そのフォトレジストパターンＰＲ１を注入マスクとして、Ｎ型の不純物を注入することにより、フォトダイオード形成領域ＰＤＲにＮ型不純物領域ＮＲが形成される。その後、フォトレジストパターンＰＲ１が除去される。
次に、図１９に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ２が形成される。次に、そのフォトレジストパターンＰＲ２を注入マスクとして、Ｐ型の不純物を注入することにより、フォトダイオード形成領域ＰＤＲにＰ型不純物領域ＰＳＲが形成される。こうして、Ｐ型ウェルＰＷ、Ｎ型不純物領域およびＰ型不純物領域ＰＳＲによって、ＰＮＰ型のフォトダイオードＰＤが形成されることになる。その後、フォトレジストパターンＰＲ２が除去される。
次に、図２０に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ３が形成される。次に、そのフォトレジストパターンＰＲ３を注入マスクとして、Ｎ型の不純物を注入することにより、浮遊拡散領域が形成される領域にＮ型不純物領域ＬＮＲが形成される。また、ロジックトランジスタ形成領域ＬＴＲにＮ型不純物領域ＬＮＲが形成される。その後、フォトレジストパターンＰＲ３が除去される。
次に、図２１に示すように、ゲート電極ＧＥＴおよびゲート電極ＧＥＬ等を覆うように、シリコン酸化膜ＳＯＦおよびシリコン窒化膜ＳＮＦが形成される。次に、図２２に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ４が形成される。次に、そのフォトレジストパターンＰＲ４をエッチングマスクとして、露出しているシリコン窒化膜ＳＮＦに異方性エッチング処理を行うことにより、ゲート電極ＧＥＴの一方の側面にサイドウォール絶縁膜ＳＷＦが形成されるとともに、ゲート電極ＧＥＬの両側面にサイドウォール絶縁膜ＳＷＦが形成される。その後、フォトレジストパターンＰＲ４が除去される。
次に、図２３に示すように、所定の写真製版処理を行うことによりフォトレジストパターンＰＲ５が形成される。次に、そのフォトレジストパターンＰＲ５および際粗ウォール絶縁膜ＳＷＦ等を注入マスクとして、Ｎ型の不純物を注入することにより、浮遊拡散領域が形成される領域にＮ型不純物領域ＨＮＲが形成される。また、ロジックトランジスタ形成領域ＬＴＲにＮ型不純物領域ＨＮＲが形成される。
画素領域ＰＥＲでは、Ｎ型不純物領域ＬＮＲ、ＨＮＲによって浮遊拡散領域ＦＤが形成されることになる。ロジックトランジスタ形成領域ＬＴＲでは、Ｎ型不純物領域ＬＮＲ、ＨＮＲによってＮ型のソース・ドレイン領域ＮＳＤが形成される。その後、フォトレジストパターンＰＲ５が除去される。
次に、図２４に示すように、残されたシリコン窒化膜ＳＮＦ等を覆うように、シリコン酸化膜ＳＦが形成される。次に、シリコン酸化膜ＳＦの全面に異方性エッチング処理を行うことにより、図２５に示すように、サイドウォール酸化膜ＳＳＷが形成される。次に、図２６に示すように、サリサイド（Self ALIgned siliCIDE）法によって、ゲート電極ＧＥＴ、ＧＥＴの上面、浮遊拡散領域ＦＤの表面およびソース・ドレイン領域ＮＳＤの表面に、金属シリサイド膜ＭＳＦが形成される。
次に、図２７に示すように、ゲート電極ＧＥＴ、ＧＥＬ等を覆うように、シリコン窒化膜からなるライナー膜ＬＦが形成される。次に、そのライナー膜ＬＦを覆うように、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜等からなる第１層間絶縁膜ＩＬ１が形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、第１層間絶縁膜ＩＬ１等を貫通するコンタクトホールＣＨが形成される。次に、図２８に示すように、そのコンタクトホールＣＨ内に、バリアメタルおよびタングステンからなるコンタクトプラグＰＧが形成される。
次に、図２９に示すように、一般的な成膜とエッチング処理等とを繰り返すことにより、第２層間絶縁膜ＩＬ２に、第１配線Ｍ１を含む複数の配線（二点鎖線）が形成される。第１配線Ｍ１等の配線材料としては、アルミニウムまたは銅が用いられる。材料として銅を用いる場合には、ダマシン法によって配線が形成されることになる。その後、カラーフィルタＣＦおよびマイクロレンズＭＬを形成することにより、撮像装置ＩＳの主要部分が完成する。
上述した撮像装置では、転送トランジスタＴＴがフィン型であることで、フォトダイオードＰＤにおいて発生した電荷を、浮遊拡散領域ＦＤへ確実に転送させることができる。このことについて、比較例に係る撮像装置と比べて説明する。
図３０、図３１および図３２に示すように、比較例に係る撮像装置ＣＩＳでは、転送トランジスタＴＴはプレーナ型である。転送トランジスタＴＴのゲート電極ＧＥＴは、フラットなＰ型ウェルＰＷを横切るように形成されている。なお、これ以外の構成については、図４〜図６に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
ここで、図３３に、転送トランジスタによってＰ型ウェルの部分に形成されるチャネル領域を模式的に示す。比較例に係る撮像装置ＣＩＳでは、フラットなＰ型ウェルＰＷの領域にチャネル領域ＣＨＲ（ゲート長ＬＧ、ゲート幅ＷＧ）が形成されることになる。
一方、実施の形態に係る撮像装置ＩＳでは、フィン状構造体ＦＳ（Ｐ型ウェルＰＷ）の側面と上面とにチャネル領域ＣＨＲが形成されることになる。フィン状構造体ＦＳの側面と上面とを併せたチャネル領域ＣＨＲの全面積は、プレーナ型のチャネル領域ＣＨＲの面積よりも大きくなるように、フィン状構造体ＦＳが形成されている。これにより、ゲート長ＬＧが同じであっても、ゲート幅の実効的な長さは、比較例の場合よりも長くなる。その結果、フォトダイオードＰＤにおいて発生した電荷を、浮遊拡散領域ＦＤへ完全に転送させることができる。
（変形例）
上述した撮像装置では、光を半導体基板の表面（フォトダイオードが形成されている側）から入射させる表面照射型（ＦＳＩ：Front Side Illumination）の撮像装置について説明した。ここでは、変形例として、光を半導体基板の裏面から入射させる裏面照射型（ＢＳＩ：Back Side Illumination）の撮像装置について説明する。
まず、図３４に示される第２層間絶縁膜ＩＬ２が形成された後、第２層間絶縁膜ＩＬ２に接合層ＢＮＬを介在させてキャリアウェハＣＡＷが接合される。次に、半導体基板ＳＵＢの裏面に研磨処理を行うことによって、半導体基板ＳＵＢを所望の厚さにまで薄くする。次に、図３５に示すように、半導体基板ＳＵＢの裏面に反射防止膜ＡＲＦ等を介在させてマイクロレンズＭＬが形成される。こうして、裏面照射型の撮像装置の主要部分が完成する。
裏面照射型の撮像装置では、研磨によって薄くされた半導体基板ＳＵＢの裏面から入射した光が、半導体基板ＳＵＢの表面側に形成されたフォトダイオードＰＤに導かれる。これにより、フォトダイオードＰＤに到達するまでの光の減衰が抑えられて、撮像装置の感度の向上に寄与することができる。
実施の形態２
ここでは、赤色対応の画素領域、緑色対応の画素領域および青色対応の画素領域によって、転送トランジスタのフィン状構造体の高さが互いに異なる撮像装置の一例について説明する。
撮像装置の画素領域でＰＥＲ（図２参照）は、光の波長に応じた画素ＰＥが配置されている。すなわち、半導体基板には、主として赤色光（第１波長）を受光して電荷を発生させる赤色画素領域、主として緑色光（第２波長）を受光して電荷を発生させる緑色画素領域、主として青色光（第３波長）を受光して電荷を発生させる青色画素領域がそれぞれ所定の位置に配置されている。
図３６は、その赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲ、青色画素領域ＢＰＥＲを代表的に一つの画素領域ＰＥＲとして断面図に示したものである。転送トランジスタＴＴのフィン状構造体の高さが対応する色ごとで異なる以外は、図５等に示す撮像装置と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、その転送トランジスタとその周辺の構造について説明する。まず、赤色画素領域ＲＰＥＲに形成されている転送トランジスタＴＴを、図３７、図３８、図３９および図４０に示す。フィン状構造体ＦＳでは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から絶縁膜ＺＦまでの深さが高さＨＲとされる。この高さＨＲは、赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲ、青色画素領域ＢＰＥＲのそれぞれに形成されるフィン状構造体の中で、一番高い値に設定されている。
フィン状構造体ＦＳは、その高さＨＲと幅をもって、ゲート電極ＧＥＴが延在する方向と交差する方向に延在しており、ゲート電極ＧＥＴは、それぞれのフィン状構造体ＦＳの対向する側面と上面とを覆うように形成されている。ゲート電極ＧＥＴにしきい値電圧以上の電圧を印加することによって、それぞれのフィン状構造体ＦＳにチャネル領域が形成される。
次に、緑色画素領域ＧＰＥＲに形成されている転送トランジスタＴＴを、図４１、図４２、図４３および図４４に示す。フィン状構造体ＦＳでは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から絶縁膜ＺＦまでの深さが高さＨＧとされる。この高さＨＧは、赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲ、青色画素領域ＢＰＥＲのそれぞれに形成されるフィン状構造体の中で、二番目に高い値に設定されている。
フィン状構造体ＦＳは、その高さＨＧと幅をもって、ゲート電極ＧＥＴが延在する方向と交差する方向に延在しており、ゲート電極ＧＥＴは、それぞれのフィン状構造体ＦＳの対向する側面と上面とを覆うように形成されている。ゲート電極ＧＥＴにしきい値電圧以上の電圧を印加することによって、それぞれのフィン状構造体ＦＳにチャネル領域が形成される。
次に、青色画素領域ＢＰＥＲに形成されている転送トランジスタＴＴを、図４５、図４６、図４７および図４８に示す。フィン状構造体ＦＳでは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から絶縁膜ＺＦまでの深さが高さＨＢとされる。この高さＨＢは、赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲ、青色画素領域ＢＰＥＲのそれぞれに形成されるフィン状構造体の中で、一番低い値に設定されている。
フィン状構造体ＦＳは、その高さＨＢと幅をもって、ゲート電極ＧＥＴが延在する方向と交差する方向に延在しており、ゲート電極ＧＥＴは、それぞれのフィン状構造体ＦＳの対向する側面と上面とを覆うように形成されている。ゲート電極ＧＥＴにしきい値電圧以上の電圧を印加することによって、それぞれのフィン状構造体ＦＳにチャネル領域が形成される。実施の形態２に係る撮像装置の主要部分は、上記のように構成される。
次に、上述した撮像装置の製造方法の一例について説明する。まず、図１０〜図１３に示す工程と同様の工程を経た後、所定の写真製版処理を行うことにより、赤色画素領域ＲＰＥＲ（図４９参照）に位置するトレンチＴＣに形成された絶縁膜ＺＦを露出し、他の領域を覆うフォトレジストパターンが形成される。次に、そのフォトレジストパターンをエッチングマスクとしてエッチング処理を行うことにより、半導体基板ＳＵＢの表面から高さＨＲに相当する深さにわたり、絶縁膜ＺＦの部分が除去される。その後、フォトレジストパターンが除去される。これにより、図４９に示すように、赤色画素領域ＲＰＥＲには、高さＨＲに相当するフィン状構造体ＦＳが形成される。
次に、所定の写真製版処理を行うことにより、緑色画素領域ＧＰＥＲ（図５０参照）に位置するトレンチＴＣに形成された絶縁膜ＺＦを露出し、他の領域を覆うフォトレジストパターンが形成される。次に、そのフォトレジストパターンをエッチングマスクとしてエッチング処理を行うことにより、半導体基板ＳＵＢの表面から高さＨＧに相当する深さにわたり、絶縁膜ＺＦの部分が除去される。その後、フォトレジストパターンが除去される。これにより、図５０に示すように、緑色画素領域ＧＰＥＲには、高さＨＧに相当するフィン状構造体ＦＳが形成される。
次に、所定の写真製版処理を行うことにより、青色画素領域ＢＰＥＲ（図５１参照）に位置するトレンチＴＣに形成された絶縁膜ＺＦを露出し、他の領域を覆うフォトレジストパターンが形成される。次に、そのフォトレジストパターンをエッチングマスクとしてエッチング処理を行うことにより、半導体基板ＳＵＢの表面から高さＨＢに相当する深さにわたり、絶縁膜ＺＦの部分が除去される。その後、フォトレジストパターンが除去される。これにより、図５１に示すように、青色画素領域ＢＰＥＲには、高さＨＢに相当するフィン状構造体ＦＳが形成される。
次に、図１５および図１６に示す工程と同様の工程を経て、各トランジスタのゲート電極が形成される。このとき、図５２および図５３に示すように、赤色画素領域ＲＰＥＲでは、高さＨＲ（図４９参照）のフィン状構造体ＦＳの側面と上面を覆うように、転送トランジスタＴＴのゲート電極ＧＥＴが形成される。図５４および図５５に示すように、緑色画素領域ＧＰＥＲでは、高さＨＧ（図５０参照）のフィン状構造体ＦＳの側面と上面を覆うように、転送トランジスタＴＴのゲート電極ＧＥＴが形成される。図５６および図５７に示すように、青色画素領域ＢＰＥＲでは、高さＨＢ（図５１参照）のフィン状構造体ＦＳの側面と上面を覆うように、転送トランジスタＴＴのゲート電極ＧＥＴが形成される。
その後、図１８〜図２９に示す工程と同様の工程を経て、図３６等に示す撮像装置の主要部分が完成する。なお、この撮像装置においても、図３４および図３５に示す工程と同様の工程を経て、裏面照射型の撮像装置にしてもよい。
撮像装置では、フォトダイオード形成領域ＰＤＲ（フォトダイオードＰＤ）に入射する光によって電荷が主に発生する位置（深さ）は、光の波長の依存性があり、光の波長が長いほど、電荷は深い位置において発生する。
上述した撮像装置では、赤色画素領域ＲＰＥＲに形成されたフィン状構造体ＦＳの高さ（高さＨＲ）が一番高く、青色画素領域ＢＰＥＲに形成されたフィン状構造体ＦＳの高さ（高さＨＢ）が一番低い。緑色画素領域ＧＰＥＲに形成されたフィン状構造体ＦＳの高さ（高さＨＧ）は、高さＨＢよりも高く、高さＨＲよりも低い。
すなわち、赤色画素領域ＲＰＥＲに形成されたフィン状構造体ＦＳは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から一番深い位置（位置Ａ）にわたり形成されている。緑色画素領域ＧＰＥＲに形成されたフィン状構造体ＦＳは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から位置Ａよりも浅い位置（位置Ｂ）にわたり形成されている。青色画素領域ＢＰＥＲに形成されたフィン状構造体ＦＳは、Ｐ型ウェルＰＷ（半導体基板ＳＵＢ）の表面から位置Ｂよりも浅い位置にわたり形成されている。
これにより、赤色画素領域ＲＰＥＲでは、比較的深い位置（深さＡ）において主に発生する電荷を、Ｐ型ウェルＰＷの表面から一番深い位置にわたり形成されたフィン状構造体ＦＳに形成されるチャネル領域によって、効率よく転送させることができる。
また、緑色画素領域ＧＰＥＲでは、深さＡよりも浅い位置（深さＢ）において主に発生する電荷を、Ｐ型ウェルＰＷの表面から二番目に深い位置にわたり形成されたフィン状構造体ＦＳに形成されるチャネル領域によって、効率よく転送させることができる。
さらに、青色画素領域ＢＰＥＲでは、深さＢよりも浅く、比較的浅い位置において主に発生する電荷を、Ｐ型ウェルＰＷの表面から一番浅い位置にわたり形成されたフィン状構造体ＦＳに形成されるチャネル領域によって、効率よく転送させることができる。
（変形例）
赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲ、青色画素領域ＢＰＥＲのそれぞれでは、フィン状構造体ＦＳの高さに応じて、フォトダイオードＰＤを構成するＮ型不純物領域ＮＲの位置（深さ）を変えてもよい。
図５８に示すように、赤色画素領域ＲＰＥＲでは、Ｎ型不純物領域ＮＲが一番深い位置に形成されている。また、図５９に示すように、緑色画素領域ＧＰＥＲでは、Ｎ型不純物領域ＮＲが二番目に深い位置に形成されている。さらに、図６０に示すように、青色画素領域ＢＰＥＲでは、Ｎ型不純物領域ＮＲが一番浅い位置に形成されている。電荷が発生する位置に応じてＮ型不純物領域の深さ位置を設定することで、発生する電荷をより効率的に転送させることができる。
実施の形態３
ここでは、ロジックトランジスタのバリエーションの一例について説明する。
前述した各実施の形態に係る撮像装置では、転送トランジスタがフィン型であり、周辺トランジスタとしてのロジックトランジスタがプレーナ型である撮像装置を例に挙げて説明した。実施の形態３に係る撮像装置では、図６１、図６２および図６３に示すように、フィン型の転送トランジスタＴＴに加えて、ロジックトランジスタＬＴも、フィン状構造体ＦＳが形成されたフィン型とされる。
特に、図６３に示すように、ロジックトランジスタＬＴのゲート電極ＧＥＬは、フィン状構造体ＦＳの側面と上面とを覆うように形成されている。なお、これ以外の構成については、図４〜図６に示す撮像装置と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した撮像装置は、トレンチのパターンを変更するだけで、実施の形態１において説明した方法と同様の方法によって製造することができる。まず、図１０に示す工程において、ロジックトランジスタのゲート電極が形成されることになる領域に、転送トランジスタの場合と同様に、トレンチが形成される。その後、図１２〜図２９に示す工程と同様の工程を経て、転送トランジスタＴＴとロジックトランジスタＬＴがそれぞれフィン型の撮像装置が製造される。
上述した撮像装置では、まず、転送トランジスタＴＴがフィン型であることで、フォトダイオードＰＤにおいて発生した電荷を、浮遊拡散領域ＦＤへ完全に転送させることができる。さらに、ロジックトランジスタＬＴがフィン型であり、フィン状構造体ＦＳの側面と上面とを併せたチャネル領域ＣＨＲの全面積は、プレーナ型のチャネル領域ＣＨＲの面積よりも大きくなるように、フィン状構造体ＦＳが形成されている。これにより、ゲート幅の実効的な長さが、プレーナ型のロジックトランジスタの場合よりも長くなり、ロジックトランジスタＬＴによって、より多くの電流を流すことができる。
なお、赤色、緑色および青色によって転送トランジスタのフィン状構造体の高さを変えた撮像装置の場合には、ロジックトランジスタのフィン状構造体の高さとしては、より多くの電流を流す観点から、フィン状構造体の高さが一番高い、赤色画素領域のフィン状構造体の高さに合わせることが望ましい。
（変形例）
ロジックトランジスタＬＴがフィン型である場合、画素領域内の画素トランジスタもフィン型にすることが望ましい。図６４に示すように、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴのそれぞれがフィン型とされる。ロジックトランジスタでは、比較的高い電圧で動作するロジックトランジスタがあり、画素トランジスタもその高電圧で動作する。この変形例に係る撮像装置では、ロジックトランジスタとともに、画素トランジスタもフィン型とすることで、動作の整合性を図ることができる。
なお、各実施の形態において説明した撮像装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＩＳ 撮像装置、ＰＥ 画素、ＣＳ 列選択回路、ＲＳ 行選択回路、ＳＵＢ 半導体基板、ＴＣ トレンチ、ＳＴＩ 分離絶縁膜、ＺＦ 絶縁膜、ＥＦＲ 素子形成領域、ＰＷ Ｐ型ウェル、ＦＳ フィン状構造体、ＰＥＲ 画素領域、ＰＥ 一画素領域、ＲＰＥＲ 赤色画素領域、ＧＰＥＲ 緑色画素領域、ＢＰＥＲ 青色画素領域、ＰＬＲ 周辺回路領域、ＬＴＲ ロジックトランジスタ形成領域、ＬＴ ロジックトランジスタ、ＧＥＬ ゲート電極、ＰＤＲ フォトダイオード形成領域、ＰＤ フォトダイオード、ＮＲ Ｎ型不純物領域、ＰＳＲ Ｐ型不純物領域、ＴＴ 転送トランジスタ、ＦＤ 浮遊拡散領域、ＧＥＴ ゲート電極、ＵＳ 上面、ＳＳ 側面、ＲＳＴ リセットトランジスタ、ＡＭＩ 増幅トランジスタ、ＳＥＬ 選択トランジスタ、ＧＥＮ ゲート電極、ＮＳＤ ソース・ドレイン領域、ＳＯＦ シリコン酸化膜、ＳＮＦ シリコン窒化膜、ＡＲＦ 反射防止膜、ＭＳＦ 金属シリサイド膜、ＬＦ ライナー膜、ＩＬ１ 第１層間絶縁膜、ＰＧ プラグ、Ｍ１ 第１配線、ＩＬ２ 第２層間絶縁膜、ＣＦ カラーフィルタ、ＭＬ マイクロレンズ、ＢＮＬ 結合層、ＣＡＷ キャリアウェハ、ＣＨＲ チャネル領域。

Claims (13)

  1. 半導体基板と、
    前記半導体基板に形成された分離絶縁膜によってそれぞれ規定され、画素領域および周辺回路領域を含む、素子形成領域と、
    前記画素領域に形成された転送トランジスタの転送ゲート電極を含む、前記素子形成領域に形成されたゲート電極と、
    前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に形成された光電変換部と、
    前記転送ゲート電極を挟んで、他方の側に位置する前記画素領域の部分に形成された浮遊拡散領域と、
    前記半導体基板の表面から前記表面よりも深い位置に至る深さを高さとして、前記高さと幅をもって、前記転送ゲート電極が延在する方向と交差する方向に延在して前記光電変換部と前記浮遊拡散領域とを繋ぐ、前記画素領域に形成された画素フィン状構造体を含む、前記素子形成領域に形成されたフィン状構造体と
    を備え、
    前記転送ゲート電極は、前記画素フィン状構造体の表面を覆うように形成された、撮像装置。
  2. 前記素子形成領域は、前記画素領域として、
    第１波長の光に対応する第１画素領域と、
    前記第１波長よりも短い第２波長の光に対応する第２画素領域と、
    前記第２波長よりも短い第３波長の光に対応する第３画素領域と
    をそれぞれ含み、
    前記転送ゲート電極は、
    前記第１画素領域に形成された第１転送ゲート電極と、
    前記第２画素領域に形成された第２転送ゲート電極と、
    前記第３画素領域に形成された第３転送ゲート電極と
    を含み、
    前記光電変換部は、
    前記第１画素領域に形成された第１光電変換部と、
    前記第２画素領域に形成された第２光電変換部と、
    前記第３画素領域に形成された第３光電変換部と
    を含み、
    前記浮遊拡散領域は、
    前記第１画素領域に形成された第１浮遊拡散領域と、
    前記第２画素領域に形成された第２浮遊拡散領域と、
    前記第３画素領域に形成された第３浮遊拡散領域と
    を含み、
    前記画素フィン状構造体は、
    前記第１画素領域に形成され、第１高さと前記幅をもって延在して前記第１光電変換部と前記第１浮遊拡散領域とを繋ぐ第１画素フィン状構造体と、
    前記第２画素領域に形成され、第２高さと前記幅をもって延在して前記第２光電変換部と前記第２浮遊拡散領域とを繋ぐ第２画素フィン状構造体と、
    前記第３画素領域に形成され、第３高さと前記幅をもって延在して前記第３光電変換部と前記第３浮遊拡散領域とを繋ぐ第３画素フィン状構造体と
    を含み、
    前記第１高さ、前記第２高さおよび前記第３高さは互いに異なる、請求項１記載の撮像装置。
  3. 前記光電変換部は、前記画素領域としての第１導電型領域中に形成された第２導電型の不純物領域を含み、
    前記第１光電変換部は、前記不純物領域として第１不純物領域を含み、
    前記第２光電変換部は、前記不純物領域として第２不純物領域を含み、
    前記第３光電変換部は、前記不純物領域として第３不純物領域を含み、
    前記第１不純物領域は前記第１高さに基づいて、前記第２不純物領域は前記第２高さに基づいて、前記第３不純物領域は前記第３高さに基づいて、それぞれ異なる深さ位置に形成された、請求項２記載の撮像装置。
  4. 前記ゲート電極は、前記周辺回路領域に形成された周辺トランジスタの周辺ゲート電極を含み、
    前記周辺ゲート電極は、前記周辺回路領域の平坦な表面を覆うように形成された、請求項１記載の撮像装置。
  5. 前記ゲート電極は、前記周辺回路領域に形成された周辺トランジスタの周辺ゲート電極を含み、
    前記フィン状構造体は、前記周辺回路領域に形成された、他の高さと他の幅をもって、前記周辺ゲート電極が延在する方向と交差する方向に延在する周辺フィン状構造体を含み、
    前記周辺ゲート電極は、前記周辺フィン状構造体の表面を覆うように形成された、請求項１記載の撮像装置。
  6. 前記ゲート電極は、前記画素領域に形成された画素トランジスタの画素ゲート電極を含み、
    前記フィン状構造体は、前記画素領域に形成された、さらに他の高さとさらに他の幅をもって、前記画素ゲート電極が延在する方向と交差する方向に延在する他の画素フィン状構造体を含み、
    前記画素ゲート電極は、前記他の画素フィン状構造体の表面を覆うように形成された、請求項５記載の撮像装置。
  7. 前記画素フィン状構造体の前記幅として、前記転送トランジスタがオンの状態で、前記画素フィン状構造体の全体にチャネルが形成される幅に設定された、請求項１記載の撮像装置。
  8. 前記半導体基板に対して、前記ゲート電極が形成されている側にマイクロレンズが配置された、請求項１記載の撮像装置。
  9. 前記半導体基板に対して、前記ゲート電極が形成されている側とは反対側にマイクロレンズが配置された、請求項１記載の撮像装置。
  10. 半導体基板に分離絶縁膜を形成することによって、画素領域を形成する工程を含む、素子形成領域を形成する工程と、
    前記画素領域に転送ゲート電極を形成する工程を含む、前記素子形成領域にゲート電極を形成する工程と、
    前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の第１領域に光電変換部を形成する工程と、
    前記転送ゲート電極を挟んで、他方の側に位置する前記画素領域の第２領域に浮遊拡散領域を形成する工程と
    を有し、
    前記画素領域を形成する工程は、
    前記画素領域における、前記転送ゲート電極が形成される領域に、互いに間隔を隔てて開口部を形成する工程と、
    前記開口部に絶縁膜を充填する工程と、
    前記絶縁膜の表面から前記開口部の底よりも浅い深さにわたり、前記絶縁膜の部分を除去することにより、前記間隔を幅とし、前記深さを高さとして、前記転送ゲート電極が延在することになる方向と交差する方向に延在して前記第１領域と前記第２領域を繋ぐフィン状構造体を形成する工程と
    を備え、
    前記転送ゲート電極を形成する工程では、前記フィン状構造体の表面を覆うように前記転送ゲート電極が形成される、撮像装置の製造方法。
  11. 前記画素領域を形成する工程は、
    第１波長の光に対応する第１画素領域を形成する工程と、
    前記第１波長よりも短い第２波長の光に対応する第２画素領域を形成する工程と、
    前記第２波長よりも短い第３波長の光に対応する第３画素領域を形成する工程と
    を含み、
    前記転送ゲート電極を形成する工程は、
    前記第１画素領域に第１転送ゲート電極を形成する工程と、
    前記第２画素領域に第２転送ゲート電極を形成する工程と、
    前記第３画素領域に第３転送ゲート電極を形成する工程と
    を含み、
    前記第１画素領域を形成する工程では、前記絶縁膜の表面から前記開口部の底よりも浅い第１深さにわたり、前記絶縁膜の部分を除去することにより、前記第１深さを第１高さとする、前記フィン状構造体としての第１フィン状構造体が形成され、
    前記第２画素領域を形成する工程では、前記絶縁膜の表面から前記第１深さとは異なる第２深さにわたり、前記絶縁膜の部分を除去することにより、前記第２深さを第２高さとする、前記フィン状構造体としての第２フィン状構造体が形成され、
    前記第３画素領域を形成する工程では、前記絶縁膜の表面から前記第１深さおよび前記第２深さとは異なる第３深さにわたり、前記絶縁膜の部分を除去することにより、前記第３深さを第３高さとする、前記フィン状構造体としての第３フィン状構造体が形成され、
    前記第１転送ゲート電極を形成する工程では、前記第１フィン状構造体の表面を覆うように前記第１転送ゲート電極が形成され、
    前記第２転送ゲート電極を形成する工程では、前記第２フィン状構造体の表面を覆うように前記第２転送ゲート電極が形成され、
    前記第３転送ゲート電極を形成する工程では、前記第３フィン状構造体の表面を覆うように前記第３転送ゲート電極が形成される、請求項１０記載の撮像装置の製造方法。
  12. 前記第１画素領域、前記第２画素領域および前記第３画素領域のそれぞれを形成する工程は、第１導電型領域を形成する工程を含み、
    前記光電変換部を形成する工程は、
    前記第１画素領域の前記第１導電型領域中に第２導電型の第１不純物領域を形成することにより、第１光電変換部を形成する工程と、
    前記第２画素領域の前記第１導電型領域中に第２導電型の第２不純物領域を形成することにより、第２光電変換部を形成する工程と、
    前記第３画素領域の前記第１導電型領域中に第２導電型の第３不純物領域を形成することにより、第３光電変換部を形成する工程と
    を含み、
    前記第１光電変換部、前記第２光電変換部および前記第３光電変換部を形成する工程では、前記第１不純物領域は前記第１高さに基づいて、前記第２不純物領域は前記第２高さに基づいて、前記第３不純物領域は前記第３高さに基づいて、それぞれ異なる深さ位置に形成される、請求項１１記載の撮像装置の製造方法。
  13. 前記画素領域に、前記転送ゲート電極が形成される領域に互いに間隔を隔てて開口部を形成する工程では、前記間隔として、前記間隔を前記幅とする前記フィン状構造体において、前記転送ゲート電極に電圧が印加された状態で、前記フィン状構造体の全体にチャネルが形成される間隔に設定される、請求項１０記載の撮像装置の製造方法。
JP2015142027A 2015-07-16 2015-07-16 撮像装置およびその製造方法 Pending JP2017027982A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015142027A JP2017027982A (ja) 2015-07-16 2015-07-16 撮像装置およびその製造方法
US15/168,371 US20170018591A1 (en) 2015-07-16 2016-05-31 Image pickup device and method for manufacturing the same
CN201610543766.3A CN106356385A (zh) 2015-07-16 2016-07-11 图像拾取器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015142027A JP2017027982A (ja) 2015-07-16 2015-07-16 撮像装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017027982A true JP2017027982A (ja) 2017-02-02

Family

ID=57775360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015142027A Pending JP2017027982A (ja) 2015-07-16 2015-07-16 撮像装置およびその製造方法

Country Status (3)

Country Link
US (1) US20170018591A1 (ja)
JP (1) JP2017027982A (ja)
CN (1) CN106356385A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020189534A1 (ja) * 2019-03-15 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子および半導体素子
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2021095374A1 (ja) * 2019-11-13 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法、撮像装置
WO2021186969A1 (ja) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2022085722A1 (ja) * 2020-10-23 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置および受光素子
KR20240042406A (ko) 2021-08-06 2024-04-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
US12027562B2 (en) 2019-03-15 2024-07-02 Sony Semiconductor Solutions Corporation Imaging element and semiconductor element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831340B2 (en) * 2016-02-05 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated fabricating method
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
TWI816534B (zh) * 2022-08-30 2023-09-21 力晶積成電子製造股份有限公司 三維互補式金氧半導體影像感測器結構暨其製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206134A (ja) * 2009-03-06 2010-09-16 Sony Corp 固体撮像装置とその製造方法
KR101964262B1 (ko) * 2011-11-25 2019-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
JPWO2013094430A1 (ja) * 2011-12-19 2015-04-27 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US8860148B2 (en) * 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
CN104576536B (zh) * 2013-10-10 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9473719B2 (en) * 2013-12-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer in CMOS image sensor array region
US9443900B2 (en) * 2014-08-25 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Pixel with multigate structure for charge storage or charge transfer
US9613916B2 (en) * 2015-03-12 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020189534A1 (ja) * 2019-03-15 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子および半導体素子
US12027562B2 (en) 2019-03-15 2024-07-02 Sony Semiconductor Solutions Corporation Imaging element and semiconductor element
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2021095374A1 (ja) * 2019-11-13 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法、撮像装置
WO2021186969A1 (ja) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2022085722A1 (ja) * 2020-10-23 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置および受光素子
KR20240042406A (ko) 2021-08-06 2024-04-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
DE112022003863T5 (de) 2021-08-06 2024-06-27 Sony Semiconductor Solutions Corporation Lichtdetektionsvorrichtung, Verfahren zum Herstellen einer Lichtdetektionsvorrichtung und elektronische Einrichtung

Also Published As

Publication number Publication date
CN106356385A (zh) 2017-01-25
US20170018591A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP2017027982A (ja) 撮像装置およびその製造方法
JP4341421B2 (ja) 固体撮像装置
US8716769B2 (en) Image sensors including color adjustment path
JP5489705B2 (ja) 固体撮像装置および撮像システム
US8564701B2 (en) Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device
JP5537523B2 (ja) 固体撮像装置
CN109786408B (zh) 图像传感器和制造其的方法
JP4490407B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
US10068941B2 (en) Image pickup device and method for manufacturing the same
KR20070069833A (ko) 씨모스 이미지 센서 및 그 제조방법
JP4486043B2 (ja) Ｃｍｏｓイメージセンサー及びその製造方法
JP2006253680A (ja) イメージセンサー及びその形成方法
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
TW201803100A (zh) 半導體裝置及其製造方法
KR100825807B1 (ko) 이미지 소자 및 그 제조방법
US20100164046A1 (en) Image sensor and method for manufacturing the same
US20220328553A1 (en) Image sensor
US20230017156A1 (en) Image sensor
JP4882962B2 (ja) 固体撮像装置
JP2007180540A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100741920B1 (ko) 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법
JP2016149387A5 (ja)
JP2016149387A (ja) 撮像装置およびその製造方法
KR100849825B1 (ko) 이미지센서 및 그 제조방법
KR101063651B1 (ko) 이미지센서 및 그 제조방법