JP2010206134A - 固体撮像装置とその製造方法 - Google Patents

固体撮像装置とその製造方法 Download PDF

Info

Publication number
JP2010206134A
JP2010206134A JP2009053082A JP2009053082A JP2010206134A JP 2010206134 A JP2010206134 A JP 2010206134A JP 2009053082 A JP2009053082 A JP 2009053082A JP 2009053082 A JP2009053082 A JP 2009053082A JP 2010206134 A JP2010206134 A JP 2010206134A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor substrate
solid
silicon layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009053082A
Other languages
English (en)
Inventor
Shinpei Yamaguchi
晋平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009053082A priority Critical patent/JP2010206134A/ja
Priority to US12/660,286 priority patent/US8304815B2/en
Priority to CN2010101299953A priority patent/CN101826543B/zh
Publication of JP2010206134A publication Critical patent/JP2010206134A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】本発明は、光電変換部(フォトダイオード)の面積と増幅トランジスタの面積を最大化し、かつ光電変換部が急峻な濃度プロファイルを有するP/N接合に形成されていることで、飽和電荷量の増大とノイズの低減を両立させることを可能にする。
【解決手段】半導体基板11と、前記半導体基板11中でかつ前記半導体基板11の表面側に形成されていて入射光を光電変換して信号電荷を得る光電変換部21と、前記光電変換部21に隣接した前記半導体基板11上に形成されていて前記光電変換部21から信号電荷を読み出す転送ゲートTRGと、前記半導体基板11の前記光電変換部21上に形成された絶縁層12と、前記絶縁層12上に形成されたシリコン層13と、前記絶縁層12上に前記シリコン層13を活性領域として形成されていて前記転送ゲートTRGで読み出された信号電荷を増幅して出力する画素トランジスタ部14を有する。
【選択図】図1

Description

本発明は、固体撮像装置とその製造方法に関するものである。
従来の裏面照射型CIS素子の製法と構造の模式図を図37に示す。
図37(1)に示すように、SOI基板160は、可視光領域に対する光電変換効率を考慮して、ベース基板161上に形成された酸化シリコン層162(BOX層)を介して、数μmの厚さの単結晶シリコン層163を有する。
次に、図37(2)に示すように、単結晶シリコン層163に、裏面リソグラフィー工程用のアライメントマーク174を形成する。次に、上記単結晶シリコン層163に、光電変換部171、転送ゲート173および周辺回路部(図示せず)を形成する。
次に、上記単結晶シリコン層163上に配線層181を形成する。上記配線層181は、例えば、配線182、電極パッド182P、および配線182と電極パッド182Pを被覆する層間絶縁膜183からなる。そして上記層間絶縁膜183の表面を平坦化する。
次に、図37(3)に示すように、上記配線層181上に支持基板164を張り合わせる。上記支持基板164には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
次に、図37(4)に示すように、上記SOI基板160のベース基板161(2点鎖線で示す)を機械的研磨法により薄化する。続いて、エッチングによって、残っていたベース基板161を除去し、さらにSOI基板160を構成していた酸化シリコン層162(2点鎖線で示す)を除去する。
次に、図37(5)に示すように、上記単結晶シリコン層163側から上記配線層181に、電極取り出しの電極パッド182Pを底部に露出させる開口部165を形成する。また、上記光電変換部171に入射される光の光路上で上記単結晶シリコン層163上にカラーフィルター191を形成する。さらに上記カラーフィルター191上に入射光を上記光電変換部171に導くマイクロレンズ192を形成する。このようにして、裏面照射型CMOSイメージセンサの固体撮像装置100が形成される。
上記固体撮像装置100では、入射光が配線層181で反射されないため、表面照射型CMOSイメージセンサと比較して高い感度を得ることができる。しかしながら、光電変換部171の面積は表面照射型CMOSイメージセンサと同一であるため、飽和電荷量は同じである。したがって、画素サイズの縮小、すなわち光電変換部171の面積の縮小に伴い、十分な飽和電荷量を得ることが難しくなってきている。また、画素サイズの縮小によって増幅トランジスタ面積も縮小せざるを得ず、これによってノイズが悪化する問題がある。
この問題の解決策として、裏面照射型CMOSイメージセンサであることを利用し、光電変換部をSOI表面ではなく、基板内に形成する構造が考えられている。
例えば、図38に示すように、シリコン層211内にフォトダイオードPD(光電変換部)を形成した画素の構造が開示されている。フォトダイオードPDをシリコン層211内部に形成することによって、フォトダイオードPDと増幅トランジスタAMP等の画素トランジスタとがレイアウト的に干渉することがなくなり、フォトダイオードPDを画素サイズいっぱいまで最大化できる。また、増幅トランジスタAMPのサイズもフォトダイオードPDがシリコン層211表面上からなくなった分だけ、大きくすることが可能である(例えば、特許文献1参照。)。
しかしながら、フォトダイオードPDと増幅トランジスタAMPの電気的な干渉を抑制するために、イオン注入で形成されるフォトダイオードPDのP/N接合を形成する深さが1μm程度になる。このように深い位置へのイオン注入は濃度ピークがブロードになるため、急峻な濃度プロファイルを持つ接合を形成することが困難となる。フォトダイオードPDの飽和電荷量はP/N接合の濃度プロファイルの急峻さに比例する。このため、単位面積あたりの飽和電荷量で見た場合、深い位置に形成したフォトダイオードPDは、シリコン層211の表面に形成したフォトダイオードと比較して小さい。したがってシリコン層211内にフォトダイオードPDを形成することの効果は、飽和電荷量の観点から見た場合、それほど大きくならない。
特開2008-172580号公報
解決しようとする問題点は、シリコン基板中にイオン注入で形成される光電変換部(フォトダイオード)のP/N接合を形成する深さが1μm程度になるので、急峻な濃度プロファイルを持つP/N接合を形成することが困難な点である。
本発明は、光電変換部(フォトダイオード)の面積と増幅トランジスタの面積を最大化し、かつ光電変換部が急峻な濃度プロファイルを有するP/N接合に形成されていることで、飽和電荷量の増大とノイズの低減を両立させることを可能にする。
本発明の固体撮像装置は、半導体基板と、前記半導体基板中でかつ前記半導体基板の表面側に形成されていて入射光を光電変換して信号電荷を得る光電変換部と、前記光電変換部に隣接した前記半導体基板上に形成されていて前記光電変換部から信号電荷を読み出す転送ゲートと、前記半導体基板の前記光電変換部上に形成された絶縁層と、前記絶縁層上に形成されたシリコン層と、前記絶縁層上に前記シリコン層を活性領域として形成されていて前記転送ゲートで読み出された信号電荷を増幅して出力する画素トランジスタ部を有する。
本発明の固体撮像装置では、光電変換部は半導体基板中でかつこの半導体基板の表面側に形成されていることから、急峻な濃度プロファイルを有するP/N接合に形成されることが可能になる。また、光電変換部上に絶縁層を有し、この絶縁層上に画素トランジスタ部が形成されていることから、光電変換部および画素トランジスタを最大限の大きさに形成することが可能になる。例えば、画素トランジスタの増幅トランジスタを光電変換部とほぼ同等な面積に形成することが可能になる。したがって、飽和電荷量の増大とノイズの低減を両立させることが可能になる。
本発明の固体撮像装置の製造方法は、半導体基板上に絶縁層を介してシリコン層が形成された基板を用い、前記半導体基板中でかつ前記絶縁層側に光電変換部と、前記半導体基板に前記光電変換部を分離する素子分離領域を形成する工程と、前記絶縁層上に前記シリコン層で画素トランジスタ部の活性領域を形成する工程と、前記光電変換部に隣接する転送ゲートおよびフローティングディフュージョン部の形成領域上の前記シリコン層および前記絶縁層を除去して前記半導体基板を露出させる工程と、前記シリコン層からなる活性領域表面と前記露出させた半導体基板表面にゲート絶縁膜を形成する工程と、前記露出させた半導体基板上に前記ゲート絶縁膜を介して前記転送ゲートの転送ゲート電極を形成するとともに、前記活性領域上にゲート絶縁膜を介して前記画素トランジスタ部の画素トランジスタのゲート電極を形成する工程と、前記転送ゲート電極の前記光電変換部側とは反対側の半導体基板にフローティングディフュージョン部を形成するとともに、前記画素トランジスタ部の活性領域にソース・ドレイン領域を形成する工程を有する。
本発明の固体撮像装置の製造方法では、光電変換部は半導体基板中でかつこの半導体基板の表面側に形成されることから、急峻な濃度プロファイルを有するP/N接合に形成することが可能になる。また、光電変換部上に絶縁層を有し、この絶縁層上に画素トランジスタ部が形成されることから、光電変換部および画素トランジスタを最大限の大きさに形成することが可能になる。例えば、画素トランジスタの増幅トランジスタを光電変換部とほぼ同等な面積に形成することが可能になる。したがって、飽和電荷量の増大とノイズの低減を両立させることが可能になる。
本発明の固体撮像装置は、飽和電荷量の増大とノイズの低減を両立させることが可能になるため、高感度で高画質な画像を得ることができるという利点がある。
本発明の固体撮像装置の製造方法は、飽和電荷量の増大とノイズの低減を両立させることが可能になるため、高感度で高画質な画像が得られる固体撮像装置を製造することができるという利点がある。
本発明の第1実施の形態に係る固体撮像装置の構成の第1例を示した概略構成断面図である。 固体撮像装置の構成の第1例を示した平面レイアウト図である。 本発明の第1実施の形態に係る固体撮像装置の構成の第2例を示した概略構成断面図である。 固体撮像装置の構成の第2例を示した部分平面レイアウト図である。 比較例1を示した平面レイアウト図である。 比較例1を示した概略構成断面図である。 比較例2を示した平面レイアウト図である。 比較例2を示した概略構成断面図である。 本発明の第2実施の形態に係る固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した部分平面レイアウト図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した部分平面レイアウト図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 固体撮像装置の製造方法の一例を示した製造工程断面図である。 本発明の固体撮像装置の適用例を示した撮像装置のブロック図である。 従来の固体撮像装置の製造工程の一例を示した製造工程断面図である。 従来の固体撮像装置の一例を示した概略構成断面図である。
以下、発明を実施するための形態(以下、実施の形態とする)について説明する。
<1.第1の実施の形態>
[固体撮像装置の構成の第1例]
本発明の第1実施の形態に係る固体撮像装置の構成の第1例を、図1の概略構成断面図および図2の平面レイアウト図によって説明する。なお、図1は図2のA−A’線断面を表している。
図1および図2に示すように、半導体基板11として、例えばシリコン基板が用いられている。
上記半導体基板11中でかつ上記半導体基板11の表面側には、入射光を光電変換して信号電荷を得る光電変換部21が形成されている。この光電変換部21は、n+拡散層21Nとその上部に形成されたp+拡散層21Pからなるフォトダイオードで形成されている。
上記光電変換部21に隣接した上記半導体基板11上には、上記光電変換部21から信号電荷を読み出す転送ゲートTRGが形成されている。この転送ゲートTRGは、上記半導体基板11上に形成されたゲート絶縁膜31(31T)とこのゲート絶縁膜31T上に形成されたゲート電極32(32T)からなる。
上記半導体基板11の上記光電変換部21上に絶縁層12が形成されている。この絶縁層12は、上記光電変換部21上からこの光電変換部21が形成されていない上記半導体基板11上にかけて形成されていてもよい。例えば、ロジック回路部の形成領域(図示せず)上にかけて形成されていてもよい。上記絶縁層12は、例えば酸化シリコン膜で形成され、例えば50nm〜100nmの厚さに形成されている。
また上記絶縁層12上にはシリコン層13(第1シリコン層13A)が形成されている。このシリコン層13は、例えば50nm〜100nmの膜厚に形成されている。
上記シリコン層13は、トランジスタを形成することができる膜厚を有していれば、上記膜厚よりも薄くてもよい。また、上記絶縁層12は、上記シリコン層13に形成されるトランジスタと上記半導体基板11に形成されている光電変換部21との電気的絶縁性が保たれる膜厚であれば、上記膜厚よりも薄くてもよい。
また、上記半導体基板11、上記絶縁層12および上記シリコン層13は、ベース基板にシリコン基板を用いたSOI(Silicon on insulator)基板を用いることができる。
上記半導体基板11には、上記光電変換部21が形成されるウエル領域(図示せず)が形成されている。このウエル領域によって、光電変換部21とそれに隣接する別の光電変換部(図示せず)とが分離される。また、転送ゲートTRGが形成される上記半導体基板11の領域にもウエル領域(図示せず)が形成されている。
または、図示はしていないが、上記半導体基板11には、上記光電変換部21、転送ゲートTRG等の形成領域と隣接する別の光電変換部、転送ゲート等の形成領域とを分離する素子分離領域が形成されていてもよい。この素子分離領域は、例えばSTI(Shallow Trench Isolation)構造であってもよく、もしくはP+拡散層からなる素子分離領域であってもよい。または、STIの下部に拡散層の素子分離領域を形成したものであってもよい。
上記シリコン層13には、上記転送ゲートTRGで読み出された信号電荷を増幅して出力する画素トランジスタ部14の増幅トランジスタAMPが形成されている。この増幅トランジスタAMPは、例えば、上記シリコン層13を活性領域とし、シリコン層13をまたぐように、ゲート絶縁膜31(31A)を介してゲート電極32(32A)を有している。
このゲート電極32の側壁にはサイドウォール33が形成されている。このサイドウォール33は、例えば30nmの膜厚の酸化シリコン膜と80nmの膜厚の窒化シリコン膜の積層膜を用いて形成されている。
また、上記ゲート電極32Aの両側の上記シリコン層13にはソース・ドレイン領域34A,35Aが形成されている。
上記説明したように、上記増幅トランジスタAMPは、いわゆるFinFETで構成されている。
通常、上記画素トランジスタ部14は、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成されている。上記例の場合、リセットトランジスタ、選択トランジスタは、図示はしていない上記光電変換部21上以外の上記半導体基板11上に絶縁層12を介して形成されたシリコン層13に形成されている。もしくは、上記光電変換部21上に絶縁層12を介して形成されたシリコン層13に、リセットトランジスタ、増幅トランジスタ、選択トランジスタを直列に形成してもよい。
したがって、上記リセットトランジスタRST(図示せず)、選択トランジスタSELは、上記増幅トランジスタAMPと同様に、いわゆるFinFETで構成することができる。
ここで、上記リセットトランジスタRST、増幅トランジスタAMP、選択トランジスタSELについて説明する。
リセットトランジスタRSTは、リセット線(図示せず)にドレイン電極(図示せず)が、フローティングディフュージョン部FDにソース電極(図示せず)がそれぞれ接続されている。そして、光電変換部21からフローティングディフュージョン部FDへの信号電荷の転送に先立って、ゲート電極にリセットパルスが与えられることによってフローティングディフュージョン部FDの電位をリセット電圧にリセットする。
増幅トランジスタAMPは、フローティングディフュージョン部FDにゲート電極32Aが接続され、画素電源Vddにドレイン電極(例えばソース・ドレイン領域34A)が接続されている。そして、リセットトランジスタRSTによってリセットされた後のフローティングディフュージョン部FDの電位をリセットレベルとして出力する。さらに、転送トランジスタTRGによって信号電荷が転送された後のフローティングディフュージョン部FDの電位を信号レベルとして出力する。
選択トランジスタSELは、例えば、ドレイン電極(図示せず)が増幅トランジスタAMPのソース電極(ソース・ドレイン領域35A)に接続され、ソース電極(図示せず)が出力信号線(図示せず)に接続されている。そしてゲート電極(図示せず)に選択パルスが与えられることによってオン状態となり、画素を選択状態として増幅トランジスタAmpから出力される信号を出力信号線(図示せず)に出力する。
また、上記画素トランジスタ部14、フローティングディフュージョン部FD等が形成されている画素部15上を被覆するシリサイドブロック膜81が形成されている。さらに、上記画素部15および上記ロジック回路部(図示せず)上を被覆するエッチングストッパ層(図示せず)および層間絶縁膜83が形成されている。この層間絶縁膜83には、例えば、各トランジスタのゲート電極、ソース・ドレイン領域等に接続される電極84,85が形成されている。図面では、代表してフローティングディフュージョン部FDと転送ゲート電極32Tに接続されている電極84,85を示した。また上記電極84,85等に接続される配線94,95等が形成されている。
さらに図示はしていないが、上記層間絶縁膜82上には、絶縁層中に多層の配線と、その配線層間を接続する電極を有する多層配線層が形成されている。この多層配線層の絶縁層表面は平坦化されていて、その平坦化された面に支持基板が張り付けられている。
一方、半導体基板11の裏面側は、光電変換部21の近傍まで裏面が近づけられている。その裏面は平坦化されている。
そして、上記半導体基板11側の裏面側(CMP等で除去した側)に絶縁膜が形成され、その絶縁膜上にカラーフィルター層、マイクロレンズ等が形成されている。
このように、固体撮像装置1が構成されている。
上記固体撮像装置1では、光電変換部21は半導体基板11中でかつこの半導体基板11の表面側に形成されていることから、急峻な濃度プロファイルを有するP/N接合に形成されることが可能になる。
通常、上記光電変換部21はイオン注入により形成される。上記構成の場合、たとえ、シリコン層13および絶縁層12を通して半導体基板11にイオン注入を行って上記光電変換部21を形成したとしても、急峻運な濃度プロファイルを有するP/Nを形成することができる。その理由は、シリコン層13および絶縁層12を合わせた膜厚が100nmと薄いためである。
一方、従来技術では、前記説明したように、シリコン基板の表面より1μm程度の深い位置にフォトダイオードを形成する必要があるため、急峻運な濃度プロファイルを有するP/Nを形成することが困難であった。
また、光電変換部21上に絶縁層12を有し、この絶縁層12上に画素トランジスタ部14が形成されていることから、光電変換部21および増幅トランジスタAMPを最大限の大きさに形成することが可能になる。例えば、画素トランジスタの増幅トランジスタAMPを光電変換部21とほぼ同等な面積に形成することが可能になる。したがって、飽和電荷量の増大とノイズの低減を両立させることが可能になる。
よって、上記固体撮像装置1は、飽和電荷量の増大とノイズの低減を両立させることが可能になるため、高感度で高画質な画像を得ることができるという利点がある。
[固体撮像装置の構成の第2例]
次に、本発明の固体撮像装置の構成の第2例を、図3の概略構成断面図および図4の部分平面レイアウト図によって説明する。この第2例は、第1シリコン層に画素トランジスタ部を形成し、第2シリコン層にロジック回路部のトランジスタを形成した例である。すなわち、上記第1例にロジック回路部を追加した構成となっている。
図3および図4に示すように、半導体基板11として、例えばシリコン基板が用いられている。
上記半導体基板11中でかつ上記半導体基板11の表面側には、入射光を光電変換して信号電荷を得る光電変換部21が形成されている。この光電変換部21は、n+拡散層21Nとその上部に形成されたp+拡散層21Pからなるフォトダイオードで形成されている。
上記光電変換部21に隣接した上記半導体基板11上には、上記光電変換部21から信号電荷を読み出す転送ゲートTRGが形成されている。この転送ゲートTRGは、上記半導体基板11上に形成されたゲート絶縁膜31(31T)とこのゲート絶縁膜31T上に形成されたゲート電極32(32T)からなる。
上記半導体基板11の上記光電変換部21上に絶縁層12が形成されている。この絶縁層12は、上記光電変換部21上からこの光電変換部21が形成されていない上記半導体基板11上にかけて形成されている。上記絶縁層12は、例えば酸化シリコン膜で形成され、例えば50nm〜100nmの厚さに形成されている。
また上記光電変換部21上の上記絶縁層12上には、画素トランジスタが形成されるシリコン層13(第1シリコン層13A)が形成されている。また、ロジック回路部の形成領域の上記絶縁層12上には、上記第1シリコン層13Aと同一層のシリコン層13(第2シリコン層13P,13N)が形成されている。上記シリコン層13は、例えば50nm〜100nmの膜厚に形成されている。
上記シリコン層13は、シリコン層13自体がトランジスタを形成することができる膜厚を有していれば、上記膜厚よりも薄くてもよい。また、上記絶縁層12は、上記シリコン層13に形成されるトランジスタと上記半導体基板11との電気的絶縁性が保たれる膜厚であれば、上記膜厚よりも薄くてもよい。
また、上記半導体基板11、上記絶縁層12および上記シリコン層13は、ベース基板にシリコン基板を用いたSOI(Silicon on insulator)基板を用いることができる。
上記半導体基板11には、上記光電変換部21が形成されるウエル領域(図示せず)が形成されている。このウエル領域によって、光電変換部21とそれに隣接する別の光電変換部(図示せず)とが分離される。また、転送ゲートTRGが形成される上記半導体基板11の領域にもウエル領域(図示せず)が形成されている。
また、図示はしていないが、上記半導体基板11には、上記光電変換部21、転送ゲートTRG等の形成領域と隣接する別の光電変換部、転送ゲート等の形成領域とを分離する素子分離領域が形成されていてもよい。この素子分離領域は、例えばSTI(Shallow Trench Isolation)構造であってもよく、もしくはP+拡散層からなる素子分離領域であってもよい。または、STIの下部に拡散層の素子分離領域を形成したものであってもよい。
上記第1シリコン層13Aには、上記転送ゲートTRGで読み出された信号電荷を増幅して出力する画素トランジスタ部14の増幅トランジスタAMPが形成されている。この増幅トランジスタAMPは、例えば、上記第1シリコン層13Aを活性領域とし、第1シリコン層13Aをまたぐように、ゲート絶縁膜31(31A)を介してゲート電極32(32A)を有している。
このゲート電極32の側壁にはサイドウォール33が形成されている。このサイドウォール33は、例えば30nmの膜厚の酸化シリコン膜と80nmの膜厚の窒化シリコン膜を用いて形成されている。
また、上記ゲート電極32Aの両側の上記第1シリコン層13Aにはソース・ドレイン領域(図示せず)が形成されている。このソース・ドレイン領域は、図面では、ゲート電極32Tの手前側の上記第1シリコン層13Aと奥側の上記第1シリコン層13Aに形成されているので、図面上は表わされていない。
上記説明したように、上記増幅トランジスタAMPは、いわゆるFinFETで構成されている。
通常、上記画素トランジスタ部14は、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成されている。上記例の場合、リセットトランジスタ、選択トランジスタは、図示はしていない上記光電変換部21上以外の上記半導体基板11上に絶縁層12を介して形成されたシリコン層13に形成されている。もしくは、上記光電変換部21上に絶縁層12を介して形成されたシリコン層13に、リセットトランジスタ、増幅トランジスタ、選択トランジスタを直列に形成してもよい。
したがって、上記リセットトランジスタ選択トランジスタは、上記増幅トランジスタAMPと同様に、いわゆるFinFETで構成することができる。
また、上記第2シリコン層13Pには上記ロジック回路部16のPMOSトランジスタ50Pが形成され、上記第2シリコン層13Nには上記ロジック回路部16のNMOSトランジスタ50Nが形成されている。
上記PMOSトランジスタ50Pは、例えば、上記第2シリコン層13Pを活性領域とし、第2シリコン層13Pをまたぐように、ゲート絶縁膜51(51P)を介してゲート電極52(52P)を有している。
上記ゲート電極52Pの側壁には上記ゲート電極32Aと同様にサイドウォール33が形成されている。
また上記ゲート電極52Pの両側の上記第2シリコン層13Pにはソース・ドレイン領域54P、55Pが形成されている。
上記NMOSトランジスタ50Nは、例えば、上記第2シリコン層13Nを活性領域とし、第2シリコン層13Nをまたぐように、ゲート絶縁膜51(51N)を介してゲート電極52(52N)を有している。
上記ゲート電極52Nの側壁には上記ゲート電極32Aと同様にサイドウォール33が形成されている。
また上記ゲート電極52Nの両側の上記第2シリコン層13Nにはソース・ドレイン領域54N、55Nが形成されている。
また、上記画素トランジスタ部14、フローティングディフュージョン部FD等が形成されている画素部15上を被覆するシリサイドブロック膜81が形成されている。
一方、ロジック回路部16のゲート電極52P,52N、ソース・ドレイン領域54P55P,54N,55N上にはシリサイド層56が形成されている。このシリサイド層は、例えばコバルトシリサイドで形成されている。もしくはニッケルシリサイド、白金シリサイド等であってもよい。
さらに、上記画素部15および上記ロジック回路部16上を被覆するエッチングストッパ層82および層間絶縁膜83が形成されている。この層間絶縁膜83には、例えば、フローティングディフュージョン部FD、各トランジスタのゲート電極、ソース・ドレイン領域等に接続される電極が形成されている。図面では、代表してフローティングディフュージョン部FD、転送ゲート電極32T、増幅トランジスタのゲート電極32A、PMOSトランジスタのゲート電極32P、NMOSトランジスタのゲート電極32Nに、それぞれ接続されている電極84,85,86,87,88を示した。また上記電極84,85,86,87,88等に接続される配線94,95,96,97,98等が形成されている。
さらに図示はしていないが、上記層間絶縁膜83上には、絶縁層中に多層の配線と、その配線層間を接続する電極を有する多層配線層が形成されている。この多層配線層の絶縁層表面は平坦化されていて、その平坦化された面に支持基板が張り付けられている。
一方、半導体基板11の裏面側は、光電変換部21の近傍まで裏面が近づけられている。その裏面は平坦化されている。
そして、上記半導体基板11側の裏面側(CMP等で除去した側)に絶縁膜が形成され、その絶縁膜上にカラーフィルター層、マイクロレンズ等が形成されている。
このように、固体撮像装置2が構成されている。
上記固体撮像装置2では、光電変換部21は半導体基板11中でかつこの半導体基板11の表面側に形成されていることから、急峻な濃度プロファイルを有するP/N接合に形成されることが可能になる。
通常、上記光電変換部21はイオン注入により形成される。上記構成の場合、たとえ、シリコン層13および絶縁層12を通して半導体基板11にイオン注入を行って上記光電変換部21を形成したとしても、急峻運な濃度プロファイルを有するP/Nを形成することができる。その理由は、シリコン層13および絶縁層12を合わせた膜厚が100nm〜200nmと薄いためである。
一方、従来技術では、前記説明したように、シリコン基板の表面より1μm程度の深い位置にフォトダイオードを形成する必要があるため、急峻運な濃度プロファイルを有するP/Nを形成することが困難であった。
また、光電変換部21上に絶縁層12を有し、この絶縁層12上に画素トランジスタ部14が形成されていることから、光電変換部21および増幅トランジスタAMPを最大限の大きさに形成することが可能になる。例えば、画素トランジスタの増幅トランジスタAMPを光電変換部21とほぼ同等な面積に形成することが可能になる。したがって、飽和電荷量の増大とノイズの低減を両立させることが可能になる。
よって、上記固体撮像装置2は、飽和電荷量の増大とノイズの低減を両立させることが可能になるため、高感度で高画質な画像を得ることができるという利点がある。
[固体撮像装置の比較例1]
比較例1として、従来構造の固体撮像装置を図5の平面レイアウト図および図6のB−B’線断面図によって説明する。
図5および図6に示すように、同一半導体層111に、フォトダイオードPDと増幅トランジスタAMPの活性領域113Aが素子分離領域112によって分離されて形成されている。したがって、フォトダイオードPDは増幅トランジスタAMPの活性領域113Aがあるために、上記固体撮像装置1,2のように大きな面積に形成することはできない。また増幅トランジスタAMPは、フォトダイオードPDがあるために、本発明のように大きな面積に形成することはできない。
一方、上記固体撮像装置1,2では、従来増幅トランジスタAMPが占めていた領域にも光電変換部21(フォトダイオードPD)を形成することができるので、光電変換部21の面積を大きくとることができ、飽和電荷量の増大が可能になる。よって、高感度化が容易になる。また、増幅トランジスタAMPを従来フォトダイオードPDが占めていた領域上にまで拡大して形成することができるので、増幅トランジスタAMPを大面積に形成することができる。
よって、上記固体撮像装置1,2は、比較例1と比較して、ノイズの低減が可能になり、ノイズが抑制された画像を得ることが可能になるので、画質の高品質化が図れる。
[固体撮像装置の比較例2]
次に、比較例2として、従来構造の固体撮像装置を図7の平面レイアウト図および図8のC−C’線断面図によって説明する。
図7および図8に示すように、シリコン層111の表面側に増幅トランジスタAMPが形成され、その下部のシリコン層111にフォトダイオードPDが形成されている。このため、フォトダイオードPDと増幅トランジスタAMPとの電気的絶縁性を確保するために、シリコン層111表面から少なくとも1μm程度の深い位置以下にフォトダイオードPDを形成する必要がある。そして、フォトダイオードPDは通常イオン注入で形成される。このため、このような深い位置に形成されたフォトダイオードPDは、急峻な濃度プロファイルを持つP/N接合を得ることが困難となる。前記したように、フォトダイオードPDの飽和電荷量はP/N接合の濃度プロファイルの急峻さに比例する。
よって、単位面積あたりの飽和電荷量で見た場合、深い位置に形成したフォトダイオードPDは、上記固体撮像装置1,2のように表面側に光電変換部21を形成した構成と比較して小さくなる。
このように、上記固体撮像装置1,2は、半導体基板11の内部でかつ表面側に光電変換部21が形成されているので、イオン注入で形成しても、比較例2と比較して、急峻な濃度プロファイルを持つP/N接合を得ることができる。また、半導体基板11上に形成されている絶縁層12、シリコン層13を合わせた膜厚は100nm〜200nmであるため、絶縁層12およびシリコン層13は、イオン注入によって急峻な濃度プロファイルを持つP/N接合を得ることを妨げない。
<2.第2の実施の形態>
[固体撮像装置の製造方法の第1例]
次に、本発明の第2実施の形態に係る固体撮像装置の製造方法の一例を、図9〜図35の製造工程断面図および部分平面レイアウト図によって説明する。
[SOI基板]
図9(1)に示すように、半導体基板11上に絶縁層12を介してシリコン層13が形成されたSOI基板10を用いる。
上記絶縁層12は、例えば酸化シリコン膜で形成され、例えば50nm〜100nmの厚さに形成されている。
また上記シリコン層13は、例えば50nm〜100nmの膜厚に形成されている。
上記シリコン層13は、シリコン層13自体にトランジスタを形成することができる膜厚を有していればよく、上記膜厚よりも薄くてもよい。また、上記絶縁層12は、上記シリコン層13に形成されるトランジスタと上記半導体基板11との電気的絶縁性が保たれる膜厚であれば、上記膜厚よりも薄くてもよい。
次に、図示はしていないが、前記半導体基板に光電変換部を形成する領域を分離する素子分離領域を形成する。上記素子分離領域は、例えばSTI(Shallow Trench Isolation)構造であってもよく、もしくはP+拡散層からなる素子分離領域であってもよい。または、STIの下部に拡散層の素子分離領域を形成したものであってもよい。
また上記半導体基板11に光電変換部が形成されるウエル領域を形成する。このウエル領域によって、光電変換部とそれに隣接する別の光電変換部とが分離される。また上記半導体基板11の転送ゲートが形成される領域にもウエル領域を形成する。
[光電変換部の形成]
次に、図10(2)に示すように、レジスト塗布技術によって、上記シリコン層13上にレジスト膜(図示せず)を形成した後、リソグラフィー技術によって、上記レジスト膜をパターニングして光電変換部の形成領域上を開口したレジストパターンを形成する。
このレジストパターンをマスクに用いてイオン注入法によって、上記半導体基板11中でかつ上記絶縁層12側に、入射光を光電変換して信号電荷を得る光電変換部21を形成する。この光電変換部21は、例えばn+拡散層21Nとその上部に形成されたp+拡散層21Pからなるフォトダイオードで形成される。
上記イオン注入では、絶縁層12およびシリコン層13を合わせた膜厚が100nm程度と薄いので、上記n+拡散層21Nとp+拡散層21Pを急峻な濃度プロファイルを有する状態に形成することが可能になる。
その後、上記レジストパターンを除去する。
[ハードマスク層の形成]
次に、図11(3)に示すように、上記シリコン層13上にハードマスク層61を形成する。このハードマスク層61は、例えば、減圧CVD法によって、窒化シリコン膜で形成される。この窒化シリコン膜の膜厚は、例えば200nmとした。
[レジストパターンの形成]
次に、図12(4)に示すように、画素トランジスタ部の画素トランジスタおよびロジック回路部のPMOSトランジスタ、NMOSトランジスタの形成領域上に対応する上記ハードマスク層61上に、レジストパターン62(62A,62P,62N)を形成する。このレジストパターン62は、通常のレジスト塗布技術によって成膜されたレジスト膜を、リソグラフィー技術によってパターニングして形成される。
[ハードマスク層のパターニング]
次に、図13(5)に示すように、上記レジストパターン62(前記図12(4)参照)をエッチングマスクに用いたエッチングによって、上記ハードマスク層61をエッチングする。その結果、上記シリコン層13上にハードマスク層61からなるハードマスクパターン61A,61P,61Nが形成される。その後、上記レジストパターン62を除去する。
なお、図面は、レジストパターン62を除去した後の状態を示した。
[シリコン層の加工]
次に、図14(6)に示すように、上記ハードマスクパターン61A,61P,61N(前記図13(5)参照)をエッチングマスクに用いて、上記シリコン層13をエッチングして、画素部の形成領域に画素トランジスタの活性領域となる第1シリコン層13Aを形成する。それとともに、ロジック回路部のPMOSトランジスタの形成領域に活性領域となる第2シリコン層13Pを形成し、NMOSトランジスタの形成領域に活性領域となる第2シリコン層13Nを形成する。このときのシリコン層13のエッチングは、上記絶縁層12で停止される。
[レジストパターンの形成]
次に、図15(7)に示すように、レジスト塗布技術とリソグラフィー技術によって、上記絶縁層12上に、画素トランジスタの形成領域およびロジック回路部の形成領域を被覆し、転送ゲートとフローティングディフュージョン部が形成される領域上に開口部64を形成したレジストパターン63を形成する。
[絶縁層のエッチング]
次に、図16(8)に示すように、上記レジストパターン63をエッチングマスクに用いたエッチングによって、上記絶縁層12をエッチングする。
その結果、転送ゲートとフローティングディフュージョン部が形成される領域上の絶縁層12が除去され、半導体基板11が露出される。
上記エッチングは、半導体基板11へのエッチングダメージを最小にするために、ウエットエッチングで行うことが好ましい。例えば、エッチング液に希フッ酸(DHF)を用いる。
その後、上記レジストパターン63を除去する。
なお、図面は、レジストパターン63を除去する直前の状態を示した。
[フローティングディフュージョン部の半導体基板の露出]
その結果、図17(9)に示すように、転送ゲートとフローティングディフュージョン部が形成される領域の半導体基板11が露出される。さらに、絶縁層12上には、ハードマスク層61を被った状態で、画素部に画素トランジスタの活性領域となる第1シリコン13Aが島状に形成される。それとともに、ロジック回路領域のPMOSトランジスタの活性領域となる第2シリコン層13Pと、NMOSトランジスタの活性領域となる第2シリコン層13Nが島状に形成される。
その後、上記ハードマスク層61を除去する。このハードマスク層61の除去は、上記シリコン層13へのエッチングダメージを最小にするために例えばウエットエッチングで行うことが好ましい。例えば、エッチング液に熱リン酸を用いる。
なお、図面は、ハードマスク層61を除去する直前の状態を示した。
[ハードマスク層の除去後]
その結果、図18(10)に示すように、絶縁層12上の画素部の形成領域に、画素トランジスタの活性領域となる第1シリコン層13Aを形成する。それとともに、ロジック回路部の形成領域に、PMOSトランジスタの活性領域となる第2シリコン層13Pと、NMOSトランジスタの活性領域となる第2シリコン層13Nが島状に形成される。
[ゲート絶縁膜の形成]
次に、図19(11)に示すように、上記半導体基板11の表面、上記第1シリコン層13Aの表面にゲート絶縁膜31(31T,31A)を形成する。また上記第2シリコン層13P,13Nの各表面にゲート絶縁膜51(51P,51N)を形成する。このゲート絶縁膜31、51は、例えば熱酸化によって、酸化シリコン膜で形成される。
また、上記ゲート絶縁膜31、51は、画素トランジスタとPMOSトランジスタとNMOSトランジスタのそれぞれに対応した膜厚に作り分けてもよい。
[ゲート電極形成膜の形成]
次に、図20(12)に示すように、上記ゲート絶縁膜31、51が形成された上記第1シリコン層13A、第2シリコン層13P,13Nおよび半導体基板11を被覆するように、ゲート電極形成膜65を形成する。このゲート電極形成膜65は、例えば、ポリシリコン膜で形成される。
そして、転送ゲートの形成領域、画素トランジスタの形成領域およびロジック回路部のNMOSトランジスタの形成領域の上記ゲート電極形成膜65には、N型不純物として例えばリンをイオン注入する。また、ロジック回路部のPMOSトランジスタの形成領域の上記ゲート電極形成膜65には、P型不純物として例えばホウ素をイオン注入する。
上記それぞれのイオン注入では、レジストマスクを用いる。
各イオン注入後、マスクとして用いたレジストマスクは除去される。
[レジストパターンの形成]
次に、図21(13)に示すように、上記ゲート電極形成膜65上に、転送ゲート、画素トランジスタ、PMOS,NMOSトランジスタの各ゲート電極形成時にエッチングマスクとして用いるレジストパターン66T、66A,66P,66Nを形成する。このレジストパターン66T、66A,66P,66Nの形成方法は、通常のレジスト塗布技術によるレジスト膜の形成と、リソグラフィー技術によるレジスト膜のパターニングによる。
[ゲート電極の形成]
次に、図22(14)に示すように、上記レジストパターン66T、66A,66P,66N(前記図21(13)参照)をエッチングマスクに用いたドライエッチングによって、上記ゲート電極形成膜65をパターニングする。その結果、半導体基板11上にゲート絶縁膜31Tを介して転送ゲート電極32Tが形成される。また、画素トランジスタ部の第1シリコン層13Aをまたぐように上記ゲート絶縁膜31Aを介してゲート電極32Aが形成される。さらに、ロジック回路部の第2シリコン層13Pをまたぐように上記ゲート絶縁膜51Pを介してゲート電極52Pが形成され、第2シリコン層13Nをまたぐように上記ゲート絶縁膜51Nを介してゲート電極52Nが形成される。
[サイドウォールの形成]
次に、図23(15)に示すように、上記転送ゲート電極32(32T)、上記ゲート電極32(32A)、上記ゲート電極52(52P)、上記ゲート電極52(52N)の各側壁にサイドウォール33を形成される。このサイドウォール33は、上記各ゲート電極32を被覆するように窒化シリコン膜を例えば100nmの厚さに成膜した後、この窒化シリコン膜をエッチバックして形成される。
このとき、光電変換部21上の大部分は絶縁層12に被覆されているので、サイドウォール33を形成するエッチングによるダメージが、光電変換部21が形成されている半導体基板11に入ることが抑制される。このため、白点の発生が抑制でき、高画質な画像を得ることができる。
なお、白点の抑制する観点から、上記絶縁層12は、転送ゲート電極32Tが形成される領域に対してぎりぎりの位置、例えば転送ゲート電極32Tの周囲に形成されるサイドウォール33の形成位置にかかる位置まで残しておくことが好ましい。
[レジストパターンの形成]
次に、図24(16)に示すように、上記半導体基板11上に、フローティングディフュージョン部の形成領域上、画素トランジスタの形成領域上に開口部68、69を設けたレジストパターン67を形成する。このレジストパターン67の形成方法は、通常のレジスト塗布技術によるレジスト膜の形成と、リソグラフィー技術によるレジスト膜のパターニングによる。
このとき、画素トランジスタのソース・ドレイン領域を形成するレジストパターンも同時に形成する。
[フローティングディフュージョンとソース・ドレイン領域の形成]
次に、図25(17)および図26の部分平面レイアウト図に示すように、上記レジストパターン67をマスクにしたイオン注入法によって、転送ゲート電極32Tの光電変換部21とは反対側の半導体基板11にフローティングディフュージョン部FDを形成する。同時に、画素トランジスタのソース・ドレイン領域を形成する。図面では、増幅トランジスタAMPのゲート電極32Aの両側の上記第1シリコン層13Aにソース・ドレイン領域34A,35Aが形成されるのを示した。
なお、図示していないが、リセットトランジスタのソース・ドレイン領域、選択トランジスタのソース・ドレイン領域も同時に形成される。
上記イオン注入は、イオン注入種に例えばヒ素(As)またはリン(P)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジストパターン67を除去する。
なお、図面は、レジストパターン67を除去する直前の状態を示した。
[ロジック回路部のソース・ドレイン領域の形成]
次に、図27(18)および図28の部分平面レイアウト図に示すように、PMOSトランジスタの形成領域上に開口部71したレジスパターン70を形成する。
このレジスパターン70をマスクに用いたイオン注入法により、上記ゲート電極52Pの両側における上記第2シリコン層13Pにソース・ドレイン領域54P,55Pを形成する。
上記イオン注入は、イオン注入種に例えばホウ素(B)または二フッ化ホウ素(BF2)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジスパターン70を除去する。
なお、図面は、レジストパターン70を除去する直前の状態を示した。
[ロジック回路部のソース・ドレイン領域の形成]
次に、図29(19)および図30の部分平面レイアウト図に示すように、NMOSトランジスタの形成領域上に開口部73したレジスパターン72を形成する、このレジスパターン72をマスクに用いたイオン注入法により、上記ゲート電極52Nの両側における上記第2シリコン層13Nにソース・ドレイン領域54N,55Nを形成する。
上記イオン注入は、イオン注入種に例えばヒ素(As)またはリン(P)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジスパターン72を除去する。
なお、図面は、レジストパターン72を除去する直前の状態を示した。
上記説明では、上記画素トランジスタのソース・ドレイン領域34A,35A、フローティングディフュージョン部FD等を形成するイオン注入を先に行ったが、例えば上記ソース・ドレイン領域54P,55Pを形成するイオン注入を先に行ってもよい。また、上記ソース・ドレイン領域54N,55Nを形成するイオン注入を先に行ってもよい。すなわち、上記三つのイオン注入工程は、その実施順を問わない。
また、上記画素トランジスタのソース・ドレイン領域34A,35A、フローティングディフュージョン部FD等を形成するイオン注入工程と、上記ソース・ドレイン領域54N,55Nを形成するイオン注入工程を同時に行うこともできる。
また、光電変換部21上の大部分は、絶縁層12で覆われており、各ソース・ドレイン領域を形成するイオン注入時のマスクとして用いたレジストパターン67,70,72は、光電変換部21上においてほとんど絶縁層12を介して形成される。このため、レジストパターン67,70,72は光電変換部21表面に直付けにならないので、レジスト中の汚染物質による光電変換部21への汚染が抑制されるので、白傷、暗電流等の増加を抑えることができる。
[活性化アニール]
その後、図31(20)に示すように、ソース・ドレイン領域34A,35A、フローティングディフュージョン部FD、ソース・ドレイン領域54P,55P、ソース・ドレイン領域54N,55N(前記図28、30等参照)等の活性化アニールを行う。この活性化アニールは、例えば約800℃〜1100℃で行う。この活性化アニールを行う装置は、例えばRTA(Rapid Thermal Annealing )装置、スパイク−RTA装置などを用いることができる。
このようにして、画素部15の画素トランジスタ部14(図示されているのは増幅トランジスタAMP)、フローティングディフュージョン部FD,転送ゲートTRGが形成される。またロジック回路部16のPMOSトランジスタ50P、NMOSトランジスタ50Nが形成される。
[シリサイドブロック膜の形成]
次に、図32(21)に示すように、全面にシリサイドブロック膜81を形成する。このシリサイドブロック膜81は、例えば窒化シリコン膜で20nmの厚さに形成される。
次いで、画素部の形成領域の上記シリサイドブロック膜81上にレジストマスク(図示せず)を形成し、このレジストマスクを用いたエッチングによって、画素部の形成領域上を被覆するようにシリサイドブロック膜81を残して、その他の領域のシリサイドブロック膜81はエッチングにより除去する。このエッチングは、ロジック回路部16のソース・ドレイン領域が形成されている第2シリコン層13P,13Nにダメージを与えないように、例えば熱リン酸を用いたウエットエッチングにて行うことが好ましい。
[シリサイド層の形成]
次に、図33(22)に示すように、ロジック回路部16のゲート電極52P,52N上にシリサイド層56を形成する。同時に、ソース・ドレイン領域54P,55P(前記図28参照)、ソース・ドレイン領域54N,55N(前記図30参照)に同様なシリサイド層(図示せず)を形成する。上記シリサイド層56等は、例えばコバルトシリサイドで形成される、もしくはニッケルシリサイド、白金シリサイド等で形成することもできる。
上記シリサイド層56の形成方法は、例えば、全面にシリサイドを形成する金属膜、例えばコバルト膜を形成する。その後、熱処理を行って、コバルト膜のコバルトと、ゲート電極52P,52N、ソース・ドレイン領域54P,55P(前記図28参照)、ソース・ドレイン領域54N,55N(前記図30参照)のシリコンとを反応させ、コバルトシリサイドを形成する。
なお、活性領域表面はサイドウォール形成時に露出されている。
[層間絶縁膜等の形成]
次に、図34(23)に示すように、上記画素部15および上記ロジック回路部16上を被覆するエッチングストッパ層82および層間絶縁膜83を形成する。上記エッチングストッパ膜82は、例えばプラズマCVD法によって窒化シリコン膜で、例えば50nmの厚さに形成される。
[電極、配線の形成]
次に、図35(24)に示すように、上記層間絶縁膜83、エッチングストッパ層82、上記シリサイドブロック膜81等を貫通して、フローティングディフュージョン部FD、各トランジスタのゲート電極、ソース・ドレイン領域等に接続される電極を形成する。図面では、代表してフローティングディフュージョン部FD、転送ゲート電極32T、増幅トランジスタのゲート電極32A、PMOSトランジスタのゲート電極52P、NMOSトランジスタのゲート電極52Nに、それぞれ接続される電極84,85,86,87,88を示した。また上記電極84,85,86,87,88等に接続される配線94,95,96,97,98等を形成する。
[多層配線層、支持基板、カラーフィルター層、マイクロレンズ等の形成]
さらに図示はしていないが、上記層間絶縁膜83上に、絶縁層中に多層の配線と、その配線層間を接続する電極を有する多層配線層を形成する。この多層配線層の絶縁層表面を平坦化し、その平坦化された面に支持基板を張り付ける。
一方、半導体基板11の裏面側を、例えば化学的機械研磨(CMP:Chemical Mechanical Polishing)法によって、光電変換部21の近傍まで半導体基板11を除去して平坦化する。
そして、上記半導体基板11側の裏面側(CMP等で除去した側)に絶縁膜を形成し、その絶縁膜上にカラーフィルター層、マイクロレンズ等を形成する。
このように、固体撮像装置2が形成される。
上記固体撮像装置2の製造方法では、光電変換部21は半導体基板11中でかつこの半導体基板11の表面側に形成されることから、急峻な濃度プロファイルを有するP/N接合に形成することが可能になる。
なお、シリコン層13および絶縁層12を通して半導体基板11にイオン注入を行って上記光電変換部21を形成しているが、急峻運な濃度プロファイルを有するP/Nを形成することができる。その理由は、シリコン層13および絶縁層12を合わせた膜厚が100nm〜200nmと薄いためである。
また、絶縁層12下部の半導体基板11に光電変換部21が形成され、この絶縁層12上に画素トランジスタ部14が形成されることから、光電変換部21および増幅トランジスタAMPを最大限の大きさに形成することが可能になる。例えば、画素トランジスタの増幅トランジスタAMPを光電変換部21とほぼ同等な面積に形成することが可能になる。したがって、飽和電荷量の増大とノイズの低減を両立させることが可能になる。
よって、上記固体撮像装置2の製造方法では、飽和電荷量の増大とノイズの低減を両立させることが可能になるため、高感度で高画質な画像を得ることができる固体撮像装置2を形成することができるという利点がある。
なお、上記製造方法において、ロジック回路部16を形成する工程を省略した場合、上記固体撮像装置の第1例で説明した固体撮像装置1が形成される。
また、上記各実施例の説明では、一つの画素トランジスタ部が一つの光電変換部から読み出された信号電荷を処理する構成について説明した。本発明は、一つの画素トランジスタ部が二つの光電変換部から読み出された信号電荷をそれぞれに処理する、いわゆる、2画素共有の構成にも適用できる。また、一つの画素トランジスタ部が四つの光電変換部から読み出された信号電荷をそれぞれに処理する、いわゆる、4画素共有の構成にも適用できる。
[固体撮像装置の適用例]
本発明の固体撮像装置を適用した撮像装置の構成の一例を、図36のブロック図によって説明する。
図36に示すように、撮像装置300は、撮像部301に固体撮像装置310を備えている。この撮像部301の集光側には像を結像させる集光光学部302が備えられ、また、撮像部301には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部303が接続されている。また上記信号処理部303によって処理された画像信号は画像記憶部(図示せず)によって記憶させることができる。このような撮像装置300において、上記固体撮像装置310には、前記固体撮像装置1,2を用いることができる。
本発明の撮像装置300では、本願発明の固体撮像装置1,2を用いることから、固体撮像装置310の飽和電荷量の増大とノイズの低減を両立させることができるため、高感度で高画質な画像が得られるという利点がある。
また、上記撮像装置300は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明の固体撮像装置1,2は、上記のような撮像装置にも適用可能である。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことをいう。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
1,2…固体撮像装置、11…半導体基板、12…絶縁層、13…シリコン層、14…画素トランジスタ部、21…光電変換部、31…ゲート絶縁膜、32T…転送ゲート電極、32A…ゲート電極、34A,35A…ソース・ドレイン領域、FD…フローティングディフュージョン部、TRG…転送ゲート

Claims (8)

  1. 半導体基板と、
    前記半導体基板中でかつ前記半導体基板の表面側に形成されていて入射光を光電変換して信号電荷を得る光電変換部と、
    前記光電変換部に隣接した前記半導体基板上に形成されていて前記光電変換部から信号電荷を読み出す転送ゲートと、
    前記半導体基板の前記光電変換部上に形成された絶縁層と、
    前記絶縁層上に形成された第1シリコン層と、
    前記絶縁層上に前記第1シリコン層を活性領域として形成されていて前記転送ゲートで読み出された信号電荷を増幅して出力する画素トランジスタ部を有する
    固体撮像装置。
  2. 前記画素トランジスタ部はリセットトランジスタと増幅トランジスタと選択トランジスタを有し、
    平面レイアウト上、前記増幅トランジスタの活性領域は前記光電変換部上に配置されている
    請求項1記載の固体撮像装置。
  3. 前記絶縁層は、前記光電変換部の周辺の前記半導体基板上にも形成されていて、
    前記光電変換部の形成領域を除く前記半導体基板上の前記絶縁層上に形成された前記第2シリコン層と、
    前記絶縁層上に前記第2シリコン層を活性領域とするロジック回路部を有する
    請求項1または請求項2記載の固体撮像装置。
  4. 前記画素トランジスタ部の画素トランジスタと前記ロジック回路部のトランジスタは、FinFETで構成されている
    請求項3記載の固体撮像装置。
  5. 半導体基板上に絶縁層を介してシリコン層が形成された基板を用い、
    前記半導体基板中でかつ前記絶縁層側に光電変換部と、前記半導体基板に前記光電変換部を分離する素子分離領域を形成する工程と、
    前記絶縁層上に前記シリコン層で画素トランジスタ部の活性領域を形成する工程と、
    前記光電変換部に隣接する転送ゲートおよびフローティングディフュージョン部の形成領域上の前記シリコン層および前記絶縁層を除去して前記半導体基板を露出させる工程と、
    前記シリコン層からなる活性領域表面と前記露出させた半導体基板表面にゲート絶縁膜を形成する工程と、
    前記露出させた半導体基板上に前記ゲート絶縁膜を介して前記転送ゲートの転送ゲート電極を形成するとともに、前記活性領域上にゲート絶縁膜を介して前記画素トランジスタ部の画素トランジスタのゲート電極を形成する工程と、
    前記転送ゲート電極の前記光電変換部側とは反対側の半導体基板にフローティングディフュージョン部を形成するとともに、前記画素トランジスタ部の活性領域にソース・ドレイン領域を形成する工程を有する
    固体撮像装置の製造方法。
  6. 前記絶縁層上に前記シリコン層で画素トランジスタ部の活性領域を形成する工程で、前記絶縁層上に前記シリコン層でロジック回路部の活性領域を形成し、
    前記転送ゲート電極と前記画素トランジスタのゲート電極を形成する工程で、前記ロジック回路部のトランジスタのゲート電極を形成し、
    前記ロジック回路部のゲート電極の両側の活性領域にソース・ドレイン領域を形成する工程を有する
    請求項5記載の固体撮像装置の製造方法。
  7. 前記各ゲート電極および前記転送ゲート電極はポリシリコンで形成される
    請求項5または請求項6記載の固体撮像装置の製造方法。
  8. 前記ロジック回路部のゲート電極上およびソース・ドレイン領域上にシリサイド層を形成する工程を有する
    請求項6記載の固体撮像装置の製造方法。
JP2009053082A 2009-03-06 2009-03-06 固体撮像装置とその製造方法 Abandoned JP2010206134A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009053082A JP2010206134A (ja) 2009-03-06 2009-03-06 固体撮像装置とその製造方法
US12/660,286 US8304815B2 (en) 2009-03-06 2010-02-24 Solid-state image pickup apparatus and method of manufacturing the same
CN2010101299953A CN101826543B (zh) 2009-03-06 2010-03-04 固态图像拍摄设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053082A JP2010206134A (ja) 2009-03-06 2009-03-06 固体撮像装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2010206134A true JP2010206134A (ja) 2010-09-16

Family

ID=42677453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053082A Abandoned JP2010206134A (ja) 2009-03-06 2009-03-06 固体撮像装置とその製造方法

Country Status (3)

Country Link
US (1) US8304815B2 (ja)
JP (1) JP2010206134A (ja)
CN (1) CN101826543B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020129694A1 (ja) * 2018-12-21 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091964B2 (ja) * 2010-03-05 2012-12-05 株式会社東芝 固体撮像装置
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP6265709B2 (ja) 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6282109B2 (ja) 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
US9082698B1 (en) * 2014-03-07 2015-07-14 Globalfoundries Inc. Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region
JP2017027982A (ja) * 2015-07-16 2017-02-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US10464800B2 (en) 2016-07-27 2019-11-05 DraftServ Technologies, LLC Systems and methods for dispensing and tracking multiple categories of beverages
WO2020168728A1 (zh) * 2019-02-22 2020-08-27 上海集成电路研发中心有限公司 一种cmos成像传感器结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654623B2 (ja) * 2004-07-08 2011-03-23 ソニー株式会社 固体撮像装置の製造方法
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100760914B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조 방법
JP2008172580A (ja) 2007-01-12 2008-07-24 Toshiba Corp 固体撮像素子及び固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020129694A1 (ja) * 2018-12-21 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Also Published As

Publication number Publication date
CN101826543B (zh) 2013-10-23
US8304815B2 (en) 2012-11-06
CN101826543A (zh) 2010-09-08
US20100224917A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5493382B2 (ja) 固体撮像装置、その製造方法および撮像装置
US8304815B2 (en) Solid-state image pickup apparatus and method of manufacturing the same
JP5444694B2 (ja) 固体撮像装置、その製造方法および撮像装置
US8115154B2 (en) Solid-state imaging device, method of producing the same, and imaging device
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
KR20100014170A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 촬상 장치
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
JP2009272596A (ja) 固体撮像装置とその製造方法、及び電子機器
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2010003928A (ja) 固体撮像装置及びその製造方法
JP2013168617A (ja) 半導体装置およびその製造方法
JP5343124B2 (ja) 固体撮像装置およびその製造方法
JP2008182142A (ja) 固体撮像装置およびその製造方法、および撮像装置
KR20180027852A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP5976500B2 (ja) プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
JP2016134614A (ja) 半導体装置の製造方法
JP2012114143A (ja) 固体撮像装置および固体撮像装置の製造方法
KR20200091252A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20200030851A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
TW201628176A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2013012574A (ja) 固体撮像装置および固体撮像装置の製造方法
US8748955B2 (en) CMOS image sensor and method for fabricating the same
JP4815769B2 (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130426