TW201628176A - 固體攝像裝置及固體攝像裝置之製造方法 - Google Patents

固體攝像裝置及固體攝像裝置之製造方法 Download PDF

Info

Publication number
TW201628176A
TW201628176A TW104136203A TW104136203A TW201628176A TW 201628176 A TW201628176 A TW 201628176A TW 104136203 A TW104136203 A TW 104136203A TW 104136203 A TW104136203 A TW 104136203A TW 201628176 A TW201628176 A TW 201628176A
Authority
TW
Taiwan
Prior art keywords
gate
semiconductor layer
resist
photodiode
imaging device
Prior art date
Application number
TW104136203A
Other languages
English (en)
Inventor
加藤雅紀
南孝眀
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201628176A publication Critical patent/TW201628176A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

實施形態之固體攝像裝置具備半導體層、像素電晶體之閘極、周邊電路電晶體之閘極、氮化矽膜、及側壁。於半導體層設置光電二極體與浮動擴散體。像素電晶體之閘極隔著閘極氧化膜而設置於半導體層之表面。周邊電路電晶體之閘極隔著閘極氧化膜而設置於半導體層之表面。氮化矽膜隔著閘極氧化膜而設置於半導體層中之光電二極體之上表面。側壁設置於除像素電晶體之閘極之光電二極體側之側面以外之至少一個側面。

Description

固體攝像裝置及固體攝像裝置之製造方法 [相關申請案]
本案享有於2014年11月4日提出申請之日本專利申請號2014-224768之優先權之利益，並於本案中引用該日本專利申請案之全部內容。
本實施形態大體上係關於一種固體攝像裝置及固體攝像裝置之製造方法。
先前之固體攝像裝置具備：攝像像素部，由將入射光光電轉換為信號電荷之多個光電轉換元件二維排列而成；以及周邊電路部，自該攝像像素部讀取信號電荷並進行信號處理。該攝像像素部及周邊電路部存在設置於同一半導體基板上之情形。
再者，於該固體攝像裝置中，為了提高周邊電路部之動作特性，有時採用LDD(Lightly Doped Drain，輕摻雜汲極)型電晶體作為周邊電路部中之電晶體。該LDD型電晶體具備：側壁，設置於閘極之兩側面；LDD區域，設置於位於側壁下方之半導體基板之表層部；以及源極、汲極區域，與LDD區域相鄰並設置於其外側。
該側壁係藉由以下方式形成：於將側壁形成用絕緣膜形成於包含攝像像素部及周邊電路部之半導體基板之整個面之後，使用各向異 性乾式蝕刻對整個面進行回蝕。
因此，固體攝像裝置存在因整面回蝕導致攝像像素部中之半導體基板之表面受到損害而產生結晶缺陷之情形。因結晶缺陷而產生之電子，以所謂之暗電流之形式自光電轉換元件流出、或在拍攝圖像中變成白點顯現而成為畫質劣化之原因。
本發明之實施形態提供一種可減少暗電流產生之固體攝像裝置及其製造方法。
本實施形態之固體攝像裝置具備半導體層、像素電晶體之閘極、周邊電路電晶體之閘極、氮化矽膜、以及側壁。於半導體層設置光電二極體與浮動擴散體。像素電晶體之閘極隔著閘極氧化膜而設置於半導體層之表面。周邊電路電晶體之閘極隔著閘極氧化膜而設置於半導體層之表面。氮化矽膜隔著閘極氧化膜而設置於半導體層中之光電二極體之上表面。側壁設置於像素電晶體之閘極之兩側面及周邊電路電晶體之閘極之兩側面中、除像素電晶體之閘極之光電二極體側之側面以外之至少一個側面。
1‧‧‧固體攝像裝置
2‧‧‧攝像像素部
3‧‧‧側壁
4‧‧‧周邊電路部
6‧‧‧LDD型電晶體
9‧‧‧抗反射膜
10‧‧‧半導體基板
11‧‧‧垂直掃描電路
12‧‧‧負載電路
13‧‧‧COLUMN ADC電路
14‧‧‧水平掃描電路
15‧‧‧基準電壓產生電路
16‧‧‧時序控制電路
20‧‧‧半導體層
21‧‧‧P型Si層
22‧‧‧N型Si區域
23‧‧‧暗電流抑制區域
24‧‧‧閘極氧化膜
25‧‧‧熱氧化膜
26‧‧‧第1側壁形成膜
27‧‧‧第2側壁形成膜
28‧‧‧第1矽化物阻擋膜
29‧‧‧蝕刻終止膜
40a‧‧‧LDD區域
40b‧‧‧LDD區域
41‧‧‧源極區域
42‧‧‧汲極區域
50‧‧‧閘極
60‧‧‧矽化物層
61‧‧‧矽化物層
62‧‧‧矽化物層
ADR‧‧‧位址電晶體
AMP‧‧‧放大電晶體
FD‧‧‧浮動擴散體
G1‧‧‧閘極
G2‧‧‧閘極
G3‧‧‧閘極
PC‧‧‧像素
PCa‧‧‧像素
PD1‧‧‧光電二極體
PD2‧‧‧光電二極體
R1‧‧‧抗蝕劑
R2‧‧‧抗蝕劑
RST‧‧‧重設電晶體
STI‧‧‧元件分離區域
T‧‧‧電流源
TG1‧‧‧傳送閘極
TG2‧‧‧傳送閘極
TRS1‧‧‧傳送電晶體
TRS2‧‧‧傳送電晶體
Vdd‧‧‧電源電壓線
Vlin‧‧‧垂直信號線
Vsig‧‧‧輸出信號線
圖1係表示實施形態之固體攝像裝置之概略構成之方塊圖。
圖2係表示實施形態之固體攝像裝置所具備之像素之電路構成之一例之模式圖。
圖3係表示實施形態之固體攝像裝置所具備之像素之受光面側之面之一部分之模式性俯視圖。
圖4係表示圖3所示之像素沿A-A'線之模式性剖面及周邊電路部中之電晶體之模式性剖面之說明圖。
圖5A~圖5C係用以說明圖3所示之像素沿A-A'線之剖面部分及周邊電路部之剖面部分之製造步驟之圖。
圖6A~圖6C係說明圖3所示之像素沿A-A'線之剖面部分及周邊電路部之剖面部分之製造步驟之圖。
圖7A~圖7C係說明圖3所示之像素沿A-A'線之剖面部分及周邊電路部之剖面部分之製造步驟之圖。
圖8A~圖8C係說明圖3所示之像素沿A-A'線之剖面部分及周邊電路部之剖面部分之製造步驟之圖。
圖9A~圖9C係說明圖3所示之像素沿B-B'線之剖面部分之製造步驟之圖。
圖10A~圖10C係表示圖3所示之像素沿C-C'線之剖面部分之製造步驟之圖。
圖11係表示圖3所示之像素之面上之抗蝕劑之模式性俯視圖。
圖12係說明實施形態之變化例之攝像像素部之模式性剖面及周邊電路部中之電晶體之模式性剖面之說明圖。
圖13A~圖13C係說明實施形態之變化例之攝像像素部之剖面部分之製造步驟之圖。
圖14係表示實施形態之變化例之像素之受光面側之面上之抗蝕劑之模式性俯視圖。
圖15係表示實施形態之另一變化例之攝像像素部之模式性剖面及周邊電路部中之電晶體之模式性剖面之說明圖。
以下，參照圖式對實施形態之固體攝像裝置及固體攝像裝置之製造方法詳細地進行說明。又，本發明並非由以下所示之實施形態限定。
圖1係表示實施形態之固體攝像裝置1之概略構成之方塊圖。如圖1所示，固體攝像裝置1於半導體基板10上具備攝像像素部2與周邊電路部4。再者，周邊電路部4具備垂直掃描電路11、負載電路12、 COLUMN ADC(Column Analog Digital Converter，行模數轉換器)電路13、水平掃描電路14、基準電壓產生電路15、以及時序控制電路16。
對入射光進行光電轉換並將其儲存之像素PC沿水平方向(列方向)RD及垂直方法(行方向)CD以二維陣列(矩陣)狀配置於攝像像素部2。該實施形態之像素PC成為1個單位單元包含2個像素之2像素1單元構造。又，關於像素PC之電路構成及物理構造，參照圖2及圖3於下文中進行敍述。
再者，於攝像像素部2中沿水平方向RD設置有進行像素PC之讀取控制之水平控制線Hlin，沿垂直方向CD設置有傳輸自像素PC讀取之電壓信號之垂直信號線Vlin。
垂直掃描電路11以列單位依序選擇成為讀取對象之像素PC。負載電路12針對每一行自像素PC讀取電壓信號至垂直信號線Vlin。COLUMN ADC電路13針對每一行藉由CDS(Correlated Double Sampling，相關雙重取樣)對各像素PC之電壓信號進行取樣。
水平掃描電路14以行單位依序選擇成為讀取對象之像素PC。基準電壓產生電路15向COLUMN ADC電路13輸出基準電壓VREF。該基準電壓VREF係用來與經由垂直信號線Vlin輸入至COLUMN ADC電路13之電壓信號進行比較。時序控制電路16控制垂直掃描電路11讀取各像素PC之電壓信號之時序。
於該固體攝像裝置1中，藉由垂直掃描電路11沿垂直方向CD逐列選擇像素PC，並且藉由水平掃描電路14沿水平方向RD逐行選擇像素PC。而且，於負載電路12中，藉由與所選擇之像素PC之間進行源極跟隨器動作而將自像素PC讀取之電壓信號經由垂直信號線Vlin傳輸至COLUMN ADC電路13。
其次，參照圖2對像素PC之電路構成及動作簡單地進行說明。圖2係表示實施形態之固體攝像裝置1所具備之像素PC之電路構成之一 例之模式圖。如圖2所示，像素PC具備2個光電二極體(光電轉換元件)PD1、PD2、及2個傳送電晶體TRS1、TRS2。而且，像素PC具備浮動擴散體FD、放大電晶體AMP、重設電晶體RST、及位址電晶體ADR。又，作為該等之物理配置之一例，使用下述圖3進行說明。
各光電二極體PD1、PD2之陰極接地，陽極連接於傳送電晶體TRS1、TRS2之源極。2個傳送電晶體TRS1、TRS2之各汲極連接於1個浮動擴散體FD。
各傳送電晶體TRS1、TRS2在傳送信號被輸入至傳送閘極時將藉由光電二極體PD1、PD2而被光電轉換之信號電荷傳送至浮動擴散體FD。於浮動擴散體FD連接有重設電晶體RST之源極。
再者，重設電晶體RST之汲極連接於電源電壓線Vdd。該重設電晶體RST於重設信號被輸入至閘極時將浮動擴散體FD之電位重設為電源電壓之電位。
再者，於浮動擴散體FD連接有放大電晶體AMP之閘極。該放大電晶體AMP之源極連接於位址電晶體ADR之汲極，且汲極連接於電源電壓線Vdd。再者，位址電晶體ADR之源極連接於輸出信號線Vsig。垂直信號線Vlin經由輸出信號線Vsig連接於電流源T。
於像素PC中，當位址信號被輸入至位址電晶體ADR之閘極時，根據傳送至浮動擴散體FD之信號電荷之電荷量而被放大之信號經由位址電晶體ADR自放大電晶體AMP輸出至負載電路12。
其次，參照圖3對像素PC之物理構造進行說明。圖3係表示固體攝像裝置1所具備之像素PC之受光面側之面之一部分之模式性俯視圖。如圖3所示，像素PC具備被元件分離區域STI電性分離之2個光電二極體PD1、PD2。再者，像素PC在2個光電二極體PD1、PD2之間具備1個浮動擴散體FD。即，該像素PC之構造為2個光電二極體PD1、PD2共有1個浮動擴散體FD之2像素1單元構造。
於各光電二極體PD1、PD2與浮動擴散體FD之間之半導體層20上分別配置有傳送電晶體TRS1、TRS2之傳送閘極TG1、TG2。再者，於半導體層20中之浮動擴散體FD之旁邊隔著元件分離區域STI配置有接地電壓線Vss。
再者，於該半導體層20上，於隔著光電二極體PD2而與浮動擴散體FD為相反側之區域配置有重設電晶體RST之閘極G1、放大電晶體AMP之閘極G2、及位址電晶體ADR之閘極G3。
再者，於半導體層20中之重設電晶體RST與放大電晶體AMP之間配置有電源電壓線Vdd。而且，於半導體層20中之位址電晶體ADR之旁邊配置有輸出信號線Vsig，於重設電晶體RST之旁邊配置有浮動擴散體FD1。浮動擴散體FD1經由金屬配線與浮動擴散體FD電性連接。
於實施形態之固體攝像裝置1中，於周邊電路部4中之電晶體之閘極之兩側面，形成用以在閘極下周邊之半導體層20之表層部形成源極、汲極區域之側壁。
該側壁係藉由將側壁形成用絕緣膜形成於包含攝像像素部2及周邊電路部4之半導體基板10之整個面之後、使用各向異性乾式蝕刻對整個面進行回蝕而形成。
此處，於一般之固體攝像裝置中，隨著在周邊電路部中之電晶體之閘極之兩側面形成側壁，於攝像像素部中之電晶體之閘極之兩側面亦會形成側壁。
即，於攝像像素部中，形成於半導體層上之側壁用絕緣膜亦會因回蝕而被去除。而且，若光電二極體所在之半導體層上之絕緣膜被去除，則存在如下情形：半導體層之表層部會受損而產生結晶缺陷，因該結晶缺陷所致產生之電子累積於光電二極體，而作為所謂之暗電流自光電二極體流出。
關於該情形之原因之一在於，在攝像像素部中，光電二極體所 在之半導體層上之絕緣膜會隨著藉由回蝕而於電晶體之閘極之光電二極體側之側面形成側壁而被去除。
因此，於實施形態之固體攝像裝置1中，係藉由於像素PC中遮住半導體層20中之光電二極體PD1、PD2上，而於周邊電路部4中之電晶體之閘極之兩側面製作側壁，以減少暗電流之產生。其次，參照圖4對能夠減少暗電流產生之實施形態之像素PC具體地進行說明。
圖4係表示圖3所示之像素PC之沿A-A'線之模式性剖面、及周邊電路部4中之電晶體之模式性剖面之說明圖。於圖4中，為了清楚地圖示設置於同一半導體基板10上之攝像像素部2及周邊電路部4，相對於圖4中央所顯示之虛線將右側圖示為攝像像素部2，相對於該虛線將左側圖示為周邊電路部4。
如圖4所示，包含浮動擴散體FD、傳送電晶體TRS2、及光電二極體PD2之像素PC之剖面成為相對於圖4中央所顯示之虛線而顯示於右側之構造。具體而言，像素PC於半導體層20內具備光電二極體PD2、浮動擴散體FD、及暗電流抑制區域23。
光電二極體PD2係藉由與Si層21及Si區域22之PN接合而形成，上述Si層21離子注入有P型低濃度雜質，上述Si區域22係藉由於P型Si層21中之特定深度位置離子注入N型高濃度雜質而形成。浮動擴散體FD係藉由於P型Si層21之表層部離子注入N型高濃度雜質而形成。暗電流抑制區域23係藉由於P型Si層21中之光電二極體PD2上之表層部離子注入P型高濃度雜質而形成。
再者，像素PC於半導體層20中之光電二極體PD2與浮動擴散體FD之間之上表面隔著閘極氧化膜24具備例如含有多晶矽之傳送閘極TG2。於傳送閘極TG2之上表面及側周面形成有熱氧化膜25。
於傳送閘極TG2之浮動擴散體FD側之側面設置有隨著自傳送閘極TG2之頂面朝向底面而橫寬增大之含有2層之側壁3。側壁3具備設 置於傳送閘極TG2之側面之例如含有SiN(氮化矽)之第1側壁形成膜26、及設置於該第1側壁形成膜26之外側之例如含有SiO2(氧化矽)之第2側壁形成膜27。該側壁3與藉由回蝕形成於周邊電路部4中之電晶體之閘極之兩側面之側壁同時形成。
再者，像素PC具備用以防止攝像像素部2中之電晶體TRS1、TRS2、ADR、AMP、RST之矽化物化之第1矽化物阻擋膜28。而且，像素PC具備用以在蝕刻形成到達傳送閘極TG2之上表面之接觸孔時停止其蝕刻之蝕刻終止膜29。
第1側壁形成膜26作為側壁3形成於傳送閘極TG2之浮動擴散體FD側之側面。再者，第1側壁形成膜26亦形成於半導體層20中之光電二極體PD2之上表面、傳送閘極TG2之光電二極體PD2側之側面、及傳送閘極TG2之上表面之一部分。
第1矽化物阻擋膜28係以覆蓋第1側壁形成膜26之表面、傳送閘極TG2之上表面、設置於傳送閘極TG2之側面之側壁3之表面、及半導體層20中之浮動擴散體FD之上表面之方式形成。
蝕刻終止膜29係以覆蓋第1矽化物阻擋膜28之表面之方式形成。該等第1側壁形成膜26、第1矽化物阻擋膜28、及蝕刻終止膜29例如含有SiN(氮化矽)，且任一者均具有防止入射之光反射之相同之性質。
像素PC藉由形成於半導體層20上之與光電二極體PD2對應之區域之第1側壁形成膜26、第1矽化物阻擋膜28、及蝕刻終止膜29而具備3層膜構造之抗反射膜9。
抗反射膜9係用以防止入射至光電二極體PD2之光反射之膜，且像素PC之抗反射膜9形成有含有SiN之相同性質之3層積層膜。
其次，對相對於圖4中央所顯示之虛線而圖示於左側之周邊電路部4進行說明。又，對周邊電路部4所示之構成要素中與攝像像素部2所示之構成要素相同之構成要素標註與攝像像素部2所示之符號相同 之符號。
如圖4所示，周邊電路部4於半導體層20之上表面隔著閘極氧化膜24具備例如包含多晶矽之閘極50。於閘極50之上表面形成有矽化物層60。再者，於閘極50之側周面形成有熱氧化膜25。
於閘極50之兩側面設置有隨著自閘極50之頂面朝向底面而橫寬增大之含有2層之側壁3。側壁3具備設置於閘極50之側面之例如含有SiN(氮化矽)之第1側壁形成膜26、及設置於該側壁形成膜26之外側之例如含有SiO2(氧化矽)之第2側壁形成膜27。
再者，周邊電路部4於半導體層20內具備LDD(Lightly Doped Drain)區域40a、40b、源極區域41、及汲極區域42。LDD區域40a、40b係用以緩和電場以抑制或防止產生熱載流子之區域，且係藉由於P型Si層21中之側壁3之正下方之表層部離子注入N型高濃度雜質而形成。
源極區域41係藉由於P型Si層21中之與LDD區域40a相鄰之表層部離子注入N型高濃度雜質而形成。汲極區域42係藉由於P型Si層21中之與LDD區域40b相鄰之表層部離子注入N型高濃度雜質而形成。再者，於半導體層20中之源極區域41及汲極區域42上形成有用以降低源極、汲極區域41、42之電阻之矽化物層61、62。以上之構成係周邊電路部4中之電晶體為N型電晶體之情形。於P型電晶體之情形時，係藉由於Si層21中注入N型低濃度雜質、在LDD區域40a、40b及源極、汲極區域41、42中注入P型高濃度雜質而形成。
再者，周邊電路部4具備用以在蝕刻形成到達閘極50之上表面之接觸孔時停止其蝕刻之蝕刻終止膜29。蝕刻終止膜29係以覆蓋半導體層20中之源極區域41之上表面、設置於閘極50之兩側面之側壁3之表面、閘極50之上表面、及半導體層20中之汲極區域42之上表面之方式形成。
如上所述，於周邊電路部4中，藉由閘極氧化膜24、閘極50、P型Si層21、側壁3正下方之LDD區域40a、40b、與LDD區域40a、40b相鄰之源極、汲極區域41、42構成LDD型電晶體6。
該實施形態之固體攝像裝置1於LDD型電晶體6之閘極50之兩側面形成有側壁3，但未於傳送閘極TG1、TG2之光電二極體PD1、PD2側之側面形成側壁3。原因在於，於將第1、第2側壁形成膜26、27形成於攝像像素部2及周邊電路部4中之半導體層20之上表面後，將覆蓋半導體層20中之光電二極體PD1、PD2之上表面之抗蝕劑作為遮罩進行了回蝕。
具體而言，於進行回蝕時，使用覆蓋半導體層20中之光電二極體PD1、PD2之上表面、傳送閘極TG1、TG2之光電二極體PD1、PD2側之側面、及傳送閘極TG1、TG2之上表面之一部分之抗蝕劑作為遮罩。
藉此，藉由回蝕而於傳送閘極TG1、TG2之浮動擴散體FD側之側面形成側壁3，但並未在光電二極體PD1、PD2側之側面形成側壁3。即，並未在該側面形成側壁3表示半導體層20中之光電二極體PD1、PD2之上表面並未因回蝕而受到損害。
再者，形成於第1側壁形成膜26之上表面之第2側壁形成膜27藉由濕式蝕刻而被去除。因此，半導體層20中之光電二極體PD1、PD2之上表面係藉由第1側壁形成膜26而阻止半導體層20表面受到蝕刻。因此，由於像素PC之半導體層20中之光電二極體PD1、PD2之上表面並未受到損害，因此可減少暗電流之產生。
再者，像素PC係藉由濕式蝕刻去除第2側壁形成膜27，因此與藉由乾式蝕刻去除第2側壁形成膜27之情形相比，可抑制第1側壁形成膜26之膜厚不均。再者，第1側壁形成膜26係構成抗反射膜9之其中一層膜。因此，像素PC藉由利用濕式蝕刻去除第2側壁形成膜27，與乾式 蝕刻相比，可抑制第1側壁形成膜26之膜表面之粗糙程度，從而可提高抗反射功能。
其次，參照圖5A~圖11對包含該攝像像素部2之形成方法之固體攝像裝置1之製造方法之一例進行說明。圖5A~圖8C係說明圖3所示之像素PC沿A-A'線之剖面部分及周邊電路部4之剖面部分之製造步驟之圖。又，於圖5A~圖8C中，為了清楚地圖示形成於同一半導體基板10上之攝像像素部2及周邊電路部4，相對於圖5A~圖8C之中央所顯示之虛線將右側圖示為攝像像素部2，相對於該虛線將左側圖示為周邊電路部4。
再者，圖9A~圖9C係說明圖3所示之像素PC沿B-B'線之剖面部分之製造步驟之圖，圖10A~圖10C係說明圖3所示之像素PC沿C-C'線之剖面部分之製造步驟之圖。再者，圖11係表示圖3所示之像素PC之面上之抗蝕劑之模式性俯視圖。又，固體攝像裝置1中之除攝像像素部2及周邊電路部4以外之部分之製造方法與一般之CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)圖像感測器相同。因此，以下選擇性地表示固體攝像裝置1中表示攝像像素部2及周邊電路部4之部分之製造步驟。
首先，參照圖5A~圖8C對圖3所示之像素PC之沿A-A'線之剖面及周邊電路部4之剖面之製造步驟進行說明。如圖5A所示，藉由使摻雜有例如硼等P型低濃度雜質之Si層於Si晶圓等半導體基板10(參照圖1)上磊晶成長，而形成特定厚度之P型Si層21。或者，P型Si層21亦可對使摻雜有例如磷等N型低濃度雜質之Si層磊晶成長而成者，離子注入硼等P型雜質而製作。藉此形成半導體層20。
其次，於半導體層20之上表面形成例如膜厚為2~10nm之含有SiO2之閘極氧化膜24。此處，將攝像像素部2中之閘極氧化膜24之膜厚設為例如10nm，將周邊電路部4中之閘極氧化膜24之膜厚設為例如 2nm。
且，於半導體層20之上表面隔著閘極氧化膜24形成閘極形成用多晶矽膜，並將覆蓋上述傳送閘極TG2及閘極50之形成位置之抗蝕劑作為遮罩進行蝕刻。藉此，於攝像像素部2中之半導體層20之上表面形成傳送閘極TG2，於周邊電路部4中之半導體層20之上表面形成閘極50。再者，藉由熱氧化而於傳送閘極TG2及閘極50之表面形成熱氧化膜25。
且，於攝像像素部2中，經由閘極氧化膜24向半導體層20中之特定深度位置離子注入例如磷或砷等N型雜質，而於P型Si層21形成N型Si區域22。N型Si區域22係藉由將傳送閘極TG2作為遮罩之自對準而形成，但亦可藉由於形成傳送閘極TG2之前，將覆蓋除上述光電二極體PD2之形成位置以外之部分之抗蝕劑作為遮罩，並隔著遮罩對半導體層20進行離子注入而形成。藉此，藉由P型Si層21與N型Si區域22之PN接合，而於半導體層20形成光電二極體PD2即光電轉換元件。
其次，於攝像像素部2中，經由閘極氧化膜24向半導體層20中之光電二極體PD2上之表層部離子注入例如濃度為1×1012/cm2~1×1015/cm2之硼等P型高濃度雜質，而形成暗電流抑制區域23。上述暗電流抑制區域23可藉由利用將傳送閘極TG2作為遮罩之自對準垂直或者傾斜地進行離子注入而形成，亦可藉由於形成傳送閘極TG2之前或者形成傳送閘極TG2之後隔著抗蝕劑遮罩進行離子注入而形成。其後，為了恢復因離子注入所導致之半導體層20之結晶缺陷，例如進行溫度為900℃~1100℃之退火處理。
其次，於周邊電路部4中，經由閘極氧化膜24向半導體層20之表層部離子注入例如磷或砷等N型高濃度雜質，而於P型Si層21形成LDD區域40a、40b。LDD區域40a、40b係藉由將閘極50作為遮罩之自對準而形成。
其次，如圖5B所示，例如使用CVD(Chemical Vapor Deposition，化學氣相沈積)在攝像像素部2及周邊電路部4中之半導體層20之上表面形成膜厚為5~50nm之含有SiN之第1側壁形成膜26。之後，例如使用TEOS(四乙氧基矽烷)在第1側壁形成膜26之上表面形成膜厚為10~100nm且含有SiO2之第2側壁形成膜27。
其次，如圖5C所示，於第2側壁形成膜27之上表面形成覆蓋半導體層20中之光電二極體PD2之上表面及傳送閘極TG2之光電二極體PD2側之上表面之一部分之抗蝕劑R1。
此處，一面參照圖11一面對像素PC之面上之抗蝕劑R1之形成位置更具體地進行說明。如圖11所示，抗蝕劑R1係以覆蓋光電二極體PD1、PD2之上表面、傳送閘極TG1、TG2之光電二極體PD1、PD2側之上表面之一部分、閘極G1~G3之光電二極體PD2側之上表面之一部分之方式形成。再者，抗蝕劑R1亦可於像素PC中形成於隔著閘極G1~G3而與光電二極體PD2對向之區域。
抗蝕劑R1之傳送閘極TG1、TG2側之端部超出傳送閘極TG1、TG2。具體而言，抗蝕劑R1之傳送閘極TG1、TG2側之端部自傳送閘極TG1、TG2之上表面之光電二極體PD1、PD2側之端部向上超出例如50nm。
藉此，由於在進行回蝕時光電二極體PD1、PD2上之第1、第2側壁形成膜26、27不會被蝕刻，因此不會在傳送閘極TG1、TG2之光電二極體PD1、PD2側之側面形成側壁3。
回到圖5C之說明中，將該抗蝕劑R1作為遮罩並藉由乾式蝕刻對第1側壁形成膜26及第2側壁形成膜27進行回蝕。如此，如圖6A所示，於LDD型電晶體6之閘極50之兩側面、及傳送閘極TG2之浮動擴散體FD側之側面形成側壁3。此處，藉由回蝕並隔著第1側壁形成膜26殘留於閘極50及傳送閘極TG2之側面之第2側壁形成膜27成為側壁3 之間隔片。又，雖未圖示，但側壁3亦可形成於傳送閘極TG1之浮動擴散體FD側之側面、及閘極G1~G3中之與各閘極G1~G3對向之一側之側面。
之後，於攝像像素部2中，經由閘極氧化膜24向半導體層20中之浮動擴散體FD之形成位置離子注入例如磷等N型高濃度雜質而於P型Si層21形成浮動擴散體FD。
再者，於周邊電路部4中，經由閘極氧化膜24向半導體層20中之源極區域41及汲極區域42之形成位置離子注入例如磷或砷等N型高濃度雜質而於P型Si層21形成源極區域41及汲極區域42。源極區域41及汲極區域42係藉由將閘極50及側壁3作為遮罩之自對準而形成。之後，為了使經離子注入之區域活化，例如進行溫度為900℃~1100℃之退火處理。
其次，如圖6B所示，於周邊電路部4及攝像像素部2中之半導體層20之上表面形成抗蝕劑R2。周邊電路部4中之抗蝕劑R2係以覆蓋設置於半導體層20上之LDD型電晶體6之方式形成。另一方面，攝像像素部2中之抗蝕劑R2係以覆蓋半導體層20中之浮動擴散體FD之上表面及傳送閘極TG2之浮動擴散體FD側之上表面之一部分之方式形成。
此處，再次參照圖11對像素PC之面上之抗蝕劑R2之形成位置更具體地進行說明。如圖11所示，抗蝕劑R2係以覆蓋浮動擴散體FD之上表面、傳送閘極TG1、TG2之浮動擴散體FD側之上表面之一部分、及閘極G1~G3之上表面之方式形成。
回到圖6B之說明中，抗蝕劑R2之傳送閘極TG2側之端部並未與第2側壁形成膜27之傳送閘極TG2側之端部相接，而是自該端部隔開特定之距離d。又，雖未圖示，但抗蝕劑R2之傳送閘極TG1側之端部同樣亦係自第2側壁形成膜27之傳送閘極TG1側之端部隔開特定之距離d。此處距離d係取決於曝光機之精度之距離，例如較佳設為50~ 100nm。
藉此，像素PC可於去除第2側壁形成膜27時確實地去除超出傳送閘極TG1、TG2之第2側壁形成膜27。因此，像素PC可防止產生因殘留於傳送閘極TG1、TG2之上表面之第2側壁形成膜27之剝落所引起之垃圾。
如圖6C所示，將該抗蝕劑R2作為遮罩並藉由使用了DHF(稀氫氟酸)或BHF(緩衝氫氟酸)之濕式蝕刻將未被遮罩覆蓋之第2側壁形成膜27去除。由於像素PC係藉由濕式蝕刻去除第2側壁形成膜27，因此與藉由乾式蝕刻去除第2側壁形成膜27之情形相比，可抑制第1側壁形成膜26之膜厚不均。再者，第1側壁形成膜26係構成抗反射膜9之其中一層膜。因此，像素PC藉由利用濕式蝕刻去除第2側壁形成膜27，與乾式蝕刻相比，可抑制第1側壁形成膜26之膜表面之粗糙程度，從而可提高抗反射功能。
其次，如圖7A所示，例如藉由CVD法在攝像像素部2及周邊電路部4中之半導體層20之上表面形成膜厚為5~30nm之含有SiN之第1矽化物阻擋膜28。之後，例如藉由等離子體TEOS法在第1矽化物阻擋膜28之上表面形成膜厚為20~50nm之含有SiO2之第2矽化物阻擋膜30。
其次，僅於攝像像素部2中之第2矽化物阻擋膜30之上表面形成抗蝕劑R3。之後，如圖7B所示，將該抗蝕劑R3作為遮罩，並藉由濕式蝕刻去除形成於周邊電路部4中之半導體層20之上表面之閘極氧化膜24、第1矽化物阻擋膜28、及第2矽化物阻擋膜30。再者，藉由該濕式蝕刻將形成於包含側壁3之閘極50之表面之第1矽化物阻擋膜28及第2矽化物阻擋膜30亦去除。此時，形成於閘極50之上表面之熱氧化膜25亦一併被去除。藉此，周邊電路部4中之半導體層20之表面及閘極50之上表面露出。
其次，如圖7C所示，於藉由濕式蝕刻去除攝像像素部2中之第2 矽化物阻擋膜30後，藉由濺鍍在第1矽化物阻擋膜28之上表面及周邊電路部4中之半導體層20之上表面形成金屬膜31。作為金屬膜31，例如可列舉Ni(鎳)膜、Ti(鈦)膜、Co(鈷)膜、W(鎢)膜、及Pt(鉑)膜等。
其次，如圖8A所示，藉由進行退火處理而於周邊電路部4中，使金屬膜31與露出之半導體層20之表面之矽及閘極50之上表面之矽反應而形成矽化物層60、61、62。作為矽化物層60、61、62，例如可列舉NiSi(矽化鎳)、TiSi2(矽化鈦)、CoSi2(矽化鈷)、WSi2(矽化鎢)、及PtSi(矽化鉑)等。
其次，於周邊電路部4中進行矽化物化之後，藉由濕式蝕刻去除攝像像素部2及周邊電路部4中未反應之金屬膜31。
其次，如圖8B所示，例如使用CVD在攝像像素部2及周邊電路部4中之半導體層20之上表面形成膜厚為20~50nm之含有SiN之接觸孔形成用蝕刻終止膜29。
之後，如圖8C所示，例如使用CVD在蝕刻終止膜29之上表面形成含有SiO2之層間絕緣膜32。其次，例如使用CMP(Chemical Mechanical Polishing，化學機械研磨)使層間絕緣膜32之表面平坦化。
其次，於攝像像素部2中之層間絕緣膜32之上表面形成用以形成接觸孔之未圖示之特定形狀之抗蝕劑。將該抗蝕劑作為遮罩，對攝像像素部2中之傳送閘極TG2上之第1矽化物阻擋膜28、蝕刻終止膜29、及層間絕緣膜32進行蝕刻而形成接觸孔7。再者，以相同之方式對周邊電路部4中之閘極50上之蝕刻終止膜29及層間絕緣膜32進行蝕刻而形成接觸孔7。
其次，於接觸孔7之內部表面形成絕緣膜81並將導電膜80嵌入至該接觸孔7之內部而形成接觸插塞8。之後，於層間絕緣膜32之上表面形成未圖示之多層配線層。
如此，於攝像像素部2中，於半導體層20上之與光電二極體PD1、PD2對應之區域由第1側壁形成膜26、第1矽化物阻擋膜28、及蝕刻終止膜29形成3層構造之抗反射膜9。
抗反射膜9之膜厚取決於第1側壁形成膜26、第1矽化物阻擋膜28、及蝕刻終止膜29這3層膜厚之合計。於該實施形態中，由於第1側壁形成膜26之膜厚並未因蝕刻而不均，因此可容易地調整抗反射膜9之膜厚。
其次，參照圖9A~圖9C及圖10A~圖10C對圖3所示之像素PC沿B-B'線及C-C'線之剖面部分之製造步驟進行說明。此處，自於攝像像素部2中之半導體層20之上表面形成有第2側壁形成膜27之狀態開始說明。又，對該剖面所示之構成要素中與圖3所示之像素PC沿A-A'線之剖面所示之構成要素相同之構成要素標註相同之符號。
如圖9A及圖10A所示，於第2側壁形成膜27之上表面形成特定形狀之抗蝕劑R1。具體而言，圖9A所示之抗蝕劑R1係以覆蓋半導體層20中之光電二極體PD2之上表面及放大電晶體AMP之閘極G2之光電二極體PD2側之上表面之一部分之方式形成。再者，圖10A所示之抗蝕劑圖案R1係以覆蓋半導體層20中之光電二極體PD2之上表面及半導體層20中之與光電二極體PD2相鄰之元件分離區域STI之上表面之方式形成。
如圖9A所示(亦參照圖11)，抗蝕劑R1之閘極G1~G3側之端部超出閘極G1~G3。具體而言，抗蝕劑R1之閘極G1~G3側之端部自閘極G1~G3之上表面之光電二極體PD2側之端部超出例如50nm。
其次，將該抗蝕劑R1作為遮罩，並藉由乾式蝕刻對未被遮罩覆蓋之第1側壁形成膜26及第2側壁形成膜27進行回蝕。
之後，於像素PC沿B-B'線之剖面中，如圖9B所示，形成覆蓋閘極G2之上表面及覆蓋閘極G2之第2側壁形成膜27之上表面之抗蝕劑 R2。具體而言，如圖9B所示(亦參照圖11)，抗蝕劑R2之光電二極體PD2側之端部位於設置於半導體層20內之與光電二極體PD2相鄰之元件分離區域STI上。再者，抗蝕劑R2之與光電二極體PD2側之端部為相反側之端部亦位於設置於半導體層20內之元件分離區域STI上。
另一方面，於像素PC沿C-C'線之剖面中，如圖10B所示，以覆蓋位於與光電二極體PD2相鄰之元件分離區域STI上之第2側壁形成膜27之上表面之方式形成抗蝕劑R2。具體而言，如圖10B所示(亦參照圖11)，抗蝕劑R2之光電二極體PD2側之端部位於設置於半導體層20內之與光電二極體PD2相鄰之元件分離區域STI上。再者，抗蝕劑R2之與光電二極體PD2側之端部為相反側之端部亦位於設置於半導體層20內之元件分離區域STI上。
如上所述，抗蝕劑R2之光電二極體PD2側之端部設置於不超過光電二極體PD2與元件分離層STI之交界之位置。藉此，第2側壁形成膜27不會殘留於半導體層20中之光電二極體PD2與元件分離區域STI之交界上。
其次，將該抗蝕劑R2作為遮罩，並藉由濕式蝕刻去除未被遮罩覆蓋之第2側壁形成膜27。如圖9C及圖10C所示，未被抗蝕劑R2覆蓋之位於光電二極體PD2上之第2側壁形成膜27被去除，被抗蝕劑R2覆蓋之位於元件分離區域STI上之第2側壁形成膜27殘留。再者，位於元件分離區域STI上之第2側壁形成膜27之端部因潤濕液之滲透而其端部之一部分被去除。
如此，像素PC之位於元件分離區域STI之第2側壁形成膜27之端部發揮吸收潤濕液之效果。藉此，像素PC可減輕濕式蝕刻對第1側壁形成膜26表面造成之負荷。再者，像素PC之半導體層20中之元件分離區域STI之上表面始終被第1側壁形成膜26覆蓋。因此，像素PC之半導體層20中之元件分離區域STI之上表面係藉由第1側壁形成膜26而 阻止半導體層20表面受到蝕刻。因此，於像素PC藉由濕式蝕刻去除第2側壁形成膜27時，元件分離區域STI不會被削去。
如上所述，實施形態之固體攝像裝置1在LDD型電晶體6之閘極50之兩側面形成有側壁3，但未在傳送閘極TG1、TG2之光電二極體PD1、PD2側之側面形成側壁3。原因在於，於將第1、第2側壁形成膜26、27形成於攝像像素部2及周邊電路部4中之半導體層20之上表面後，將覆蓋半導體層20中之光電二極體PD1、PD2之上表面之抗蝕劑作為遮罩進行了回蝕。
具體而言，於進行回蝕時，使用覆蓋半導體層20中之光電二極體PD1、PD2之上表面、傳送閘極TG1、TG2之光電二極體PD1、PD2側之側面、及傳送閘極TG1、TG2之上表面之一部分之抗蝕劑R1作為遮罩。
藉此，藉由回蝕而於傳送閘極TG1、TG2之浮動擴散體FD側之側面形成側壁3，但並未在光電二極體PD1、PD2側之側面形成側壁3。即，並未在該側面形成側壁3表示半導體層20中之光電二極體PD1、PD2之上表面並未因回蝕而受到損害。
再者，形成於第1側壁形成膜26之上表面之第2側壁形成膜27藉由濕式蝕刻而被去除。因此，半導體層20中之光電二極體PD1、PD2之上表面係藉由第1側壁形成膜26而阻止半導體層20表面受到蝕刻。因此，由於像素PC之半導體層20中之光電二極體PD1、PD2之上表面並未受到損害，因此可減少暗電流之產生。
再者，像素PC係藉由濕式蝕刻去除第2側壁形成膜27，因此與藉由乾式蝕刻去除第2側壁形成膜27之情形相比，可抑制第1側壁形成膜26之膜厚不均。再者，第1側壁形成膜26係構成抗反射膜9之其中一層膜。因此，像素PC藉由利用濕式蝕刻去除第2側壁形成膜27，與乾式蝕刻相比，可抑制第1側壁形成膜26之膜表面之粗糙程度，從而可提 高抗反射功能。
又，實施形態之攝像像素部之構成並不限定於圖4所示之構成。其次參照圖12對實施形態之變化例之攝像像素部進行說明。圖12係表示實施形態之變化例之攝像像素部2a之說明圖。又，於圖12中，相對於圖12之中央所顯示之虛線將右側圖示為攝像像素部2a，相對於該虛線將左側圖示為周邊電路部4。再者，於以下之說明中，藉由對圖12所示之攝像像素部2a及周邊電路部4之構成要素中與圖4所示之構成要素相同之構成要素標註與圖4所示之符號相同之符號而省略其說明。
如圖12所示，攝像像素部2a在傳送閘極TG2之光電二極體PD2側之側面具備第2側壁形成膜27。具體而言，第2側壁形成膜27之其中一端部覆蓋傳送閘極TG2之光電二極體PD2側之上表面之一部分，另一端部位於半導體層20中之光電二極體PD2上。
該第2側壁形成膜27係用以在藉由濕式蝕刻去除半導體層20中之光電二極體PD2上之第2側壁形成膜27時吸收潤濕液而殘留之部位。藉此，攝像像素部2a可藉由第2側壁形成膜27之殘存部位減輕潤濕液對第1側壁形成膜26表面造成之負荷。又，雖未圖示，但第2側壁形成膜27同樣亦形成於傳送閘極TG1之光電二極體PD1側之側面。
參照圖13A~圖13C及圖14對攝像像素部2a之製造步驟進行說明。圖13A~圖13C係說明實施形態之變化例之攝像像素部2a之剖面部分之製造步驟之圖。圖14係表示實施形態之變化例之像素PCa之受光面側之面上之抗蝕劑之模式性俯視圖。此處，自將抗蝕劑R1作為遮罩，並藉由乾式蝕刻在傳送閘極TG2之浮動擴散體FD側之側面形成有側壁3之狀態開始說明。
如圖13A所示，將以覆蓋半導體層20中之光電二極體PD2之上表面及傳送閘極TG2之光電二極體PD2側之上表面之一部分之方式而形成之抗蝕劑R1去除。
其次，如圖13B所示，形成覆蓋傳送閘極TG2之上表面及覆蓋傳送閘極TG2之第2側壁形成膜27之上表面之抗蝕劑R2a。具體而言，如圖13B及圖14所示，抗蝕劑R2a之光電二極體PD1、PD2側之端部位於半導體層20中之光電二極體PD1、PD2上。
其次，將該抗蝕劑R2a作為遮罩，並藉由濕式蝕刻去除未被遮罩覆蓋之第2側壁形成膜27。如圖13C所示，未被抗蝕劑R2a覆蓋之位於光電二極體PD1、PD2上之第2側壁形成膜27被去除，且被抗蝕劑R2a覆蓋之位於光電二極體PD1、PD2上之第2側壁形成膜27殘留。再者，位於光電二極體PD1、PD2上之第2側壁形成膜27之端部因潤濕液之滲透而其端部之一部分被去除。
如此，位於光電二極體PD1、PD2上之第2側壁形成膜27之端部發揮吸收潤濕液之效果。藉此，攝像像素部2a可藉由第2側壁形成膜27之殘存部位而減輕潤濕液對第1側壁形成膜26表面造成之負荷。
再者，於該實施形態中，由於攝像像素部2a之半導體層20中之光電二極體PD1、PD2之上表面亦並未因回蝕而受到損害，因此亦可減少暗電流之產生。
其次，參照圖15對實施形態之另一變化例之攝像像素部進行說明。圖15係表示實施形態之另一變化例之攝像像素部2b之說明圖。又，於圖15中，相對於圖15之中央所顯示之虛線將右側圖示為攝像像素部2b，相對於該虛線將左側圖示為周邊電路部4。再者，於以下之說明中，藉由對圖15所示之攝像像素部2b及周邊電路部4之構成要素中與圖4所示之構成要素相同之構成要素標註與圖4所示之符號相同之符號而省略其說明。
如圖15所示，攝像像素部2b之傳送閘極TG2之上表面及兩側面被第1側壁形成膜26、第1矽化物阻擋膜28及蝕刻終止膜29這3層積層膜覆蓋。具體而言，攝像像素部2b未在傳送電晶體TRS2之傳送閘極TG2 之兩側面設置藉由回蝕而製作之側壁。又，雖未圖示，但攝像像素部2b在傳送電晶體TRS1之傳送閘極TG1之兩側面同樣亦未設置側壁。
攝像像素部2b與上述攝像像素部2不同，未在傳送閘極TG2之浮動擴散體FD側設置側壁。原因在於，於形成第1、第2側壁形成膜26、27之後，將覆蓋除閘極G1~G3之區域以外之攝像像素部2之整個面之抗蝕劑作為遮罩進行了回蝕。
藉此，並未藉由回蝕而於傳送閘極TG1、TG2之浮動擴散體FD側之側面形成側壁。即，並未在該側面形成側壁表示半導體層20中之浮動擴散體FD1、FD2之上表面並未因回蝕而受到損害。
原因在於，藉由形成於半導體層20中之浮動擴散體FD之上表面之第1側壁形成膜26阻止半導體層20表面受到蝕刻。因此，由於像素PCb之浮動擴散體FD之上表面並未受到損害，因此可減少暗電流之產生。
又，半導體層20內之浮動擴散體FD係藉由於周邊電路部4中之LDD型電晶體6之閘極50之兩側面形成側壁3後，隔著第1、第2側壁形成膜26、27或者在去除第2側壁形成膜27後隔著第1側壁形成膜26進行離子注入而形成。再者，該浮動擴散體FD亦可於在周邊電路部4中之LDD型電晶體6之閘極50之兩側面形成側壁3之前形成。
再者，第2側壁形成膜27係藉由濕式蝕刻而被去除，那時，於攝像像素部2b中使用僅覆蓋閘極G1~G3之區域之抗蝕劑作為遮罩。
再者，於該實施形態中，由於攝像像素部2b之半導體層20中之光電二極體PD1、PD2之上表面亦並未因回蝕而受到損害，因此亦可減少暗電流之產生。
又，於上述實施形態中，將Si層21設為P型，但亦可將攝像像素部2、2a、2b之Si層21設為N型，並藉由向該層21中注入P型雜質來將像素分離而製作N型Si區域22。再者，於將Si層21設為N型之情形時， 亦可設為在周邊電路部4中，由P型雜質形成源極、汲極區域41、42及LDD區域40a、40b。再者，於周邊電路部4中，不論Si層21係P型或N型，均形成P型電晶體及N型電晶體之雙方。
再者，於上述實施形態中，使用STI(Shallow Trench Isolation，淺溝槽隔離)作為元件分離區域，但亦可使用LOCOS(Local Oxidation Of Silicon，矽局部氧化)或離子注入而形成元件分離區域。
再者，於上述實施形態中，以2像素1單元構造之像素PC、PCa、PCb為例進行了說明，但即便係1像素1單元構造或4像素1單元構造等其他構造之像素亦同樣。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並未意圖限定發明之範圍。該等新穎之實施形態能以其他各種方式實施，且於不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及均等範圍。
2‧‧‧攝像像素部
3‧‧‧側壁
4‧‧‧周邊電路部
6‧‧‧LDD型電晶體
9‧‧‧抗反射膜
20‧‧‧半導體層
21‧‧‧P型Si層
22‧‧‧N型Si區域
23‧‧‧暗電流抑制區域
24‧‧‧閘極氧化膜
25‧‧‧熱氧化膜
26‧‧‧第1側壁形成膜
27‧‧‧第2側壁形成膜
28‧‧‧第1矽化物阻擋膜
29‧‧‧蝕刻終止膜
40a‧‧‧LDD區域
40b‧‧‧LDD區域
41‧‧‧源極區域
42‧‧‧汲極區域
50‧‧‧閘極
60‧‧‧矽化物層
61‧‧‧矽化物層
62‧‧‧矽化物層
FD‧‧‧浮動擴散體
PC‧‧‧像素
PD2‧‧‧光電二極體
TG2‧‧‧傳送閘極
TRS2‧‧‧傳送電晶體

Claims (15)

  1. 一種固體攝像裝置，其具備：半導體層，其設置有光電二極體與浮動擴散體；像素電晶體之閘極，其隔著閘極氧化膜而設置於上述半導體層之表面；周邊電路電晶體之閘極，其隔著上述閘極氧化膜而設置於上述半導體層之表面；氮化矽膜，其隔著上述閘極氧化膜而設置於上述半導體層中之上述光電二極體之上表面；以及側壁，其設置於上述像素電晶體之閘極之兩側面及上述周邊電路電晶體之閘極之兩側面中、除上述像素電晶體之閘極之上述光電二極體側之側面以外的至少一個側面。
  2. 如請求項1之固體攝像裝置，其中上述側壁具有：氮化矽膜，其設置於上述像素電晶體及上述周邊電路電晶體之閘極之側面；以及間隔片，其包含設置於上述氮化矽膜之外側之氧化矽膜。
  3. 如請求項1之固體攝像裝置，其中設置於上述光電二極體之上表面之氮化矽膜係自上述像素電晶體之閘極之上述光電二極體側之側面延伸至上表面之一部分。
  4. 如請求項1之固體攝像裝置，其具備氮化矽膜，上述氮化矽膜隔著上述閘極氧化膜而設置於上述半導體層中之上述浮動擴散體之上表面。
  5. 如請求項1之固體攝像裝置，其具備：LDD(Lightly Doped Drain，輕摻雜汲極)區域，其設置於上述半導體層之上層部分中之上述側壁之正下方區域；以及 源極區域及汲極區域，其等設置於上述上層部分中之夾著上述LDD區域之區域，且與該LDD區域相鄰。
  6. 如請求項4之固體攝像裝置，其中設置於上述光電二極體之上表面之上述氮化矽膜，其膜厚厚於設置於上述浮動擴散體之上表面之上述氮化矽膜。
  7. 如請求項4之固體攝像裝置，其中設置於上述光電二極體之上表面之上述氮化矽膜，其膜厚與設置於上述浮動擴散體之上表面之上述氮化矽膜相同。
  8. 如請求項5之固體攝像裝置，其具備氮化矽膜，上述氮化矽膜設置於上述半導體層中之上述源極區域及上述汲極區域之上表面，且設置於上述源極區域及上述汲極區域之上表面之上述氮化矽膜，其膜厚薄於設置於上述光電二極體之上表面之上述氮化矽膜。
  9. 如請求項1之固體攝像裝置，其具備氧化矽膜，上述氧化矽膜設置於上述像素電晶體之閘極之上述光電二極體側之側面，且上述氧化矽膜延伸至上述半導體層中之上述光電二極體之上表面之一部分。
  10. 如請求項1之固體攝像裝置，其中設置於上述光電二極體之上表面之上述氮化矽膜係防止入射光反射之膜。
  11. 一種固體攝像裝置之製造方法，其包括以下步驟：於半導體層上形成閘極氧化膜、像素電晶體之閘極、及周邊電路電晶體之閘極；於上述半導體層內形成光電二極體及浮動擴散體；於包含上述像素電晶體之閘極與上述周邊電路電晶體之閘極之半導體層之上表面，依序形成氮化矽膜與氧化矽膜； 形成至少選擇性地覆蓋上述光電二極體之形成區域上之上述氧化矽膜之第1抗蝕劑；以上述第1抗蝕劑為遮罩，對上述氮化矽膜及上述氧化矽膜進行回蝕而形成側壁；形成至少選擇性地覆蓋上述半導體層中之除上述第1抗蝕劑之形成區域以外之區域之一部分之第2抗蝕劑；以及以上述第2抗蝕劑為遮罩，並藉由濕式蝕刻去除殘留於上述第1抗蝕劑之形成區域之上述氧化矽膜。
  12. 如請求項11之固體攝像裝置之製造方法，其包括以下步驟：於形成上述第1抗蝕劑之情形時，該第1抗蝕劑之上述像素電晶體之閘極側之端面到達上述像素電晶體之閘極之上表面之一部分。
  13. 如請求項11之固體攝像裝置之製造方法，其包括以下步驟：於形成上述第2抗蝕劑之情形時，該第2抗蝕劑之上述像素電晶體之閘極側之端面未到達殘留於上述第1抗蝕劑之形成區域之上述氧化矽膜之上述像素電晶體之閘極側之端面。
  14. 如請求項11之固體攝像裝置之製造方法，其包括以下步驟：於形成上述第2抗蝕劑之情形時，該第2抗蝕劑之上述像素電晶體之閘極側之端面到達上述半導體層中之上述光電二極體之上表面之一部分。
  15. 如請求項11之固體攝像裝置之製造方法，其包括以下步驟：於上述半導體層之上層部分中之上述側壁之正下方區域形成LDD(Lightly Doped Drain)區域；以及於上述上層部分中之夾著上述LDD區域之區域形成與該LDD區域相鄰之源極區域及汲極區域。
TW104136203A 2014-11-04 2015-11-03 固體攝像裝置及固體攝像裝置之製造方法 TW201628176A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224768A JP2016092203A (ja) 2014-11-04 2014-11-04 固体撮像装置および固体撮像装置の製造方法

Publications (1)

Publication Number Publication Date
TW201628176A true TW201628176A (zh) 2016-08-01

Family

ID=55853555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136203A TW201628176A (zh) 2014-11-04 2015-11-03 固體攝像裝置及固體攝像裝置之製造方法

Country Status (4)

Country Link
US (1) US20160126284A1 (zh)
JP (1) JP2016092203A (zh)
CN (1) CN105575986A (zh)
TW (1) TW201628176A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3422413A1 (en) * 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array
JP2019029448A (ja) 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法
JP6598830B2 (ja) * 2017-08-31 2019-10-30 キヤノン株式会社 光電変換装置の製造方法
JP6978893B2 (ja) * 2017-10-27 2021-12-08 キヤノン株式会社 光電変換装置、その製造方法及び機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196314B2 (en) * 2004-11-09 2007-03-27 Omnivision Technologies, Inc. Image sensor and pixel having an anti-reflective coating over the photodiode
KR101128682B1 (ko) * 2004-12-30 2012-03-27 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서 제조 방법
JP2008124310A (ja) * 2006-11-14 2008-05-29 Sony Corp 固体撮像装置及びその製造方法
KR20090025933A (ko) * 2007-09-07 2009-03-11 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20090073486A (ko) * 2007-12-31 2009-07-03 주식회사 동부하이텍 이미지 센서 및 그의 제조 방법

Also Published As

Publication number Publication date
JP2016092203A (ja) 2016-05-23
US20160126284A1 (en) 2016-05-05
CN105575986A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
JP6541080B2 (ja) 固体撮像装置
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
JP4739324B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4992446B2 (ja) 固体撮像装置及びその製造方法、並びにカメラ
US7355229B2 (en) Masked spacer etching for imagers
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
US8952433B2 (en) Solid-state image sensor, method of manufacturing the same, and imaging system
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
JP5361110B2 (ja) 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法
US20060081887A1 (en) Solid state image sensor devices having non-planar transistors
US20070069238A1 (en) Solid-state image pickup device and method for producing the same
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
TW201628176A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2014150230A (ja) 固体撮像装置の製造方法および固体撮像装置
TWI548073B (zh) Solid-state imaging devices and electronic equipment
JP2016134614A (ja) 半導体装置の製造方法
JP2016004838A (ja) 固体撮像装置の製造方法及び固体撮像装置
US8071417B2 (en) Image sensor and fabrication method thereof
JP2004312039A (ja) 光電変換素子
JP2010045292A (ja) 光電変換装置及びその製造方法
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
JP2006294756A (ja) 半導体装置の製造方法
JP2009302103A (ja) 固体撮像装置およびその製造方法および撮像装置
JP2013239473A (ja) 固体撮像装置および固体撮像装置の製造方法